CN218827107U - 封装基板 - Google Patents

封装基板 Download PDF

Info

Publication number
CN218827107U
CN218827107U CN202223313468.5U CN202223313468U CN218827107U CN 218827107 U CN218827107 U CN 218827107U CN 202223313468 U CN202223313468 U CN 202223313468U CN 218827107 U CN218827107 U CN 218827107U
Authority
CN
China
Prior art keywords
substrate
units
electronic component
package substrate
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202223313468.5U
Other languages
English (en)
Inventor
赖振楠
刘清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosin Global Electronics Co Ltd
Original Assignee
Hosin Global Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosin Global Electronics Co Ltd filed Critical Hosin Global Electronics Co Ltd
Priority to CN202223313468.5U priority Critical patent/CN218827107U/zh
Application granted granted Critical
Publication of CN218827107U publication Critical patent/CN218827107U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型提供了一种封装基板,应用于电子元件的球状引脚栅格阵列封装,所述封装基板包括:多个基板单元,且每一基板单元的上表面具有多个元件焊盘,每一所述基板单元的下表面具有多个外接焊盘;多个所述基板单元在同一平面上依次相邻并排列成M行N列,相邻的基板单元之间通过连接部相固定连接,且所述连接部的抗断裂强度小于所述基板单元的本体的抗断裂强度,所述M、N均为正整数,且所述M、N中至少一个不小于2。本实用新型通过连接部连接基板单元形成阵列,不仅可实现多个电子元件同时封装,而且由于连接部的抗断裂强度小于基板单元的本体的抗断裂强度,可使用其他工艺代替切割对塑封后的电子元件进行分离,提高了分离效率。

Description

封装基板
技术领域
本实用新型涉及电子元件封装领域,更具体地说,涉及一种封装基板。
背景技术
封装是电子元件生产的必要工序之一,且封装主要作用是把未封装的电子元件用封装外壳包裹起来,这样可以起到安装、固定、密封、保护芯片及增强电热性能等方面的效果。
在电子元件封装过程中,为了方便生产和提高工作效率,通常将多个相同的未封装电子元件安装在同一块载板上,然后采用塑封材料对该多个电子元件同时进行塑封;塑封完成后,使用切割机将紧密排布在同一块载板上的多个电子元件切割成相应形状和尺寸的单个电子元件,最后再将各个独立的电子元件的切割部分打磨光滑。
然而,由于在切割过程中会使电子元件产生高频振动,这将影响电子元件的质量,并且切割过程耗时较长,导致生产率较低。
实用新型内容
本实用新型要解决的技术问题在于,针对上述电子元件在塑封完成后的切割操作影响电子元件质量、且较为耗时的问题,提供一种新的封装基板。
本实用新型解决上述技术问题的技术方案是,提供一种封装基板,应用于电子元件的球状引脚栅格阵列封装,所述封装基板包括:
多个基板单元,且每一基板单元的上表面具有多个元件焊盘,每一所述基板单元的下表面具有多个外接焊盘;
多个所述基板单元在同一平面上依次相邻并排列成M行N列,相邻的基板单元之间通过连接部相固定连接,且所述连接部的抗断裂强度小于所述基板单元的本体的抗断裂强度,所述M、N均为正整数,且所述M、N中至少一个不小于2。
作为本实用新型的进一步改进,所述连接部包括主体部以及分别位于所述主体部的两侧表面的可解胶层,所述主体部通过所述可解胶层分别与相邻的基板单元粘结固定。
作为本实用新型的进一步改进,所述连接部包括突出于所述基板单元的上表面的分隔条,且所述分隔条突出于所述基板单元的上表面的高度不小于塑封壳的高度。
作为本实用新型的进一步改进,相邻的所述基板单元之间形成有一个或多个位于同一直线的通孔,所述连接部由所述通孔及位于所述通孔两端的连接臂构成,所述连接臂的两端分别与连接部相邻的基板单元相连接。
作为本实用新型的进一步改进,所述通孔内具有抗断裂填充体。
作为本实用新型的进一步改进,相邻的所述基板单元之间形成有通槽,且所述通槽的横截面为V字形或矩形,所述连接部由通槽以及所述通槽的底壁构成。
作为本实用新型的进一步改进,所述通槽内具有抗断裂填充体。
作为本实用新型的进一步改进,每一所述基板单元的上表面具有用于放置电子元件的凹槽,所述凹槽的形状和尺寸与所述电子元件的形状和尺寸相适配。
作为本实用新型的进一步改进,所述凹槽的深度与电子元件的高度相适配,所述元件焊盘与所述凹槽相邻设置。
作为本实用新型的进一步改进,每一所述基板单元的上表面具有多组元件焊盘,每一组元件焊盘用于与一个电子元件的焊脚键合。
本实用新型具有以下有益效果:通过连接部连接基板单元形成阵列,不仅可实现多个电子元件同时封装,而且由于连接部的抗断裂强度小于基板单元的本体的抗断裂强度,可使用其他工艺代替切割对塑封后的电子元件进行分离,提高了分离效率。
附图说明
图1是本实用新型第一实施例提供的封装基板的剖面结构示意图;
图2是本实用新型第一实施例提供的封装基板的平面结构示意图;
图3是使用图1所示的封装基板进行电子元件封装的示意图;
图4是本实用新型第二实施例提供的封装基板的剖面结构示意图;
图5是使用图4所示的封装基板进行电子元件封装的示意图;
图6是本实用新型第三实施例提供的封装基板的剖面结构示意图;
图7是本实用新型第四实施例提供的封装基板的剖面结构示意图;
图8是本实用新型第五实施例提供的封装基板的剖面结构示意图;
图9是使用图8所示的封装基板进行电子元件封装的示意图;
图10是使用本实用新型第六实施例的封装基板进行电子元件封装的示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本实用新型,并不用于限定本实用新型。
如图1-图2所示是,是本实用新型实施例提供的封装基板的示意图,该封装基板可应用于电子元件(例如裸晶、晶体管,二极管、电阻、电容、电感、电位器、变压器等)的球状引脚栅格阵列((Ball Grid Array,BG)封装。
本实施例的封装基板包括多个基板单元10,每一基板单元10呈平板状,且该基板单元10的主体可由硅、树脂、陶瓷和玻璃的任意一种加工而成,在上述基板单元10的主体上还具有由导电材料构成的焊盘及导电线路。具体地,每一基板单元10的上表面具有多个元件焊盘11,且每一基板单元10的下表面具有多个外接焊盘12,上述元件焊盘11和外接焊盘12分别由导电材料构成。通过元件焊盘,未封装的电子元件的焊脚可与基板单元10电连接,通过外接焊盘12,可在基板单元10的下表面形成外接结构,例如可以在外接焊盘12的表面植球等,从而实现电子元件与电路板等设备的电连接。基板单元10本身的结构属于本领域的惯用技术,在此不再赘述。
在本实施例中,多个基板单元10在同一平面上依次相邻并排列成M行N列,上述M、N均为正整数,且M、N中至少一个不小于2,即同一封装基板上具有两个或两个以上以阵列方式排布的基板单元。相邻的基板单元10之间通过连接部21相固定连接,且连接部21的抗断裂强度小于基板单元10的本体的抗断裂强度。
结合图3所示,在使用上述封装基板进行电子元件封装时,可先将多个未封装的电子元件31分别固定(例如使用胶粘方式)在每一基板单元10的上表面;然后使用引线键合工艺等将未封装的电子元件31的焊脚与对应基板单元10上表面的元件焊盘11电连接;在引线键合完成后,使用模具灌胶等方式在各个基板单元10的上表面形成包裹电子元件31的本体、电连接电子元件31的焊脚与元件焊盘11的键合材料(金线或导电块)、元件焊盘11的塑封壳40;最后使各个基板单元10相分离形成封装完成的电子元件。在使各个基板单元10相分离时,由于连接部21的抗断裂强度小于基板单元10的本体的抗断裂强度,因此可以使用特殊工艺代替切割对各个基板单元10进行分离,而无需对封装基板进行纵向和横向的切割,大大提高了分离效率。
在本实用新型的一个实施例中,上述封装基板中的连接部21包括主体部以及分别位于主体部的两侧表面的可解胶层,并且主体部通过可解胶层分别与相邻的基板单元10的端面粘结固定。
该封装基板在加工时,可先在一片基板上加工形成多个单元,即在基板上加工形成元件焊盘11、外接焊盘12以及用于电连接元件焊盘11和外接焊盘12的导电线路等,且每一单元的大小和形状与基板单元的大小和形状相同。然后对上述基板进行切割形成多个基板单元10。由于此时还未进行电子元件塑封,因此切割形成多个基板单元10时的高频振动不会破坏基板单元10。然后将连接部21的主体部形成栅格状(每一栅格的形状和尺寸与基板单元10的形状和尺寸相适配),并将多个基板单元10分别置于栅格内,再将可解胶灌注到基板单元10与连接部21的主体部之间,待可解胶固化后即形成封装基板。
使用上述封装基板进行电子元件封装过程中,当基板单元10上表面的塑封壳形成后,可通过特定工艺使得可解胶层与基板单元10相分离,从而形成多个独立的、封装完成的电子元件。
特别地,上述连接部21的主体部可由透明或半透明的刚性材料构成,而可解胶则可采用光解胶(例如UV光解胶)。这样,在电子元件固定及形成塑封壳的过程中,连接部21可保证各个基板单元10之间的连接强度,实现多个电子元件的同时封装操作;在需要对封装基板进行分离操作时,可通过向连接部21的主体部按一定角度射入特定波长的光线(例如可将带有塑封壳的封装基板一起置于UV光解胶机内),该光线可在主体部的表面不断反射,从而使得可解胶层与连接部21的主体部相分离,从而实现各个基板单元10的分离。
在实际应用中,上述可解胶层也可采用热解胶,或者整个连接部由热解胶构成,从而只需将封装基板加热到热解胶的分解温度即可实现基板单元10的分离。上述可解胶层或整个连接部也可由可通过化学溶剂分解的材料构成,从而可通过将封装基板浸泡在化学溶剂中实现基板单元10的分离。
结合图4所示,在本实用新型的一个实施例中,连接部21还包括突出到基板单元10的上表面的分隔条22,且该分隔条22突出于基板单元10的上表面的高度不小于塑封壳的高度。上述分隔条22可采用与连接部21的主体部相同的材料,也可以采用非透明的刚性材料。这样,结合图5所示,在电子元件31固定及键合完成后,可直接向基板单元10的上表面灌注塑封胶,由分隔条22构成各个电子元件的塑封壳的模具。在塑封完成后,可将基板单元10与上方的塑封壳40同时与连接部21、分隔条22分离,形成多个独立的、封装完成的电子元件。
通过使连接部21突出到基板单元10的上表面,可避免相邻的塑封壳粘连在一起,同时简化了形成塑封壳40的模具以及塑封操作形成多个独立的、封装完成的电子元件。
结合图6所示,在本实用新型的一个实施例中,由同一平面上依次相邻并排列成M行N列的多个基板单元10所形成封装基板中,相邻的基板单元10之间形成有一个或多个位于同一直线的通孔23,并由通孔23及位于通孔23两端的连接臂构成连接部,上述连接臂的两端分别与连接部相邻的基板单元10相连接。
该封装基板在加工时,可先在一片基板上加工形成多个单元,即在基板上加工形成元件焊盘11、外接焊盘12以及用于电连接元件焊盘11和外接焊盘12的导电线路等,且每一单元的大小和形状与基板单元10的大小和形状相同。然后通过沉积、刻蚀、钻孔等工艺,在基板的各个单元之间形成通孔23,并由通孔23分隔形成多个基板单元10。由于通孔23的存在,导致相邻基板单元10的连接处(即连接部)的抗断裂强度小于基板单元10的本体的抗断裂强度。
使用上述图6所示的封装基板进行电子元件封装过程中,当基板单元10上表面的塑封壳形成后,可通过冲压方式使得各个基板单元10相分离,从而形成多个独立的、封装完成的电子元件(在冲压分离后,可再对基板单元10的边缘进行打磨光滑处理)。上述结构的连接部在形成封装基板时更为简单,后续的冲压分离基板单元10的操作虽然较切割操作更为快捷,但可能会破坏塑封壳及其内部结构。
在某些实施例中,通孔23内设有突出于基板单元10的上表面的分隔条,且该分隔条突出于基板单元10的上表面的高度不小于塑封壳的高度。这样,在电子元件31固定及键合完成后,可直接向基板单元10的上表面灌注塑封胶,由分隔条22构成各个电子元件的弱化塑封壳模具。在塑封完成后,塑封胶呈现出与通孔23对应的贯穿结构,该贯穿结构使冲压方式将各个基板单元10相分离,从而形成多个独立的、封装完成的电子元件的过程中减小冲压设备要冲压的塑封胶,减少电子元件受到的振动,提高稳定性。
特别地,为保证电子元件固定、引线键合、倒装键合、塑封操作过程中各个基板单元10之间的连接强度,可在上述通孔23内增加抗断裂填充体(例如粘胶等)。在需对基板单元10进行分离操作前,可先去除通孔23内的抗断裂填充体,从而利于后续的基板单元10的分离操作。
结合图7所示,在本实用新型的一个实施例中,由同一平面上依次相邻并排列成M行N列的多个基板单元10所形成封装基板中,相邻的基板单元10之间形成有通槽24,即相邻的基板单元10通过通槽相隔,且相邻的基板单元10通过通槽24的底壁相连。上述通槽24的横截面为V字形或矩形等,并由通槽24以及通槽24的底壁构成连接部。
该封装基板在加工时,可先在一片基板上加工形成多个单元,即在基板上加工形成元件焊盘11、外接焊盘12以及用于电连接元件焊盘11和外接焊盘12的导电线路等,且每一单元的大小和形状与基板单元10的大小和形状相同。然后通过沉积、刻蚀、切削等工艺,在基板的表面加工形成间形成通槽24,并由通槽24分隔形成多个基板单元10。由于通槽24的存在,导致相邻基板单元10的连接处(即连接部)的抗断裂强度小于基板单元10的本体的抗断裂强度。
使用上述图7所示的封装基板进行电子元件封装过程中,当封装单元10上表面的塑封壳形成后,可通过冲压方式使得各个基板单元10相分离,从而形成多个独立的、封装完成的电子元件(在冲压分离后,可再对基板单元10的边缘进行打磨光滑处理)。
同样地,上述结构的连接部在形成封装基板时更为简单,后续的冲压分离基板单元10的操作虽然较切割操作更为快捷,但可能会破坏塑封壳及其内部结构。
特别地,为保证电子元件固定、引线键合、倒装键合、塑封操作过程中各个基板单元10之间的连接强度,可在上述通槽24内增加抗断裂填充体(例如粘胶等)。在需对基板单元10进行分离操作前,可先去除通槽24内的抗断裂填充体,从而利于后续的基板单元10的分离操作。
结合图8所示,在本实用新型的一个实施例中,每一基板单元10的上表面具有用于放置未封装的电子元件的凹槽13,该凹槽13的形状和尺寸与电子元件的形状和尺寸相适配。特别地,上述凹槽13可通过沉积、刻蚀、钻孔等形成。
结合图9所示,在使用上述图8所示的封装基板进行电子元件封装过程中,可将未封装的电子元件31固定在凹槽13内,且电子元件31的焊脚311朝上。通过上述结构,可降低基板单元10上表面的塑封胶的厚度,从而减少塑封胶的用量,降低电子元件的整体厚度。
特别地,上述凹槽13的深度与未封装的电子元件31的高度相适配,且元件焊盘11与凹槽13相邻设置。这样,在未封装的电子元件31固定在凹槽13内时,电子元件31的焊脚311与元件焊盘11之间的距离较小,从而减小焊脚311与元件焊盘11之间的键合线的长度。当然,在实际应用中,固定在凹槽13内的电子元件31的焊脚311还可通过3D打印的导电层与元件焊脚11电连接,该方式可进一步降低电子元件的厚度,同时具有更可靠的导电性。
在本实用新型的一个实施例中,每一基板单元10的上表面还可具有多组元件焊盘,且每一组元件焊盘用于与一个电子元件的焊脚键合。这样,每一基板单元10可用于实现电子元件31、32的封装,如图10所示。
以上所述,仅为本实用新型较佳的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种封装基板,应用于电子元件的球状引脚栅格阵列封装,其特征在于,所述封装基板包括:
多个基板单元,且每一基板单元的上表面具有多个元件焊盘,每一所述基板单元的下表面具有多个外接焊盘;
多个所述基板单元在同一平面上依次相邻并排列成M行N列,相邻的基板单元之间通过连接部相固定连接,且所述连接部的抗断裂强度小于所述基板单元的本体的抗断裂强度,所述M、N均为正整数,且所述M、N中至少一个不小于2。
2.根据权利要求1所述的封装基板,其特征在于,所述连接部包括主体部以及分别位于所述主体部的两侧表面的可解胶层,所述主体部通过所述可解胶层分别与相邻的基板单元粘结固定。
3.根据权利要求2所述的封装基板,其特征在于,所述连接部包括突出于所述基板单元的上表面的分隔条,且所述分隔条突出于所述基板单元的上表面的高度不小于塑封壳的高度。
4.根据权利要求1所述的封装基板,其特征在于,相邻的所述基板单元之间形成有一个或多个位于同一直线的通孔,所述连接部由所述通孔及位于所述通孔两端的连接臂构成,所述连接臂的两端分别与连接部相邻的基板单元相连接。
5.根据权利要求4所述的封装基板,其特征在于,所述通孔内具有抗断裂填充体。
6.根据权利要求1所述的封装基板,其特征在于,相邻的所述基板单元之间形成有通槽,且所述通槽的横截面为V字形或矩形,所述连接部由通槽以及所述通槽的底壁构成。
7.根据权利要求6所述的封装基板,其特征在于,所述通槽内具有抗断裂填充体。
8.根据权利要求1-7中任一项所述的封装基板,其特征在于,每一所述基板单元的上表面具有用于放置电子元件的凹槽,所述凹槽的形状和尺寸与所述电子元件的形状和尺寸相适配。
9.根据权利要求8所述的封装基板,其特征在于,所述凹槽的深度与电子元件的高度相适配,所述元件焊盘与所述凹槽相邻设置。
10.根据权利要求1-7中任一项所述的封装基板,其特征在于,每一所述基板单元的上表面具有多组元件焊盘,每一组元件焊盘用于与一个电子元件的焊脚键合。
CN202223313468.5U 2022-12-08 2022-12-08 封装基板 Active CN218827107U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202223313468.5U CN218827107U (zh) 2022-12-08 2022-12-08 封装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202223313468.5U CN218827107U (zh) 2022-12-08 2022-12-08 封装基板

Publications (1)

Publication Number Publication Date
CN218827107U true CN218827107U (zh) 2023-04-07

Family

ID=87265284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202223313468.5U Active CN218827107U (zh) 2022-12-08 2022-12-08 封装基板

Country Status (1)

Country Link
CN (1) CN218827107U (zh)

Similar Documents

Publication Publication Date Title
TW472370B (en) Chip with case type light emitting device and method for making the same
JP2515086B2 (ja) 平坦構造様式の電子モジュ―ル
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
KR101056747B1 (ko) 반도체 패키지 및 그 제조 방법
KR20010034154A (ko) 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법
KR100283299B1 (ko) 플라스틱캡슐화반도체장치및그의제조방법
US9147600B2 (en) Packages for multiple semiconductor chips
US8368192B1 (en) Multi-chip memory package with a small substrate
JP2017183620A (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
CN112018055B (zh) 电磁屏蔽散热封装结构及其制备方法
US20120264257A1 (en) Mold array process method to prevent exposure of substrate peripheries
CN218827107U (zh) 封装基板
CN104916599A (zh) 芯片封装方法和芯片封装结构
KR100926931B1 (ko) 패키지 베이스용 리드프레임, 이를 이용한 전기전자소자패키지 및 그 제조방법
KR20010025874A (ko) 멀티 칩 반도체 패키지
US7635642B2 (en) Integrated circuit package and method for producing it
KR100239703B1 (ko) 3차원 반도체 패키지 및 그 제조방법
CN211265469U (zh) 一种高度集成且小尺寸的WiFi SiP模组
KR100246847B1 (ko) 카드형 반도체 패키지의 제조방법
CN212542401U (zh) 一种塑封模具
CN212750875U (zh) 一种半导体散热片装置
US20240128185A1 (en) Semiconductor device and pre-forming adaptor thereof
KR101478759B1 (ko) 기판 프레임 제조 방법 및 이를 포함하는 반도체 소자 제조 방법
CN100466212C (zh) 半导体封装件及其制法
JP3082478U (ja) 単結晶集積回路パッケージ

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant