KR100246847B1 - 카드형 반도체 패키지의 제조방법 - Google Patents

카드형 반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR100246847B1
KR100246847B1 KR1019970059618A KR19970059618A KR100246847B1 KR 100246847 B1 KR100246847 B1 KR 100246847B1 KR 1019970059618 A KR1019970059618 A KR 1019970059618A KR 19970059618 A KR19970059618 A KR 19970059618A KR 100246847 B1 KR100246847 B1 KR 100246847B1
Authority
KR
South Korea
Prior art keywords
tie bars
heat sink
strip
printed circuit
circuit board
Prior art date
Application number
KR1019970059618A
Other languages
English (en)
Other versions
KR19990039494A (ko
Inventor
안은철
이영민
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970059618A priority Critical patent/KR100246847B1/ko
Priority to JP10147591A priority patent/JPH11177001A/ja
Publication of KR19990039494A publication Critical patent/KR19990039494A/ko
Application granted granted Critical
Publication of KR100246847B1 publication Critical patent/KR100246847B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 카드형 반도체 패키지의 제조방법에 관한 것으로, 본 발명에서는 개별 제작된 인쇄회로기판 스트립 및 히트 싱크 스트립을 조립한 후 이들을 일괄적으로 분할하여 개별적인 반도체 패키지 구조가 형성되도록 함으로써, 제조공정 시간을 저감시키고, 그 결과, 전체적인 제조공정 효율을 향상시킬 수 있다.

Description

카드형 반도체 패키지의 제조방법
본 발명은 카드형 반도체 패키지의 제조방법에 관한 것으로, 좀더 상세하게는 전체 장치의 구조를 소정의 조립공정 및 절단공정을 통해 일괄적으로 형성시킴으로써, 전체적인 공정효율을 현저히 향상시킬 수 있도록 하는 카드형 반도체 패키지의 제조방법에 관한 것이다.
최근, 전자기기 및 정보기기의 메모리용량이 대용량화함에 따라 DRAM, SRAM 등과 같은 반도체 칩은 그 용량이 점차 증대되는 추세에 있으며, 이에 맞추어 반도체 칩의 정보처리속도 또한 점차 고속화되는 추세에 있다.
한편, 이러한 정보처리속도의 고속화를 위해서는 반도체 칩의 고속동작이 필수적으로 수반되어야하는 바, 그 결과, 반도체 칩에서는 고속동작에 따른 고열이 발생되는 문제점이 초래된다. 이에 따라, 통상의 반도체 칩에는 고열방출을 신속히 이룰 수 있는 히트 싱크가 구비되고 있다.
이러한 히트 싱크의 구조는 미국 특허 공고 제 5,117,281 호 "히트 싱크가 부착된 반도체 장치(Semiconductor device having a heat-sink attached thereto)", 미국 특허 공고 제 5,003,429 호 "개량된 히트 싱크를 갖는 전자 어셈블리(Electronic assembly with enhanced heat sinking)", 미국 특허 공고 제 5,543,663 "반도체 장치 및 BGA 패키지(Semiconductor device and BGA package)" 등에 다양하게 제시되어 있다.
한편, 최근에 들어서는 기존의 리드프레임을 사용하는 대신에 인쇄회로기판에 반도체 칩을 탑재하여 패키징하고, 이러한 인쇄회로기판의 하부면에 히트싱크를 일체형으로 실장하여, 열방출 효과를 향상시킬 수 있도록 하는 카드형 반도체 패키지가 개발됨으로써, 500MHz 이상의 고속동작을 요구하는 전자기기에서 널리 사용되고 있다.
도 1은 이러한 기능을 수행하는 종래의 카드형 반도체 패키지의 구성을 개략적으로 도시한 사시도이고, 도 2는 이의 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 종래의 카드형 반도체 패키지는 회로패턴(미도시)들을 갖는 인쇄회로기판(4)과, 본딩패드(미도시)들을 갖으면서 인쇄회로기판(4)의 상부면에 다이본딩되는 반도체 칩(1)과, 인쇄회로기판(4)의 하부면에 접착되어 반도체 칩(1)에서 발생되는 열을 외부로 방출하는 히트 싱크(5)와, 본딩패드들을 회로패턴들에 각각 대응하여 전기적으로 연결하는 본딩 와이어(3)와, 반도체 칩(1) 및 본딩 와이어(3)를 봉지하는 봉지체(2)를 포함하며, 이러한 인쇄회로기판(4)의 측부에는 히트 싱크(5)의 원할한 열방출을 위한 히트 싱크 열방출부(A)가 형성된다.
여기서, 히트 싱크는 인쇄회로기판(4)의 하부면에 접착된 제 1 방열판(5a)과, 제 1 방열판(5a)으로부터 수직연장되어 인쇄회로기판(4)의 일측면을 감싸는 제 2 방열판(5b)을 포함하며, 이때, 반도체 칩(1)으로부터 전달되는 열은 인쇄회로기판(4)의 측면 및 하부면을 거친 후 이를 둘러싸며 일체형으로 접착된 제 1 방열판(5a) 및 제 2 방열판(5b)에 의해 신속히 방출된다. 이에 따라, 열에 의한 반도체 칩(1)의 고장은 미연에 방지된다.
그러나, 이러한 구조를 갖는 종래의 반도체 패키지의 제조방법에는 몇 가지 중대한 문제점이 있다.
첫째, 상술한 구조를 갖는 종래의 카드형 반도체 패키지는 그 단품 하나하나가 낱개로 제조되어 이에 히트 싱크를 실장하는 것이 일반적인 바, 이에 따라, 제품 생산을 위한 공정시간이 현저히 증가되는 문제점이 있다.
둘째, 이러한 공정시간 증가로 인해, 동일 시간당 제품 생산량이 저하됨으로써, 제품의 전체적인 제조공정 효율이 저감되는 문제점이 있다.
따라서, 본 발명의 목적은 개별 제작된 인쇄회로기판 스트립 및 히트 싱크 스트립을 조립한 후 이들을 일괄적으로 분할하여 개별적인 반도체 패키지 구조가 형성되도록 함으로써, 제조공정 시간을 저감시키고, 그 결과, 전체적인 제조공정 효율을 향상시킬 수 있도록 하는 카드형 반도체 패키지의 제조방법을 제공함에 있다.
도 1은 종래의 카드형 반도체 패키지의 구조를 개략적으로 도시한 사시도.
도 2는 도 1의 단면도.
도 3은 본 발명에 따른 카드형 반도체 패키지 제조용 인쇄회로기판 스트립의 형상을 개략적으로 도시한 사시도.
도 4는 본 발명에 따른 삽입슬릿의 형상을 확대하여 도시한 사시도.
도 5는 본 발명에 따른 카드형 반도체 패키지 제조용 히트 싱크 스트립의 제 1 형상을 개략적으로 도시한 사시도.
도 6은 본 발명에 따른 카드형 반도체 패키지 제조용 히트 싱크 스트립의 제 2 형상을 개략적으로 도시한 사시도.
도 7은 본 발명에 따른 제 3 타이 바의 노치부의 형상을 개략적으로 도시한 단면도.
도 8 (a) 내지 (d)는 본 발명의 제 1 실시예에 따른 카드형 반도체 패키지의 제조방법을 순차적으로 도시한 제조 공정도.
도 9 (a) 내지 (c)는 본 발명의 제 2 실시예에 따른 카드형 반도체 패키지의 제조방법을 순차적으로 도시한 제조 공정도.
상기와 같은 목적을 달성하기 위한 본 발명을 구현하기 위하여 제조되어지는 인쇄회로기판 스트립은 반도체 칩의 본딩패드들과 와이어 본딩되는 회로패턴들을 갖는 본체와; 상기 본체의 소정영역에 서로 이격되어 형성되는 다수개의 삽입슬릿들을 포함하며, 상기 삽입슬릿들은 각각 히트 싱크들의 일부분의 삽입을 위한 히트 싱크 삽입부와; 상기 히트 싱크 삽입부와 연통되면서 상기 히트 싱크들의 열방출을 위한 히트 싱크 열방출부를 포함하는 것을 특징으로 한다.
여기서, 바람직하게, 상기 삽입슬릿들은 바람직하게, 라우팅 공정 등의 기계적 연마공정에 의해 형성된다.
이때, 바람직하게, 상기 삽입슬릿들의 폭은 4mm - 5mm이다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명을 구현하기 위하여 제조되어지는 히트 싱크 스트립은 소정간격으로 평행하게 배치된 한쌍의 제 1 타이 바들과; 상기 제 1 타이 바들 사이에 상기 제 1 타이바들과 수직을 이루도록 소정간격 평행하게 개재되어 상기 제 1 타이 바들을 지지하는 다수개의 제 2 타이 바들과; 상기 제 2 타이 바들의 중앙에서 상기 제 1 타이 바들의 길이방향으로 연장되어 히트 싱크들을 지지하는 제 3 타이 바들을 포함한다.
이때, 바람직하게, 상기 제 1 타이 바들 및 상기 제 2 타이 바들, 상기 제 3 타이 바들은 금속재질, 좀더 바람직하게, 구리로 형성되는 바, 이들은 바람직하게, 라우팅 공정, 엣칭공정 등의 기계적, 화학적 연마공정에 의해 형성된다.
여기서, 바람직하게, 상기 제 2 타이 바들의 평면형상은 지그재그 형상이다.
한편, 바람직하게, 상기 히트 싱크와 접합된 경계부에서 상기 제 3 타이 바에는 소정각도를 갖는 노치부가 형성되는 바, 이러한 노치부의 각도는 바람직하게, 30°- 60°, 좀더 바람직하게 45°를 이룬다.
이때, 노치부는 바람직하게, 기계적, 화학적 연마공정에 의해 형성된다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명은 인쇄회로기판 스트립 하부에 상기 히트 싱크 스트립을 상기 히트 싱크의 일부분이 상기 히트 싱크 삽입부에 대향하도록 위치시킨 후 조립하는 단계와; 본딩패드들을 갖는 반도체 칩들을 상기 인쇄회로기판 스트립에 다이본딩하는 단계와; 상기 본딩패드들을 본딩 와이어들에 의해 상기 회로패턴들에 전기적으로 연결하는 단계와; 상기 반도체 칩들 및 상기 본딩 와이들을 봉지체들로 봉지하는 단계와; 상기 타이 바들을 제거하는 단계와; 상기 인쇄회로기판 스트립을 분할하는 단계를 포함하는 것을 특징으로 한다.
이때, 바람직하게, 상기 인쇄회로기판 스트립 및 상기 히트 싱크 스트립은 압착본딩방식에 의해 조립되며, 상기 인쇄회로기판 스트립은 트리밍 공정에 의해 분할된다.
이에 따라, 본 발명에서는 카드형 반도체 패키지의 제조공정 효율이 현저히 향상된다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 카드형 반도체 패키지의 제조방법을 좀더 상세히 설명하면 다음과 같다.
도 3은 후술하는 본 발명의 제조방법을 구현하기 위하여 기 제조되어지는 인쇄회로기판 스트립의 형상을 개략적으로 도시한 사시도이고, 도 4는 도 3의 삽입슬릿을 확대하여 도시한 사시도이다.
도 3에 도시된 바와 같이, 본 발명의 구현을 위한 인쇄회로기판 스트립은 반도체 칩(1)의 본딩패드들과 와이어 본딩되는 회로패턴들을 갖는 본체(4a)와, 본체의 일정 영역에 형성되는 다수개의 삽입슬릿(4b)들을 포함한다.
이때, 삽입슬릿(4b)들은 반도체 칩(1)이 본딩되는 것을 감안하여 칩영역(B)이 형성될 수 있도록 적절한 간격으로 이격된다. 또한 본체(4a)의 측부에는 인쇄회로기판 스트립이 후술하는 히트 싱크 스트립과 원할한 조립을 이룰 수 있도록 하는 조립 가이드부(4d)가 형성된다.
여기서, 도 4에 도시된 바와 같이, 상술한 삽입슬릿(4b)들은 각각 히트 싱크(5)들의 제 2 방열판(5b)의 삽입을 위한 히트 싱크 삽입부(4c)와, 이러한 히트 싱크 삽입부(4c)와 연통되면서 히트 싱크(5)들의 열방출을 위한 히트 싱크 열방출부(A)를 포함한다.
이때, 히트 싱크 삽입부(4c)는 후술하는 분할공정에 의해 인쇄회로기판 스트립으로부터 분할되고, 이에 반해, 히트 싱크 열방출부(A)는 제조완료된 카드형 반도체 패키지의 구조에 잔류한다.
여기서, 본 발명의 특징에 따르면, 삽입슬릿(4b)들은 공정진행이 용이한 기계적 연마공정, 좀더 바람직하게, 라우팅 공정(Routing process)에 의해 형성된다.
또한, 바람직하게, 삽입슬릿(4b)들의 폭은 4mm - 5mm이다. 이에 따라, 후술하는 히트 싱크 스트립의 히트 싱크(5)들은 후술하는 조립공정에 의해 삽입슬릿(4b)들로 용이하게 삽입될 수 있다.
한편, 도 5는 후술하는 본 발명의 제조방법을 구현하기 위하여 기 제조되어지는히트 싱크 스트립의 제 1 형상을 개략적으로 도시한 사시도이고, 도 6은 제 2 형상을 개략적으로 도시한 사시도이며, 도 7은 제 3 타이 바의 노치부를 개략적으로 도시한 단면도이다.
도 5에 도시된 바와 같이, 본 발명의 구현을 위한 히트 싱크 스트립은 일정간격으로 평행하게 배치된 한쌍의 제 1 타이 바(Tie bar:10)들과, 제 1 타이 바(10)들 사이에 제 1 타이 바(10)들과 수직을 이루도록 일정 간격 평행하게 개재되어 제 1 타이 바(10)들을 지지하는 다수개의 제 2 타이 바(11)들과, 제 2 타이 바(11)들의 중앙에서 제 1 타이 바(10)들의 길이방향으로 연장되어 히트 싱크(5)들을 지지하는 제 3 타이 바(12)들을 포함한다. 이러한 히트 싱크 스트립은 상술한 인쇄회로기판 스트립의 조립 가이드바(4d)에 맞춰져 인쇄회로기판 스트립에 적절히 조립된다.
이때, 바람직하게, 제 1 타이 바(10)들, 제 2 타이 바(11)들, 제 3 타이 바(12)들은 공정진행이 용이한 기계적 연마공정, 좀더 바람직하게, 라우팅 공정에 의해 형성된다.
여기서, 제 1 타이 바(10)들, 제 2 타이 바(11)들, 제 3 타이 바(12)들은 바람직하게, 화학적 연마공정, 좀더 바람직하게, 엣칭공정에 의해 형성될 수도 있다. 이러한 경우, 상술한 기계적 공정에 비해 좀더 정교한 가공이 가능하다.
한편, 제 1 타이 바(10)들, 제 2 타이 바(11)들, 제 3 타이 바(12)들은 외부의 연마과정에 손상이 적은 금속재질, 좀더 바람직하게, 구리로 형성된다. 이에 따라, 상술한 기계적·화학적 연마과정은 매우 원할한 공정진행을 이룰 수 있다.
특히, 히트 싱크(5)는 구리로 형성되는 것이 일반적인 바, 이를 지지하는 타이 바(10,11,12)들 또한 이와 동일한 구리 재질로 형성됨으로써, 본 발명에서는 상술한 연마과정을 통해 히트 싱크(5)들 및 타이 바(10,11,12)들을 일괄적으로 형성할 수 있다.
한편, 도 6에 도시된 바와 같이, 본 발명에 따른 히트 싱크 스트립의 제 2 타이 바(11)들은 그 평면형상이 지그재그 형상으로 형성될 수도 있다.
이러한 경우, 제 2 타이 바(11)들은 후술하는 조립공정을 통해 히트 싱크(5)들이 도 3에 도시된 삽입슬릿(4b)들에 삽입될 때에, 적절한 스프링 효과를 유발시킴으로써, 히트 싱크(5)들이 각 삽입슬릿(4b)들에 정확히 밀착되어 원할하게 삽입될 수 있도록 보조한다.
한편, 도 7에 도시된 바와 같이, 히트 싱크(5)와 접합된 경계부에서 제 3 타이 바(12)에는 일정각도를 갖는 노치부(Notch portion:12a)가 형성된다. 이에 따라, 제 3 타이 바(12) 및 히트 싱크(5)의 연결상태는 매우 취약한 구조를 이루게 된다.
이때, 후술하는 제거공정에 의해 히트 싱크 스트립이 히트 싱크(5)들만을 잔류시킨 상태로 인쇄회로기판 스트립으로부터 제거되는 경우, 히트 싱크 스트립은 노치부(12a)의 형성에 따라 그 절단이 원할히 이루어짐으로써, 신속히 제거된다. 그 결과, 전체적인 공정효율은 현저히 향상된다.
여기서, 바람직하게, 노치부(12a)의 형성각도는 30°- 60°, 좀더 바람직하게 45°이다.
이때, 노치부(12a)는 공정진행이 용이한 기계적 연마공정, 좀더 바람직하게, 라우팅 공정에 의해 형성된다.
이와 비교하여, 노치부(12a)가 바람직하게, 화학적 연마공정, 좀더 바람직하게, 엣칭공정에 의해 형성될 수도 있다. 이러한 경우, 상술한 기계적 공정에 비해 좀더 정교한 가공이 가능하다.
한편, 도 8 (a) 내지 (d)는 본 발명의 제 1 실시예에 따른 카드형 반도체 패키지 제조방법을 순차적으로 도시한 제조 공정도이고, 도 9 (a) 내지 (c)는 본 발명의 제 2 실시예에 따른 카드형 반도체 패키지 제조방법을 순차적으로 도시한 제조 공정도이다.
이때, 도 8 (a) 내지 (d)에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 카드형 반도체 패키지 제조방법은 인쇄회로기판 스트립의 히트 싱크 삽입부(4c) 하부에 히트 싱크 스트립의 히트 싱크(5)들을 위치시킨 후 삽입하여 인쇄회로기판 스트립 및 히트 싱크 스트립을 조립하는 단계와, 본딩패드들을 갖는 반도체 칩(1)들을 인쇄회로기판 스트립에 다이본딩하는 단계와, 본딩패드들을 본딩 와이어(3)들에 의해 회로패턴들에 전기적으로 연결하는 단계와, 반도체 칩(1)들 및 본딩 와이어(3)들을 봉지체(2)들로 봉지하는 단계와, 타이 바(10,11,12)들을 제거하는 단계와, 인쇄회로기판 스트립을 분할하는 단계를 포함한다.
이하, 이러한 본 발명의 제 1 실시예에 따른 각 단계를 상세히 설명한다.
도 8 (a)에 도시된 바와 같이, 먼저, 기 제조된 히트 싱크 스트립의 히트 싱크(5)들은 기 제조된 인쇄회로기판 스트립의 삽입슬릿(4b)들에 대응되어 결합·조립된다. 이에 따라, 히트 싱크(5)들의 제 2 방열판(5b)들은 히트 싱크 삽입부(4c)들에 적절히 삽입되며, 인쇄회로기판 스트립의 본체(4a) 하부면에는 히트 싱크(5)들의 제 1 방열판(5a)들이 적절히 위치된다.
여기서, 바람직하게, 상술한 조립공정은 압착본딩방식(Compress bonding)에 의해 이루어진다. 이에 따라, 제 2 방열판(5b)들은 외부에서 가해지는 압력에 의해 본체(4a)의 하부면을 따라 미끄러져 히트 싱크 삽입부(4c)들에 일괄적으로 삽입된다.
이때, 인쇄회로기판(4) 및 제 1 방열판(5a) 사이에는 이들간의 접착력을 향상시키기 위한 접착 테이프(도 1에 도시:6)가 개재되는 바, 이에 따라, 제 1 방열판(5a)들은 본체(4a)의 하부면에 견고히 접착된다.
여기서, 상술한 바와 같이, 제 2 타이 바(11)들은 지그재그형으로 형성되어, 적절한 스프링 효과를 유발시킴으로써, 히트 싱크(5)의 제 2 방열판(5b)들이 각 히트 싱크 삽입부(4c)들에 정확히 밀착되어 원할하게 삽입될 수 있도록 보조한다.
이어서, 도 8 (b)에 도시된 바와 같이, 인쇄회로기판 스트립의 본체(4a) 상부에는 본딩패드들을 갖는 반도체 칩(1)들이 접착 테이프(미도시)에 의해 다이본딩된다. 이에 따라, 반도체 칩(1)의 하부면에는 히트 싱크(5)의 제 1 방열판(5a)이 본체(4a)를 개재하여 위치된다.
계속해서, 반도체 칩(1)들의 본딩패드들은 본체(4a)에 형성된 회로패턴들과 대응되도록 본딩 와이어(3)들에 의해 적절히 연결된다. 이에 따라, 반도체 칩(1)들 및 본체(4a) 사이에는 전기적인 통전로가 확보된다.
그 다음에, 도 8 (c)에 도시된 바와 같이, 반도체 칩(1)들 및 본딩 와이어(3)들은 성형수지로 형성된 봉지체(2)들에 의해 모두 봉지된다. 이에 따라, 반도체 칩(1)들 및 본딩 와이어(3)들은 외부의 환경으로부터 적절히 보호된다.
이어서, 상술한 히트 싱크 스트립을 이루는 타이 바(10,11,12)들은 트리밍 공정(Trimming process) 등의 절단 공정에 의해 전량 제거된다. 이에 따라, 히트 싱크 스트립은 히트 싱크(5)만을 잔류시킨 상태로 인쇄회로기판 스트립으로부터 모두 제거된다. 이때, 타이 바(10,11,12)들은 상술한 노치부(12a)의 형성에 따라 그 절단이 원할히 이루질 수 있다.
이 후, 인쇄회로기판 스트립은 도 8 (c)에 도시된 화살표 방향(a1-a2,b1-b2,c1-c2,d1-d2)에 따라, 절단되어 개별 인쇄회로기판(4)으로 분할된다. 이때, 바람직하게, 인쇄회로기판 스트립은 공정진행이 용이한 트리밍 공정에 의해 분할된다.
이에 따라, 히트 싱크 삽입부(4c)와 연통되어 있던 히트 싱크 열방출부(A)는 이로부터 분할되어 도 8 (d)에 도시된, 히트 싱크 열방출부(A)를 형성하고, 그 결과, 본 발명에서 얻고자 하는 카드형 반도체 패키지는 적절히 제조완료된다.
한편, 도 9 (a) 내지 (c)에 도시된 바와 같이, 본 발명의 제 2 실시예에 따라 카드형 반도체 패키지를 제조할 수도 있다.
이러한 본 발명의 제 2 실시예는 상술한 본 발명의 제 1 실시예와 달리 인쇄회로기판 스트립 및 히트 싱크 스트립의 조립공정이 봉지공정 이후에 진행된다. 이에 따라, 도 9 (a) 및 (b)에 도시된 바와 같이, 반도체 칩(1)이 본딩 와이어(3)에 의해 인쇄회로기판 스트립의 본체(4a)에 본딩되고, 이러한 반도체 칩(1) 및 본딩 와이어(3)가 봉지체(2)에 의해 봉지된 후에 기 제조된 히트 싱크 스트립의 히트 싱크(5)들이 인쇄회로기판 스트립의 삽입슬릿(4b)들에 대응되어 결합·조립된다.
이어서, 히트 싱크 스트립을 이루는 타이 바(10,11,12)들은 트리밍 공정 등의 절단 공정에 의해 전량 제거된다.
이 후, 인쇄회로기판 스트립은 도 9 (b)에 도시된 화살표 방향(a1-a2,b1-b2,c1-c2,d1-d2)에 따라, 절단되어 개별 인쇄회로기판으로 분할된다. 이에 따라, 히트 싱크 삽입부(4c)와 연통되어 있던 히트 싱크 열방출부(A)는 이로부터 분할되어 도 9 (c)에 도시된, 히트 싱크 열방출부(A)를 형성하고, 그 결과, 본 발명에서 얻고자 하는 카드형 반도체 패키지는 적절히 제조완료된다.
본 발명이 이러한 제 2 실시예의 순서로 진행되더라도, 상술한 제 1 실시예에서 제시한 본 발명 특유의 효과는 적절히 나타난다.
이와 같이, 본 발명에서는 카드형 반도체 패키지의 구조를 상술한 조립공정 및 절단공정을 통해 일괄적으로 형성시킴으로써, 전체적인 공정효율을 현저히 향상시킬 수 있다.
이러한 본 발명은 단지 카드형 반도체 패키지에 국한되지 않으며, 히트 싱크를 이용하는 모든 반도체 패키지에서 두루 유용한 효과를 나타낸다.
그리고, 본 발명의 특정한 실시예가 설명 및 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.
이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어져서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 카드형 반도체 패키지 및 이의 제조방법에서는 개별 제작된 인쇄회로기판 스트립 및 히트 싱크 스트립을 조립한 후 이들을 일괄적으로 분할하여 개별적인 반도체 패키지 구조가 형성되도록 함으로써, 제조공정 시간을 저감시키고, 그 결과, 전체적인 제조공정 효율을 향상시킬 수 있다.

Claims (19)

  1. 반도체 칩의 본딩패드들과 와이어 본딩되는 회로패턴들을 갖는 본체와;
    상기 본체의 소정영역에 서로 이격되어 형성되는 다수개의 삽입슬릿들을 포함하며,
    상기 삽입슬릿들은 각각 히트 싱크들의 일부분의 삽입을 위한 히트 싱크 삽입부와;
    상기 히트 싱크 삽입부와 연통되면서 상기 히트 싱크들의 열방출을 위한 히트 싱크 열방출부를 포함하는 것을 특징으로 하는 카드형 반도체 패키지 제조용 인쇄회로기판 스트립.
  2. 제 1 항에 있어서, 상기 삽입슬릿들은 기계적 연마공정에 의해 형성되는 것을 특징으로 하는 카드형 반도체 패키지 제조용 인쇄회로기판 스트립.
  3. 제 2 항에 있어서, 상기 삽입슬릿들은 라우팅 공정에 의해 형성되는 것을 특징으로 하는 카드형 반도체 패키지 제조용 인쇄회로기판 스트립.
  4. 제 1 항에 있어서, 상기 삽입슬릿들의 폭은 4mm - 5mm인 것을 특징으로 하는 카드형 반도체 패키지 제조용 인쇄회로기판 스트립.
  5. 소정간격으로 평행하게 배치된 한쌍의 제 1 타이 바들과;
    상기 제 1 타이 바들 사이에 상기 제 1 타이바들과 수직을 이루도록 소정간격 평행하게 개재되어 상기 제 1 타이 바들을 지지하는 다수개의 제 2 타이 바들과;
    상기 제 2 타이 바들의 중앙에서 상기 제 1 타이 바들의 길이방향으로 연장되어 히트 싱크들을 지지하는 제 3 타이 바들을 포함하는 것을 특징으로 하는 카드형 반도체 패키지 제조용 히트 싱크 스트립.
  6. 제 5 항에 있어서, 상기 제 1 타이 바들 및 상기 제 2 타이 바들, 상기 제 3 타이 바들은 금속재질로 형성되는 것을 특징으로 하는 카드형 반도체 패키지 제조용 히트 싱크 스트립.
  7. 제 6 항에 있어서, 상기 제 1 타이 바들 및 상기 제 2 타이 바들, 상기 제 3 타이 바들은 구리로 형성되는 것을 특징으로 하는 카드형 반도체 패키지 제조용 히트 싱크 스트립.
  8. 제 5 항에 있어서, 상기 제 1 타이 바들 및 상기 제 2 타이 바들, 상기 제 3 타이 바들은 기계적 연마공정에 의해 형성되는 것을 특징으로 하는 카드형 반도체 패키지 제조용 히트 싱크 스트립.
  9. 제 8 항에 있어서, 상기 제 1 타이 바들 및 상기 제 2 타이 바들, 상기 제 3 타이 바들은 라우팅 공정에 의해 형성되는 것을 특징으로 하는 카드형 반도체 패키지 제조용 히트 싱크 스트립.
  10. 제 5 항에 있어서, 상기 제 1 타이 바들 및 상기 제 2 타이 바들, 상기 제 3 타이 바들은 화학적 연마공정에 의해 형성되는 것을 특징으로 하는 카드형 반도체 패키지 제조용 히트 싱크 스트립.
  11. 제 10 항에 있어서, 상기 제 1 타이 바들 및 상기 제 2 타이 바들, 상기 제 3 타이 바들은 에칭공정에 의해 형성되는 것을 특징으로 하는 카드형 반도체 패키지 제조용 히트 싱크 스트립.
  12. 제 5 항에 있어서, 상기 제 2 타이 바들의 평면형상은 지그재그 형상인 것을 특징으로 하는 카드형 반도체 패키지 제조용 히트 싱크 스트립.
  13. 제 5 항에 있어서, 상기 히트 싱크와 접합된 경계부에서 상기 제 3 타이 바에는 소정각도를 갖는 노치부가 형성되는 것을 특징으로 하는 카드형 반도체 패키지 제조용 히트 싱크 스트립.
  14. 제 13 항에 있어서, 상기 노치부의 각도는 30°- 60°인 것을 특징으로 하는 카드형 반도체 패키지 제조용 히트 싱크 스트립.
  15. 제 14 항에 있어서, 상기 노치부의 각도는 45°인 것을 특징으로 하는 카드형 반도체 패키지 제조용 히트 싱크 스트립.
  16. 제 13 항에 있어서, 상기 노치부는 기계적 연마공정이나 화학적 연마공정중 어느 하나에 의해 형성되는 것을 특징으로 하는 카드형 반도체 패키지 제조용 히트 싱크 스트립.
  17. 제 1 항의 인쇄회로기판 스트립 하부에 제 5 항의 히트 싱크 스트립을 상기 히트 싱크의 일부분이 상기 히트 싱크 삽입부에 대향하도록 위치시킨 후 조립하는 단계와;
    본딩패드들을 갖는 반도체 칩들을 상기 인쇄회로기판 스트립에 다이본딩하는 단계와;
    상기 본딩패드들을 본딩 와이어들에 의해 상기 회로패턴들에 전기적으로 연결하는 단계와;
    상기 반도체 칩들 및 상기 본딩 와이들을 봉지체들로 봉지하는 단계와;
    상기 타이 바들을 제거하는 단계와;
    상기 인쇄회로기판 스트립을 분할하는 단계를 포함하는 것을 특징으로 하는 카드형 반도체 패키지 제조방법.
  18. 제 17 항에 있어서, 상기 인쇄회로기판 스트립 및 상기 히트 싱크 스트립은 압착본딩방식에 의해 조립되는 것을 특징으로 하는 카드형 반도체 패키지 제조방법.
  19. 제 17 항에 있어서, 상기 인쇄회로기판 스트립은 트리밍 공정에 의해 분할되는 것을 특징으로 하는 카드형 반도체 패키지 제조방법.
KR1019970059618A 1997-11-13 1997-11-13 카드형 반도체 패키지의 제조방법 KR100246847B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970059618A KR100246847B1 (ko) 1997-11-13 1997-11-13 카드형 반도체 패키지의 제조방법
JP10147591A JPH11177001A (ja) 1997-11-13 1998-05-28 カード型半導体パッケージ製造用印刷回路基板ストリップ及びこのカード型半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970059618A KR100246847B1 (ko) 1997-11-13 1997-11-13 카드형 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR19990039494A KR19990039494A (ko) 1999-06-05
KR100246847B1 true KR100246847B1 (ko) 2000-03-15

Family

ID=19524627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970059618A KR100246847B1 (ko) 1997-11-13 1997-11-13 카드형 반도체 패키지의 제조방법

Country Status (2)

Country Link
JP (1) JPH11177001A (ko)
KR (1) KR100246847B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002092575A (ja) * 2000-09-19 2002-03-29 Mitsubishi Electric Corp 小型カードとその製造方法
KR100653063B1 (ko) * 2005-06-08 2006-12-01 삼성전자주식회사 카드식 전자부품용 방열부재 및 이를 포함한디스플레이장치
US9082885B2 (en) 2013-05-30 2015-07-14 Samsung Electronics Co., Ltd. Semiconductor chip bonding apparatus and method of forming semiconductor device using the same

Also Published As

Publication number Publication date
JPH11177001A (ja) 1999-07-02
KR19990039494A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
US7795715B2 (en) Leadframe based flash memory cards
EP1662565B1 (en) Semiconductor package
US6951982B2 (en) Packaged microelectronic component assemblies
JP3209696B2 (ja) 電子部品の製造方法
US8994161B2 (en) Semiconductor device package and methods for producing same
JP2538107B2 (ja) 高密度半導体モジユ−ルの製造方法
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
KR20030027413A (ko) 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법
KR100246847B1 (ko) 카드형 반도체 패키지의 제조방법
US7247515B2 (en) Frame for semiconductor package
KR100291511B1 (ko) 멀티 칩 패키지
JP7486065B1 (ja) リードフレーム及びその製造方法
KR20050000972A (ko) 칩 스택 패키지
WO2024106469A1 (ja) リードフレーム及びその製造方法
KR20080061963A (ko) 반도체 패키지 및 이의 제조 방법
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
US20020145186A1 (en) Method of forming HSQFN type package
KR100575859B1 (ko) 볼 그리드 어레이 패키지
KR19990086280A (ko) 반도체 패키지
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
KR100440789B1 (ko) 반도체 패키지와 이것의 제조방법
JP2504901B2 (ja) 複数の電子部品パッケ―ジの製造方法
KR0121171Y1 (ko) 멀티칩 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee