TW385509B - Resin sealed semiconductor device and method for manufacturing the same - Google Patents

Resin sealed semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
TW385509B
TW385509B TW087101590A TW87101590A TW385509B TW 385509 B TW385509 B TW 385509B TW 087101590 A TW087101590 A TW 087101590A TW 87101590 A TW87101590 A TW 87101590A TW 385509 B TW385509 B TW 385509B
Authority
TW
Taiwan
Prior art keywords
resin
semiconductor device
wafer
semiconductor wafer
manufacturing
Prior art date
Application number
TW087101590A
Other languages
English (en)
Inventor
Seishi Oida
Yukio Yamaguchi
Nobuhiro Suematsu
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Application granted granted Critical
Publication of TW385509B publication Critical patent/TW385509B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

B7 五、發明説明（
I
[技術領域] 、本發月係有關一種將半導體晶片及導線架以封裝樹脂予 .乂封裝（樹&封较型半導體裝置及其製製方法，尤指一種 導線架之一部份的重A丄Λ 屬'面由封裝樹脂露出之半導體裝置及並 製造方'法。 、 以下’茲將習用樹脂封裝型裝置説明之。 ： 圖23(a)係習用姑u必 用樹知封裝型半導體装置之平面圖，圖 23(b)係習用樹脂封奘' 对裝.型丰導體裝置之斷面圖。 如圖 23(a) v . V )所7F，習用之樹脂封裝型半導體裝置， ,、裏面側/、有外郅電極之類型的樹脂封裝型半導體裝置。 習用之樹脂封裝型半導體裝置，備有：由内導線201、 晶片塾202、去括·Η 竚孩卯片墊202之吊持導線203所構成之 導線架〇晶片埶L丄， 、. 土 202上由接著劑接合有半導體晶片204， 、導體θ曰片204之電極焊墊（圖未示）與内導線係由金 屬線2〇5作電氣接續。又，晶片塾202、半導體晶片 204 ·内導線201、吊持導線2〇3及金屬細線2〇5，係由 袭樹如6所封裝。根據此一構造，内導線2〇1之裏面側 不存在封裝樹知206 ’該内導線2〇1之裏面側係作露出， 而包含孩露出面之内導線2〇1的下部係成爲外部電極 207 ' 於此樹脂封裝型半導體裝置中，封裝(樹脂206之裏面 與内導線201之裏面係在共通的面上。又，晶片塾2〇2相 •士内導”泉201係位於上方。易言之，藉由在吊持導線2〇3 又置下降。卩208，使晶片墊202相對内導線2〇1作較高 本紙張尺 (諳先閏讀背面之注意寧項再镇tc本頁) -裝 線 經濟部中央標準局員工消費合作社印製
I I 經濟部中央標隼局員工消費合作社印製 ~ - A^- ----- B7 五、發明説明（2 ) 之定位。因此，利用封裝樹脂2〇6進行封裝之場合，封裝 樹脂206在晶片墊202之裏面侧也會薄薄地形成。又，於 圖23(a)中，封裝樹脂206係透明體，源半導體裝置之内部 作透過性表示，但圖中之半導體晶片2〇4係以虛線表示， 金屬線205在圖中省略。 又，於習用技術中，在將樹脂封裝型半導體裝置組装於 印刷基板等之组裝基板上時，在外部電極與組裝基板之電 ·, 極的接合中，爲了確保自必要的封裝樹脂2〇6之裏面的避 離向度，如圖24所示，相對外部電極2〇7 ，係設置由焊 .料所構成之球頭電極209 ,藉由球頭電極209確保避離高 度，再組裝於组裝基板上。 其次’兹就習用樹脂封裝型半導體裝置之製造方法佐以 圖面説明之。圖25〜27係習用樹脂封裝型半導體裝置之製 造過程的斷面圖。 首先，如圖25所示，準備具有内導線201、晶片墊2〇2 之導線架210。又，圖中，晶片墊2〇2係由吊持導線所支 持，吊持導線之圖示在此省略。又，吊持導線中形成有下 降邵’晶片墊202係設成較内導線201之面爲上方。又， 此一導線架210中’並未設有可阻止封裝樹脂流出之連結 條。 其次’如圖26所示，在準備之導線架 <之晶片墊2〇2之 上’以接著劑接合半導體晶片2〇4。此一過程係所謂之晶 片結舍過程。 ‘而後’如圖27所示，將接合於晶片墊202上之半導體 _；____-5- 本紙張尺度適用中^^標準（CNS) A4規格d^297公^ 一~~~ —~~ 1"^i — — J----裝----Ί--^訂-------線 --. -一請先聞讀背面¾.注意事項#填寫本育〇 經濟部中央榡準局員工消費合作.社印製 AO- B7 五、發明説明（3 ) Γ 晶片204與内導線201 ，以金屬細線205作電氣接續。此 一過程即是所謂之接線過_程β金屬細線205係可適當地 採用鋁細線、金線等。 其次，如圖28所示，將晶片墊202、半導體晶片204、 内導線2〇1、吊持導線及金屬細線205以封裝樹脂206封 裝。此一場合下，接合有半導體晶片204之導線架係收納 於封裝模具内，經移送模製，特別是在内導線201之裏面 與封裝模具上之摸具或下模具接觸之狀態下進行樹脂封 裝。 最後，係在樹脂封裝後，爲自封裝樹脂206朝外方突出 之内導線201的前端部211切斷。藉由此一切斷過程，如 圖29所示，切斷後之内導線201的前端面係與封裝樹脂6 之侧面成爲大致在同一面上之狀態，而内導線之下部 係成爲外部電極2〇7。 根據習用之樹脂封裝型半導體裝置之製造過程，在樹脂 封裝過程中，封裝樹脂2〇6會繞至内導線201之裏面側， 而有·形成樹脂毛刺（樹脂之突出部份爲層體）之狀況產患， 因此’通常在樹脂封裝過程之後，在内導線201之切斷遇 私I則，導入用以吹除樹脂毛刺之喷水過程。 、.又’因應必要，可在外部電極207之下面上形成由焊料: 斤構成&球頭電極，成爲如圖24所示之〈樹脂封裝型半導 體裝罾 ^ & 二。又’代替焊料球頭，也可形成焊料鍍層。 [發明之解決課題] 夂而’根據習知之樹脂封裝型半導體装置，在半導體裝 -6- M規格（210X297公釐） I -1— -- = * - Is I I - - 1-ii I 1 i -ii 士1- - : nn n^l mu 1 一 1' ------ ·— t^n nn 1^1 - - -I ，(讀先閔讀背面之注意事項再填寫本頁.) 經濟部中央標準局員工消費合作社印製 --A -7- 1 B7 五、發明説明（4 ) ： < ' I 置之裏面處，外部電極207之下面與封裝樹脂206之面大 致係位於相同之面上，因此，無法獲得自封裝樹脂206而 始之避離高度。爲此，必須設置由焊料等所構成之球頭電 - · - 極209 ，再組裝於组裝基板上，而有無法進行有效率之爹 裝的課題。 又，於習用之樹脂封裝型半.導體裝置之樹脂封裝過程 中，接合有半導體晶片之導線架係收納於封裝模具内，並 以内導線按壓於下模具之面上的狀態下密接之再進行樹脂 封裝，但是，即是如此，封裝樹脂還是會繞至内導線之裏 面側，而在外部電極之表面形成樹脂毛刺（樹脂之突出部 份），是爲其課奰。 圖30係圖23(a)之圓内所示的半導體裝置之裏面的外部 電極207及其週圍部份之擴大部份平面圖。如圖30所 示，於習用之樹脂封裝過程中，外部電極207之下面上會 有樹脂毛刺206a發生之情形。亦即，在樹脂封裝過程 中，封裝樹脂206會繞至外部電極207之下面側成爲樹脂 毛扁206a，而外部電極207之一部份會成爲埋設於封裝樹 脂206内之狀態。 是以，迄今爲止係將導入噴水過程以將外部電極207上 之樹脂毛刺206a吹除，.但是，此一噴水過程需要許多手 續，與樹脂封裝型半導體樹脂之量產過程<中的過程減少等. 之過程簡單化的要求，恰好背道而驰。亦即，樹脂毛刺之 產生，係過程簡單化之一個重大阻礙要因。 又，目前泛用之樹脂封裝型半導體樹脂中所用之導線架 (請先聞讀背面之注意事項再填寫本頁) 裝. 訂 線 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X 297公釐） 五、發明説明（5 中，通常係使用銅材或合金材科，在並上 敷後，再施以域層及金鍍層。㈣，辰層鍍 程，在爲除去樹脂毛刺而導入之噴水過程中，杏=窗用過
諳 先 -I W 1' 讀ί | I 之I ;立I 意 事I 領 I 再 Μ I 本衣 頁I 水吹除樹脂毛刺時，因该嘴故 ^ ，*阿壓<噴 ^“ 故’不只是樹脂毛刺，柔 叙的金屬毅層也會剝離’此外，雜質也，： 質上之重大問題。 疋馬具ro 爲了迴避此-問題，需要在噴水過程後，再實施對 線采之鍍敷㈣等之樹料裝過程之前，卻益 法進行在導線架之狀態下⑽敷處理之金屬層的預鏡敷處 理事前鍍敷處理）。如此，鍍敷過程效率不佳，而成 造過程料化之又—阻礙要g ，由樹脂封裝型半導體 訂 裝置之信賴性的出發點來看，也不令人滿意。 線 本發明之目的係在提供_種在樹脂封裝過程中，可抑制 在導線架裏面上形成樹脂毛刺，或是可確保外部電極之自 封裝樹脂而始的避離高度，可因應製造過程簡單化之要東 的樹脂封裝型半導體裝置及其製造方法。 [發明之概要] 經濟部中央標準局員工消費合作社印製 爲了達成上述目的，本發明揭示一種藉由使用在樹脂封 裝時可防止樹脂繞入之封止帶所形成之樹脂封裝型半導體 裝置，以及使用封止帶之樹脂封裝型半導體裝置之製造方 法。 本發明之樹脂封裝型丰導體裝置，備有：半導體晶片， 具有電極焊墊；内導線；接續部件，供將上述半導體晶片 之電極焊墊與上述内導線電氣接續；及封裝樹脂，供將土 本紙悵尺度適用中國國家標準（CNS > Α4規格（210X297公釐〉 五 、發明説明（6 A-7- B7 述半導體晶片、内導線及接續部件封裝。上述内導線之包 ，面的至少一部份之下部，係形成外部電極，該外部 %極係較上述封裝樹脂之裏面更向下方突出者 士藉二，由於形成内導線之外部電極由封製樹脂突出之構 '，因此，可確料部電極之韻高度n即使不在 極上附設球頭電極，也仍能成爲原狀作爲外部端子 組裝基板上之配線等接續之構造，㈣成上述第一脂封裝型半導體裝置，，可其進1設有支持上 :導…之晶片塾’以及支持上述晶片執之吊持導 線；上述吊持導線，可設有用以 ' 導線上方之下降部者。^片塾位於上述内二；方存有封裝樹脂，因此對於晶片墊 吊保持力提高，而且晶片塾僅以 置整體之厚戶不万，因此樹脂封裝型半導體裝 置芝構造。 料土树月曰封裝型半導體裝 上述樹脂封裝型半導體裝置中，該外部、， 裝樹脂的裏面之突出*，宜爲10〜40 _者!心上述封 藉此，相對内導線之封裝樹脂的保 低，且可將外部電極作爲外部端子發揮機<能。、3那麼地降 本發明之基本賴料裝料導 備封裝模具及半導體晶片及周邊部件之第tr 週邊部件與封裝模具之間， =過私；在上述 文袈興上述周邊部件表面之一 (請先聞讀背面之>i意事項再缜寫本頁} ——裂---- .—τ 訂 1 -IMI---------: ί^— ί --- n I -I · 經濟部中央榡準局員工消費合作祍印製 —一 A~7— ---—___________B7 五、發明説明（V~] '~' '— -- I5伤*接的封止帶之第二過程；在安裝上述封止帶之狀態 下將上述半導體晶片及不包括上述周邊部件之至少上述 表面之一部份的部份，封止於封裝樹脂内之第三過程；及 在上述第三過程後，將上述封止帶除去之第四過程。在上 述第四過程終了後，上述周邊部件之至少上述表面的—部 份’係自上述封裝樹脂露出者。 猎由此一方法，周邊部件中，若有確實自封裝樹脂露出 合，可藉第二過程將封止帶密接於周邊部材之該部 伤，而實現蔹郅份確實自封裝樹脂露出之構造。又，由於 .周邊4材之该郅份不會形成樹脂毛刺，因此，可不採用習 用之必要性噴水等的過程，可謀求製造過程之簡單化，達 成上述第一目的。 本發明之基本性樹脂封裝型半導體裝置之製造方法中， 可行的疋上述第一過程包括··作爲上述周邊部件，準備具 有用以將内導級及半導體晶片支持之區域的導線架之第一 副過程；將上述半導體晶片接合於上述導線架之支持半導 體晶片的區域之第二副過程；以及將上述半導體晶片與上 述内導線電氣接合之第三副過程；上述第二過程係在上述 内導線之裏面密接上述封止帶者。 .藉由此一方法，可獲得將接續於導線架之半導體晶片設：， 於封裝樹脂内而成之樹脂封裝型半導體裝〈.置。又，除了形 成内導線之裏面確實自封裝樹脂露出之構造外，藉由調整 内導線對於封止帶之按壓力，可調整内導線自封裝樹脂裏 面突出量，即内導線之避離高度，因此可容易地形成具有 在碎碎ΪΚϋ ( cm ) ( 2〗“^---:' (請先閔讀背面之注意事項再填寫本頁) I裝· 線 B7 B7 五 、發明説明（8 t同上述第—樹料裝料導般之優㈣樹脂封裝 型半導體裝置。 上述備有導線架之樹脂封裝型半導體裝置之製造方法 广，可行的是，上述第一過程中之第—副過程，係形成作 為支持上述半導體晶片的區域之晶片塾，以及支持該晶片 塾〈吊持導線，並在該吊持導綠上形成使上述晶片墊位於 亡述内導線上方之下降部；上述第一過程中之第二副過 長係將上述半導體晶片接合於上述晶片墊上；上述第— 過私中I第三副過程，係將接合於上述晶片塾上之半導體 晶片與上述内導線以金屬細線電氣結合；上述第二過程，- 係將上述封止帶在上述導線架中只密接於内導線之裏面 者。 藉由此一方法，可在不那麼地增厚樹脂封裝型半導體裝 置整體之整體的厚度下，在晶片塾之裏面側令封裝樹脂存 在，因此’對於晶片墊之封裝樹脂的保持力變佳，且可容 易地形成薄型樹脂封裝型半導體裝置。 經濟部中央標準局員工消費合作社印製 ΐ述備有導線架之樹脂封裝型半導體裝置之製造方法 中，可行的疋，在上述第四過程終了後，進而具有使上述 内導線之前端面與上述封裝樹脂之側面大致成爲同—面之 在上述内導線中只將突出於封裝樹脂側方的部份切落之過 程者。 〈 " 藉由此一方法，側方將不會有内導線之突出部份，因 此，可形成面積上爲小型之樹脂封裝型。 上述備有導線架之樹脂封裝型半導體裝置之製造方法 __-11- 本紙張尺度適用中國國@5^ ( CNS ) αΙ規格 B7 五、發明説明（9 ) ；, 中，較佳的是，在上述第一過程中之第一副過程，準備施 鍍有鎳層、鈀層、金層之各金屬鍍層的導線架者。 藉由此一方法，雖然形成由預鍍敷所形成之品質優異的 鍍層，但由於因使用封止帶以致樹脂封止後之噴水等的樹 脂毛刺的除去用過程並無必要，故而可避免有必要除去樹 脂毛刺時所生之鍍層的剥落。 上述備有導線架之樹脂封裝型半導體裝置之製造方法 中，可行的是，上述第二過程，係在樹脂封止後，以使上 述内導線之下面自上述封裝樹脂之裏面只朝下方突出—定 値的方式，安裝因應上述一定値的厚度之封止帶者。 藉由此一方法，内導線之突出量可由封止帶之厚度容易 地調整，因此可使對於内導線之封裝樹脂的保持力及將内 導線之下部作爲外部端子發揮機能之避離高度均維持於適 當之値。 經濟部中央標準局員工消費合作社印製 b上述基本性樹脂封裝型半導體裝置之製造方法，可行的 是，.上述第一過程包括：準備作爲周邊部件，在上面設有 轉在裏面設有接續於上述配線之外部電極的基板之第— 田>】過私；在上述基板之上面接合半導體晶片之第二副過 ^以及將上述半導體晶片及上述基板上面之配線介以接 ，喟邠件電氣接續之第三副過程。第…, 、狂上迷罘—過程，係將上述
帶至少缶接於上述外部電極者。 V 樹：ΓΓ，可形成在構造上，外部電極確實自封裝 樹月日露k基板接合型之樹脂封裝型半導體裝置。 上述樹脂封裝料導體^之製造方"，可行的是， . _ ** 12 _ 本紙張尺度適- 經濟部中央標準局員工消費合作社印製 --A7_ . ---------B7 ' 五、發明説明（1〇) ' 上C罘過私包括：作爲上述周邊部件，至少準備散熱板 之第副過私；以及在上述散熱板上搭載半導體晶片之第 二副過程。上述第二過程，係在上述散熱板之裏面密接上 述封止帶者1 藉由此一方法，可形成封裝樹脂不致繞至散熱板裏面之 備有散熱特性良好的散熱板之樹脂封裝型半導體裝置。 上述備有放熱板之樹脂封裝型半導體裝置之製造方法 中，可行的是，上述第一過程之第一副過程，係又準備作 爲上述周邊部件之具有導線及床座之導線架；上述第一過 程之第二副過程，係在將上述半導體晶片接合於上述床座 上I後’藉由將上述床座搭載於上述散熱板上，而將半導 體晶片搭載於散熱板上者。 藉由此一方法’可利用導線架容易地形成備有散熱板之 樹脂封裝型半導體裝置。 上述基本性樹脂封裝型半導體裝置之製造方法中，可行 的是’上述第一過程係準備作爲上述周邊部件之具有内部 導線及外部導線之導線體；上述第二過程係在上述内部導 線與封裝模具之間安裝密接於上述内部導線之表面的一部 份之封止帶；上述第三過程係在安裝上述封止帶之狀態 下，將上述内部導線之至少不包含上述表面的一部份之部 份，封止於封裝樹脂内，形成具有開口部及該開口部内的 凹邵之樹脂封裝體。上述第四過程之後，進而備有：將具 肴電極焊墊之半導體晶片搭載於上述樹脂封裝體的凹部之 ___ - 13 - 本紙張尺度適用中國國家標隼（CNS )八4娜 ( 2!0χ297公^7 '一" ' (請先聞讀背面之注意事項再填寫本頁) 裝· -訂 '發明説明（ 過程；將上述半導體晶片之雷 ,-^ f 土與上述内部導線介以 接績邵件電氣接續之過程；以及 舲上述開口郅件以封止部 件封止之過程 '在上述第四 < 了後，至少上述内部導 、（U表面的一邵份由上述封裝樹脂露出者。 藉由此—方法，可^地形成内藏有上方並㈣留空間 之要的固體攝像元件等之樹脂封裝型半導”置:此時， 可預先使内邵導線之與丰導鞞3 & 樹脂露出。 導一片的接續部，確實自封裝 [最隹實施形態] (第一實施形態） 圖Ka)係第-實施形態之樹脂封裝 晋 圖’圖伽線之斷面“ =17係以透明體表示’半導體晶…有虚線所示: 輪廓’金屬細線16之圖示省略。 如圖1⑷及圖（b)所示，本實施形態之樹脂封裝型 裝置’備有.·由内導線12、用以支持半導體晶片之^ 經濟部中央標準局員工消費合作社印製 塾13、及用以支持晶片塾13之吊持導線^斤構成二 線架。上述晶片塾13上以接著劑接合有半導體晶片Η 半導體晶片15之電極焊墊（圖未示），與内導線 屬細線16彼此電氣接續。内導線、晶 ^ 1玉1J 、吊持Iέ 14、半導體晶片15及金屬細線16，係被封裝於封襞土 I7内。又，晶片墊I3係藉由吊持導線 樹月 〈下降郅19 , -14- 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨〇χ297公釐） 高地設於内導線12之卜士 。因此，在由封裝樹沪 裝之狀態下，封裝樹脂17 g 所封 存在。 “片墊13之裏面侧亦薄薄地 於此，茲就本實施形態 .v 、 衡知封裝型半導體裝置的特徵 部份説明4。内導線12之品 的特徵 、 下面側封裝樹脂17不存在， 内導、·泉12 (下面係作露出而成爲與組裝基板之 亦即，内導線12之下部係成爲外部電極18。&，=部 電極18上，並不存在原本在樹脂封裝過程中之樹脂突： .邵份，即樹狀毛刺（層狀），且該下部電極Μ'較封裝 樹脂m之裏面稍突出於下方。此種樹脂毛刺並不存在且 突出於下方之外部電極的構造，係可由下述製造方法容易 地突現。 根據本實施形態之樹脂封裝型半導體裝置，内引線之側 方並不存在習用般之成分外部電極端子之外導線，包含内 導、在12之下面及側面的部份，.係成爲外部電極，因此 經濟部中央標準局員工消費合作社印製 可謀求半導體裝置之小型化。又，内導線之下面，即 外部電極18之下面.並不存在樹脂毛刺，因此可提高與組 裝基板之電極的接合之信賴性。又，外部電極j 8係由封 裝樹脂17之面突出形成，因此，在組裝基板上组裝樹脂 封裝型半導體裝置是時之外部電極與組裝基板的電極之接 合中’可預先確保外部電極18之避離高度。是以，可將 外部電極18原狀作爲外部端子使用，而無需如習用般之 -15- 本氏張尺度適用中國國家標準（CNS )八4規格（21〇><297公釐） 五、發明説明（13 ) 爲了組裝於组裝基板而在外部電择1S上附設焊接婆薄， 在製造手續及成本上有利。 又’晶片墊13相對内導線12係設成較高，因此，封裝 樹脂17在晶片墊13之裏面側地薄薄地存在，因此可提高 作爲樹脂封裝型半導體裝置之信賴性。 又，本實施形態中雖設有用以支持半導體晶片之晶片考 13 ，但也可無晶片墊13 ，而释内導線之前端部絕緣化j 以該如知4支持半導體晶片，或是設置樹脂帶在其上搭裁 半導體晶片，亦即，晶片墊13並不—定必要，於對無晶 片塾之導線架，本實施形態也可適用。. 另，根據本實施形態，作爲半導體晶片15之電極與内 導線12之電氣接續機構，係使用金屬細線16，但也可利 用覆晶接合介設以凸塊，或是利用共晶合金形成之直接 合’將半導體晶片15之電極與内導線12電氣接續。 、其次H本實施形態樹脂封裝型半導體裝置之 :’:以圖面進行説明。圖2〜圖7係本實施型態樹脂： 裝1半導體裝置之製造過程斷面圖。 、 首先，於圖2所示之過程中’準備設有内導線η 以支持半導體晶片之晶片塾13的導線架Μ 日用 塾13係由吊持導線所支持，因在此斷面中：法顯曰:片 故，並未圖示。又，吊持導線上形成有下(降部 K 片塾13設成較内導線12之面爲上方。 、以使晶 2〇，係不具有在樹脂封裝時，可阻:備（導線架 接條的導線架。 、樹脂流出之連 A4- B7 五、發明説明（l4 又，本實施形態中之導線架20 ，係相對銅（C11)素材之 架體，鍍有三層金屬鍍層之導線架，分別施鍍的是鎳（Ni) 層、其上之鈀（Pd)層、以及最上層之薄膜金（Au)層。惟， 鋼（Cu)以外，也可使用42合金材，另，也可施鍍錄（Ni)、 免（Pd)、金（Au)以外之貴金屬鍍層，且不_定要作三層鍍 敷.。 . 其次，在圖3之過程中，係在準備之導線架的晶片墊 上，載置半導體晶片15 ，以接著劑將兩者接合。作爲支 持半導體晶片之部件，並不限於導線架，其他之可支持半 導體晶片的部件，例如TAB帶，基板也可使用。 於圖4之過程中，接合於晶片墊13上之半導體晶片15 與内導線12，係由金屬細線16電氣接合。此一過程，係 所謂之接線過程。作爲金屬細線，可適當地選用鋁細線、 金㈣線等等。又，半導體晶片15與内導線12之電氣接 續，可不介以金屬細線16，而介以凸瑰等實施。 以下，於圖5之過程中，係在導線架之晶片墊η上接 經濟部中央標準局一貝工消費合作社印製 合有半導體晶片15的狀態下，在内導'線12的裏面側 封止帶21。 封止帶21具有在作樹脂封裝時，特別使封裝 繞至内導線12之裏面側的厚障效果。籍由此一封止曰帶Μ 之存在，可防在内導線12之裏面形成樹、旨毛刺。貼附於 内導線12 “封止帶21，係以聚對苯二甲酸乙二酯、聚 酸亞胺、·聚碳酸自旨等等爲主成分之樹料爲基材的帶/， 只要是在樹脂封裝後可^剝離之在樹脂封裝時之^環 表紙張尺度適用中Ϊ國家標準（CNS ) A4規格（2丨 17- B7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（IS ) , 1 \ 境下具有耐性的樹脂均可使用。本實施形態中，係使用以 聚對苯二甲酸乙二酯爲主成分的帶體，厚度爲5〇 。 此外’在本實施形態中，封止帶21係以只密接於導線 架之内導線12的面之狀態下，遍及導線架之裏面側整體 貼附，並未密接於因吊持導線之下降部而設成較高之晶片 墊13的裏面。但是’，也可使其密接於晶片墊13之裏面， 而在樹脂封裝過程之後，藉由剥離封止帶21而露出晶片 塾13之裏面，謀求提高散熱特性。. 其次，在圖6所示之過程中，係將接合有半導體晶片 .I5 ,又貼附有封止帶21之導線架收纳於模具内，在該模 具内流Λ封裝樹脂17 ,進行樹脂封裝。此時，爲使封裝 樹知17不致繞至内導線12之裏面側，係以模具將導線架 <内導線12的前端部份22壓向下方，進行樹脂封裝。 又，係在將内導線12之裏面侧的封止帶21面按壓於模具 面側之狀態下進行樹脂封裝。 取後於圖7所示之過程中，係將貼附於内導線丨2之 裏面的封止帶21以剥離法除去，形成自封裝樹脂I7之裏 大出之外郅電極18。藉由將内導線12之前端侧切離成 人封裝树脂Π之側面爲大致同—面，可完成圖7所示之 樹脂封裝型半導體裝置。 匕 係外"卩％極18之郅份擴大表示之彳本實施形態的樹 脂1裝型半導體裝置之部分裏面圖。如同圖所示，本實施 二〜係進仃將封止帶21貼附於導線架之裏面的樹脂封裝 因此内導線12之裏面或側面，即外部電極1.8之 „—----.----装--------·:1Τ---. —„—線 (讀先閱讀背面之注意事項再填寫本頁) B7 五、發明説明（I6 表面上的樹脂之發生，可獲得防止。又，也可防止習用製 =法般之封裝樹脂17繞至外部電…表面而使外部 笔極18之一部份埋沒於封裝樹脂17内之情事。 根據本實施形態之製造方法，係在樹脂封裝過程之前預 先在内導線U之裏面貼附封止帶21，因此封裝樹脂Η 不致繞至該處，使得成爲外部電極之内導線 不會有樹脂之發生。是以，並無如露出内導線之習用2 封裝型半導體裝置的製造方法般之有以喷水去除去樹脂毛 狀必要。具體言之，藉由删除此—除去樹脂毛刺之麻煩 過程，可使樹脂封裝型半導體裝g之量產過程中之過程> 早化。又’習用以噴水等除去樹脂毛刺之過程中有發生之 虞的導線架之鎳⑽、_d) '金（Au)等的金屬錄層之剥 離現象，可獲得料。因&，在樹脂封裝過程前，可作各 金屬層之預鍍敷。 再者’由本實施形態之製造方法所形成的外部電極 18 .，係較封裝樹脂17爲突出’因此，無須如習用般之附 設焊接球頭’可將外部電極18原狀作爲外端端子使用。 部 中 央 標 準 局 員 工 消 費 合 作 社 印 製 又，代替免除噴水之樹脂毛刺♦去過m，雖有貼附封止 帶之要’但貝占附封止帶21之過程’在成本上較喷水過程 爲.=，且在過程管理上也屬容易，因此可確實謀求過程 (簡早化。最重要的是’根據本實施形態(之方法，藉由封 止帶之貼附，無須噴水’可消除鏡層制離等，是爲過程上 之重大優點，而習用有必要之噴水過程，則會產生導線架 之金屬艘層剝離所造成之雜質附著之品質上的問題。又了 _____19 - 本紙張尺度 cNS ) A4a# ( 21Gx297公缝） B7 五、發明説明（17 ) .. 一' 即使因封止帶之貼附狀態等而造成樹脂毛刺發生時，由於 疋極薄之樹脂毛刺.，可以低水壓之喷水處理即予除去， 因而可防止鍍層之剥離，因此可進行金屬層之預鍍敷過 程。 此外，如圖6所示’在樹脂封裝過程中，溶融之封裝樹 脂之熱會造成封止帶21之軟化及熱收縮，因此内導線12 將會大幅地吃入封止帶21，而形成内導線12之裏面封裝 樹知17之裏面間的階差。是以，内導線12之裏面係成自 封裝樹脂17之裏面突出的構造，可確保内導線η之下部 .的外邛％極18之避離高度。因此’此.突出的外部電極】8 可原狀作爲外部端子使用。 又’内，線12裏面封裝樹脂17之裏面間的階差之大 小’係可由封裝過程前所貼附之封止帶21的厚度所控 制。根據本實施形態，由於係使用50 μιη之封止帶21 ， 階差之大小，即外部電極18之突出量，一般而言是其一 半左右，最大係50 μηι。即，封止帶21較之内導線12之 裏面進入上方的量，係由封止帶21之厚度所決定，因此 可將外部％極18之突出量由封止帶21之厚度自我控制， 可謀求製造之容易化。爲了管理此外部電極18之突出 置’只要在量產過程中控制封止帶之厚度即可，並無 設置其他過程之要，因之，本實施形態之(製造方法，係在 過私g理疋成本上，極爲有利之方法。又，有關貼附封止 帶21可配合所期望之階差的大小，決定其材質之硬 度、厚度、及熱時之軟化性。 -20·
經濟部中央標準局員工消費合作社印製 五、發明説明（is 再者，如圖2所示’於本實施形態之樹脂封裝型半導體 裝1~中W片墊13之裏面側雖有封裝樹脂17存在，但立 f度係等於晶片φ 13之高出量，極薄。是以，本實施形 '々樹知封裝型半導體裝置，實質上係片面封止型半導體 裝置。. , 本s施形悲中所示的是在導線架之裏面貼附封止帶 進仃樹&封裝（製造方法的例子，但本發明方法不限於具 備導線架之半導體裝置。本發明之基本㈣，即在樹脂封 ，過私中使用封止帶之方法，可廣泛適用^搭載有半導體 «’具有以樹脂封裝之部件之半導體晶片的樹脂封裝過 可適用於TAB類型、基板類型等之半導體裝置之樹 脂封裝過程。 (第二實施形態） 人炫就本發明第二實施形態説明之。圖9係本實施 形.％ (基板接合類型的樹脂封裝型半導體裝置之斷面圖。 如圖9所示’本實施例之樹脂封裝型半導體裝置，係以 BGA (球柵陣列）爲代表之基板接合類型樹脂封裝型半導 體裝置，備有：由球璃環氧系塑膠或陶$單廣或多層所構 成之基板24、搭載於該基板24上之半導體晶片25、以 及將形成於基板24上面之配線（圖未示）與半導體晶片乃 疋電極焊墊（圖未示）電氣接續之金屬細% 。另，基板 24又上面側，半導體晶片25、配線及金屬細線％係由絕 緣性之封裝樹脂27所封裝。又，基板24之裏面上形成有 外部電極焊墊28 (land)，基板24之上面的配線，係介以通 -ί -I] I- - —J· ..... - --1 fn -·: 1 ----- I· - -- I I— _ (請先閔讀背面之注意事項再填寫本頁) "^訂----- ，線------- -21， B7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（19 ) . 孔或穿孔接續於24之裏面上的外部電極焊墊28 (land)。 又，本實施形態中，雖係在外部電極焊墊28上附設用 以與外部基板接合之由導電性材料所構成的球頭電極 29，但球頭電極29不一定非得附設不可。另，基板24可 由聚醯亞胺系之薄片構成。 ^ 此處，本實施形態係如後所述，係在樹脂封裝過程中， 在基板24裏面贴附有封止帶之狀態下，將封裝樹脂移送 模製，因此，可阻止封裝樹脂27繞至外部電極焊墊28 上。因此，外部電極焊墊28上不會形成樹脂毛刺，可確 保與组裝基板之接續面，可提高附設球頭電極29時之接 續的信賴性。 其次，茲就本實施形態之樹脂封裝型半導體裝置的製造 方法，佐以圖面説明之。圖10〜12係本實施形態之BGA類 型的樹脂封裝型半導體裝置之各過程的斷面圖。 首先，圖10(a)所示之過程中，係在由單層或多層玻璃 環氧系塑膠板或陶瓷板所構成之基板24上形成配線（圖未 示）‘，並在基板24上形成通孔或穿孔，在基板24之裏面 形成外部電極焊墊28 。而後，在該基板24上之一定位 置，將半導體晶片25以晶片接合材料等結合，將基板上 之配線與半導體晶片上之電極焊墊（圖未示）介以金屬細線 26接續。 半導體晶片25對於基板24之安裝，可如圖10(b)所示 般之面朝下的方式。此一場合下，一般係將基板24上之 配線與半導體晶片25上之電極焊墊，以由凸塊所代表之 -22- 本紙張尺度適用中國國家標隼（CNS ) A4规格（210X 297公釐） 批衣 _ ^訂 線 (諳先閔讀背面之注意事碩再填寫本頁) 經 郅 中 央 標 準 局 員 工 消 費 人 h 社 印 製 五、發明説明（2〇 金屬球頭30所接合，但也可將基板24上之配線與半導體 晶片25之電極焊墊利用合金化直接接合，以下之過程， 兹以採用圖10(a)所示之接合構造者説明之。 其次，在圖π所示之過程中，係進行利用由上模具 及上模具31b所組成之封裝模具31，在基板24之上侧區 域，將半導體晶片25、配線及金屬細線26封裝之樹脂封 裝過程。此時，在進行樹脂封裝前，係在基板24之裏面 側，亦即封裝模具31之下模具31a的上面，安裝第一封 止帶32a，令該封止帶32a密接於基板24之外部電極墊 28的下面。此時，藉由加於模具之按壓力，外部電極墊 =係成爲吃入封止帶32a之狀態，且該封止帶32a係成: 岔接於基板24之裏面及外部電極28之下面的狀態。再 者，封裝模具31之上模具31b的下面上，也要密接第二 封止帶32b。於此一狀態下，藉由使用封裝樹脂π移送 成形可在基板24之上面側的區域只將包園半導體晶片之 區域作樹脂封裝，可防止對於基板24裏面之封裝樹脂^ 的繞至。又，如上所述，基板24之裏面的外部電極墊烈 上形成樹脂毛刺此點，也可獲得防止。 又，不止是第-封止帶31a，由於又使用第二封止帶 32b ’還有可使封裝樹脂27與上模具训脱膜（離型）容易
之優點。 V 、再者，根據此種樹脂封裝方法.，係相對基板Μ以封裝 模具31施壓作樹脂封裝，但由於係以第―、第二封止帶 32a、32b以爽住基板24之構造施加壓力，因此可缓衝施 -23- 本紙張尺錢用t ϋ國家標準（CNS 公釐） (#先聞讀背面之注意事項再填寫本頁) .裝 訂---- 線 ·1 - C !1 I- B7 經 中 標 準 局 員 工 消 費 合 社 印 製 五、發明説明（2! < 力口於基板24之力，還有可防止樹脂封裝時基板2 變形之優點。 破知、 最後’㈣12所示之過程，將㈣裝樹脂r 24上侧之半導體晶片25的區域而成之樹 3板 裴模具3i脱模，則可獲得封裝樹脂不繞至基板μ ^ _ 外部電極墊28的樹脂封裝體。 裏面< 之後，藉藉由在基板24之裏面上的外 設置球頭29 (請參見虛線），存得28上 …， 後仔BGA類型之樹脂封奘 „裝置。又，藉由將該外部電極坪墊28形成地較 可典須形成球頭電極29，而直接將外部電極焊墊 28原狀作爲外部端子使用。 袖根據本實施形態之BGA類型之樹脂封裝型半 -裝置之製造方法，藉由使用第一、第二封止帶、、 现，利用其強性可抑制封裝樹脂内之基板24的變形，可 防止在基板24之外部電極焊墊28的面上附著封裝樹脂、 異物。_. _ 丈，第-、第二封止帶32a、32b中，第—封止帶咖 並=一定必要。即使是只設置第二封止帶3孔之場合，由 於第二封止帶32b與基板24之上面係作相接，因此可阻 止封裝樹脂繞至側面或裏面側。 另，封止帶32a也不—定要密接於基〈板24之裏面整 月豆’至少绝、接於外部電極塾28之下面即可。 (第三實施形態） 其/入’效忒本發明第三實施形態説明之。圖13係本實 -24- ____ - Z4 - 本紙張尺度適CNS) A4規格(~J^X297公變 ί {—-------- —裝-- (請先聞讀背面之注意事項再填寫本頁) 、νβ 經濟部中央標準局員工消費合作社印製 --A^T-B7五、發明説明（22) r ί ' : i 施形態之樹脂封裝型.半導體裝置之斷面圖。本實施形態之 樹脂封裝型半導體裝置，係具散熱板之樹脂封裝型半導體 裝置，其係一種具備内藏有會產生較大量熱之例如大電力 用電晶體等的半導體晶片之樹脂封裝型半導體裝置。 如圖13所示，本實施形態之半導體裝置，備有：作爲 導線架的支持部之床座33、在該床座33上由晶片接合材 所接合之半導體晶片34、導線架之金屬端子35、將金屬 端子35與半導體晶片34電氣接續之金屬細線36 、以及 支持床座33之散熱板37。上述散熱板37之裏面侧以外 的部份，即包含散熱板3 7之上面上或侧面上，床座3 3、 半導體晶片34 、金屬細線36及金屬端子35的一部份， 係由絕緣性之封裝樹脂38作樹脂封裝；金屬端子35之其 . 他部份係作爲外部端子具有由封裝樹脂突出之構造。 根據本實施形態，如後所述，在樹脂封裝過程中，係在 散熱板37之裏面貼附有封止臀之狀態下進行移送模製， 藉而阻止封裝樹脂38繞至散熱板37之裏面，可防止散熱 板3‘7之裏面形成樹脂毛刺。是以，可確保散熱板37之散 熱面（裏面），而維持及提高將自半導體裝置之半導體晶片 所產生之熱散出至外部之散熱機能。 其次，茲就本實施形態之樹脂封裝型半導體裝置之製造 方法，佐以圖面説明之。圖14-18係本實(施形態之具有散 熱板之樹脂封裝型半導體裝置之製造方法的各過程之斷面 圖。 首先，圖14所示之過程，係準備具有作爲半導體晶片 -25- (請先閩讀背面之注意事項再填寫本頁) 裝·
、1T 線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐〉 經濟部中央標準局員工消費合作社印製 -- ------- B7 五、發明説明（23 ) ~ 之支持邵的床座33及金屬端子35之導線架，在該床座33 上面將半導禮晶片34以晶片接合材接合之。而後，將半 導體晶片34與金屬端子35以金屬細線36接續。 其次，在圖15所示之過程中，在床座33之裏面接合散 熱板37。又，也可使床座33本身之原度增厚，使床座兼 具有作爲散熱板之機能》 其次，在圖16所示之過程中，係在散熱板37之裏面密 接封止帶39。於此一場合下，也可將在散熱板37上密接 封止帶39而:成之物載置於封裝模具上，也可將封止帶39 .預先附設於封裝模具，特別是下模具，藉由將散熱板37 載置於下模具上，而使散熱板37之裏面與封止帶39密 接0 又，在圖17所示之過程中，係在封止帶39密接於散熱 板37之裏面的狀態下，以絕緣性封裝樹脂％將床座 33、半導體晶片34、金屬細線36及金屬端子％的一部 料裝。此時，„板37之裏面及金屬端子％之其他部 份係由封裝樹脂38露出之狀態。 最後，於圖18所示之過程中，係將封止帶％由散教板 ^裏面剥離’將金屬端子35成形，而獲得如同圖所示 工散熱板37的裏面露出之樹脂封裝型半導體裝置。 之施形態之具有散熱板之樹脂封<_裝型半導體裝置 37^=，在樹料裝過程中，藉由使用密接於散熱板 裏面〈止帶39 ’可阻止封裝樹脂繞自散教熱板37之 晨面，防止樹脂毛刺之發生。亦即， 力P，可確實露出散熱板 I—---- -26- 本紙張尺度適 一錆先S讀背面之注意事項再填寫本頁) '裝. 經濟部中央標準局員工消費合作社印製 --A; B7 五、發明説明（24 ) ;- 37之裏面，因此可獲得無損散熱板37之散熱效果的樹脂 封裝型半導體裝置。又，由於係令封止帶39密接於散熱 板37之裏面作樹脂封裝，因此封止帶39之一部份係吃入 散熱板37之侧面部份，在封裝後會成爲散熱板37稍自封 裝樹脂部之裏面突出的構造。是以，在樹脂封裝型半導體 裝置安裝時，散熱板37之裏面整體會確實地接於组裝基 板，因此，可提高散熱效果。 (第四實施形態） 其次，茲就本發明第四實施形態佐以圖面説明之。圖 .19係與本實施形態有關之以CCD封裝體爲代表的樹脂封 裝型半導體裝置之斷面圖。 如圖19所示，本實施形態之樹脂封裝型半導體裝置， 備有：上方成開口且該開口部中又具有凹部42之樹脂封 裝體41 、在樹脂封裝體41之印部42的底面上由晶片接 合材所接合之固體攝像元件40、設於樹脂封裝體41之凹 部42附近的區域之内部導線43 、連於該内部導線43且 貫ΐΐ樹脂封裝體41延伸至外方之外部導線46、以及將固 體攝像元件40上之電極焊墊（圖未示）與樹脂封裝體41上 之内部導線43電氣接續之金金屬細線44。上述樹脂封裝 41之開口部係由封止玻璃45所封止。又，由樹脂封裝體1 41突出'之外部導體46係朝下方彎曲。又、樹脂封裝體41 係由絕緣性樹脂之移送成形的一體形成的封裝體。 本實施形態之樹脂封裝型半導體裝置，如後所述，在樹 脂封裝過程中，係在内部導線43上貼附有封止帶之狀態 -27- 本纸張尺度適用中國國家標準（CMS ) A4規格（210X 297公釐） ΓΙ--一-------裝--------'訂----；--線 (諳先閣讀背面之注意事項再填寫本頁) 下進行移送模製形成樹脂封裝體41 ， 之上面係不會形成樹脂毛刺而露出，…—内碩導線43 43與固體攝像元件4〇間之利屬：馬-種内部導線 • 隻屬 '项線44的技μ „ , 高信賴性之樹脂封裝型半導體裝置/ 1，，、有 其次，兹將本實施形態之以cc 封裝型半導體裝置之製造方法，佐以圖1㈣代表〈樹脂 圖22係本實施形態樹脂封裝型半導體裝置之製进万圖法20〜 各過程之斷面圖。 裂造万法的 首先，於圖20之過程中，準備具有内 導線46之導線體，在形成樹脂封裝體之 :，使封裝樹脂不致繞至内部導…上面二在帶 上板具5la及下模具训所構成之封裝模具内，以 料裝，形成樹㈣裝體41。圖㈣脂 封裝體41形成之舳能，甘# w月日 狀心其係以封止帶47被覆内部導線 及外部導線46之表面的狀態。/導、毒43 4圖21所示之過程十 益 經 濟 部 中 央 標 準 員 工 消 合 作 社 印 % 在開口部内，内部導線43上帶47剝離，而獲得 學，、泉43又上面確實露出的樹脂封裝體 封止帶47在南溫狀態下係無間隙地密接於内部導線 因此’在封止帶47剥離後露出之内部導線43的表 面’不會附著封裝樹脂之樹脂毛刺等的異(物。 丨 人而後’在圖22所示之過程中，係將固體攝像元件仂接 成在樹封裝體W内的凹部42植面上，將固體攝 像凡件40上（電極焊塾與内部導線以金屬細線料接 ^————--- B7 B7 經 濟 部 央 標 準 為 員 工 消 費 合 作 社 印 製 k尺度適用 五、發明説明（26 ) 續。繼之，以封止玻璃45縣故ms & 祕 將樹脂封裝體41之開口部封止 後，成形外部導線46。外都墓的 卜#導線46之成形，係因應半導 體裝置之種類等而成爲所期望之形狀。 導 本實施形態之使用封止帶的换时& 1女.、_a 、 帶的树脂封裝工法，特別適用於 “有上方經開口之樹脂封裝體的触
干夺肢裝置，例如以CCD 或全像攝影機爲代表之光學萃主道μ 尤予系+導體裝置的製造，特別是 在附設有導線之樹脂封裝體 恤成形時.，尤可發揮卓著之效 果〇 本實施形態之其他應用例，還者
^ 延有在製造LED等要求封 .裝體之色彩或透明性的零件時，A 呀馬了不使成形模具之異物 或疔物轉印至封裝體，藉預 頂无將封止帶貼附於封裝模 具’可作有效之封止，可开：忐俱 j形成優異之封裝體。 [產業之可利用性] 本發明之樹脂封裝型半導體裝 n 其製造方法，可全盤 也適用於利用以各種電晶體 機器。 成〈丰導體積體電路的電子 [圖面之簡單説明] m⑻係本發明第—實施形態之樹脂封裝型半導體 裝置的封^脂透過表示之平面圖及⑽圖。 ^2係'—實施形態之樹脂封裝型半導體裝置的製造過 王’準備導線架的過程之斷面圖。(. 圖3係第一實施形態之樹脂封裝型半|_ 程中，在：片墊上接合半導體晶片的過程之斷面圖。 圖4係⑦-f麵,fi之樹料裝型半導體裝置的製造過 ---------裝 -------'訂----^--線 (讀先閔讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 --A-7-B7 五、發明説明（ 27 ) ；- •； , 程中，形成金屬細線的過程之斷面圖。 圖5係第一實施形態之樹脂封裝型半導體裝置的製造過 程中，將封止帶敷設於導線架下的過程之斷面圖。 圖6係第一實施形態之樹脂封裝型半導體裝置的製造過 程中，樹脂封裝過程之斷面圖。 圖7係第一實施形態之樹脂封裝型半導體裝置的製造過 /程中，内導線之前端切離過程終了後，樹脂封裝型半導體 裝置之.斷面圖。 圖8係第一實施形態之樹脂封裝型丰導體裝置的製造過 程所形成之樹脂封裝型半導體裝置之部分裏面圖。 圖9係第二實施形態之基板接合類型的樹脂封裝型半導 體裝置之斷面圖。 圖10(a)、（b)分別係第二實施形態之樹脂封裝型半導體 裝置的製造過程中？利用金屬細線接合、凸塊接合之半導 體'晶片對於基板的組裝過程之斷面圖。 圖11係第二實施形態之樹脂封裝型半導體裝置的製造 過名中，樹脂封裝過程之斷面圖。 '圖12係第二實施形態之樹脂封裝型半導體裝置的製造 過程中，除去封止帶後之樹脂封裝體之斷面圖。 圖13係本發明第三實施形態冬備有散熱板的樹脂封裝 型半導體裝置之斷面圖。 （ 圖14係第三實施形態之樹脂封裝型半導體裝置的製造 過程中，準備導線架的過程之斷面圖。 . 圖15係第三實施形態之樹脂封裝型半導體裝置的製造 -30- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ——rL-------— 裝----_----訂----_--線 (請先閩讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 ” --Ah- B7 五、發明説明（28 ) -； · 過程中，在散熱板上接合半導體晶片，又形成金屬細線的 過程之斷面圖。 圖16係第三實施形態之樹脂封裝型半導體裝置的製造 過程中，將封止帶敷設於散熱板及導線架下的過程之斷面 圖 圖17係第三實施形態之樹脂封裝型半導體裝置的製造 過程中，樹脂封裝過程之斷面圖。 圖18係第三實施形態之樹脂〜封裝型丰導體裝置的製造 過程中，除去封止、H的樹脂封裝型半導體裝置之斷面 ，圖。 圖19 ;係本發明第四實施形態之作爲CCD封裝體的樹脂 封裝型半導體裝置之斷面圖。 圖20係第四實施形態之樹脂封裝型半導體裝置的製造 '過程中，樹脂封裝過程之斷面圖。 圖21係第四實施形態之樹脂封裝型半導體裝置的製造 過程中，樹脂封裝後，除去封止帶的過程之斷面圖。 圖_ 22係第四實施形態之樹脂封裝型半導體裝置的製造 過程中，形成金屬細線及利用封止玻璃進行封止的過程之 斷面圖。 圖之3(a)、（b)係裏面側具有外部電極類型的習用樹脂封 裝型半導體裝置之平面圖及斷面圖。 圖24係外部電極處設有球頭電極而確保避離高度的習 用樹脂封裝型半導體裝置之平面圖及斷面圖。 圖25係習用之樹脂封裝型半導體裝置的製造過程中-， -31- 本纸張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） — IL-------裝---------訂----.--線 (請先閱讀背面之注意事項再填寫本頁)
、發明説明（29 準備導線架㈣程切㈣。 圖26係習用之 在晶片I上接財導體裝置的製㈣程中， 圖27係^ 4片的過程之斷㈣。 .形成人^自孓樹脂封裝型半導體裝置的製造過程中， 私成金屬細線的過程之斷面圖。 圖28 #费田、 '、 Ά树脂封裝型半導體裝置的製造過程中， ，脂封裝過程之斷面圖。 " 保白用之樹脂封裝型半導體裝置的製造過程中， 、封裝過私終了後之樹脂封裝型半導體裝置之斷面圖。 圖30係由習用之樹脂封裝型半導體裝置的製造過程所 形之樹脂封裝型半導體裝m面圖。 ,--rL-------— 裝------------訂--——„--線 (讀先閣讀背面之注意事項再填寫本頁) 經濟·哪中央標準局員工消費合作社印1i 32, 本紙浪尺度適用中國國家標準（CNS ) A4規格（+210'乂29?公釐）

Claims (1)

  1. 、申凊專利範圍 經 埤 郅 中 榇 準 局 Μ 工 消 費 合 作 印 製 4. 1- 種樹脂封裝型半導體裝罢^ 令隨裝置，其特徵在於： 此半導體裝置備有： 半導體晶片，具有電極焊墊； 内導線； " 接續部件，供描^ ρ ,”舲上k +導體晶片之電極焊墊與上述 内導線電氣接續；及 件2樹脂’供將上述半導體晶片、内導線及接續部 圮内導線之包含其裏面.的至少一部份之下部，係 形成外部電極，該外部電極係較上述封裝樹脂之裏面 更向〒方突出者。 2·如專利範圍第i項之樹脂封裝型半導體裝置，其 進一步備有支持上述半導體晶片之晶片墊，以及支持 上述，片螌之吊持導線；上述吊持導線，具有用以使 上述晶片墊位於上述内導線上方之下降部者。 •如申叫專利範園第丨項或第2項之樹脂封裝型半導體 裝置V其中孩外邵電極之自上述封裝樹脂的裏面之突 出置’係10〜4〇 μ瓜者。 一種樹脂封裝型半導體裝置之製造方法，其特徵在 合： 此製造方法包括： 準備封裝模具及半導體晶片及周邊部件之第—過 程； 在上述周邊部件與封裝模具之間，安裝與上述周 -33- 本纸張尺度適用中國國家標準（CNS ) a4規格（2(0Χ297公釐 D8 D8 輕 濟 郅 中 準 X 消 費 合 作 社 印 製 '中請專利範圍 ~~一 部件表面之一部份密接的封止帶之第二過程 在安裝上述封止帶之狀態下，將上述半導體晶片及 不包括上述周邊部件之至少上述表面之一部份的部 份，封止於封裝樹脂内之第三過程；及 在上述第三過程後，將上述封止帶除去之第四過 程； 在上逑第四過柽終了後，上述周邊部件之至少上述 表面的部份，係自上述封裝樹脂露出者。 如申叫專利範圍第4項之樹脂封裝型半導體裝置之製 造方·法，其中， .上，第一過程包括： 作爲上述周邊部件，準備具有用以將内導線及半導 體晶片支持之區域的導線架之第—副過程； 知上述半導體晶片接合於上述導锋架之支持半導體 晶片的區域之第二副過程；以及 將上述半導體晶片與上述内導線電氣接合之第三副 過·程； · 上述第二過程係在上述内導線之裏面密接上述封止 帶者。 6·如申請專利範園.第5项之樹脂封裝型半導體裝置之製 造方法，其中， 上述第一過程中之第一副過程，係形成作爲支持上 攻半導體晶片的區域之晶片墊，以及支持該晶片墊之 吊持導線，並在該吊持導線上形成使上述晶片墊位於 •34- 本紙張尺度適用中國國家檩準（CNS ) Α4規格（210Χ297公釐〉
    上述内導線上方之下降部； 經濟部中央標準局員工消費合作社印製 上迷第一過程中之第二副過程，係將上述半導體晶 片接合於上述U墊上； 上述第一過程中之第三副過程，係將接合於上述晶 片塾上之半導體晶片與上述内導線以金屬細線電士 合； 、上述第二過程，係將上述封止帶.在上遮導線架中只 密接於内導線之裹面者。7.如申4專利範11第5項之樹脂封裝型半導體裝置之製 4方法，、 - 其卞，在上述第四過程終了後，進而具有使上述内 導線之前端面與上述封裝樹脂之侧面大致成爲同—面 之在上述内導線中只將突出於封裝樹脂侧方的部份切 落之過程者。 8_如申請專利範園第5〜7項中任一項之樹脂封裝型半導 體裝置之製造方法，其中， 在上述第過私中之第一副過程，係準備施鍍有鎳 層、鈀層、金層之各金屬鍍層的導線架者。 9. 如申請專利範圍第卜7項中任—項之樹脂封裝型半導 體裝置之製造方法， 其中該第二過程，係在樹脂封止後，以使上述内導 線之下面自上述封裝樹脂之裏面只朝下方奐出一定俊 的方式’安.裝因應上述一定値的厚度之封止帶者。 10. 如申請專利範圍第4項之樹脂封裝型半導體裝置之製 -35- 本紙張^渡適用中國國家標準（CNS ) A4規格（210X297公釐） ' -----〜 (請先閔讀背面之注意事項再填寫本頁) .裝. 、1T 線 Α8 經 中 準 Μ 員 X 消 費 合 存 社 印 製 C8 D8 、申請專利範圍 i 造方法，其中， 上述第一過程包括： —準備作〜爲周邊部件，在上面設有配線在裏面設有接 β於上述配線之外郅電極的基板之第._副過程； 在上述基，板之上面接合半導體晶片之第二副過程； 以及 將上述半導體晶片及上述基板上面之配線介以接續 邵件電氣接續之第三副過程； 上述第二過程，係將上述封止帶至少密接於上述外 部'電極者。 11.,申，專利範園第4項之樹脂封裝型半導 造方法，其中， 體裝置之製 上述第一過程包括： 作爲上述周邊部件，至少準備散熱板之第一副 程；以及 在上述散熱板上搭載半導體晶片之第二副過程； .上述第二過程，係在上述散熱板之裏面密接上述 止帶者。 珂 如申請專利範圍第4項之樹脂封裝型半導體裝置 造方法，其中， 上述第一過程，包括 作爲上述周邊部件，..至少 程；以及 在上述散熱板上搭載半導體晶片之第 準備散熱板之第 -36 - 本紙張讀適用中國國家( CnT7a4^( 210X297^i" .I . .. 袭-- .(請先閎讀背面之注意事項异填寫衣頁) -Γ訂--- 之製 副過 副過程； .—、線----- A8 -B8-C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 Γ -'» , 上述第二過程，係在上述散熱板之裏面密接上 止帶者。 ' 13.如申請專利範圍第12項之樹脂封裝型半導體裝置之製 造方法，其中， 上述第一過程之第一副過程，係又準備、作爲上述周 邊部件之具有導線及床座之導線架； 上述第一過程之第二副過程，係在將上述半導體 片接合於上述床座上之後，廣由將上述床座搭載於 述散熱板上，而將半導體晶片搭载於散熱板上者。 K如申請專利範圍第4項之樹脂封裝型半導體裝置之製 造方涛，其中， 上述第一過程係準備作爲上述周邊部件之具有内 導線及外部導線之導線體； 上述第二過程係在上述内部導線與封裝模具之間 裝岔接於上述内郅導線之表面的.一部份之封止帶； 上述第三過程係在安裝上述封止帶之狀態下，將 述内郅導線之至少不包含上述表面的一部份之部份 封止於封裝樹脂内，形成具有開口部及在該開口部 的凹部之樹脂封裝體； 上述第四過程之後，進而備有： 將具有電極焊墊之半導體晶片搭載於上述樹脂封 體的凹部之過程； 將上述半導體晶片之電極焊墊與上述内部導線介 接續部件電氣接續之過程；以及 上 部 安 上 二諳先聞讀背面之注意事項再填寫本頁；> .裝 訂- 37- 本纸張尺麵 釐） A8 — C8 D8 六、申請專利範圍 將上述開口部件以封止部件封止之過程； 在上述第四過程終了後，至少上述内部導線之上述 表面的一部份由上述封裝樹脂露出者。 .--'--------裝-------一訂-------^線 .(請先閎讀背面之注意事項再填寫本Γ) 經濟部中央標隼局員工消費合作社印製 -38 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW087101590A 1997-02-10 1998-02-06 Resin sealed semiconductor device and method for manufacturing the same TW385509B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2648797 1997-02-10
JP27411797 1997-10-07

Publications (1)

Publication Number Publication Date
TW385509B true TW385509B (en) 2000-03-21

Family

ID=26364277

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087101590A TW385509B (en) 1997-02-10 1998-02-06 Resin sealed semiconductor device and method for manufacturing the same

Country Status (7)

Country Link
US (2) US6291274B1 (zh)
EP (1) EP0977251B1 (zh)
JP (1) JP3255646B2 (zh)
KR (1) KR100500919B1 (zh)
CN (1) CN1122304C (zh)
TW (1) TW385509B (zh)
WO (1) WO1998035382A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608369B2 (en) 2000-06-01 2003-08-19 Seiko Epson Corporation Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US8119446B2 (en) 2001-12-31 2012-02-21 Megica Corporation Integrated chip package structure using metal substrate and method of manufacturing the same
US8471361B2 (en) 2001-12-31 2013-06-25 Megica Corporation Integrated chip package structure using organic substrate and method of manufacturing the same
US8492870B2 (en) 2002-01-19 2013-07-23 Megica Corporation Semiconductor package with interconnect layers
US8535976B2 (en) 2001-12-31 2013-09-17 Megica Corporation Method for fabricating chip package with die and substrate
US9030029B2 (en) 2001-12-31 2015-05-12 Qualcomm Incorporated Chip package with die and substrate

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049135A (en) * 1996-05-28 2000-04-11 Kabushiki Kaisha Toshiba Bed structure underlying electrode pad of semiconductor device and method for manufacturing same
US6291273B1 (en) * 1996-12-26 2001-09-18 Hitachi, Ltd. Plastic molded type semiconductor device and fabrication process thereof
US6692989B2 (en) * 1999-10-20 2004-02-17 Renesas Technology Corporation Plastic molded type semiconductor device and fabrication process thereof
JP3417292B2 (ja) * 1998-04-08 2003-06-16 松下電器産業株式会社 半導体装置
TW428295B (en) * 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
NL1011929C2 (nl) * 1999-04-29 2000-10-31 3P Licensing Bv Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen.
US6700185B1 (en) 1999-11-10 2004-03-02 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method for manufacturing semiconductor device
US6534707B1 (en) * 2000-10-11 2003-03-18 Visteon Global Technologies, Inc. Method for absorbing active, external and dynamic magnetic fields using a ferrite encapsulated coating
US6489571B1 (en) * 2000-10-31 2002-12-03 Lsi Logic Corporation Molded tape ball grid array package
CN1321455C (zh) * 2001-04-13 2007-06-13 雅马哈株式会社 半导体器件和封装及其制造方法
JP4614586B2 (ja) * 2001-06-28 2011-01-19 三洋電機株式会社 混成集積回路装置の製造方法
JP2003017646A (ja) 2001-06-29 2003-01-17 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2003100980A (ja) * 2001-09-27 2003-04-04 Hamamatsu Photonics Kk 半導体装置及びその製造方法
JP3540793B2 (ja) * 2001-12-05 2004-07-07 松下電器産業株式会社 樹脂封止型半導体装置及びその製造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US7595017B2 (en) * 2002-01-31 2009-09-29 Stmicroelectronics, Inc. Method for using a pre-formed film in a transfer molding process for an integrated circuit
KR100951626B1 (ko) * 2002-03-08 2010-04-09 로무 가부시키가이샤 반도체 칩을 사용한 반도체 장치
US7799611B2 (en) 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6812552B2 (en) 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8236612B2 (en) 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3851845B2 (ja) * 2002-06-06 2006-11-29 株式会社ルネサステクノロジ 半導体装置
US20040058478A1 (en) * 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
US20040108580A1 (en) * 2002-12-09 2004-06-10 Advanpack Solutions Pte. Ltd. Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
WO2004058184A2 (en) * 2002-12-24 2004-07-15 Rinat Neuroscience Corp. Anti-ngf antibodies and methods using same
US6788541B1 (en) * 2003-05-07 2004-09-07 Bear Hsiung LED matrix moldule
KR100550856B1 (ko) * 2003-06-03 2006-02-10 삼성전기주식회사 발광 다이오드(ｌｅｄ) 소자의 제조 방법
JP4170950B2 (ja) * 2003-10-10 2008-10-22 松下電器産業株式会社 光学デバイスおよびその製造方法
JP2005252140A (ja) * 2004-03-08 2005-09-15 Olympus Corp 固体撮像装置用パッケージ
CN1956180B (zh) * 2005-03-26 2010-08-04 阎跃军 采用点胶液态树脂封装的电子器件的基片结构
KR100819800B1 (ko) * 2005-04-15 2008-04-07 삼성테크윈 주식회사 반도체 패키지용 리드 프레임
CN101278383B (zh) * 2005-11-02 2011-04-13 松下电器产业株式会社 电子电路装置及其制造方法
US7482683B2 (en) * 2006-05-12 2009-01-27 Stats Chippac Ltd. Integrated circuit encapsulation system with vent
TW200807583A (en) * 2006-07-20 2008-02-01 Chipmos Technologies Inc Chip package and manufacturing method threrof
KR100785744B1 (ko) * 2006-10-23 2007-12-18 크루셜텍 (주) 광 포인팅 장치의 이미지 센서 패키징 방법
CN101601133B (zh) * 2006-10-27 2011-08-10 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法
US20080217759A1 (en) * 2007-03-06 2008-09-11 Taiwan Solutions Systems Corp. Chip package substrate and structure thereof
US20080251866A1 (en) * 2007-04-10 2008-10-16 Honeywell International Inc. Low-stress hermetic die attach
TWI536466B (zh) * 2008-06-12 2016-06-01 三菱綜合材料股份有限公司 使用焊劑的基板及被裝載物的接合方法
JP5320863B2 (ja) * 2008-07-02 2013-10-23 オムロン株式会社 電子部品
JP2010135723A (ja) * 2008-10-29 2010-06-17 Panasonic Corp 半導体装置
US7923739B2 (en) * 2009-06-05 2011-04-12 Cree, Inc. Solid state lighting device
US8598602B2 (en) 2009-01-12 2013-12-03 Cree, Inc. Light emitting device packages with improved heat transfer
US8860043B2 (en) * 2009-06-05 2014-10-14 Cree, Inc. Light emitting device packages, systems and methods
US9111778B2 (en) 2009-06-05 2015-08-18 Cree, Inc. Light emitting diode (LED) devices, systems, and methods
US8686445B1 (en) 2009-06-05 2014-04-01 Cree, Inc. Solid state lighting devices and methods
TWI469289B (zh) * 2009-12-31 2015-01-11 矽品精密工業股份有限公司 半導體封裝結構及其製法
US8648359B2 (en) 2010-06-28 2014-02-11 Cree, Inc. Light emitting devices and methods
US8269244B2 (en) 2010-06-28 2012-09-18 Cree, Inc. LED package with efficient, isolated thermal path
USD643819S1 (en) 2010-07-16 2011-08-23 Cree, Inc. Package for light emitting diode (LED) lighting
US8610140B2 (en) 2010-12-15 2013-12-17 Cree, Inc. Light emitting diode (LED) packages, systems, devices and related methods
USD679842S1 (en) 2011-01-03 2013-04-09 Cree, Inc. High brightness LED package
TW201251140A (en) 2011-01-31 2012-12-16 Cree Inc High brightness light emitting diode (LED) packages, systems and methods with improved resin filling and high adhesion
CN103348496A (zh) 2011-02-07 2013-10-09 克利公司 用于发光二极管（led）发光的部件和方法
JP5796309B2 (ja) * 2011-03-15 2015-10-21 セイコーエプソン株式会社 電気光学装置及び電子機器
US20120241926A1 (en) * 2011-03-23 2012-09-27 Zigmund Ramirez Camacho Integrated circuit packaging system with leveling standoff and method of manufacture thereof
JP5927434B2 (ja) * 2011-09-30 2016-06-01 パナソニックＩｐマネジメント株式会社 慣性力センサ
CN104025292B (zh) * 2011-12-22 2018-03-09 松下知识产权经营株式会社 半导体封装、其制造方法及模具、半导体封装的输入输出端子
JP6182916B2 (ja) * 2013-03-15 2017-08-23 日亜化学工業株式会社 発光装置の封止部材の取り外し方法
EP2975096B1 (en) 2014-07-17 2021-11-17 3M Innovative Properties Company Pressure sensitive adhesive assembly suitable for bonding to uneven substrates
JP7087099B2 (ja) * 2018-10-05 2022-06-20 株式会社東芝 半導体パッケージ
CN115513161A (zh) * 2021-06-07 2022-12-23 江苏长电科技股份有限公司 引脚折弯qfn封装结构及其制作方法
CN115513162A (zh) * 2021-06-07 2022-12-23 江苏长电科技股份有限公司 引脚折弯qfn封装结构及其制作方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5267966A (en) 1975-12-03 1977-06-06 Toshiba Corp Manufacture of semiconductor unit
JPS6050354B2 (ja) * 1980-11-14 1985-11-08 松下電子工業株式会社 樹脂封止型半導体装置
JPS57176751A (en) 1981-04-22 1982-10-30 Toshiba Corp Semiconductor device
JPS6050354A (ja) 1983-08-31 1985-03-20 株式会社日立製作所 極低温冷凍装置における冷凍能力制御方法
JPS6086851A (ja) * 1983-10-19 1985-05-16 Nec Corp 樹脂封止型半導体装置
JPS6426420A (en) 1987-07-23 1989-01-27 Nissha Printing Device for injection molding and simultaneous decorating and manufacture of injection-molded and simultaneously decorated product
EP0351581A1 (de) 1988-07-22 1990-01-24 Oerlikon-Contraves AG Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
JPH02122555A (ja) 1988-10-31 1990-05-10 Mitsui High Tec Inc 半導体装置の製造方法
JPH02134832A (ja) 1988-11-16 1990-05-23 Seiko Epson Corp 集積回路チップのモールド方法
JPH02209739A (ja) 1989-02-09 1990-08-21 Mitsui Petrochem Ind Ltd 半導体装置の製造方法
US5000903A (en) 1989-04-06 1991-03-19 Libbey-Owens-Ford Co. Method of molding plastic products having chemically bonded protective coatings
JP2840316B2 (ja) 1989-09-06 1998-12-24 新光電気工業株式会社 半導体装置およびその製造方法
JPH03131059A (ja) * 1989-10-16 1991-06-04 Mitsubishi Electric Corp 半導体装置
JPH03240260A (ja) * 1990-02-19 1991-10-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
US5218759A (en) * 1991-03-18 1993-06-15 Motorola, Inc. Method of making a transfer molded semiconductor device
JPH04337657A (ja) * 1991-05-14 1992-11-25 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH0547954A (ja) 1991-08-20 1993-02-26 Toshiba Corp 樹脂封止型半導体装置
FR2684802B1 (fr) * 1991-12-04 2001-06-08 Gemplus Card Internat Procede de moulage de micromodules de circuits integres.
JP3246769B2 (ja) * 1992-07-15 2002-01-15 株式会社日立製作所 半導体装置及びその製造方法
JPH0729927A (ja) * 1993-07-07 1995-01-31 Hitachi Ltd 半導体集積回路装置の製造方法
JPH0745765A (ja) * 1993-07-27 1995-02-14 Fuji Electric Co Ltd 樹脂封止型半導体装置の樹脂封止法
US5441684A (en) * 1993-09-24 1995-08-15 Vlsi Technology, Inc. Method of forming molded plastic packages with integrated heat sinks
US5674343A (en) 1994-04-19 1997-10-07 Nitto Denko Corporation Method for manufacturing a semiconductor
US5846477A (en) 1994-12-08 1998-12-08 Nitto Denko Corporation Production method for encapsulating a semiconductor device
JP3246848B2 (ja) 1995-02-22 2002-01-15 アピックヤマダ株式会社 汎用ゲート位置樹脂モールド装置および樹脂モールド方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608369B2 (en) 2000-06-01 2003-08-19 Seiko Epson Corporation Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US8119446B2 (en) 2001-12-31 2012-02-21 Megica Corporation Integrated chip package structure using metal substrate and method of manufacturing the same
US8471361B2 (en) 2001-12-31 2013-06-25 Megica Corporation Integrated chip package structure using organic substrate and method of manufacturing the same
US8535976B2 (en) 2001-12-31 2013-09-17 Megica Corporation Method for fabricating chip package with die and substrate
US8835221B2 (en) 2001-12-31 2014-09-16 Qualcomm Incorporated Integrated chip package structure using ceramic substrate and method of manufacturing the same
US9030029B2 (en) 2001-12-31 2015-05-12 Qualcomm Incorporated Chip package with die and substrate
US9136246B2 (en) 2001-12-31 2015-09-15 Qualcomm Incorporated Integrated chip package structure using silicon substrate and method of manufacturing the same
US8492870B2 (en) 2002-01-19 2013-07-23 Megica Corporation Semiconductor package with interconnect layers

Also Published As

Publication number Publication date
CN1246963A (zh) 2000-03-08
JP3255646B2 (ja) 2002-02-12
EP0977251A1 (en) 2000-02-02
US20010045640A1 (en) 2001-11-29
WO1998035382A1 (en) 1998-08-13
EP0977251B1 (en) 2011-11-16
KR100500919B1 (ko) 2005-07-14
CN1122304C (zh) 2003-09-24
EP0977251A4 (en) 2005-09-28
US6291274B1 (en) 2001-09-18
KR20000070837A (ko) 2000-11-25

Similar Documents

Publication Publication Date Title
TW385509B (en) Resin sealed semiconductor device and method for manufacturing the same
TWI247367B (en) Semiconductor package free of carrier and fabrication method thereof
TW488053B (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
JP3461720B2 (ja) 樹脂封止型半導体装置
US6307257B1 (en) Dual-chip integrated circuit package with a chip-die pad formed from leadframe leads
TW201023309A (en) Top-side cooled semiconductor package with stacked interconnection plates and method
TW200939416A (en) Semiconductor package and process thereof and surface-mounted semiconductor package
TW571402B (en) Leadframe semiconductor device and the manufacturing method thereof, circuit substrate and electronic machine
JP2000243887A (ja) 半導体装置とその製造方法
US6590279B1 (en) Dual-chip integrated circuit package and method of manufacturing the same
TW569406B (en) Semiconductor device and the manufacturing method thereof
TW543127B (en) Chip scale package with improved wiring layout
US20080265393A1 (en) Stack package with releasing layer and method for forming the same
JPH04207061A (ja) 半導体装置
JP4822038B2 (ja) ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム
JP4334047B2 (ja) 半導体装置とその製造方法
US6440779B1 (en) Semiconductor package based on window pad type of leadframe and method of fabricating the same
JP2905609B2 (ja) 樹脂封止型半導体装置
JP3443406B2 (ja) 樹脂封止型半導体装置
US11171077B2 (en) Semiconductor device with lead frame that accommodates various die sizes
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH06188333A (ja) 半導体装置
TW490824B (en) Ball grid array semiconductor package with chip support
KR100370117B1 (ko) 반도체 패키지 및 그 제조방법
KR0179832B1 (ko) 적층형 시시디 패키지 및 그 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees