CN115513161A - 引脚折弯qfn封装结构及其制作方法 - Google Patents

引脚折弯qfn封装结构及其制作方法 Download PDF

Info

Publication number
CN115513161A
CN115513161A CN202110631915.2A CN202110631915A CN115513161A CN 115513161 A CN115513161 A CN 115513161A CN 202110631915 A CN202110631915 A CN 202110631915A CN 115513161 A CN115513161 A CN 115513161A
Authority
CN
China
Prior art keywords
lead
section
pin
chip
base island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110631915.2A
Other languages
English (en)
Inventor
高云
龚臻
刘怡
刘庭
朱琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN202110631915.2A priority Critical patent/CN115513161A/zh
Publication of CN115513161A publication Critical patent/CN115513161A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种引脚折弯QFN封装结构及其制作方法，所述封装结构包括引线框架、至少一个芯片和塑封层，引线框架包括至少一个基岛和位于基岛周侧的多个引脚，芯片设于基岛上，电性连接于引脚，塑封层包覆芯片、基岛和部分引脚，引脚末端折弯形成平直的外引脚段，外引脚段于塑封层下表面伸出，且塑封层下表面贴合于外引脚段上表面；塑封层侧壁面与外引脚段侧壁面平齐或位于其外侧；塑封层至少于其侧壁面设有金属屏蔽层，且金属屏蔽层至少延伸至芯片所在平面下方。完全包覆芯片侧面金属屏蔽层具有优良的屏蔽效果，且塑封层完全包覆基岛并与外引脚段上表面相抵接，能够提高封装结构的密封性，并增强部分引脚外露的封装结构的稳定性。

Description

引脚折弯QFN封装结构及其制作方法
技术领域
本发明涉及封装技术领域，具体地涉及一种引脚折弯QFN封装结构及其制作方法。
背景技术
QFN(Quad Flat No-leads，方形扁平无引脚)封装结构的基岛和引脚一般位于封装体底部，且其引脚侧壁面与塑封层侧壁面平齐并暴露于塑封层侧壁面，因此，在塑封层侧壁面镀覆形成的金属屏蔽层，需要避开引脚区域以免发生短接，并且在一些现有技术中，为了避免短接，会进一步将减小屏蔽层所覆盖的位置，但由于芯片设置于基岛之上，导致其屏蔽层实际所能覆盖的芯片侧边区域较小，屏蔽效果不佳。
发明内容
本发明的目的在于提供一种引脚折弯QFN封装结构及其制作方法。
本发明提供一种引脚折弯QFN封装结构，包括引线框架、至少一个芯片和塑封层，所述引线框架包括至少一个基岛和位于所述基岛周侧的多个引脚，所述芯片设于所述基岛上，电性连接于所述引脚，所述塑封层包覆所述芯片、所述基岛和部分所述引脚，所述引脚末端折弯形成平直的外引脚段，所述外引脚段于所述塑封层下表面伸出，且所述塑封层下表面贴合于所述外引脚段上表面；
所述塑封层侧壁面与所述外引脚段侧壁面平齐或位于其外侧；
所述塑封层至少于其侧壁面设有金属屏蔽层，且所述金属屏蔽层至少延伸至所述芯片所在平面下方。
作为本发明的进一步改进，所述引脚自朝向所述基岛的一侧向外依次分为内引脚段、中间引脚段和外引脚段，所述芯片电性连接于所述内引脚段，所述外引脚段位于所述内引脚段和所述基岛下方，所述塑封层包覆所述基岛、所述芯片、所述内引脚段和所述中间引脚段，并暴露所述外引脚段。
作为本发明的进一步改进，所述内引脚段平直，且其下表面与所述基岛下表面平齐。
作为本发明的进一步改进，所述中间引脚段为直段，其与所述内引脚段之间的夹角为a°，90≤a＜180。
作为本发明的进一步改进，还包括接地引脚，所述接地引脚下表面高于所述外引脚段上表面，暴露于所述塑封层侧壁面，与所述金属屏蔽层电性连接。
作为本发明的进一步改进，所述接地引脚与所述内引脚段平齐。
本发明还提供一种引脚折弯QFN封装结构制作方法，包括步骤：
将引线框架引脚进行折弯处理，使其自朝向所述引线框架基岛的一侧向外依次形成内引脚段、中间引脚段和外引脚段，并使所述外引脚段平直且其位于所述内引脚段下方；
将所述引线框架置于与其贴合的垫块上，将芯片置于所述引线框架基岛上，在所述芯片与所述内引脚段之间打线连接；
塑封所述引线框架基岛、所述芯片、所述内引脚段和所述中间引脚段，并暴露所述外引脚段，且所述塑封层下表面与所述外引脚段上表面平齐，所述塑封层侧壁面与所述外引脚段侧壁面平齐或位于其外侧；
至少于所述塑封层外侧镀覆金属屏蔽层，并至少使所述金属屏蔽层延伸至所述基岛底面所在平面下方。
作为本发明的进一步改进，“将引线框架引脚进行折弯处理，使其自朝向所述基岛的一侧向外依次形成内引脚段、中间引脚段和外引脚段”具体包括：
将部分引脚向下折弯b°，形成所述中间引脚段，0＜b≤90；
接着将部分所述中间引脚向上折弯b°，形成所述外引脚段。
作为本发明的进一步改进，“塑封所述基岛、所述芯片、所述内引脚段和所述中间引脚段，并暴露所述外引脚段”具体包括：
将所述引线框架置于塑封模具内，并将所述外引脚段埋设于所述模具上与其形状相匹配的凹槽内；
对所述引线框架及芯片进行塑封。
作为本发明的进一步改进，“塑封所述基岛、所述芯片、所述内引脚段和所述中间引脚段，并暴露所述外引脚段”具体包括：
将所述引线框架置于塑封模具内，并在所述外引脚段上方插设隔片；
于所述隔片上方对所述引线框架及芯片进行塑封。
作为本发明的进一步改进，还包括步骤：
保留至少一引脚不进行折弯，形成接地引脚，或在所述引线框架上焊接至少一个接地引脚；
塑封所述接地引脚，并使所述接地引脚暴露于所述塑封层侧边。
本发明的有益效果是：通过将引脚折弯形成依次互成角度的内引脚段、中间引脚段和外引脚段，并通过塑封层完全包覆内引脚段和中间引脚段、暴露外引脚段，能够在塑封层上形成完全覆盖芯片周侧的金属屏蔽层，屏蔽效果优良，而且塑封层完全包覆基岛并与外引脚段上表面相抵接，能够提高封装结构的密封性，并增强部分引脚外露的封装结构的稳定性。
附图说明
图1是本发明一实施方式中的引脚折弯QFN封装结构示意图。
图2是本发明一实施方式中的引脚折弯QFN封装结构制作方法的方法流程示意图。
图3至图7是本发明一实施方式中的引脚折弯QFN封装结构制作方法的各步骤示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施方式及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
下面详细描述本发明的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
如图1所示，本发明提供一种引脚折弯QFN封装结构，包括引线框架1、至少一个芯片2和塑封层3，引线框架1包括至少一个基岛11和位于基岛11周侧的多个引脚12，芯片2设于基岛11上，电性连接于引脚12。
塑封层3包覆芯片2、基岛11和部分引脚12，引脚12末端折弯形成平直的外引脚段123，外引脚段123于塑封层3下表面伸出，且塑封层3下表面贴合于外引脚段123上表面；
具体的，引脚12自朝向基岛11的一侧向外依次分为内引脚段121、中间引脚段122和外引脚段123，芯片2通过金属引线电性连接于内引脚段121，外引脚段123平直且其位于内引脚段121和基岛11下方，即至少通过两次折弯，使得作为封装结构电性输出端的外引脚段123和内引脚段121不处于同一平面，并且使其低于内引脚段121和基岛11。
这里所述的内引脚段121、中间引脚段122和外引脚段123只是引脚12三个部分的统称，内引脚段121为引脚12用于与芯片2形成电性连接的部分、外引脚段123为引脚12作为QFN封装结构的电输出端口的部分，中间引脚段122即是引脚12中将内引脚段121和外引脚段123连接的部分，其内可以根据设计需要包括更加精细的结构、或者在每个部分之类还形成有折弯结构，本发明对此不做具体限制。
进一步的，内引脚段121平直，且其下表面与基岛11下表面平齐，由于外引脚段123位于内引脚段121下方，因此在基岛11下方可以形成一定的空间。
进一步的，在本实施方式中，中间引脚段122为直段，其与内引脚段121之间的夹角为a°，90≤a＜180，即通过两次折弯，使得原本为平面结构的引线框架1，形成立体台阶型结构，其结构可以在一定程度上看做类似于传统QFP(Quad Flat Package，方型扁平式封装技术)结构中的L型引脚12，但在本发明中，台阶型引脚12为基于QFN封装结构中的平面引线框架1折弯加工形成。控制中间引脚段122与内引脚段121之间的夹角大于90°，便于在制造工艺中实现，并且便于在塑封过程中形成暴露部分引脚12段的塑封层3结构。
可以理解的是，由于外引脚段123和内引脚段121均平直，即互相平行，则中间引脚段122与内引脚段121之间的夹角即为中间引脚段122和外引脚段123之间的夹角。
塑封层3包覆基岛11、芯片2、内引脚段121和中间引脚段122，并暴露外引脚段123，且塑封层3下表面与外引脚12上表面平齐。塑封层3将内引脚段121和中间引脚段122完全包覆，由于内引脚12下表面与基岛11下表面平齐，因此塑封层3填充了基岛11下方的空间，塑封层3下表面低于基岛11，能够大幅提高QFN封装结构的密封性。外引脚12与塑封层3相抵接，能够提高本发明中的QFN封装结构的稳定性，避免因将外引脚段123外露而可能带来的封装结构塌陷的问题。
塑封层3侧壁面与外引脚段123侧壁面平齐或位于其外侧，从而使得在塑封层3侧壁面镀覆形成金属屏蔽层4时，即使形成完全覆盖塑封层3侧壁面的金属屏蔽层4，也不会与外引脚段123之间形成短接。
塑封层3主体材料可以为环氧树脂、聚酰亚胺、干膜等带填料的高分子聚合物复合材料，其内还包括固化剂、填料、促进剂、脱模剂、偶联剂等功能性组分，塑封层3包覆引线框架1和芯片2等起到保护作用，并为封装结构提供物理支撑。
塑封层3至少于其侧壁面设有金属屏蔽层4，且金属屏蔽层4至少延伸至基岛11底面所在平面下方。
金属屏蔽层4为一连续薄膜镀层，其用以减少芯片2及其他可选的电子元件所受到的电磁干扰。电磁屏蔽层可以是诸如铜，不锈钢，钛等溅射夹层金属薄膜材料，或诸如含银/铜之类高密度金属填料的导电树脂等导电复合材料，或是上述材料中至少两种的组合，能够起到屏蔽或吸收电磁波的作用即可。
具体的，在本实施方式中，金属屏蔽层4完全覆盖塑封层3的侧壁面和上表面，由于塑封层3完全包覆基岛11，因此金属屏蔽层4能够延伸至基岛11下方(即延伸至芯片2下方)，而不产生与引脚12产生短接的风险，从而对芯片2形成侧面和顶面的全包覆结构，具有良好的电磁屏蔽效果。
进一步的，引脚12还包括与金属屏蔽层4相连的接地引脚13，接地引脚13下表面高于外引脚段123上表面，暴露于塑封层3侧壁面，与金属屏蔽层4电性连接。具体的，在本实施方中，接地引脚13与内引脚段121平齐。由于外引脚段123向下延伸，因此在引脚12中设置与金属屏蔽层4相连的接地引脚13更加简单高效。
另外，在本发明中，依次折弯形成的引线框架1结构在制程中，相比于传统的半蚀刻QFN引线框架1，更易在打线过程中与设于其下方的垫块5相贴合，从而提高垫块5对引线框架1的支撑作用，解决QFN封装引线框架1引脚12过长带来的打线不稳的问题。
如图2所示，本发明还提供一种引脚折弯QFN封装结构制作方法，包括步骤：
S1：如图3所示，将引线框架1引脚12进行折弯处理，使其自朝向基岛11的一侧向外依次形成内引脚段121、中间引脚段122和外引脚段123，并使外引脚段123平直且其位于内引脚段121下方。
具体的，将部分引脚12向下折弯b°，形成中间引脚段122，0＜b≤90；接着将部分中间引脚12向上折弯b°，形成外引脚段123。
进一步的，在步骤S1中还包括步骤：保留至少一引脚12不进行折弯，形成接地引脚13，或在将引脚12折弯后，焊接一额外引脚12到引线框架1上形成接地引脚13。
S2：如图4所示，将引线框架1置于与其贴合的垫块5上，将芯片2置于引线框架1基岛11上，在芯片2与内引脚段121之间打线连接。
垫块5上表面形状与折弯后的引脚12形状相匹配，引线框架1置于其上时与其相贴合，能够获得良好的支撑，从而避免打线不稳的问题。
S3：塑封基岛11、芯片2、内引脚段121和中间引脚段122，并暴露外引脚段123，且塑封层3下表面与外引脚段123上表面平齐，塑封层3侧壁面与外引脚段123侧壁面平齐或位于其外侧。
具体的，如图5所示，在本发明一种实施方中，步骤S3包括：
将引线框架1置于塑封模具6内，并将外引脚段123埋设于模具6上与其形状相匹配的凹槽内，从而完成对外引脚段123的遮蔽，避免形成包覆外引脚段123的塑封层3；
对引线框架1及芯片2进行塑封。
如图6所示，在本发明一种实施方中，步骤S3包括：
将引线框架1置于塑封模具6内，并在外引脚段123上方插设隔片7，通过隔片7形成一阻挡层，从而避免形成包覆外引脚段123的塑封层3；
于隔片7上方对引线框架1及芯片2进行塑封。
进一步的，在步骤S3中，还包括步骤：塑封接地引脚13，并使接地引脚13暴露于塑封层3侧边。
S4：如图7所示，至少于塑封层3外侧镀覆金属屏蔽层4，并至少使金属屏蔽层4延伸至基岛11底面所在平面下方。
具体的，在本实施方式中，在塑封层3上溅镀形成完全覆盖其四个侧壁面和上表面的金属屏蔽层4。
综上所述，本发明通过将引脚折弯形成依次互成角度的内引脚段、中间引脚段和外引脚段，并通过塑封层完全包覆内引脚段和中间引脚段、暴露外引脚段，能够在塑封层上形成完全覆盖芯片周侧的金属屏蔽层，屏蔽效果优良，而且塑封层完全包覆基岛并与外引脚段上表面相抵接，能够提高封装结构的密封性，并增强部分引脚外露的封装结构的稳定性。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (11)

1.一种引脚折弯QFN封装结构，包括引线框架、至少一个芯片和塑封层，所述引线框架包括至少一个基岛和位于所述基岛周侧的多个引脚，所述芯片设于所述基岛上，电性连接于所述引脚，其特征在于，
所述塑封层包覆所述芯片、所述基岛和部分所述引脚，所述引脚末端折弯形成平直的外引脚段，所述外引脚段于所述塑封层下表面伸出，且所述塑封层下表面贴合于所述外引脚段上表面；
所述塑封层侧壁面与所述外引脚段侧壁面平齐或位于其外侧；
所述塑封层至少于其侧壁面设有金属屏蔽层，且所述金属屏蔽层至少延伸至所述芯片所在平面下方。
2.根据权利要求1所述的引脚折弯QFN封装结构，其特征在于，所述引脚自朝向所述基岛的一侧向外依次分为内引脚段、中间引脚段和外引脚段，所述芯片电性连接于所述内引脚段，所述外引脚段位于所述内引脚段和所述基岛下方，所述塑封层包覆所述基岛、所述芯片、所述内引脚段和所述中间引脚段，并暴露所述外引脚段。
3.根据权利要求2所述的引脚折弯QFN封装结构，其特征在于，所述内引脚段平直，且其下表面与所述基岛下表面平齐。
4.根据权利要求3所述的引脚折弯QFN封装结构，其特征在于，所述中间引脚段为直段，其与所述内引脚段之间的夹角为a°，90≤a＜180。
5.根据权利要求3所述的引脚折弯QFN封装结构，其特征在于，还包括接地引脚，所述接地引脚下表面高于所述外引脚段上表面，暴露于所述塑封层侧壁面，与所述金属屏蔽层电性连接。
6.根据权利要求5所述的引脚折弯QFN封装结构，其特征在于，所述接地引脚与所述内引脚段平齐。
7.一种引脚折弯QFN封装结构制作方法，其特征在于，包括步骤：
将引线框架引脚进行折弯处理，使其自朝向所述引线框架基岛的一侧向外依次形成内引脚段、中间引脚段和外引脚段，并使所述外引脚段平直且其位于所述内引脚段下方；
将所述引线框架置于与其贴合的垫块上，将芯片置于所述引线框架基岛上，在所述芯片与所述内引脚段之间打线连接；
塑封所述引线框架基岛、所述芯片、所述内引脚段和所述中间引脚段，并暴露所述外引脚段，且所述塑封层下表面与所述外引脚段上表面平齐，所述塑封层侧壁面与所述外引脚段侧壁面平齐或位于其外侧；
至少于所述塑封层外侧镀覆金属屏蔽层，并至少使所述金属屏蔽层延伸至所述基岛底面所在平面下方。
8.根据权利要求7所述的引脚折弯QFN封装结构制作方法，其特征在于，“将引线框架引脚进行折弯处理，使其自朝向所述基岛的一侧向外依次形成内引脚段、中间引脚段和外引脚段”具体包括：
将部分引脚向下折弯b°，形成所述中间引脚段，0＜b≤90；
接着将部分所述中间引脚向上折弯b°，形成所述外引脚段。
9.根据权利要求7所述的引脚折弯QFN封装结构制作方法，其特征在于，“塑封所述基岛、所述芯片、所述内引脚段和所述中间引脚段，并暴露所述外引脚段”具体包括：
将所述引线框架置于塑封模具内，并将所述外引脚段埋设于所述模具上与其形状相匹配的凹槽内；
对所述引线框架及芯片进行塑封。
10.根据权利要求7所述的引脚折弯QFN封装结构制作方法，其特征在于，“塑封所述基岛、所述芯片、所述内引脚段和所述中间引脚段，并暴露所述外引脚段”具体包括：
将所述引线框架置于塑封模具内，并在所述外引脚段上方插设隔片；
于所述隔片上方对所述引线框架及芯片进行塑封。
11.根据权利要求7所述的引脚折弯QFN封装结构制作方法，其特征在于，还包括步骤：
保留至少一引脚不进行折弯，形成接地引脚，或在所述引线框架上焊接至少一个接地引脚；
塑封所述接地引脚，并使所述接地引脚暴露于所述塑封层侧边。
CN202110631915.2A 2021-06-07 2021-06-07 引脚折弯qfn封装结构及其制作方法 Pending CN115513161A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110631915.2A CN115513161A (zh) 2021-06-07 2021-06-07 引脚折弯qfn封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110631915.2A CN115513161A (zh) 2021-06-07 2021-06-07 引脚折弯qfn封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN115513161A true CN115513161A (zh) 2022-12-23

Family

ID=84499289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110631915.2A Pending CN115513161A (zh) 2021-06-07 2021-06-07 引脚折弯qfn封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN115513161A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1246963A (zh) * 1997-02-10 2000-03-08 松下电子工业株式会社 树脂封装型半导体装置及其制造方法
CN2911960Y (zh) * 2006-06-13 2007-06-13 天水华天科技股份有限公司 芯片封装件
US20120218729A1 (en) * 2011-02-28 2012-08-30 Rf Micro Devices, Inc. Microshield on standard qfn package
US20190287918A1 (en) * 2018-03-13 2019-09-19 Texas Instruments Incorporated Integrated circuit (ic) packages with shields and methods of producing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1246963A (zh) * 1997-02-10 2000-03-08 松下电子工业株式会社 树脂封装型半导体装置及其制造方法
CN2911960Y (zh) * 2006-06-13 2007-06-13 天水华天科技股份有限公司 芯片封装件
US20120218729A1 (en) * 2011-02-28 2012-08-30 Rf Micro Devices, Inc. Microshield on standard qfn package
US20190287918A1 (en) * 2018-03-13 2019-09-19 Texas Instruments Incorporated Integrated circuit (ic) packages with shields and methods of producing the same

Similar Documents

Publication Publication Date Title
CN215220710U (zh) 半导体设备
US5679975A (en) Conductive encapsulating shield for an integrated circuit
US8508048B2 (en) Semiconductor device utilizing a package on package structure and manufacturing method thereof
US8736030B2 (en) Quad flat non-leaded package structure with electromagnetic interference shielding function and method for fabricating the same
US20080014678A1 (en) System and method of attenuating electromagnetic interference with a grounded top film
CN104916606B (zh) 半导体装置及其制造方法
US6396129B1 (en) Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
CN101361181A (zh) 用于半导体器件的改良湿度可靠性和增强可焊性的引线框架
CN104659007B (zh) 半导体封装件及其制造方法
CN1104742C (zh) 底部引线半导体封装及其制造方法
US20080308951A1 (en) Semiconductor package and fabrication method thereof
US5808357A (en) Semiconductor device having resin encapsulated package structure
CN103165475B (zh) 一种半导体封装器件的制造方法
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
CN103065975B (zh) 一种再布线qfn封装器件的制造方法
CN115513161A (zh) 引脚折弯qfn封装结构及其制作方法
CN108063130B (zh) 具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺
JPS61137335A (ja) 半導体装置
CN103050452B (zh) 一种再布线高密度aaqfn封装器件及其制造方法
CN215451396U (zh) 一种引脚及引线框架
CN106158796A (zh) 芯片封装结构及其制作方法
CN115513162A (zh) 引脚折弯qfn封装结构及其制作方法
CN115706071A (zh) Qfn封装结构及其制造方法
CN115706068A (zh) Qfn封装结构及其制造方法
CN113793810A (zh) 一种芯片防溢胶封装方法和封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination