KR100362505B1 - 반도체패키지 - Google Patents

반도체패키지 Download PDF

Info

Publication number
KR100362505B1
KR100362505B1 KR1019990059331A KR19990059331A KR100362505B1 KR 100362505 B1 KR100362505 B1 KR 100362505B1 KR 1019990059331 A KR1019990059331 A KR 1019990059331A KR 19990059331 A KR19990059331 A KR 19990059331A KR 100362505 B1 KR100362505 B1 KR 100362505B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
circuit board
semiconductor package
lens unit
circuit pattern
Prior art date
Application number
KR1019990059331A
Other languages
English (en)
Other versions
KR20010064909A (ko
Inventor
최영남
은영효
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1019990059331A priority Critical patent/KR100362505B1/ko
Publication of KR20010064909A publication Critical patent/KR20010064909A/ko
Application granted granted Critical
Publication of KR100362505B1 publication Critical patent/KR100362505B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

이 발명은 반도체패키지에 관한 것으로, CCD용 반도체칩을 탑재한 반도체패키지에서 CCD용 반도체칩이 외부의 빛을 용이하게 수광할 수 있도록 일면에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 저면에 접착제로 접착되어 있되, 수지층을 중심으로 상면에는 다수의 본드핑거를 포함하는 회로패턴이 형성되어 있고, 저면에는 다수의 랜드를 포함하는 회로패턴이 형성되어 있으며, 상기 상,하면의 회로패턴은 도전성 비아홀로 상호 연결된 회로기판과; 상기 반도체칩의 입출력패드와 상기 회로기판의 본드핑거를 전기적으로 접속하는 도전성와이어와; 상기 반도체칩의 외주연인 회로기판 상면에 대략 상기 도전성와이어의 루프 높이보다 높게 형성된 댐이 개재되어 접착된 글래스와; 상기 글래스 상부에 형성되어 외부의 빛을 상기 반도체칩 상면으로 집광하도록 중앙에 렌즈가 형성되고, 상기 렌즈는 상기 글래스에 부착된 렌즈부와; 상기 회로기판 하면의 랜드에 형성된 도전성 볼을 포함하여 이루어진 것을 특징으로 함.

Description

반도체패키지{semiconductor package}
본 발명은 반도체패키지에 관한 것으로, 더욱 상세하게 설명하면 CCD용 반도체칩을 탑재한 반도체패키지에서 CCD용 반도체칩이 외부의 빛을 용이하게 수광할 수 있도록 한 반도체패키지에 관한 것이다.
통상 CCD는 Charge Coupled Devices의 약어로 반도체 소자의 일종인 전하결합 소자를 말하며 하나의 소자로부터 인접한 다른 소자로 전하를 전송할 수 있는 소자를 말한다. 텔레비전 카메라의 영상신호 계통에서 피사체의 빛은 렌즈를 통과한 후 색분해 광학계에 의해 3원색으로 분해돼 각각 촬상 디바이스의 수광면에 결상되는데 그 상을 소자내에서 전자적으로 주사해 전기신호로 변환시켜 출력하는 소자가 고체촬상소자이다. 이러한 CCD의 응용분야는 촬상디바이스, 대용량메모리, 아날로그 신호처리의 세가지이며 구조적으로는 MOS집적회로이기 때문에 MOS프로세스 기술을 사용해 고집적회로(LSI)화도 용이하다. CCD는 특히 자기주사 기능과 광전변환 기능을 함께 갖추고 있기 때문에 촬상디바이스에 주로 응용되며 일차원의 라인센서와 이차원의 에이리어 센서가 있으며 그 화소수는 일반적으로 라인센서는 1,500화소, 에이리어센서는 512×320화소의 것이 있다.
상기한 CCD 소자가 다수 형성된 CCD용 반도체칩을 탑재한 반도체패키지는 통상 그 반도체칩이 외부의 빛을 수광할 수 있도록 반도체칩의 상면에 글래스가 위치되어 있으며, 이러한 종래의 반도체패키지(100')를 도1을 참조하여 간단히 설명하면 다음과 같다.
먼저 다수의 입출력패드(2a)가 형성된 CCD용 반도체칩(2)이 구비되어 있고, 상기 CCD용 반도체칩(2)은 접착제에 의해 회로기판(10)에 접착되어 있다. 상기 회로기판(10)은 수지층(11)을 중심으로 상기 반도체칩(2)이 위치되는 영역에 일정한 공간이 형성되도록 중앙부에 대칭되는 계단형의 턱(15)이 형성되어 있다. 상기 계단형 턱(15)의 높이는 반도체칩(2)이 두께보다 크게 되어 있다. 상기 회로기판(10)의 계단형 턱(15)에는 본드핑거(12)를 포함하는 회로패턴이 형성되어 있고, 회로기판(10)의 저면에는 실장용 패드(13)가 형성되어 있으며, 상기 회로패턴과 실장용 패드(13)는 도전성 비아홀(14)에 의해 상호 연결되어 있다.
상기 반도체칩(2)의 입출력패드(2a)와 회로기판(10)의 본드핑거(12)는 도전성와이어(20)에 의해 상호 전기적으로 접속되어 있다.
상기 회로기판(10)의 계단형 턱(15) 상면에는 접착제에 의해 상기 반도체칩(2) 및 도전성와이어(20) 등을 외부 환경으로부터 보호함은 물론 외부의 빛을 상기 반도체칩(2)이 용이하게 수광할 수 있도록 투명체의 글래스(30)가 접착되어 있다.
이러한 반도체패키지(100')는 상기 반도체칩(2)으로 수광된 빛에 의해 소정의 전기적 신호가 도전성와이어(20), 도전성비아홀(14) 및 실장용 패드(13)를 통해서 마더보드에 전달된다.
그러나 이러한 종래의 반도체패키지는 반도체칩의 상면에 단지 투명체의 글래스만이 부착되어 있음으로써 외부 빛에 대한 수광율이 현저히 떨어지는 문제점이 있다. 이와 같이 외부 빛에 대한 수광율이 낮으면 결국 이 반도체패키지를 이용한화상 장치는 선명하고 올바른 화상을 제공하지 못하게 된다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, CCD용 반도체칩의 빛에 대한 수광율을 높일 수 있는 반도체패키지를 제공하는데 있다.
도1은 종래의 반도체패키지를 도시한 단면도이다.
도2a 내지 도2c는 본 발명의 제1,2,3실시예에 의한 반도체패키지를 도시한 단면도이다.
도3a 및 도3b는 본 발명의 제4,5실시예에 의한 반도체패키지를 도시한 단면도이다.
- 도면중 주요 부호에 대한 설명 -
100,101,102,103,104; 본 발명에 의한 반도체패키지
2; 반도체칩 2a; 입출력패드
10; 회로기판 11; 수지층
12; 본드핑거 13; 랜드
14; 도전성 비아홀 15; 커버코트
20; 도전성와이어 30; 댐
40; 글래스 50; 도전성볼
60; 렌즈부 61; 결합판
62; 렌즈
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지에 의하면, 일면에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 저면에 접착제로 접착되어 있되, 수지층을 중심으로 상면에는 다수의 본드핑거를 포함하는 회로패턴이 형성되어 있고, 저면에는 다수의 랜드를 포함하는 회로패턴이 형성되어 있으며, 상기 상,하면의 회로패턴은 도전성 비아홀로 상호 연결된 회로기판과; 상기 반도체칩의 입출력패드와 상기 회로기판의 본드핑거를 전기적으로 접속하는 도전성와이어와; 상기 반도체칩의 외주연인 회로기판 상면에 대략 상기 도전성와이어의 루프 높이보다 높게 형성된 댐이 개재되어 접착된 글래스와; 상기 글래스 상부에 부착되어 외부의 빛을 상기 반도체칩 상면으로 집광하는 렌즈부와; 상기 회로기판 하면의 랜드에 형성된 도전성볼을 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 렌즈부는 측면에 하부로 절곡된 결합판이 더 형성되어 있고, 상기 결합판이 댐에 결합될 수 있다.
또한, 상기 렌즈부의 결합판은 하단이 상기 회로기판의 상면에 접촉할 수 있다.
또한, 상기 렌즈부의 결합판은 지지판에 대하여 대략 90~100。 정도로 경사져 형성될 수 있따.
또한, 상기 댐은 렌즈부의 결합판과 접촉되는 부분이 대략 75~95˚정도로 경사져 형성될 수 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지에 의하면, 투명체의 글래스상에 외부 빛을 집광하여 반도체칩으로 전달할 수 있는 렌즈부가 더 설치됨으로써, 반도체칩의 수광율을 높이게 된다. 또한, 상기 렌즈부는 상기 글래스 및 댐에 결합이 용이하도록 결합판이 더 구비됨으로써 그 렌즈부의 설치 작업이 매우 용이한 잇점이 있다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 내지 도2c는 본 발명의 제1,2,3실시예에 의한 반도체패키지(100,101,102)를 도시한 단면도이다.
먼저 도2a의 반도체패키지(100)를 참조하면, 상면에 다수의 입출력패드(2a)가 형성된 반도체칩(2)이 위치되어 있다. 상기 반도체칩(2)의 저면에는 접착제의 개재하에 회로기판(10)이 접착되어 있다.
상기 회로기판(10)은 수지층(11)을 중심으로 상면에는 다수의 본드핑거(12)를 포함하는 회로패턴이 형성되어 있고, 저면에는 다수의 랜드(13)를 포함하는 회로패턴이 형성되어 있다. 상기 상,하면의 회로패턴은 모두 도전성비아홀(14)로 상호 연결되어 있다. 상기 수지층(11) 상면의 본드핑거(12)를 제외한 면 및 저면의 랜드(13)를 제외한 면 전체는 커버코트(15)에 의해 코팅되어 있다.
여기서, 상기 회로패턴은 통상적인 구리(Cu), 얼로이(Alloy) 42 등으로 이루어진 박막 형태이다.
상기 반도체칩(2)의 입출력패드(2a)와 상기 회로기판(10)의 본드핑거(12)는 골드와이어(Au wire), 알루미늄 와이어(Al wire)와 같은 도전성와이어(20)에 의해 상호 전기적으로 접속되어 있다.
또한, 상기 반도체칩(2)의 외주연인 회로기판(10) 상면에는 상기 반도체칩(2)을 에워싸는 동시에 상기 도전성와이어(20)의 루프(loop) 높이보다 높게 댐(30)이 형성되어 있다.
상기 댐(30)의 재질은 세라믹, 수지, 금속 및 봉지재중 어느 하나를 이용할 수 있으며, 이밖에도 다양한 물질을 이용할 수 있다. 또한 상기 댐(30)은 열전도성이 우수한 물질일 수록 바람직하다.
또한 상기 댐(30)은 도전성와이어(20)와 본드핑거(12)가 용이하게 본딩되도록 상기 본드핑거(12)의 외주연에 위치하도록 형성함이 바람직하다.
상기 반도체칩(2)으로 외부의 빛이 수광될 수 있도록 또한 상기 반도체칩(2), 도전성와이어(20) 등을 외부의 환경으로부터 보호할 수 있도록 상기 댐(30)의 상면에는 투명한 글래스(40)가 접착되어 있다.
상기 글래스(40)의 상부에는 외부의 빛을 상기 반도체칩(2) 상면으로 집광하여 전달할 수 있도록 중앙에 렌즈(62)가 형성되어 있고, 상기 렌즈(62)의 외주연에는 상기 댐(30)의 측면과 접촉하며 결합할 수 있도록 하부로 절곡된 결합판(61)이 형성되어 렌즈부(60)를 구성하고 있다.
따라서, 상기 렌즈부(60)는 상기 글래스(40) 및 댐(30)에 용이하게 결합할 수 있게 된다.
상기 회로기판(10)의 저면에 위치된 다수의 랜드(13)에는 도전성볼(50)이 융착됨으로써, 상기 도전성볼(50)이 마더보드에 실장 가능하게 되어 있다.
한편, 도2b에 도시된 반도체패키지(101)와 같이 상기 렌즈부(60)의 결합판(61)은 그 길이가 충분히 길게 형성되어 회로기판(10)의 상면에 접촉하도록 할 수도 있다.
더우기, 도2c의 반도체패키지(102)와 같이 렌즈부(60)를 렌즈(62)로만 구성할 수도 있다. 이때에는 상기 렌즈(62)의 저면에 접착제를 개재하여 상기 글래스(40)상에 고정되도록 한다.
도3a 및 도3b는 본 발명의 제4,5실시예에 의한 반도체패키지(103,104)를 도시한 단면도이다.
먼저 도3a의 반도체패키지(103)와 같이, 렌즈부(60)의 결합판(61) 각도를 렌즈(62)에 대하여 대략 90~100°정도로 절곡하여 형성할 수 있다. 상기와 같이 결합판(61)의 각도를 일정 각도로 절곡하게 되면, 상기 렌즈부(60)가 댐(30)에 강하게 결합됨을 알 수 있다.
더불어 도3b의 반도체패키지(104)와 같이, 렌즈부(60)의 결합판(61) 내측이 접촉되는 댐(30)의 외측에는 대략 75~95°정도가 되도록 경사면이 형성되어 있다.이와 같이 댐(30)의 측면에 일정 각도의 경사면을 형성함으로써, 상기 렌즈부(60)가 댐(30)에 보다 강하게 결합된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기 예만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 반도체패키지에 의하면, 투명체의 글래스상에 외부 빛을 집광하여 반도체칩으로 전달할 수 있는 렌즈부가 더 설치됨으로써, 반도체칩의 수광율을 높이게 된다.
또한, 상기 렌즈부는 상기 글래스 및 댐에 결합이 용이하도록 지지판 및 결합판이 구비되고, 결합판 또는 댐의 각도를 일정 각도가 되도록 함으로써 렌즈부의 댐에 대한 결합력을 증강시킬 수 있게 된다.

Claims (5)

  1. 일면에 다수의 입출력패드가 형성된 반도체칩과;
    상기 반도체칩의 저면에 접착제로 접착되어 있되, 수지층을 중심으로 상면에는 다수의 본드핑거를 포함하는 회로패턴이 형성되어 있고, 저면에는 다수의 랜드를 포함하는 회로패턴이 형성되어 있으며, 상기 상,하면의 회로패턴은 도전성 비아홀로 상호 연결된 회로기판과;
    상기 반도체칩의 입출력패드와 상기 회로기판의 본드핑거를 전기적으로 접속하는 도전성와이어와;
    상기 반도체칩의 외주연인 회로기판 상면에 대략 상기 도전성와이어의 루프 높이보다 높게 형성된 댐이 개재되어 접착된 글래스와;
    상기 글래스 상부에 부착되어 외부의 빛을 상기 반도체칩 상면으로 집광하는 렌즈부와;
    상기 회로기판 하면의 랜드에 형성된 도전성볼을 포함하여 이루어진 반도체패키지.
  2. 제1항에 있어서, 상기 렌즈부는 측면에 하부로 절곡된 결합판이 더 형성되어 있고, 상기 결합판이 댐에 결합된 것을 특징으로 하는 반도체패키지.
  3. 제2항에 있어서, 상기 렌즈부의 결합판은 하단이 상기 회로기판의 상면에 접촉하도록 된 것을 특징으로 하는 반도체패키지.
  4. 제2항에 있어서, 상기 렌즈부의 결합판은 지지판에 대하여 대략 90~100。 정도로 경사져 형성된 것을 특징으로 하는 반도체패키지.
  5. 제2항에 있어서, 상기 댐은 렌즈부의 결합판과 접촉되는 부분이 대략 75~95˚정도로 경사져 형성된 것을 특징으로 하는 반도체패키지.
KR1019990059331A 1999-12-20 1999-12-20 반도체패키지 KR100362505B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990059331A KR100362505B1 (ko) 1999-12-20 1999-12-20 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990059331A KR100362505B1 (ko) 1999-12-20 1999-12-20 반도체패키지

Publications (2)

Publication Number Publication Date
KR20010064909A KR20010064909A (ko) 2001-07-11
KR100362505B1 true KR100362505B1 (ko) 2002-11-23

Family

ID=19627229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990059331A KR100362505B1 (ko) 1999-12-20 1999-12-20 반도체패키지

Country Status (1)

Country Link
KR (1) KR100362505B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862486B1 (ko) * 2007-05-31 2008-10-08 삼성전기주식회사 카메라 모듈 패키지

Also Published As

Publication number Publication date
KR20010064909A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
US10008533B2 (en) Semiconductor package
TWI302742B (en) Solid-state image sensing device
KR100790996B1 (ko) 이미지 센서 패키지, 그 제조 방법 및 이를 포함하는이미지 센서 모듈
US20030124773A1 (en) Optical module, circuit board and electronic device
US20060030070A1 (en) Packaging structure and method of an image sensor module
JP2001185657A (ja) 半導体パッケージ及びその製造方法
US20060138579A1 (en) Image sensor package, solid state imaging device, and fabrication methods thereof
JP2005012221A (ja) 固体撮像用半導体装置
JP4849703B2 (ja) 光学モジュール
US7071567B2 (en) Semiconductor device and method of fabrication thereof, optical module and method of fabrication thereof, circuit board, and electronic instrument
CN109979891B (zh) 晶片级芯片尺寸封装结构
KR100370852B1 (ko) 반도체패키지
KR100362505B1 (ko) 반도체패키지
US20060180888A1 (en) Optical sensor package and method of manufacture
KR100377471B1 (ko) 반도체패키지 및 그 제조방법
KR100377472B1 (ko) 반도체패키지 및 그 제조방법
KR100377470B1 (ko) 반도체패키지
KR100526191B1 (ko) 고체 촬상용 반도체 장치
KR100381841B1 (ko) 반도체패키지 및 그 제조 방법
CN100499142C (zh) 光感测芯片封装结构
KR100388290B1 (ko) 반도체패키지 및 그 제조방법
KR100377473B1 (ko) 반도체패키지 및 그 제조방법
KR100449034B1 (ko) 반도체패키지 및 그 제조방법
KR100716870B1 (ko) 반도체패키지 및 그 제조 방법
CN211606607U (zh) 摄像模块封装结构

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121109

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131112

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141112

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151111

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20161109

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20171108

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20181105

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20191111

Year of fee payment: 18