JP4758006B2 - 電子部品用のキャリア及びキャリアの製造方法 - Google Patents

電子部品用のキャリア及びキャリアの製造方法 Download PDF

Info

Publication number
JP4758006B2
JP4758006B2 JP2000619030A JP2000619030A JP4758006B2 JP 4758006 B2 JP4758006 B2 JP 4758006B2 JP 2000619030 A JP2000619030 A JP 2000619030A JP 2000619030 A JP2000619030 A JP 2000619030A JP 4758006 B2 JP4758006 B2 JP 4758006B2
Authority
JP
Japan
Prior art keywords
carrier
component
space
dielectric layer
contact member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000619030A
Other languages
English (en)
Other versions
JP2003500834A (ja
Inventor
レイフ ベルイステドト，
ペル リガンデル，
Original Assignee
テレフオンアクチーボラゲット エル エム エリクソン（パブル）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エル エム エリクソン（パブル） filed Critical テレフオンアクチーボラゲット エル エム エリクソン（パブル）
Publication of JP2003500834A publication Critical patent/JP2003500834A/ja
Application granted granted Critical
Publication of JP4758006B2 publication Critical patent/JP4758006B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Details Of Resistors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Laminated Bodies (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、１つ又は複数の電子部品のためのキャリアであって、前記部品のために設けられた空間を備えるキャリアに関するものである。本発明は、また、このキャリアの製造方法に関するものである。
【０００２】
【従来の技術】
ＬＴＣＣ（Low Temperature Cofire Ceramic）テープ、例えば、デュポン社のグリーンテープ（登録商標）などは、電子部品用のキャリアを製造する場合に、非常に優れた媒体であることが知られている。キャリアの目的は、主に、キャリアに取り付けられた部品に対する機械的なサポートを提供し、伝導経路を配置を与えることである。
【０００３】
部品サイズが加速的に減少したことにより、部品を入れるために設けられたキャリア内部又はキャビティ内部に、部品を取り付けることができるようになってきた。電子工学における重要な課題に、部品によって生じる熱の伝達がある。通常、部品は冷却用フランジなどを備えており、その結果、製造ステップを追加することになり、また、より大きなスペースを要求する。特に、ＭＣＭ（Micro Circuit Material）部品を用いる場合は、部品のサイズのために、冷却を行うことが困難である。
【０００４】
スウェーデン特許出願番号９８０３２０４−８号は、埋込み式の部品のための新しい方法と装置を開示しており、時間がかかって複雑なキャリアの表面上層と部品の接触点との間の穴あけ作業を無くしている。このキャリアは、例えば、ガラスエポキシ材料又はセラミック材料で構成される。この出願によれば、素子の冷却にはビアホールが用いられている。
【０００５】
市場では、“チップベイ”と呼ばれるものがあり、これはシリコン板内にエッチングされたベイで構成されている。これらのベイは、プラスチック上に取り付けることもできる。しかし、これらは熱をあまり通さないという共通の欠点がある。チップベイも金属内のくぼみで構成される。
【０００６】
[発明の概要]
本発明の目的は、好適にはＬＴＣＣ材料で構成されるキャリアを提供することであり、非常に単純な方法で、キャリアの内部又は外部に配置した電子部品の取り付け及び冷却を実現できるキャリアを提供することである。本発明の重要な利点は、キャリア及び冷却部材を同一ユニットで実現できることである。
【０００７】
本発明の第２の目的は、実質的にキャリアそのものに作れらた、優れた接地板を提供することである。
【０００８】
これらの目的は、良好な熱伝導容量を持ち、少なくとも部分的に導電性を有するＬＴＣＣ（Low Temperature Cofire Ceramic）材料で構成されたキャリアによって実現され、その結果、このキャリアは部品から生じる熱をも除去する機能を持つ部品に対しても、機械的なサポートを提供することができる。
【０００９】
キャリアは、金属粒子を混合したガラスを含み、再加熱が可能な材料で構成されるが好ましい。前記空間は、さらに高い熱伝導を得るために設けられた部品を取り囲むキャビティ又は凹所で構成されるのが有利である。前記部品は、工業規格である“フリップチップ”に対応した回路を含みうる。これは第１の表面と第２の表面とで構成され、この第１の表面は、前記空間から伸びた接触部材に接続するための１つまたは複数の接続点を用いて配置されている。この第２の表面は、前記空間中に入れられ、接着剤を用いて固定されている。
【００１０】
伝導経路を持つキャリアを提供するために、部品や部品の一部を運ぶキャリアの表面は誘電体層を備え、それから、この誘電体層は前記接触部材に接続される１つまたは複数の伝導経路を備える。
【００１１】
好適な実施の形態において、前記空間はプレス加工またはスタンプ加工によって形成される。
【００１２】
本発明の方法は、ＬＴＣＣ材料を含み、１つまたは複数の電子部品を受け取るための空間を備え、実質的に熱伝導性を有する電子部品キャリアを製造する方法であって、適当なＬＴＣＣ材料片を生成するステップと、少なくとも前記片の主表面上に前記部品のために設けられた少なくとも１つの空間を生成するステップと、前記片を実質的に固い状態にするステップと、部品を取り付けるために接着剤を塗布するステップと、前記部品を前記空間に入れて、前記部品を接着剤で固定するステップと、前記主表面と部品に誘電体層を設けるステップと、前記誘電体層上に伝導体を生成し、前記伝導体を前記部品に接続された接触部材に接続するステップとを含む。
【００１３】
【発明の実施の形態】
以下に、添付の図面に示す実施の形態を参照しながら本発明を説明する。
【００１４】
図１に示されるように、キャリア１０は非常に良好な熱伝導容量を持つ導電性材料で構成される。材料の誘電特性についてはそれほど考慮していない。このような材料はＬＴＣＣ材料（例えば、ＬＴＣＣテープの形で）であるのが有利である。
【００１５】
これらの特性を得るためには、材料は、例えば、銅、又はアルミニウムなどの金属粒子が混合されたガラスによって作られるとものとする。ここでは、このガラスは実質的に金属粒子を取り囲んでいる。その結果、ＬＴＣＣ材料を十分に加熱及び再加熱することができる。
【００１６】
キャリア１０は、第１及び第２の主表面１１及び１２をそれぞれ有する。少なくとも１つの主表面（例えば、第１の主表面１１）上に、部品１４及び１５を受け取るために、キャビティまたは凹所１３が配置される。次に、各々の部品１４、１５は、それぞれ第１及び第２の主表面２０及び２１を提供し、ここでは第１の表面２０は接触点１６を備える。これらの部品は、ＩＣ回路、マイクロＭＣＭ及びレジスタアレイなどで構成することができる。
【００１７】
各々のキャビティ１３は、受け取る部品に実質的にその形状が合うように設計される。各々のキャビティは、下表面１７及び側表面１８で構成される。キャビティの大きさは、キャビティが部品を取り囲む場合に、キャビティ表面と部品外面との間に非常に良好な接触が得られ、最適な熱伝導が実現できるように設計される。表面間の接触は、例えば、周知のタイプである熱伝導ペーストなどを表面に塗布することによって達成できる。
【００１８】
部品は、その第２の表面２１を通して、例えば、好適には良好な熱伝導容量を持つにかわなどの接着剤１９によって、キャビティの下表面１７（または他の適当な表面）に取り付けられる。
【００１９】
さらに、キャリアの第１の主表面１１と部品の第１の主表面２０との間に、平らな表面が得られるように、キャビティの深さは部品の厚さ（接着剤の厚さを加えて）に対応させるべきである。通常、キャビティの深さは、約０．５から０，１５μｍの間で変化させることができる。
【００２０】
次に、接触点１６には（不図示の）接触部材が提供されうる。この接触部材の第１の端は接触点１６に接続される。この接触部材は“バンプ”を含みうる。この“バンプ”によって工業規格である“フリップチップ”に対応したチップを使用することができる。
【００２１】
図２から図５は、キャリア中のキャビティの製造及び部品の取り付けのためのステップを示す図である。
【００２２】
キャリア１０は、好ましくは適当な厚さのＬＴＣＣテープで構成され、適当な長さに切り取られる。次に、キャビティ１３は、ツール２２によってキャリア１０の少なくとも１つの第１の主表面上で、プレス加工またはスタンプ加工される。ツール２２は、表面の１つの上に、部品を受け取るためのキャビティ１３に対応した隆起２３（または他のパターン）を備えた平面で構成される。ＬＴＣＣ材料の特性のために、プレス中にこの材料が流れ出て、その結果、プレスツールの下に非常に平らな表面が形成される。プレス中は、キャリアは熱にさらされる。他のタイプのプレス加工を用いてもよい。
【００２３】
キャリアの形状を維持するために、このキャリアを加熱する（ＬＴＣＣ材料の加熱と関連する通常の方法で）。キャリアがいくつかのラミネートを含む場合は、これらのラミネートはこのステップで一緒に取り付けられる。
【００２４】
次に、図３に示すように、部品を受け取ることになるキャビティ１３に、接着剤１９が塗布される。このステップでは、熱伝導用ペーストなどの他の物質を塗布してもよい。
【００２５】
また、図４に示すように、部品１４及び１５は、対応するキャビティに入れられ、キャビティ下表面と間隔のある表面２０は、第１の主表面１１と実質的に同じ高さとなり、平らな表面を構成するようにプレスされる。次に、適当な接触部材２５を部品の接続点に接続した後、誘電体層２４がキャリアの前記第１の主表面１１上と部品１４及び１５上方とに設けられる。さらに、伝導経路２６が誘電体層２４上に適当な方法で配置される（例えば、スパッタリング、プレーティング、ボンディングなどによる）。
【００２６】
誘電体層２４は、液状であるか、または弾性ラミネートとして適用される。接触部材２５は、接触部材と伝導経路との間に接触が得られるように、誘電体層の厚さを超えるような長さにするべきである。
【００２７】
本発明の好適な実施の形態のみを図示及び説明したが、記載された請求項の範囲内において、いくつかの変形及び修正が可能であることに留意したい。
【図面の簡単な説明】
【図１】本発明に係るキャリアの断面の概略図を示す。
【図２】
【図３】
【図４】
【図５】キャリアの別の製造ステップ及び部品の取り付けを示す図である。
【符号の説明】
１０ キャリア
１１ 第１の主表面
１２ 第２の主表面
１３ キャビティ
１４、１５ 部品
１６ 接触点
１７ 下表面
１８ 側表面
１９ 接着剤
２０ 第１の部品表面
２１ 第２の部品表面
２２ ツール
２３ 隆起
２４ 誘電体層
２５ 接触部材
２６ 伝導経路

Claims (7)

  1. １つ又は複数の電子部品（１４、１５）を含むキャリア（１０）であって、少なくとも１つの表面（１１）上に前記部品のために設けられた空間（１３）を有するキャリア（１０）において、
    前記キャリア（１０）は、良好な熱伝導容量を有し、部分的に導電性を有するＬＴＣＣ（Low Temperature Cofire Ceramic）材料の少なくとも１つの層を含み、
    前記キャリアは、前記部品に対する機械的なサポートをさらに提供するとともに、該部品から生じる熱を伝達し、
    前記空間は、前記キャリアをプレス加工することによって形成されるキャビティであり、
    前記部品（１４、１５）は、第１の表面（２０）及び第２の表面（２１）を有し、前記第１の表面は、前記空間から伸びた接触部材（２５）と接触するための１つまたは複数の接触点を用いて配置され、
    前記部品及び前記部品の一部を搭載する前記キャリアの前記表面には、誘電体層（２４）が設けられ、
    前記接触部材（２５）は、前記誘電体層（２４）の厚さを超える長さを有し、
    前記誘電体層（２４）には、前記接触部材（２５）の側面と接続される１つまたは複数の伝導経路（２６）が設けられていることを特徴とするキャリア（１０）。
  2. 前記キャリアは金属粒子と混合されたガラスを含む材料からなることを特徴とする請求項１に記載のキャリア（１０）。
  3. 前記部品（１４、１５）は、工業規格である“フリップチップ”に対応した回路を含むことを特徴とする請求項１または請求項２に記載のキャリア（１０）。
  4. 前記第２の表面（２１）は、前記空間（１３）に入れられ、接着剤（１９）を用いて接着されることを特徴とする請求項１に記載のキャリア（１０）。
  5. 前記空間（１３）は、プレス加工またはスタンプ加工によって形成されることを特徴とする請求項１に記載のキャリア（１０）。
  6. ＬＴＣＣ材料を有し、１つまたは複数の電子部品を受け取る１つまたは複数の空間が設けられ、良好な熱伝導容量を有する熱伝導性の電子部品用導熱キャリア（１０）を製造するための方法であって、
    適当なＬＴＣＣ片を生成するステップと、
    少なくとも前記片の主表面上に、プレス加工やエンボス加工によって前記部品のための空間（１３）を生成するステップと、
    前記片を実質的に固い状態にするステップと、
    部品を取り付けるための接着剤（１９）を塗布するステップと、
    前記部品を前記空間に入れ、該部品を接着剤を用いて固定するステップと、
    前記主表面及び部品に誘電体層（２４）を設けるステップと、
    前記誘電体層上に伝導体（２６）を生成するステップと、
    前記伝導体を前記部品に接続される接触部材（２５）の側面に接続するステップと、
    を含み、
    前記接触部材は、前記誘電体層（２４）の厚さを超える長さを有することを特徴とする方法。
  7. 前記ＬＴＣＣ材料は、金属粒子と混合されたガラスを含むことを特徴とする請求項６に記載の方法。
JP2000619030A 1999-05-19 2000-05-18 電子部品用のキャリア及びキャリアの製造方法 Expired - Lifetime JP4758006B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9901831-9 1999-05-19
SE9901831A SE515856C2 (sv) 1999-05-19 1999-05-19 Bärare för elektronikkomponenter
PCT/SE2000/001008 WO2000070679A1 (en) 1999-05-19 2000-05-18 Carrier for electronic components and a method for manufacturing a carrier

Publications (2)

Publication Number Publication Date
JP2003500834A JP2003500834A (ja) 2003-01-07
JP4758006B2 true JP4758006B2 (ja) 2011-08-24

Family

ID=20415669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000619030A Expired - Lifetime JP4758006B2 (ja) 1999-05-19 2000-05-18 電子部品用のキャリア及びキャリアの製造方法

Country Status (8)

Country Link
US (1) US6690583B1 (ja)
EP (1) EP1186033B1 (ja)
JP (1) JP4758006B2 (ja)
AU (1) AU4968500A (ja)
BR (1) BR0010572A (ja)
DE (1) DE60041916D1 (ja)
SE (1) SE515856C2 (ja)
WO (1) WO2000070679A1 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862189B2 (en) * 2000-09-26 2005-03-01 Kabushiki Kaisha Toshiba Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device
SE0004078L (sv) * 2000-11-06 2002-05-07 Imego Ab Metod och anordning för att förse ett substrat med kaviteter
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7429596B2 (en) * 2003-06-20 2008-09-30 The Regents Of The University Of California 1H-pyrrolo [2,3-D] pyrimidine derivatives and methods of use thereof
US7321098B2 (en) * 2004-04-21 2008-01-22 Delphi Technologies, Inc. Laminate ceramic circuit board and process therefor
FI20041680A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
WO2006068760A2 (en) 2004-11-19 2006-06-29 The Regents Of The University Of California Anti-inflammatory pyrazolopyrimidines
US7365273B2 (en) * 2004-12-03 2008-04-29 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices
FR2879819B1 (fr) * 2004-12-21 2007-02-23 Ulis Soc Par Actions Simplifie Composant de detection de rayonnements electromagnetiques notamment infrarouges
US7335986B1 (en) 2005-09-14 2008-02-26 Amkor Technology, Inc. Wafer level chip scale package
NZ571182A (en) 2006-04-04 2010-09-30 Univ California Pyrazolo[3,4-d]pyrimidines
KR100825766B1 (ko) 2007-04-26 2008-04-29 한국전자통신연구원 Ｌｔｃｃ 패키지 및 그 제조방법
DE102007037538A1 (de) 2007-08-09 2009-02-12 Robert Bosch Gmbh Baugruppe sowie Herstellung einer Baugruppe
WO2009046448A1 (en) * 2007-10-04 2009-04-09 Intellikine, Inc. Chemical entities and therapeutic uses thereof
MY191407A (en) 2008-01-04 2022-06-27 Intellikine Llc Certain chemical entities, compositions and methods
US8193182B2 (en) 2008-01-04 2012-06-05 Intellikine, Inc. Substituted isoquinolin-1(2H)-ones, and methods of use thereof
US8637542B2 (en) 2008-03-14 2014-01-28 Intellikine, Inc. Kinase inhibitors and methods of use
US8993580B2 (en) 2008-03-14 2015-03-31 Intellikine Llc Benzothiazole kinase inhibitors and methods of use
KR100962369B1 (ko) * 2008-06-26 2010-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9096611B2 (en) 2008-07-08 2015-08-04 Intellikine Llc Kinase inhibitors and methods of use
US20110224223A1 (en) * 2008-07-08 2011-09-15 The Regents Of The University Of California, A California Corporation MTOR Modulators and Uses Thereof
JP5731978B2 (ja) 2008-09-26 2015-06-10 インテリカイン， エルエルシー 複素環キナーゼ阻害剤
WO2010040398A1 (en) * 2008-10-08 2010-04-15 Telefonaktiebolaget L M Ericsson (Publ) Chip interconnection
DK2358720T3 (en) 2008-10-16 2016-06-06 Univ California Heteroarylkinaseinhibitorer fused-ring
US8476431B2 (en) * 2008-11-03 2013-07-02 Itellikine LLC Benzoxazole kinase inhibitors and methods of use
WO2010129816A2 (en) 2009-05-07 2010-11-11 Intellikine, Inc. Heterocyclic compounds and uses thereof
WO2011047384A2 (en) 2009-10-16 2011-04-21 The Regents Of The University Of California Methods of inhibiting ire1
EP2571357B1 (en) 2010-05-21 2016-07-06 Infinity Pharmaceuticals, Inc. Chemical compounds, compositions and methods for kinase modulation
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
EP2637669A4 (en) 2010-11-10 2014-04-02 Infinity Pharmaceuticals Inc Heterocyclic compounds and their use
DK2663309T3 (en) 2011-01-10 2017-06-19 Infinity Pharmaceuticals Inc METHODS FOR PRODUCING ISOQUINOLINONES AND SOLID FORMS OF ISOQUINOLINONES
US9295673B2 (en) 2011-02-23 2016-03-29 Intellikine Llc Combination of mTOR inhibitors and P13-kinase inhibitors, and uses thereof
EP2734520B1 (en) 2011-07-19 2016-09-14 Infinity Pharmaceuticals, Inc. Heterocyclic compounds and uses thereof
CN103946226A (zh) 2011-07-19 2014-07-23 无限药品股份有限公司 杂环化合物及其应用
SG11201400310WA (en) 2011-08-29 2014-06-27 Infinity Pharmaceuticals Inc Heterocyclic compounds and uses thereof
CA2846496C (en) 2011-09-02 2020-07-14 The Regents Of The University Of California Substituted pyrazolo[3,4-d]pyrimidines and uses thereof
US8940742B2 (en) 2012-04-10 2015-01-27 Infinity Pharmaceuticals, Inc. Heterocyclic compounds and uses thereof
US8828998B2 (en) 2012-06-25 2014-09-09 Infinity Pharmaceuticals, Inc. Treatment of lupus, fibrotic conditions, and inflammatory myopathies and other disorders using PI3 kinase inhibitors
MX2015003874A (es) 2012-09-26 2015-12-16 Univ California Modulacion de ire1.
US9385075B2 (en) * 2012-10-26 2016-07-05 Infineon Technologies Ag Glass carrier with embedded semiconductor device and metal layers on the top surface
US9481667B2 (en) 2013-03-15 2016-11-01 Infinity Pharmaceuticals, Inc. Salts and solid forms of isoquinolinones and composition comprising and methods of using the same
BR112016007467B1 (pt) 2013-10-04 2022-09-20 Infinity Pharmaceuticals, Inc Compostos heterocíclicos e usos dos mesmos
WO2015051241A1 (en) 2013-10-04 2015-04-09 Infinity Pharmaceuticals, Inc. Heterocyclic compounds and uses thereof
JP6701088B2 (ja) 2014-03-19 2020-05-27 インフィニティー ファーマシューティカルズ， インコーポレイテッド Ｐｉ３ｋ−ガンマ媒介障害の治療で使用するための複素環式化合物
WO2015160975A2 (en) 2014-04-16 2015-10-22 Infinity Pharmaceuticals, Inc. Combination therapies
WO2016054491A1 (en) 2014-10-03 2016-04-07 Infinity Pharmaceuticals, Inc. Heterocyclic compounds and uses thereof
EP3350183A1 (en) 2015-09-14 2018-07-25 Infinity Pharmaceuticals, Inc. Solid forms of isoquinolinone derivatives, process of making, compositions comprising, and methods of using the same
WO2017161116A1 (en) 2016-03-17 2017-09-21 Infinity Pharmaceuticals, Inc. Isotopologues of isoquinolinone and quinazolinone compounds and uses thereof as pi3k kinase inhibitors
US10919914B2 (en) 2016-06-08 2021-02-16 Infinity Pharmaceuticals, Inc. Heterocyclic compounds and uses thereof
WO2017223422A1 (en) 2016-06-24 2017-12-28 Infinity Pharmaceuticals, Inc. Combination therapies
US10636690B2 (en) * 2016-07-20 2020-04-28 Applied Materials, Inc. Laminated top plate of a workpiece carrier in micromechanical and semiconductor processing

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62224646A (ja) * 1986-03-12 1987-10-02 オリン　コ−ポレ−シヨン 複合材料とその製造方法
JPH02500907A (ja) * 1986-10-30 1990-03-29 オリン コーポレーション セラミック・ガラス・金属複合体
JPH0541471A (ja) * 1991-08-07 1993-02-19 Hitachi Ltd 半導体集積回路装置
JPH09266265A (ja) * 1996-03-28 1997-10-07 Toshiba Corp 半導体パッケージ
JPH10256429A (ja) * 1997-03-07 1998-09-25 Toshiba Corp 半導体パッケージ
JPH1154665A (ja) * 1997-07-31 1999-02-26 Toshiba Corp 複合パッケージ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265991A (ja) * 1985-09-13 1987-03-25 株式会社東芝 高熱伝導性セラミツクス基板
US4899118A (en) * 1988-12-27 1990-02-06 Hughes Aircraft Company Low temperature cofired ceramic packages for microwave and millimeter wave gallium arsenide integrated circuits
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
US5343363A (en) * 1992-12-21 1994-08-30 Delco Electronics Corporation Split backed pressure sensitive die carrier tape
US5831828A (en) * 1993-06-03 1998-11-03 International Business Machines Corporation Flexible circuit board and common heat spreader assembly
US5386339A (en) * 1993-07-29 1995-01-31 Hughes Aircraft Company Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink
US5532513A (en) * 1994-07-08 1996-07-02 Johnson Matthey Electronics, Inc. Metal-ceramic composite lid
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US5661647A (en) * 1995-06-07 1997-08-26 Hughes Electronics Low temperature co-fired ceramic UHF/VHF power converters
US5708570A (en) * 1995-10-11 1998-01-13 Hughes Aircraft Company Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures
CA2267897C (en) * 1996-10-09 2005-12-06 Symyx Technologies Infrared spectroscopy and imaging of libraries
US5855803A (en) * 1996-11-20 1999-01-05 Northrop Grumman Corporation Template type cavity-formation device for low temperature cofired ceramic (LTCC) sheets
EP0960448B1 (de) * 1997-02-11 2002-04-10 Fucellco, Incorporated Brennstoffzellenstapel mit festen elektrolyten und deren anordnung
SE514529C2 (sv) 1998-09-21 2001-03-05 Ericsson Telefon Ab L M Metod och anordning för begravda elektronik-komponenter
US6288905B1 (en) * 1999-04-15 2001-09-11 Amerasia International Technology Inc. Contact module, as for a smart card, and method for making same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62224646A (ja) * 1986-03-12 1987-10-02 オリン　コ−ポレ−シヨン 複合材料とその製造方法
JPH02500907A (ja) * 1986-10-30 1990-03-29 オリン コーポレーション セラミック・ガラス・金属複合体
JPH0541471A (ja) * 1991-08-07 1993-02-19 Hitachi Ltd 半導体集積回路装置
JPH09266265A (ja) * 1996-03-28 1997-10-07 Toshiba Corp 半導体パッケージ
JPH10256429A (ja) * 1997-03-07 1998-09-25 Toshiba Corp 半導体パッケージ
JPH1154665A (ja) * 1997-07-31 1999-02-26 Toshiba Corp 複合パッケージ

Also Published As

Publication number Publication date
AU4968500A (en) 2000-12-05
JP2003500834A (ja) 2003-01-07
WO2000070679A1 (en) 2000-11-23
SE9901831D0 (sv) 1999-05-19
SE9901831L (sv) 2000-11-20
DE60041916D1 (de) 2009-05-14
BR0010572A (pt) 2002-06-04
US6690583B1 (en) 2004-02-10
EP1186033B1 (en) 2009-04-01
EP1186033A1 (en) 2002-03-13
WO2000070679B1 (en) 2001-02-08
SE515856C2 (sv) 2001-10-22

Similar Documents

Publication Publication Date Title
JP4758006B2 (ja) 電子部品用のキャリア及びキャリアの製造方法
JP2002353408A (ja) 圧力接触によるパワー半導体モジュール
MY122916A (en) An electronic assembly having a wetting layer on a thermally conductive heat spreader
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
JP3922642B2 (ja) 熱伝導部材付きプリント基板及びその製造方法
JP2001257437A (ja) 電子回路基板及びその製造方法
KR20010089275A (ko) 히트 싱크를 형성하는 솔 플레이트를 가진 전자식 어셈블리
JP2000124578A (ja) ハイブリッドモジュール及びその製造方法
JPH0760953B2 (ja) 誘電体基板の接着方法
JP2000183253A (ja) 半導体素子収納用パッケージ
JP3842887B2 (ja) ハイブリッドモジュール
JP4095354B2 (ja) 金属基板とその製造方法
JP2753761B2 (ja) 電子部品搭載用基板及びその製造方法
JP3554304B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4454164B2 (ja) 半導体素子収納用パッケージ
JP3457898B2 (ja) 光半導体素子収納用パッケージ
JP6935976B2 (ja) パワーモジュール及びパワーモジュールを製造する方法
JP3271631B2 (ja) 半導体装置実装用基板
JPH1167958A (ja) 高放熱タイプのフィリップチップ用パッケージ構造
JP3392593B2 (ja) ヒートシンクの実装構造
JPH0574943B2 (ja)
JP3510813B2 (ja) ハイブリッドモジュール
JP3527589B2 (ja) 半導体装置用パッケージ及びその製造方法
KR100215386B1 (ko) 열방산이 용이한 하이브리드 집적회로 구조
JP3854131B2 (ja) 放熱板付き配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100621

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100921

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110602

R150 Certificate of patent or registration of utility model

Ref document number: 4758006

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term