JP3271631B2 - 半導体装置実装用基板 - Google Patents
半導体装置実装用基板Info
- Publication number
- JP3271631B2 JP3271631B2 JP05288393A JP5288393A JP3271631B2 JP 3271631 B2 JP3271631 B2 JP 3271631B2 JP 05288393 A JP05288393 A JP 05288393A JP 5288393 A JP5288393 A JP 5288393A JP 3271631 B2 JP3271631 B2 JP 3271631B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting
- semiconductor device
- semiconductor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の熱放散性
が良好な半導体装置実装用基板に係り、特に従来の放熱
不良なフリップチップ実装による半導体装置の動作時の
熱を基板側へ効率良く放熱することができる半導体装置
実装用基板及びその製造方法に関し、さらには、該基板
に半導体装置を実装する方法及び半導体装置を実装した
基板に関する。
が良好な半導体装置実装用基板に係り、特に従来の放熱
不良なフリップチップ実装による半導体装置の動作時の
熱を基板側へ効率良く放熱することができる半導体装置
実装用基板及びその製造方法に関し、さらには、該基板
に半導体装置を実装する方法及び半導体装置を実装した
基板に関する。
【０００２】
【従来の技術】半導体装置（以下、ＩＣと略称する。）
をパッケ−ジングしないで基板に実装する所謂ベアチッ
プ実装には、実装されるＩＣの基板に対する向きによっ
て大別し、従来より次の(1)及び(2)の方式が知られてい
る。 (1) フェイスアップ（ＩＣと基板が同方向）方式。 (2) フェイスダウン（ＩＣと基板が逆方向）方式。
をパッケ−ジングしないで基板に実装する所謂ベアチッ
プ実装には、実装されるＩＣの基板に対する向きによっ
て大別し、従来より次の(1)及び(2)の方式が知られてい
る。 (1) フェイスアップ（ＩＣと基板が同方向）方式。 (2) フェイスダウン（ＩＣと基板が逆方向）方式。
【０００３】上記(1)のフェイスアップ方式では、ワイ
ヤ−ボンディングでＩＣのパッドと基板の電極とが結ば
れており、そして、ＩＣの動作時における熱はＩＣの裏
面から（及びワイヤ−を伝わって）基板へ逃げる構造か
らなっている。これに対して、上記(2)のフェイスダウ
ン方式では、はんだ、導電ペ−スト等でＩＣのパッド
（バンプ）と基板の電極とが結ばれており（フリップチ
ップ実装）、そして、ＩＣの動作時における熱はパッド
から上記はんだ、導電ペ−スト等を伝わって基板へ逃げ
るだけである。
ヤ−ボンディングでＩＣのパッドと基板の電極とが結ば
れており、そして、ＩＣの動作時における熱はＩＣの裏
面から（及びワイヤ−を伝わって）基板へ逃げる構造か
らなっている。これに対して、上記(2)のフェイスダウ
ン方式では、はんだ、導電ペ−スト等でＩＣのパッド
（バンプ）と基板の電極とが結ばれており（フリップチ
ップ実装）、そして、ＩＣの動作時における熱はパッド
から上記はんだ、導電ペ−スト等を伝わって基板へ逃げ
るだけである。
【０００４】
【発明が解決しようとする課題】前記(2)のフェイスダ
ウン方式のフリップチップ実装は、実装面積を最小にさ
せることができるので高密度実装にとって要求が多いけ
れども、ＩＣ動作時の熱は、外部に放熱フィンを付設
し、これによって逃す以外に有効な放熱手段はなかっ
た。
ウン方式のフリップチップ実装は、実装面積を最小にさ
せることができるので高密度実装にとって要求が多いけ
れども、ＩＣ動作時の熱は、外部に放熱フィンを付設
し、これによって逃す以外に有効な放熱手段はなかっ
た。
【０００５】このようにフリップチップ実装では、ＩＣ
動作時の発熱をパッド−電極間以外からは殆ど逃がすこ
とができず、外部に放熱フィンを付設する以外に有効な
放熱手段はなかった。これは、ＩＣがパッド−電極間以
外は基板から浮いていることによるものである。
動作時の発熱をパッド−電極間以外からは殆ど逃がすこ
とができず、外部に放熱フィンを付設する以外に有効な
放熱手段はなかった。これは、ＩＣがパッド−電極間以
外は基板から浮いていることによるものである。
【０００６】フリップチップ実装においては、通常のは
んだを用いる場合も導電性ペ−ストを用いる場合もＩＣ
側に形成するバンプによりＩＣ表面と基板表面との間に
隙間が生じる。この隙間を小さくすることを意図して、
はんだの場合例えばボンディング時に基板に押しつけ
る、導電ペ−ストの場合バンプを無くする、等の手段を
施すと、電極間のショ−トが起こったり、強度が不足し
たりなど不具合が生じる。従って、接続において隙間を
なくすことはできない。一方、隙間があるとＩＣ動作時
の放熱効率が低下する欠点を有している。
んだを用いる場合も導電性ペ−ストを用いる場合もＩＣ
側に形成するバンプによりＩＣ表面と基板表面との間に
隙間が生じる。この隙間を小さくすることを意図して、
はんだの場合例えばボンディング時に基板に押しつけ
る、導電ペ−ストの場合バンプを無くする、等の手段を
施すと、電極間のショ−トが起こったり、強度が不足し
たりなど不具合が生じる。従って、接続において隙間を
なくすことはできない。一方、隙間があるとＩＣ動作時
の放熱効率が低下する欠点を有している。
【０００７】本発明は、上記不具合並びに欠点を解消す
る半導体装置実装用基板に係る技術を提供することを目
的とし、詳細には、放熱不良なフリップチップ実装によ
るＩＣ動作時の熱を基板側へ効率良く逃がすことができ
る半導体装置実装用基板及びその製造方法を提供するこ
とを目的とする。また、本発明は、上記基板に半導体装
置を実装してなる半導体装置実装基板及び半導体装置を
基板に実装する方法を提供することを目的とする。
る半導体装置実装用基板に係る技術を提供することを目
的とし、詳細には、放熱不良なフリップチップ実装によ
るＩＣ動作時の熱を基板側へ効率良く逃がすことができ
る半導体装置実装用基板及びその製造方法を提供するこ
とを目的とする。また、本発明は、上記基板に半導体装
置を実装してなる半導体装置実装基板及び半導体装置を
基板に実装する方法を提供することを目的とする。
【０００８】本発明の半導体装置実装用基板は、「半導
体装置をフリップチップ実装するための基板であって、
該基板の半導体装置がフェイスダウンで実装される部分
の該半導体装置のアクティブエリアに対向する部分を他
より凸状に形成するとともに、前記半導体装置のアクテ
ィブエリアと前記基板の凸部との間に熱伝導性樹脂を挿
入してなることを特徴とする半導体装置実装基板。」を
要旨とする。即ち、本発明の半導体装置実装用基板は、
接続に関係しないで且つＩＣ内で発熱する部位であるＩ
Ｃのアクティブエリアのみ基板に接触させるために、基
板のＩＣがフリップチップで実装される部分のＩＣアク
ティブエリアに対向する部分を他の部分より高くした凸
部構造とすると共に、ＩＣのアクティブエリアと基板の
凸部との間に熱伝導性樹脂を挿入することを特徴とし、
これにより上記目的とするＩＣ動作時の熱を基板側へよ
り効率良く逃がすことができる半導体装置実装用基板を
提供するものである。
体装置をフリップチップ実装するための基板であって、
該基板の半導体装置がフェイスダウンで実装される部分
の該半導体装置のアクティブエリアに対向する部分を他
より凸状に形成するとともに、前記半導体装置のアクテ
ィブエリアと前記基板の凸部との間に熱伝導性樹脂を挿
入してなることを特徴とする半導体装置実装基板。」を
要旨とする。即ち、本発明の半導体装置実装用基板は、
接続に関係しないで且つＩＣ内で発熱する部位であるＩ
Ｃのアクティブエリアのみ基板に接触させるために、基
板のＩＣがフリップチップで実装される部分のＩＣアク
ティブエリアに対向する部分を他の部分より高くした凸
部構造とすると共に、ＩＣのアクティブエリアと基板の
凸部との間に熱伝導性樹脂を挿入することを特徴とし、
これにより上記目的とするＩＣ動作時の熱を基板側へよ
り効率良く逃がすことができる半導体装置実装用基板を
提供するものである。
【０００９】また、本発明の上記基板を製造する方法と
しては、「半導体装置実装用基板としてセラミック基板
を用い、該基板の凸部をグリ−ンシ−ト多層工程のプレ
ス時に金型により形成することを特徴とする半導体装置
実装用基板の製造方法。」及び「上記セラミック基板を
低温焼成セラミック多層基板とし、該基板の凸部をプレ
ス時に金型により形成することを特徴とする半導体装置
実装用基板の製造方法。」を要旨とする。
しては、「半導体装置実装用基板としてセラミック基板
を用い、該基板の凸部をグリ−ンシ−ト多層工程のプレ
ス時に金型により形成することを特徴とする半導体装置
実装用基板の製造方法。」及び「上記セラミック基板を
低温焼成セラミック多層基板とし、該基板の凸部をプレ
ス時に金型により形成することを特徴とする半導体装置
実装用基板の製造方法。」を要旨とする。
【００１０】
【００１１】また、上記半導体装置実装基板におけるＩ
Ｃの実装方法として、本発明は、「はんだ又は導電性ペ
−ストによりフリップチップ実装を行うことを特徴とす
る半導体装置の実装方法。」及び「ＩＣを実装時に固着
するまで裏面から圧力をかけ続けることを特徴とする半
導体装置の実装方法。」を要旨とし、このように裏面か
ら圧力をかけ、ＩＣのアクティブエリアと基板の凸部と
が接触するよう押し続けて固着するＩＣの実装方法であ
る。
Ｃの実装方法として、本発明は、「はんだ又は導電性ペ
−ストによりフリップチップ実装を行うことを特徴とす
る半導体装置の実装方法。」及び「ＩＣを実装時に固着
するまで裏面から圧力をかけ続けることを特徴とする半
導体装置の実装方法。」を要旨とし、このように裏面か
ら圧力をかけ、ＩＣのアクティブエリアと基板の凸部と
が接触するよう押し続けて固着するＩＣの実装方法であ
る。
【００１２】
【実施例】以下本発明の実施例（基板の製造例、ＩＣ実
装例）を挙げ、本発明をより詳細に説明する。
装例）を挙げ、本発明をより詳細に説明する。
【００１３】（実施例１） (1) 基板の製造例 図１は、本発明の一実施例である基板の製造工程フロ−
図であり、この図１を参照して、基板の製造例について
説明する。基板材料としてアルミナとホウ珪酸鉛系ガラ
スを用い、各々50／50ｗｔ比とした配合物に樹脂（バイ
ンダ−）と溶剤を加えて混合し、スラリ−化した。これ
をドクタ−プレイド法により塗工し、乾燥後シ−ト化し
た。
図であり、この図１を参照して、基板の製造例について
説明する。基板材料としてアルミナとホウ珪酸鉛系ガラ
スを用い、各々50／50ｗｔ比とした配合物に樹脂（バイ
ンダ−）と溶剤を加えて混合し、スラリ−化した。これ
をドクタ−プレイド法により塗工し、乾燥後シ−ト化し
た。
【００１４】このグリ−ンシ−トに層間接続用の孔開け
を行い、スクリ−ン印刷法にて孔内にＡｇペ−ストを充
填した。この時、同時に最外層のシ−トでＩＣをフリッ
プチップ実装するための電極の位置（基板の焼成収縮率
が12％のため1.14倍した）に電極兼用の孔開けを行い、
スクリ−ン印刷法にて孔内にＡｇ−Ｐｄペ−ストを充填
した。
を行い、スクリ−ン印刷法にて孔内にＡｇペ−ストを充
填した。この時、同時に最外層のシ−トでＩＣをフリッ
プチップ実装するための電極の位置（基板の焼成収縮率
が12％のため1.14倍した）に電極兼用の孔開けを行い、
スクリ−ン印刷法にて孔内にＡｇ−Ｐｄペ−ストを充填
した。
【００１５】次に、内層配線用Ａｇペ−ストを用い、印
刷法にて配線を形成し、続いて積層した後、290Ｋｇ／
ｃｍ2で10分間プレスした。この時、プレス型の一部が
凹になったもの若しくは同様のスペ−サを凹部がＩＣを
実装する位置のＩＣのアクティブエリアに相当する部分
と一致するよう合わせてから行った。凹部の深さは80μ
ｍとした。
刷法にて配線を形成し、続いて積層した後、290Ｋｇ／
ｃｍ2で10分間プレスした。この時、プレス型の一部が
凹になったもの若しくは同様のスペ−サを凹部がＩＣを
実装する位置のＩＣのアクティブエリアに相当する部分
と一致するよう合わせてから行った。凹部の深さは80μ
ｍとした。
【００１６】その後400℃で120分間脱バインダ−し（樹
脂をＯ2で灰化して取り除く）、850℃で10分間焼成し
た。（図１は、上記製造工程のフロ−図である。）この
ようにして基板上のＩＣを実装する位置のＩＣのアクテ
ィブエリアに相当する部分が他より70μｍ凸部を有する
基板が得られた。
脂をＯ2で灰化して取り除く）、850℃で10分間焼成し
た。（図１は、上記製造工程のフロ−図である。）この
ようにして基板上のＩＣを実装する位置のＩＣのアクテ
ィブエリアに相当する部分が他より70μｍ凸部を有する
基板が得られた。
【００１７】(2) ＩＣ実装例 図２は、本発明の一実施例であるＩＣ実装工程Ａ〜Ｃの
工程順断面模式図であり、図３は、同ＩＣ実装工程フロ
−図である。この図２及び図３（主として図２）を参照
してＩＣ実装例を説明する。
工程順断面模式図であり、図３は、同ＩＣ実装工程フロ
−図である。この図２及び図３（主として図２）を参照
してＩＣ実装例を説明する。
【００１８】まず、図２の工程Ａに示すように、凸部１
を持つ基板２（この基板２として、前記した方法によっ
て得られた凸部を有する基板を用いた。）を150℃に加
熱し、一方、通常の工程（例えば社団法人電子情報通信
学会編「ＬＳＩ技術」）で90μｍの高さのはんだバンプ
３を形成したＩＣ４をフエイスダウンで上記基板２の電
極５と位置合せした。次に、同工程Ｂに示すように、Ｉ
Ｃ４のはんだバンプ３と基板２の電極５とを接触させた
後、同工程Ｃに示すように、ＩＣ４の裏面からヒ−タ−
ツ−ル（図示せず）で5Ｋｇ／ｃｍ2で押圧し、このヒ−
タ−ツ−ルを250℃に加熱した後、ヒ−タ−ツ−ルの加
圧を80ｇ／ｃｍ2に下げ、はんだが溶けてからヒ−タ−
ツ−ルを冷却し、はんだが固化してからヒ−タ−ツ−ル
を離した。
を持つ基板２（この基板２として、前記した方法によっ
て得られた凸部を有する基板を用いた。）を150℃に加
熱し、一方、通常の工程（例えば社団法人電子情報通信
学会編「ＬＳＩ技術」）で90μｍの高さのはんだバンプ
３を形成したＩＣ４をフエイスダウンで上記基板２の電
極５と位置合せした。次に、同工程Ｂに示すように、Ｉ
Ｃ４のはんだバンプ３と基板２の電極５とを接触させた
後、同工程Ｃに示すように、ＩＣ４の裏面からヒ−タ−
ツ−ル（図示せず）で5Ｋｇ／ｃｍ2で押圧し、このヒ−
タ−ツ−ルを250℃に加熱した後、ヒ−タ−ツ−ルの加
圧を80ｇ／ｃｍ2に下げ、はんだが溶けてからヒ−タ−
ツ−ルを冷却し、はんだが固化してからヒ−タ−ツ−ル
を離した。
【００１９】これによりＩＣ４のアクティブエリアが基
板２に接触したフリップチップ実装が得られた（図２工
程Ｃ参照）。なお、図３は、上記ＩＣ実装工程のフロ−
図である。従来法によってフリップチップ実装したＩＣ
が、動作時においてＩＣ裏面温度が約70℃であったもの
が、実施例１によるフリップチップ実装したＩＣでは、
その裏面温度が約55℃まで下がっていた。この事実から
みて、この実施例１では充分な放熱効果が得られること
が認められた。
板２に接触したフリップチップ実装が得られた（図２工
程Ｃ参照）。なお、図３は、上記ＩＣ実装工程のフロ−
図である。従来法によってフリップチップ実装したＩＣ
が、動作時においてＩＣ裏面温度が約70℃であったもの
が、実施例１によるフリップチップ実装したＩＣでは、
その裏面温度が約55℃まで下がっていた。この事実から
みて、この実施例１では充分な放熱効果が得られること
が認められた。
【００２０】（実施例２） (1) 基板の製造例 実施例２で使用する基板（次のＩＣ実装例で用いる凸部
を有する基板）は、前記実施例１のそれと同一方法で製
造した。
を有する基板）は、前記実施例１のそれと同一方法で製
造した。
【００２１】(2) ＩＣ実装例 図４は、本発明の他の実施例であるＩＣ実装工程順断面
模式図であり、図５は同ＩＣ実装工程フロ−図である。
まず、図４の工程Ａに示すように、基板２の凸部１上に
熱伝導性の良好な樹脂６（例えば日本エイブルステック
社製：エイブルボンド84-3）を塗布した。
模式図であり、図５は同ＩＣ実装工程フロ−図である。
まず、図４の工程Ａに示すように、基板２の凸部１上に
熱伝導性の良好な樹脂６（例えば日本エイブルステック
社製：エイブルボンド84-3）を塗布した。
【００２２】次に、同工程Ｂに示すように、基板２を15
0℃に加熱し、以下実施例１と同様90μｍの高さのはん
だバンプ３を形成したＩＣ４をフエイスダウンで上記基
板２の電極５と位置合せした。続いて、同工程Ｃに示す
ように、ＩＣ４のはんだバンプ３と基板２の電極５とを
接触させた後、同工程Ｄに示すように、ＩＣ４の裏面か
らヒ−タ−ツ−ル（図示せず）で5Ｋｇ／ｃｍ2で押圧
し、ヒ−タ−ツ−ルを250℃に加熱した後、ヒ−タ−ツ
−ルの加圧を80ｇ／ｃｍ2に下げ、はんだが溶解してか
らヒ−タ−ツ−ルを冷却し、はんだが固化してからヒ−
タ−ツ−ルを離した。
0℃に加熱し、以下実施例１と同様90μｍの高さのはん
だバンプ３を形成したＩＣ４をフエイスダウンで上記基
板２の電極５と位置合せした。続いて、同工程Ｃに示す
ように、ＩＣ４のはんだバンプ３と基板２の電極５とを
接触させた後、同工程Ｄに示すように、ＩＣ４の裏面か
らヒ−タ−ツ−ル（図示せず）で5Ｋｇ／ｃｍ2で押圧
し、ヒ−タ−ツ−ルを250℃に加熱した後、ヒ−タ−ツ
−ルの加圧を80ｇ／ｃｍ2に下げ、はんだが溶解してか
らヒ−タ−ツ−ルを冷却し、はんだが固化してからヒ−
タ−ツ−ルを離した。
【００２３】その後、樹脂６を硬化させるために125℃
で2時間加熱した。これによりアクティブエリアが基板
２に接触したフリップチップ実装が得られた（図４工程
Ｄ参照）。この実施例２においても前記実施例１と同様
十分な放熱効果が得られた。
で2時間加熱した。これによりアクティブエリアが基板
２に接触したフリップチップ実装が得られた（図４工程
Ｄ参照）。この実施例２においても前記実施例１と同様
十分な放熱効果が得られた。
【００２４】（実施例３） (1) 基板の製造例 実施例３で使用する基板（次のＩＣ実装例で用いる凸部
を有する基板）は、前記実施例１のそれと同一方法で製
造した。
を有する基板）は、前記実施例１のそれと同一方法で製
造した。
【００２５】(2) ＩＣ実装例 図６は、本発明のその他の実施例であるＩＣ実装工程順
断面模式図であり、図７は、同ＩＣ実装工程フロ−図で
ある。
断面模式図であり、図７は、同ＩＣ実装工程フロ−図で
ある。
【００２６】ISHM（MINNEAPOLIS）PROCEEDINGS（1987）
のp.p.635〜640と同様の方法で、銅コア金バンプ７を形
成したＩＣ4aのバンプ上に、銀−パラデュ−ムペ−スト
８（福田金属箔粉工業製：RM-300）を転写し、位置合せ
をした（図６工程Ａ）。次に、同工程Ｂに示すように、
銅コア金バンプ７と基板２の電極５とを銀−パラデュ−
ムペ−スト８を介して接触させた。
のp.p.635〜640と同様の方法で、銅コア金バンプ７を形
成したＩＣ4aのバンプ上に、銀−パラデュ−ムペ−スト
８（福田金属箔粉工業製：RM-300）を転写し、位置合せ
をした（図６工程Ａ）。次に、同工程Ｂに示すように、
銅コア金バンプ７と基板２の電極５とを銀−パラデュ−
ムペ−スト８を介して接触させた。
【００２７】続いて、同工程Ｃに示すように、ＩＣ4aの
裏面から100ｇ／ｃｍ2で加圧し、そのまま150℃で30分
間加熱し、室温程度まで冷却した後除圧した。これによ
りアクティブエリアが基板２に接触したフリップチップ
実装が得られた（図６工程Ｃ参照）。この実施例３にお
いても前記実施例１と同様充分な放熱効果が得られた。
なお、この実施例３では、前記実施例２と同様凸部１と
ＩＣ4aとの間に熱伝導性のよい樹脂６（図４工程Ａ参
照）を入れることも可能であり、これによってより安定
した放熱効果が得られる。
裏面から100ｇ／ｃｍ2で加圧し、そのまま150℃で30分
間加熱し、室温程度まで冷却した後除圧した。これによ
りアクティブエリアが基板２に接触したフリップチップ
実装が得られた（図６工程Ｃ参照）。この実施例３にお
いても前記実施例１と同様充分な放熱効果が得られた。
なお、この実施例３では、前記実施例２と同様凸部１と
ＩＣ4aとの間に熱伝導性のよい樹脂６（図４工程Ａ参
照）を入れることも可能であり、これによってより安定
した放熱効果が得られる。
【００２８】
【発明の効果】本発明は、以上詳述したとおり、半導体
装置がフェイスダウンで実装される部分の該半導体装置
のアクティブエリアに対向する部分を他より凸状に形成
して成ると共に、とすると共に、ＩＣのアクティブエリ
アと基板の凸部との間に熱伝導性樹脂を挿入することを
特徴とするものであり、これにより従来の放熱性不良な
フリップチップ実装によるＩＣの動作時の熱を基板側へ
効率良く逃がすことができるという顕著な効果が生じ
る。
装置がフェイスダウンで実装される部分の該半導体装置
のアクティブエリアに対向する部分を他より凸状に形成
して成ると共に、とすると共に、ＩＣのアクティブエリ
アと基板の凸部との間に熱伝導性樹脂を挿入することを
特徴とするものであり、これにより従来の放熱性不良な
フリップチップ実装によるＩＣの動作時の熱を基板側へ
効率良く逃がすことができるという顕著な効果が生じ
る。
【図１】本発明の一実施例である基板の製造工程フロ−
図。
図。
【図２】本発明の一実施例であるＩＣ実装工程順断面模
式図。
式図。
【図３】本発明の一実施例であるＩＣ実装工程フロ−
図。
図。
【図４】本発明の他の実施例であるＩＣ実装工程順断面
模式図。
模式図。
【図５】本発明の他の実施例であるＩＣ実装工程フロ−
図。
図。
【図６】本発明のその他の実施例であるＩＣ実装工程順
断面模式図。
断面模式図。
【図７】本発明のその他の実施例であるＩＣ実装工程フ
ロ−図。
ロ−図。
１ 凸部 ２ 基板 ３ はんだバンプ ４ ＩＣ ４ａ ＩＣ ５ 電極 ６ 樹脂 ７ 銅コア金バンプ ８ 銀−パラデュ−ムペ−スト
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−62945（ＪＰ，Ａ) 特開 平１−260839（ＪＰ，Ａ) 特開 昭63−204754（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (8)
- 【請求項１】 半導体装置をフリップチップ実装するた
めの基板であって、該基板の半導体装置がフェイスダウ
ンで実装される部分の該半導体装置のアクティブエリア
に対向する部分を他より凸状に形成するとともに、前記
半導体装置のアクティブエリアと前記基板の凸部との間
に熱伝導性樹脂を挿入してなることを特徴とする半導体
装置実装用基板。 - 【請求項２】 前記基板として低温焼成セラミック多層
基板を用いたことを特徴とする請求項１に記載の半導体
装置実装用基板。 - 【請求項３】 請求項１又は２に記載の基板における半
導体装置の実装方法として、はんだによりフリップチッ
プの実装を行うことを特徴とする半導体装置の実装方
法。 - 【請求項４】 請求項１又は２に記載の基板における半
導体装置の実装方法として、導電性ペーストによりフリ
ップチップの実装を行うことを特徴とする半導体装置の
実装方法。 - 【請求項５】 請求項１又は２に記載の基板における半
導体装置の実装方法として、銅コア金バンプと基板の電
極とを銀−パラデュームペーストを介して接触させたこ
とによりフリップチップの実装を行うことを特徴とする
半導体装置の実装方法。 - 【請求項６】 請求項３〜５のいずれか１項に記載の半
導体装置の実装方法において、半導体装置の実装時に固
着するまで裏面から圧力をかけ続けることを特徴とする
半導体装置の実装方法。 - 【請求項７】 基板としてセラミック基板を用い、該基
板の凸部をグリーンシート多層工程のプレス時に金型に
より形成することを特徴とする半導体装置をフリップチ
ップ実装する半導体装置実装用基板の製造方法。 - 【請求項８】 前記セラミック基板として低温焼成セラ
ミック基板を用いることを特徴とする請求項７に記載の
半導体装置実装用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05288393A JP3271631B2 (ja) | 1993-02-18 | 1993-02-18 | 半導体装置実装用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05288393A JP3271631B2 (ja) | 1993-02-18 | 1993-02-18 | 半導体装置実装用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244244A JPH06244244A (ja) | 1994-09-02 |
| JP3271631B2 true JP3271631B2 (ja) | 2002-04-02 |
Family
ID=12927284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05288393A Expired - Fee Related JP3271631B2 (ja) | 1993-02-18 | 1993-02-18 | 半導体装置実装用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3271631B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020007960A1 (fr) * | 2018-07-04 | 2020-01-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif electronique et son procede de realisation |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006043931A1 (en) * | 2004-10-14 | 2006-04-27 | Agere Systems Inc. | Printed circuit board assembly having improved thermal energy dissipation |
| FR2954588B1 (fr) * | 2009-12-23 | 2014-07-25 | Commissariat Energie Atomique | Procede d'assemblage d'au moins une puce avec un element filaire, puce electronique a element de liaison deformable, procede de fabrication d'une pluralite de puces, et assemblage d'au moins une puce avec un element filaire |
-
1993
- 1993-02-18 JP JP05288393A patent/JP3271631B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020007960A1 (fr) * | 2018-07-04 | 2020-01-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif electronique et son procede de realisation |
| FR3083643A1 (fr) * | 2018-07-04 | 2020-01-10 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation d'un dispositif electronique |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06244244A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3934565B2 (ja) | 半導体装置 | |
| US5616520A (en) | Semiconductor integrated circuit device and fabrication method thereof | |
| JP2548602B2 (ja) | 半導体実装モジュール | |
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JPH10256425A (ja) | パッケージ基板およびその製造方法 | |
| JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
| US20040045656A1 (en) | Method of fabricating a ceramic substrate with a thermal conductive plug of a multi-chip package | |
| JP3813540B2 (ja) | 半導体装置の製造方法及び半導体装置及び半導体装置ユニット | |
| JP3271631B2 (ja) | 半導体装置実装用基板 | |
| JP3018789B2 (ja) | 半導体装置 | |
| JPH04315458A (ja) | 多層配線基板およびその製造方法 | |
| JP3618060B2 (ja) | 半導体素子搭載用配線基板およびこれを用いた半導体装置 | |
| JP3307207B2 (ja) | 半導体装置およびその製造方法 | |
| JP3628991B2 (ja) | 半導体装置及びその製造方法 | |
| JP2810130B2 (ja) | 半導体パッケージ | |
| JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
| JPS61137349A (ja) | 半導体装置 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JPH10275878A (ja) | 半導体パッケージ | |
| JPH0279451A (ja) | 半導体装置およびその製造方法 | |
| TWI264101B (en) | Method of flip-chip packaging including chip thermocompression |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |