WO2020007960A1 - Dispositif electronique et son procede de realisation - Google Patents

Dispositif electronique et son procede de realisation Download PDF

Info

Publication number
WO2020007960A1
WO2020007960A1 PCT/EP2019/067944 EP2019067944W WO2020007960A1 WO 2020007960 A1 WO2020007960 A1 WO 2020007960A1 EP 2019067944 W EP2019067944 W EP 2019067944W WO 2020007960 A1 WO2020007960 A1 WO 2020007960A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
spacer
stud
metal
wire element
Prior art date
Application number
PCT/EP2019/067944
Other languages
English (en)
Inventor
Jean Brun
Original Assignee
Commissariat A L'energie Atomique Et Aux Energies Alternatives
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat A L'energie Atomique Et Aux Energies Alternatives filed Critical Commissariat A L'energie Atomique Et Aux Energies Alternatives
Priority to EP19745566.0A priority Critical patent/EP3818563A1/fr
Priority to US17/257,651 priority patent/US20210125957A1/en
Publication of WO2020007960A1 publication Critical patent/WO2020007960A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0072—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance
    • G01L9/0073—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance using a semiconductive diaphragm
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/03849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H01L2224/80035—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/8585—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Definitions

  • the first substrate is fixed to the second substrate by means of a spacer and during the fixing of the first substrate with the second substrate, the at least one metal stud is arranged to block the movement of the first substrate relative to the second substrate to a predefined air gap in a direction perpendicular to a face of the first substrate facing a face of the second substrate.
  • a wire element is installed on the first substrate between two metal pads so that the two metal pads block a movement of the wire element in a direction parallel to a face of the first substrate supporting the wire element.
  • the molten material partially covers the wire element by capillary action.
  • the material forming the pads 2 is partially removed after the fixing of the second substrate 3. It is advantageous to anneal the pads 2 in order to transform the material in the liquid or molten state and to absorb the material having formed the studs 2.
  • the lateral groove 5 being released, it is possible to introduce therein a wire element 6 for example by embedding.
  • the first substrate 1 and / or the second substrate 3 are devoid of predefined weakening lines.
  • the chips are cut by any suitable technique, for example using a saw or laser radiation.
  • the first substrate 1 and the second substrate 3 have identical dimensions in the first direction and in the second direction.
  • the chip is an RFID type chip
  • the first and / or the second electrically conductive wires 6 are advantageously configured to form communication antennas.
  • the surface of the substrate has zones having different surface coatings which are configured to modify the wettability of the material forming the pad in the molten state.
  • the pattern formed by the differences in surface coating makes it possible to at least partially define the pattern of the contact on the surface of the first substrate as well as the thickness of the molten material and therefore the thickness of the electrical contact which results therefrom.
  • the difference in coating can be obtained by applying a plasma treatment and / or by using different materials. The difference in treatment makes it possible to facilitate the lateral extension of the molten material to reduce the thickness or, on the contrary, to limit the lateral extension to increase the thickness and facilitate significant covering of the element. Wired.
  • the solidification treatment is for example a heat treatment which will cause the polymerization of a spacer A made of polymer material. It is also possible to provide that the solidification treatment uses polymerization by optical means, or by electronic means or by elimination of a solvent present in the spacer A. After the solidification treatment, the second substrate 3 is in contact from stud 2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

Le procédé de fabrication d'un dispositif comporte les étapes successives suivantes: - fournir un premier substrat (1) en silicium d'orientation (100), (110) ou (111) en matériau de type III-IV ou en matériau de type II-VI, muni d'au moins un plot métallique (2) en saillie et fournir un deuxième substrat (3); - fixer le premier substrat (1) avec le deuxième substrat (3), le au moins un plot métallique (2) formant un moyen de blocage qui interdit un déplacement au-delà d'une position seuil; - réaliser un recuit du plot métallique (2) de manière à fondre le plot métallique (2) et supprimer le moyen de blocage.

Description

DISPOSITIF ELECTRONIQUE ET SON PROCEDE DE REALISATION
Domaine technique de l'invention
L’invention est relative à un procédé de fabrication d’un dispositif électronique et par exemple d’une puce à circuit intégré
État de la technique
De nombreux documents décrivent la réalisation de dispositifs électroniques tels que des puces à circuit intégré qui sont formés par l’association de deux puces élémentaires définissant deux fonctions différentes ou d’une puce associée à une contre-puce qui délivre de l’énergie électrique ou alors qui n’intervient que mécaniquement. Par exemple, la puce peut comporter des rainures latérales reliées électriquement et mécaniquement à des fils électriquement conducteurs.
Le brevet US 8723312 décrit différentes architectures de puces. Ces puces comportent un premier substrat séparé d’un deuxième substrat par une entretoise. L’entretoise, le premier substrat et le deuxième substrat définissent une ou deux rainures latérales qui sont utilisées pour réaliser l’encastrement d’un fil électriquement conducteur.
Le document W02008/025889 décrit une puce microélectronique comportant deux faces principales parallèles et des faces latérales opposées. Au moins une des faces latérales comporte une rainure, munie d'un élément de connexion électrique formant un logement pour un élément filaire ayant un axe parallèle à l'axe longitudinal de la rainure. Le brevet US 8723312 décrit également un procédé d’insertion d’un élément filaire à l’intérieur de la rainure. Le circuit intégré qui est présent dans le premier substrat est mis en contact électrique avec un élément extérieur au moyen du fil électriquement conducteur qui est inséré dans la rainure.
Il apparaît que des contraintes importantes existent sur les dimensions de la puce et notamment sur les dimensions des rainures afin de pouvoir encastrer facilement et de manière pérenne les fils électriquement conducteurs. D’autres problèmes d’alignement sont également présents dans d’autres domaines et notamment dans les systèmes micro-électromécaniques.
Objet de l'invention
L’invention se propose de fournir un procédé de fabrication d’un dispositif qui est facile à mettre en œuvre et qui permet de réaliser un dispositif plus performant car les positions des éléments sont mieux définies.
Le procédé de fabrication d’un dispositif est remarquable en ce qu’il comporte les étapes successives suivantes :
fournir un premier substrat en silicium d’orientation (100), (1 10) ou (1 1 1 ) en matériau de type lll-IV ou en matériau de type ll-VI, muni d’au moins un plot métallique en saillie et fournir un deuxième substrat ;
fixer le premier substrat avec le deuxième substrat, le au moins un plot métallique formant un moyen de blocage configuré pour venir en contact du deuxième substrat lorsque le deuxième substrat atteint une position seuil par rapport au premier substrat;
réaliser un recuit du plot métallique de manière à fondre le plot métallique et supprimer le moyen de blocage.
Dans un développement, le premier substrat est fixé au deuxième substrat au moyen d’une entretoise et lors de la fixation du premier substrat avec le deuxième substrat, le au moins un plot métallique est agencé pour bloquer le déplacement du premier substrat par rapport au deuxième substrat à un entrefer prédéfini selon une direction perpendiculaire à une face du premier substrat en vis-à-vis d’une face du deuxième substrat.
De manière avantageuse, après suppression du moyen de bocage, une portion du deuxième substrat est mobile par rapport au premier substrat.
Dans une alternative de réalisation, le plot métallique est formé sur une première électrode et le recuit transforme le au moins un plot métallique en une électrode additionnelle reliée électriquement à la première électrode.
Dans un mode de réalisation particulier, le procédé comporte une étape de compression de l’entretoise lors de la fixation du premier substrat avec le deuxième substrat de manière à disposer le deuxième substrat en contact du au moins un plot métallique.
Avantageusement, lors de la fixation du premier substrat avec le deuxième substrat, le au moins un plot métallique est agencé pour bloquer le déplacement du premier substrat par rapport au deuxième substrat selon une direction parallèle à une face du premier substrat supportant le deuxième substrat, le deuxième substrat ayant des parois latérales planes.
Préférentiellement, le plot métallique est formé sur un contact électrique, le recuit transformant le plot métallique en un contact électrique additionnel et dans lequel un composant électronique est fixé au premier substrat et est relié électriquement au premier substrat au moyen du contact électrique additionnel.
Il est intéressant de prévoir que le premier substrat soit fixé au deuxième substrat au moyen d’une entretoise, le premier substrat, l’entretoise et le deuxième substrat définissant au moins une rainure latérale et dans lequel lors de la fixation du premier substrat avec le deuxième substrat. Le au moins un plot métallique est agencé pour bloquer le déplacement du premier substrat par rapport au deuxième substrat selon une direction parallèle à une face du premier substrat supportant le deuxième substrat. Le au moins un plot métallique empêchant l’introduction d’un élément filaire dans la rainure latérale, le recuit transformant le plot métallique avant l’introduction d’un élément filaire dans la rainure latérale.
Dans un mode de réalisation avantageux, le plot métallique est formé sur une piste électrique, le recuit transformant le plot métallique en un contact électrique. L’élément filaire est électriquement conducteur et est relié électriquement à la piste électrique au moyen du contact électrique.
Dans un développement, -un élément filaire est installé sur le premier substrat entre deux plots métalliques de sorte que les deux plots métalliques bloquent un déplacement de l’élément filaire selon une direction parallèle à une face du premier substrat supportant l’élément filaire. Lors du recuit des deux plots métalliques, le matériau fondu recouvre partiellement l’élément filaire par capillarité.
Dans un mode de réalisation particulier, une couche de fixation est déposée sur l’élément filaire et le matériau métallique après l’étape de recuit pour fixer l’élément filaire avec le premier substrat.
Il est intéressant de prévoir que l’élément filaire soit installé sur un support et que le premier substrat bloque l’élément filaire contre le support, l’élément filaire étant bloqué lors de l’étape de recuit.
Préférentiellement, le premier substrat est fixé au deuxième substrat au moyen d’une entretoise. Lors de la fixation du premier substrat avec le deuxième substrat, le au moins plot métallique est contraint entre les premier et deuxième substrats, l’entretoise, le premier substrat et le deuxième substrat définissant un canal obturé par le au moins plot métallique. L’étape de recuit passe le au moins un plot métallique à l’état fondu pour ouvrir le canal.
Description sommaire des dessins
D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels :
- les figures 1 à 5 représentent, de manière schématique, en coupe, un premier mode de réalisation d’un procédé de fabrication d’une puce à circuit intégré,
- la figure 6 représente, de manière schématique, en coupe, une alternative de réalisation d’un procédé de fabrication d’une puce à circuit intégré
- les figures 7 à 10 représentent de manière schématique, en coupe, un deuxième mode de réalisation d’un procédé de fabrication d’une puce à circuit intégré,
- les figures 11 à 15 représentent de manière schématique, en coupe, un troisième mode de réalisation d’un procédé de fabrication d’un dispositif électronique,
- les figures 16 à 19 représentent de manière schématique, en coupe, un quatrième mode de réalisation d’un procédé de fabrication d’un dispositif électronique,
- les figures 20a à 23a et 20b à 23b représentent de manière schématique, respectivement en coupe et en vue de dessus, un cinquième mode de réalisation d’un procédé de fabrication d’un dispositif.
Description détaillée
Comme illustré dans les différents modes de réalisation et notamment dans les figures 1 à 19, il est particulièrement avantageux lors de la réalisation d’un dispositif électronique et/ou microfluidique, d’utiliser des moyens de blocage afin de réaliser plus facilement le dispositif ou pour améliorer ses performances.
Lors de la fixation d’un premier substrat à un second substrat, il est avantageux d’utiliser des moyens de blocage afin de définir une position ou une gamme de positions accessibles pour le deuxième substrat par rapport au premier substrat. Les moyens de blocage peuvent également être utilisés pour définir la position d’autres éléments du dispositif électronique par exemple des éléments filaires fixés au premier substrat et/ou au deuxième substrat. Cependant, afin d’avoir des dispositifs les plus petits possibles, il est particulièrement avantageux d’utiliser des moyens de blocage qui sont sacrificiels de sorte qu’après avoir fixé l’alignement/positionnement recherché, les moyens de blocage sont retirés pour autoriser l’utilisation de la surface libérée à une autre fonction. Il est particulièrement intéressant que le retrait du moyen de blocage soit une transformation du moyen de blocage en une autre fonction, par exemple une électrode, un contact électrique ou un moyen de fixation.
Il est alors particulièrement avantageux de réaliser le moyen de blocage par au moins un plot métallique qui peut être recuit afin de fondre. Le plot métallique est conformé initialement pour définir le moyen de blocage et l’étape de recuit permet de changer la forme du moyen de blocage. En changeant de forme, le plot n’est plus en mesure d’assurer la fonction bloquante mais il procure un autre avantage par exemple en recouvrant un élément filaire ce qui améliore le contact électrique et/ou la tenue mécanique. Comme illustré aux figures 1 à 10, la puce est définie au moyen d’un premier substrat 1 surmonté par au moins un plot métallique 2. Le premier substrat 1 est destiné à être fixé à un deuxième substrat 3. Dans une configuration, le plot 2 intervient pour définir la position du deuxième substrat 3 par rapport au premier substrat 1 selon une ou plusieurs directions qui sont parallèles aux deux faces des substrats 1 et 3 qui sont en vis-à-vis. Dans une autre configuration illustrée aux figures 10 à 18, le plot 2 intervient pour définir la distance qui sépare les deux substrats 1 et 3, c’est-à-dire que le plot 2 fixe l’écartement ou entrefer du deuxième substrat 3 par rapport au premier substrat 1 selon une direction perpendiculaire aux deux faces des substrats 1 et 3 qui sont en vis-à-vis.
Les plots 2 présentent un intérêt certain pour aligner les deux substrats 1 et 3 ou définir un entrefer entre les deux substrats, mais ils occupent un volume non négligeable à la surface des substrats 1 et 3 ce qui limite leur utilisation ou impose de travailler avec des substrats plus grands.
Il est donc particulièrement avantageux d’utiliser des plots 2 sacrificiels. Cependant, l’étape de retrait peut avoir une influence non négligeable sur les différents éléments qui sont déjà présents à la surface des premier et deuxième substrats 1 et 3. Par exemple l’utilisation d’une atmosphère de gravure particulière rend nécessaire de protéger des zones des substrats 1 et 3 qui sont réactives à cette atmosphère ou cela oblige à utiliser une épaisseur plus importante de matériau afin d’anticiper un retrait plus ou moins important de matière lors de l’élimination du plot 2. Une gravure par plasma ou par voie chimique peut également détériorer les éventuels composants disposés dans la cavité. Dans une configuration avec une cavité fermée, l’intérieur de la cavité est inaccessible, ce qui peut être le cas pour un capteur de pression dont la membrane est amincie à la fin du procédé. Il est donc particulièrement avantageux de prévoir que l’étape de transformation du plot 2 soit une étape de transformation thermique en augmentant la température du plot 2 au-delà de sa température de fusion. Par exemple, le chauffage se fait par effet Joule en faisant circuler un courant dans le plot métallique 2. S
Il est également avantageux de ne pas utiliser une étape d’élimination du plot 2 par exemple par voie chimique ou physique mais au contraire une étape de transformation du plot 2 afin que le matériau qui a formé le plot 2 puisse interagir par la suite avec un autre élément du dispositif électronique et assurer une autre fonction. Il est intéressant d’utiliser un plot 2 en matériau électriquement conducteur. Initialement, le plot 2 assure de manière mécanique le positionnement du premier substrat 1 par rapport au deuxième substrat 3. Après la transformation du plot, la position du deuxième substrat 3 est définie par rapport au premier substrat 1 et le matériau électriquement conducteur est utilisé pour connecter électriquement le premier substrat 1 avec un élément extérieur qui est préférentiellement introduit après la fixation des deux substrats 1 et 3.
Le volume occupé par le premier plot 2 est libéré ce qui permet l’introduction d’un élément supplémentaire. Par ailleurs, il est particulièrement avantageux de prévoir que l’élément supplémentaire soit fixé au premier substrat 1 alors que le matériau formant le plot 2 se trouve encore à l’état liquide à la suite de l’étape de transformation. Ainsi l’élément supplémentaire peut être inséré sans que le matériau conducteur gêne l’installation sur le premier substrat 3. De manière avantageuse, le plot 2 interdit l’installation de l’élément supplémentaire ce qui facilite le suivi du procédé de fabrication en évitant une inversion des étapes.
En alternative, le matériau formant le plot 2 est transformé puis se solidifie et l’élément supplémentaire est installé. Une nouvelle étape de recuit peut être appliquée de sorte que le matériau formant le plot 2 repasse à l’état fondu pour réagir avec l’élément supplémentaire.
L’élément supplémentaire est par exemple un élément filaire 6 électriquement conducteur ou un composant électronique 9.
Dans un premier mode de réalisation, le procédé de fabrication comporte la fourniture d’un premier substrat 1 surmonté par un ou plusieurs plots 2 en saillie comme cela est illustré à la figure 1 . Le premier substrat 1 est destiné à venir en contact d’une entretoise A surmontant un deuxième substrat 3.
Dans le procédé de fabrication de la puce, l’ensemble formé par l’entretoise A et le deuxième substrat 3 est mis en contact avec le premier substrat 1. Un premier alignement est réalisé selon les directions X et/ou Y de manière à placer judicieusement l’entretoise A par rapport au premier substrat 1 et ainsi définir une ou plusieurs rainures latérales 5 et s’assurer que le premier substrat 1 est bien en vis-à-vis avec le deuxième substrat 3. Ce placement de l’entretoise A par rapport au premier substrat 1 est appelé étape d’assemblage. Le premier substrat 1 est disposé sur le deuxième substrat 3 avec un premier alignement. Ce premier alignement peut être défini selon une première direction X et éventuellement une deuxième direction Y perpendiculaire à la première direction X. Les première et deuxième directions sont prises selon un plan parallèle à la surface du premier substrat 1 .
A la suite de l’étape d’assemblage, une étape de fixation est réalisée de manière à fixer le premier substrat 1 avec l’entretoise A et fixer le premier substrat 1 avec le deuxième substrat 3. Lors de la solidarisation des deux substrats, une contrainte en pression est appliquée sur le premier substrat 1 et sur le deuxième substrat 3 ce qui se traduit par un déplacement éventuel du premier substrat 1 par rapport au deuxième substrat 3 par glissement. Le premier alignement est dégradé voire perdu. Ce déplacement est lié, par exemple à une couche d’adhésif 4 qui se trouve entre le premier substrat 1 et l’entretoise A. La couche d’adhésif 4 assure la fixation du premier substrat 1 avec le deuxième substrat 3. Juste avant l’adhésion, la couche 4 se transforme et généralement se liquéfie ce qui favorise le glissement entre l’entretoise A et le premier substrat 1 . Le glissement se traduit par une modification des dimensions des rainures latérales. Par exemple, le deuxième substrat 3 est fixé au premier substrat 1 par une couche en matériau polymère 4. Préférentiellement, le au moins un plot métallique 2 est formé dans un matériau ayant une température de fusion inférieure à la température de dégradation de la couche de matériau polymère 4.
Afin d’éviter le déplacement de l’entretoise A lors de la fixation avec le premier substrat 1 , des moyens de blocage sont placés sur le premier substrat 1. Les moyens de blocage sont formés par au moins un premier plot 2 en saillie par rapport à la surface du premier substrat 1 de manière à venir en contact avec l’entretoise A et bloquer son déplacement au moins selon la première direction X et avantageusement selon la deuxième direction Y. La butée qui existe pour limiter le déplacement selon la direction X et/ou direction Y permet d’assurer une surface de connexion minimale entre l’entretoise A et le premier substrat
I et donc une certaine tenue au collage. Cela permet également d’assurer une section minimale pour la rainure 5.
La forme du premier plot 2 peut être quelconque. Il est avantageux d’utiliser une pluralité de plots 2 distincts afin de former une pluralité de butées qui viennent limiter le déplacement de l’entretoise A selon les directions X et/ou Y.
II est également possible d’utiliser un seul plot 2 qui est agencé pour limiter le déplacement de l’entretoise A selon les directions X et/ou Y. Le plot 2 peut faire le tour de la zone de contact mécanique entre l’entretoise A et le premier substrat 1. En alternative, le plot 2 peut avoir la forme d’un C ou d’un L afin de limiter le déplacement de l’entretoise A selon les directions X et Y et selon un ou deux sens opposés de chaque direction. Dans une configuration, le ou les plots 2 sont agencés pour bloquer le déplacement de l’entretoise uniquement selon la direction X ou uniquement selon la direction Y. Dans le mode de réalisation illustré à la figure 1 , la couche d’adhésif 4 est avantageusement déposée sur le premier substrat 1 de manière à fixer l’entretoise A avec le premier substrat 1. De manière plus générale, la couche d’adhésif 4 peut être placée sur le premier substrat 1 et/ou sur l’entretoise A. Selon les modes de réalisation, la couche d’adhésif 4 peut être déposée avant ou après la formation des plots 2. La couche d’adhésif 4 possède une température de réaction permettant la fixation des substrats 1 et 3 qui est inférieure à la température de transformation du plot 2.
Dans le mode de réalisation illustré à la figure 3, l’entretoise A, le premier substrat 1 et le deuxième substrat 3 définissent au moins une rainure latérale 5.
Le plot 2 peut présenter une épaisseur importante pour définir la hauteur de la rainure et éviter de trop écraser la couche d’adhésif 4 par l’entretoise A.
Après la fixation des deux substrats ensemble, afin de fonctionnaliser la rainure latérale 5 en y installant par exemple un élément filaire 6, il est particulièrement avantageux de supprimer les plots 2 qui remplissent partiellement la rainure 5 et qui empêchent l’accès aisé à la rainure 5. Comme illustré à la figure 3, une étape de recuit est utilisée afin de transformer le plot 2 et ainsi libérer une partie du volume de la rainure latérale 5. Le plot 2 est transformé en un contact électrique 2b d’épaisseur réduite par rapport au plot 2 initial.
Dans le mode de réalisation illustré à la figure 3, la hauteur du plot 2 est réduite au moyen de l’étape de recuit ce qui facilite l’insertion d’un élément filaire 6.
Il est particulièrement avantageux de prévoir que le plot 2 soit formé dans un matériau électriquement conducteur par exemple dans un matériau métallique. Le plot 2 est disposé sur une piste électrique du premier substrat 1 de sorte qu’après sa transformation, le matériau électriquement conducteur forme un contact électrique entre l’élément filaire 6 et la piste électrique du premier substrat 1 .
De manière avantageuse, les plots fondus participent à la fixation des éléments filai res qui sont des fils électriquement conducteurs 6 avec le premier substrat 1 et à l’amélioration de la connexion électrique entre le fil électriquement conducteur 6 et la piste électrique. Les plots 2 sont formés dans un matériau électriquement conducteur qui assure le contact électrique entre le fil électriquement conducteur 6 et le circuit intégré du premier substrat 1 .
De manière avantageuse, le plot 2 comporte ou est constitué d’un matériau de brasure qui est configuré pour fondre et recouvrir le fil électriquement conducteur 6 par capillarité afin d’accroitre l’adhésion entre la puce et le fil électriquement conducteur 6. Dans un mode de réalisation préférentiel, le plot 2 est réalisé au moyen de plusieurs matériaux électriquement conducteurs.
Dans un mode de réalisation particulièrement avantageux, le plot 2 déborde au-delà de la première zone de contact électrique formée par la piste électrique située dans la rainure 5.
Lorsque les fils électriquement conducteurs 6 sont insérés à chaud dans les rainures latérales 5 de la puce, le matériau métallique est à l’état liquide et il mouille le fil électriquement conducteur 6 par capillarité ce qui permet d’augmenter la surface de contact électrique entre le premier substrat 1 et le fil électriquement conducteur 6. En alternative, si la hauteur de l’espacement entre le plot 2 et le substrat 3 le permet, le fil 6 est introduit dans la rainure 5 puis le plot 2 est fondu.
Il est avantageux de prévoir un matériau de brasure qui présente une température de fusion supérieure à la température utilisée lors de l’étape de fixation de l’entretoise A avec le premier substrat 1.
Une fois l’élément filaire 6 installé dans la rainure latérale 5, il est avantageux de déposer un matériau d’encapsulation 7. Comme illustré à la figure 5, le volume occupé initialement par une partie du plot 2 est laissé libre. Ce nouvel espace libre peut être rempli par la suite par un matériau d’encapsulation 7 par exemple un adhésif qui va renforcer l’adhésion entre le premier substrat 1 et le deuxième substrat 3 ainsi qu’avec l’entretoise A et l’élément filaire 6. De manière avantageuse, le matériau d’encapsulation 7 est configuré pour remplir les zones vides et renforcer la solidité de la puce. Dans un mode de réalisation particulier, le matériau d’encapsulation 7 est une colle et avantageusement une colle structurale qui peut être une colle E505 commercialisée par la société EPO-TEK. Il est également possible d’utiliser du Parylène également appelé poly(p-xylylène) ou un verre fusible.
En variante, le matériau d’encapsulation 7 peut être un matériau barrière qui est configuré pour bloquer le passage des polluants, par exemple l’eau. Dans un mode de réalisation particulier, le matériau d’encapsulation 7 est une colle et avantageusement une colle de protection qui peut être une colle TC420 commercialisée par la société POLYTEC. Il est encore possible d’utiliser un matériau d’encapsulation 7 qui possède les deux fonctions : adhésive et barrière.
De manière avantageuse, la longueur de l’entretoise A selon la direction X est de l’ordre de quelques centaines de microns, par exemple entre 100 microns et 1 millimètre. La largeur de l’entretoise A selon la direction Y est avantageusement de l’ordre de quelques dizaines de microns, par exemple entre 10 microns et 100 microns.
Selon les modes de réalisation, les plots 2 formés sur le premier substrat 1 sont réalisés par croissance électrolytique ou par sérigraphie. D’autres techniques sont également disponibles mais moins pratiques d’un point de vue industriel. Il est possible de prévoir qu’une partie des plots soit formée par croissance électrolytique et une autre partie des plots soit formée par une autre technique par exemple par sérigraphie.
De manière avantageuse, les plots 2 font saillie de la surface du premier substrat 1 d’une hauteur comprise entre quelques microns et quelques centaines de microns. Par exemple, la hauteur des plots 2 est comprise entre 2 microns et 500 microns. La largeur des plots 2 est avantageusement de l’ordre de quelques dizaines de microns, par exemple entre 10 microns et 100 microns. Les puces telles que décrites peuvent être intégrées dans des vêtements pour former des tissus intelligents de par leur petite taille.
Dans un mode de réalisation particulier, le premier substrat 1 comporte un ou plusieurs circuits électroniques, par exemple un ou plusieurs transistors à effet de champ et/ou des transistors bipolaires. Le substrat 1 peut également comporter une ou plusieurs résistances et/ou un ou plusieurs condensateurs. Le premier substrat 1 peut également être formé en matériaux semi- conducteurs, par exemple en silicium d’orientation (100) (110) ou (111), en matériau de type lll-V ou en matériau de type ll-VI. Le premier substrat comporte avantageusement un support en matériau semi- conducteur surmonté par plusieurs couches de matériau électriquement isolant à l’intérieur desquels circulent de multiples pistes électriquement conductrices dans trois dimensions. Le deuxième substrat et/ou l’entretoise sont fixés sur une couche électriquement isolante qui possède une ou plusieurs pistes électriques accessibles.
Dans une alternative de réalisation, le matériau formant les plots 2 est éliminé partiellement après la fixation du deuxième substrat 3. Il est avantageux de recuire les plots 2 afin de transformer le matériau à l’état liquide ou fondu et d’absorber par capillarité le matériau ayant formé les plots 2. La rainure latérale 5 étant libérée, il est possible d’y introduire un élément filaire 6 par exemple par encastrement.
La puce comporte deux faces principales externes opposées. La première face principale externe est formée par une première face du premier substrat 1. La deuxième face principale externe est formée par une première face du deuxième substrat 3. De préférence, les deux faces principales externes opposées sont parallèles. De préférence, la puce comporte deux faces principales reliées l'une à l'autre par des faces latérales. Au moins une rainure 5 est présente dans l'une des faces latérales. Dans le mode de réalisation illustré aux figures 2 à 5, deux rainures 5 sont formées et sont séparées par l’entretoise A.
De manière avantageuse, la forme générale de la puce est parallélépipédique, les deux faces principales externes peuvent alors être de dimensions sensiblement égales, et sont reliées par quatre faces latérales. Bien entendu d'autres formes de puces sont possibles. On pourra, par exemple, avoir un premier substrat 1 et/ou un deuxième substrat 3 présentant une face principale externe bombée. En outre, une face latérale peut être le prolongement d'une face principale, sans arêtes de délimitation précise entre celles-ci. Dans un premier mode de réalisation, l’entretoise A a été solidarisée avec le deuxième substrat 3, par exemple par collage. Dans un mode de réalisation alternatif, l’entretoise A est formée par gravure du deuxième substrat 3. Il est également possible de combiner ces deux modes de réalisation. Avantageusement, l’entretoise A présente une hauteur comprise entre 100 microns et 200 microns. La hauteur de l’entretoise A correspond à la hauteur de la partie en saillie par rapport au reste du second substrat 3. La hauteur de l’entretoise A est définie en fonction du diamètre des fils électriquement conducteurs 6.
Dans un mode de réalisation particulier, l’entretoise A est formée à l’intérieur du deuxième substrat 3 par gravure ionique et préférentiellement par une gravure ionique de type Reactive Ion Etching et plus préférentiellement par Deep Reactive Ion Etching.
Le placement du deuxième substrat 3 sur le premier substrat 1 avec le niveau d’alignement recherché peut être obtenu de manière industrielle au moyen d’équipements de collage et d’alignement commercialisés par les sociétés Suss MicroTec et EVG. De manière préférentielle, l’étape de fixation est effectuée par collage, fusion d’un matériau fusible, scellement moléculaire ou scellement anodique de l’entretoise A avec le premier substrat 1 .
Dans un mode de réalisation particulier, la fixation est réalisée au moyen d’un recuit dont la température maximale est comprise entre la température de transition vitreuse et la température de polymérisation du matériau adhésif 4 utilisé pour coller l’entretoise A avec le premier substrat 1 . A titre d’exemple, le matériau adhésif est une colle commercialisée sous le nom HT1010 par la société Brewer Science Inc.
Les éléments filaires 6 sont insérés longitudinalement dans les rainures 5. Les éléments filaires 6 sont, de préférence, pincés mécaniquement dans les rainures 5.
Le premier substrat 1 comporte au moins un bloc fonctionnel configuré pour réaliser au moins une fonction logique et/ou analogique et éventuellement mécanique (cf. support de fils électriques...). Le premier substrat 1 comporte également au moins une première zone de contact électrique. Dans le mode de réalisation illustré, le premier substrat 1 comporte une deuxième zone de contact électrique. De manière avantageuse, le premier substrat 1 comporte un substrat en silicium ou est constitué par un substrat en silicium. Dans un mode de réalisation particulier, le premier substrat 1 est configuré pour réaliser une fonction de type Radio-identification également appelé « radio frequency identification » ou RFID. De manière avantageuse, le bloc fonctionnel est un circuit intégré configuré pour réaliser au moins une fonction logique et/ou analogique.
Dans un mode de réalisation avantageux, le premier substrat 1 et le deuxième substrat 3 sont configurés pour réaliser une pluralité de puces. Le premier substrat 1 comporte une pluralité de circuits intégrés identiques ou différents qui se répètent avantageusement selon un premier pas de répétition dans la première direction X et qui se répètent avantageusement selon un deuxième pas de répétition dans la deuxième direction Y.
Le deuxième substrat 3 est placé sur le premier substrat 1 de manière à former la pluralité de puces qui comportent des rainures latérales. Une fois les deux substrats mis en contact et fixés l’un à l’autre, une étape de découpe peut être réalisée de manière à découper le premier substrat 1 , le deuxième substrat 3 et éventuellement l’entretoise A et ainsi définir une pluralité de puces et les rainures latérales. Les puces peuvent alors être dissociées les unes des autres.
Dans un premier cas de figure, le premier substrat 1 comporte des lignes de fragilisation prédéfinie afin de définir les dimensions des différentes puces et faciliter la découpe à venir. Il en est de même pour le deuxième substrat 3. Il est alors particulièrement avantageux de bien aligner le premier substrat 1 avec l’ensemble formé par l’entretoise A et le deuxième substrat 3 afin d’aligner les lignes de fragilisation prédéfinie et faciliter la découpe des puces.
Dans un deuxième cas de figure, le premier substrat 1 et/ou le deuxième substrat 3 sont dépourvus de lignes de fragilisation prédéfinie. Les puces sont découpées par toute technique adaptée, par exemple au moyen d’une scie ou d’un rayonnement laser. Dans ce cas de figure, le premier substrat 1 et le deuxième substrat 3 présentent des dimensions identiques selon la première direction et selon la deuxième direction.
Dans un mode de réalisation, le deuxième substrat 3 est un élément actif, c’est-à-dire qu’il comporte un composant électronique, par exemple une batterie. Le deuxième substrat 3 peut être configuré pour alimenter le premier substrat 1. En alternative, le deuxième substrat 3 est dépourvu de composant électronique.
Chaque rainure latérale comporte deux faces opposées formées respectivement par le premier substrat 1 et le deuxième substrat 3 et un fond formé par l’entretoise A. Chaque rainure 5 est ouverte à ses deux extrémités. Chaque rainure latérale 5 possède, sur sa première face latérale, une piste électrique. Préférentiellement, l’insertion de l’élément filaire se fait par la face latérale perpendiculairement à l’axe longitudinal de la rainure Chaque élément filaire 6 présente un axe longitudinal qui est parallèle ou sensiblement parallèle à l'axe longitudinal de la rainure 5, c’est-à-dire parallèle à l’axe Y. Chaque élément filaire 6 est solidarisé au premier substrat 1 par soudure avec apport de matériau, par collage, et/ou par encastrement. L'encastrement dans la rainure 5 nécessite de dimensionner correctement l'élément filaire 6 et la rainure 5. La tenue mécanique par encastrement peut être insuffisante et nécessite en général une phase de renforcement par l'apport de colle et/ou de métal au moyen de l’adhésif 4.
La section des fils électriquement conducteurs 6 peut être quelconque. Selon les modes de réalisation, les premier et deuxième fils électriquement conducteurs 6 sont des fils conducteurs monobrins ou multibrins. Il est donc possible d’avoir une puce comportant deux fils conducteurs monobrins ou deux fils conducteurs multibrins ou encore un mélange de ces deux technologies. Un fil conducteur multibrins comporte plusieurs fils conducteurs qui sont électriquement dissociés et qui permettent de faire passer des signaux différents. En alternative, le fil conducteur multibrins comporte plusieurs fils conducteurs qui sont connectés ensemble électriquement et qui font circuler le même signal électrique. Un fil conducteur multibrins peut par exemple se présenter sous la forme d’un toron de plusieurs fils électriquement conducteurs. Il est particulièrement avantageux d’utiliser un fil conducteur multibrins en association avec le matériau du plot à l’état fondu car le matériau fondu s’imprégne dans les interstices des fils ce qui améliore la qualité du contact. Lorsque la puce est une puce de type RFID, le premier et/ou le deuxième fils électriquement conducteurs 6 sont avantageusement configurés pour former des antennes de communication.
La hauteur de l’entretoise A et la section des fils électriquement conducteurs 6 sont avantageusement configurées pour assurer la compression des fils électriquement conducteurs entre les deux substrats.
Dans un autre mode de réalisation, le premier substrat 3 est surmonté par au moins deux plots 2 espacés l’un de l’autre de manière à autoriser l’insertion d’un élément filaire 6.
Une fois l’élément filaire 6 installé, un recuit est réalisé de manière à faire fondre les plots qui vont s’imprégner sur et/ou dans l’élément filaire pour le recouvrir au moins partiellement et fixer ce dernier sur le premier substrat. La fixation peut être améliorée en ajoutant par la suite un élément d’adhésion 7 qui fixe l’élément filaire au premier substrat 1.
Dans une alternative de réalisation illustrée à la figure 6, l’élément filaire 6 est installé sur le premier substrat et les deux plots 2 sont disposés sur le deuxième substrat 3 à distance de l’élément filaire 6. Le deuxième substrat 3 est déplacé en direction du premier substrat 1 pour coincer l’élément filaire 6 au moyen des deux plots 2.
Un recuit est ensuite réalisé afin que le matériau fondu formant les plots s’imprègne sur l’élément filaire 6 pour réaliser la fixation et éventuellement améliorer une connexion électrique.
Dans un second mode de réalisation illustré aux figures 7 à 10, le procédé de réalisation d’un dispositif électronique comporte également l’utilisation d’un plot 2 sacrificiel. Le procédé se distingue du précédent en ce que le deuxième substrat ne permet pas de définir des rainures latérales 5 ou des rainures qui peuvent coopérer avec des éléments filaires 6. Comme illustré à la figure 7, le premier substrat 1 est associé à un ou plusieurs contacts électriques 8 par exemple métalliques qui sont disposés en saillie ou à la surface du premier substrat 1. Un ou plusieurs plots 2 sont disposés à la surface du premier substrat 1. Il est également avantageux d’utiliser une couche d’adhésif 4 qui peut être déposée avant ou après les plots 2. Il convient de remarquer que des contacts électriques 8 en saillie pouvaient également être utilisés dans le mode de réalisation précédent.
Comme illustré à la figure 8, un deuxième substrat 3 est installé sur le premier substrat 1. Le deuxième substrat 3 est destiné à être fixé sur le premier substrat 1 par exemple au moyen de la couche d’adhésif 4. Le ou les plots 2 interviennent lors de l’étape de fixation afin de limiter le désalignement entre les deux substrats 1 et 3. Le deuxième substrat 3 comporte des parois latérales planes et perpendiculaires ou sensiblement perpendiculaires à la surface du premier substrat 1. II est toujours avantageux d’éliminer au moins partiellement les plots 2 afin de profiter d’une surface supplémentaire accessible sur la face du premier substrat 1 et y intégrer des fonctionnalités additionnelles.
Comme illustré à la figure 9, une étape de recuit est appliquée afin de faire fondre le plot 2 et rendre accessible le ou les contacts électriques 8 qui se trouvent à la surface du premier substrat 1. Ces contacts étaient initialement recouverts partiellement ou complètement les plots 2 ce qui les rendait difficilement utilisables. Une fois le plot 2 transformé, il est possible de fixer, sur le contact électrique 8, un dispositif électronique 9 ou un connecteur électrique qui va assurer la transmission de signaux jusqu’à un dispositif électronique 9. La position du dispositif électronique 9 peut être en partie fixée en utilisant le deuxième substrat comme butée lors d’une étape de fixation du dispositif électronique 9 sur le premier substrat 1.
Dans une configuration particulière, l’utilisation de plots ayant une épaisseur importante facilite l’alignement du premier substrat 1 par rapport au deuxième substrat 3. En revanche, le plot 2 empêche le placement optimal du dispositif électronique 9. L’étape de fusion permet de libérer un volume occupé initialement par le plot ce qui facilite ou autorise la mise en place du dispositif 9 au plus près du substrat 3 ou à une hauteur désirée définie par l’épaisseur du plot après fusion.
Dans le mode de réalisation illustré à la figure 10, un premier composant électronique 9 et un deuxième composant électronique 9 sont fixés de part et d’autre du deuxième substrat 3 sur respectivement un premier contact électrique 8 et un deuxième contact électrique 8 qui sont en saillie du premier substrat 1.
Il est également possible de prévoir la fixation d’un composant électronique 9 par exemple sous la forme d’un anneau qui entoure le deuxième substrat 3.
De manière avantageuse, le deuxième substrat 3 et/ou le composant électronique et/ou le premier substrat 1 peuvent comporter également des fonctionnalités de type électronique ou une batterie.
Bien entendu, la configuration inverse peut être réalisée en installant le plot 2 à la place du substrat 3 de la figure 7 et en associant un deuxième substrat 3 qui fait le tour du plot 2 de manière à bloquer un éventuel déplacement selon la direction X et/ou selon la direction Y. Là encore, il est particulièrement avantageux de prévoir que le plot 2 soit réalisé dans un matériau électriquement conducteur. Lors de son passage à l’état liquide, le matériau formant le plot 2 recouvre le contact électrique et réalise la connexion électrique entre les composants électroniques 9 ajoutés et le premier substrat 1. Un tel mode de réalisation et illustré aux figures 9 et 10.
Les matériaux et configurations décrits pour les modes de réalisation précédents peuvent également s’appliquer à ce mode de réalisation. Il est avantageux d’utiliser un contact électrique 8 en cuivre ou en alliage de cuivre et d’or ou recouvert d’or ou d’un alliage de cuivre et d’or. De préférence, le matériau formant le plot 2 est choisi de manière à interdiffuser avec le matériau formant le contact électrique 8. Par exemple le contact électrique 8 est en cuivre et le plot 2 est en or.
Dans un mode de réalisation avantageux, le contact électrique 8 possède une étendue plus importante que nécessaire et le premier substrat définit une pluralité d’emplacement pour une pluralité de deuxièmes substrats. Les contacts électriques sont coupés lors du sciage du substrat pour différencier les multiples puces les unes des autres.
Il est également possible de prévoir que le volume utilisé pour former le plot 2 est plus important que nécessaire pour définir le contact électrique. Une partie du contact électrique formé par le plot fondu peut être éliminé par sciage ou tout autre technique après installation de l’élément filaire ou du composant électronique 9.
Il est également possible de combiner ces deux modes de réalisation en utilisant un deuxième substrat qui définit une ou plusieurs rainures et qui laisse accessibles d’autres portions pour y installer un ou plusieurs composants électroniques 9.
Il est avantageux de prévoir que la surface du substrat présente des zones ayant des revêtements de surface différents qui sont configurés pour modifier la mouillabilité du matériau formant le plot à l’état fondu. De cette manière, le dessin formé par les différences de revêtement de surface permet de définir au moins partiellement le dessin du contact sur la surface du premier substrat ainsi que l’épaisseur du matériau fondu et donc l’épaisseur du contact électrique qui en découle. La différence de revêtement peut être obtenu en appliquant un traitement plasma et/ou en utilisant des matériaux différents. La différence de traitement permet de faciliter l’extension latérale du matériau fondu pour réduire l’épaisseur ou au contraire de limiter l’extension latérale pour augmenter l’épaisseur et faciliter un recouvrement important de l’élément filaire. La surface peut être formée par un premier revêtement qui attire préférentiellement le matériau à l’état fondu et par un deuxième matériau qui attire moins le matériau à l’état fondu voire le repousse afin de définir la forme du motif après fusion et son épaisseur. Il est également possible de déplacer le motif lors de la fusion en utilisant un état de surface adapté voire en appliquant un flux de gaz.
Dans un autre mode de réalisation, illustré aux figures 11 à 15, au moins un plot 2 sacrificiel est utilisé afin de définir la position du deuxième substrat 3 par rapport au premier substrat 1. Dans le mode de réalisation illustrée à la figure 11 , le premier substrat 1 est surmonté par au moins un plot 2 qui se trouve avantageusement sur un contact électrique 8 par exemple sous la forme d’une électrode.
Comme illustré aux figures 11 à 15, une ou plusieurs entretoises A sont formés à la surface du substrat 1. Un deuxième substrat 3 est fixé au premier substrat 1 sur le ou les multiples entretoises A. Le deuxième substrat 3 vient en contact du plot 2 ce qui permet de définir la distance de séparation entre les deux faces en vis-à-vis des substrats 1 et 3.
De manière avantageuse, le premier substrat 1 , le deuxième substrat 3 et le support A définissent une cavité étanche. L’entretoise A est sous la forme d’un anneau par exemple en matériau polymère. Lors de la fixation du deuxième substrat 3 sur l’entretoise A, le plot 2 assure le maintien du deuxième substrat 3 et empêche sa déformation.
Comme illustré à la figure 12, le deuxième substrat 3 peut subir une étape technologique d’amincissement et/ou d’aplanissement de la face externe. Il est particulièrement avantageux d’utiliser le deuxième plot 2 qui limite ou empêche la flexion du deuxième substrat 3 et qui facilite le traitement du deuxième substrat 3. Les risques de rupture et/ou de déformation du deuxième substrat 3 sont fortement réduits. Il est également possible de prévoir que le substrat subisse une étape d’épaississement ou de dépôt d’un autre matériau par exemple pour former une autre électrode. Toute étape technologique réalisée sur le deuxième substrat ou en présence du deuxième substrat peut entraîner la rupture du deuxième substrat, par exemple lors du pic de pression.
Il est particulièrement avantageux d’utiliser le deuxième substrat 3 comme un élément résonnant. La fréquence de résonance du deuxième substrat 3 peut être alors définie en adaptant l’épaisseur du deuxième substrat 3. L’aplanissement et/ou l’amincissement et/ou l’épaississement du deuxième substrat 3 permet de définir précisément les caractéristiques mécaniques du résonateur. Il est avantageux de réaliser plus facilement l’élément résonnant en déposant un matériau plus épais donc moins fragile et en adaptant l’épaisseur finale aux fréquences recherchées.
Une fois l’épaisseur définie et avantageusement vers la fin du procédé de fabrication du dispositif, il est intéressant d’appliquer un recuit qui transforme le plot 2 et libère ainsi le deuxième substrat 3 qui peut bouger, par exemple entrer en vibration.
Là encore, il est avantageux d’utiliser un plot 2 en matériau électriquement conducteur qui après être passé à l’état fondu va recouvrir au moins partiellement l’électrode 8 et participer à l’actionnement du deuxième substrat 3. L’électrode 8 d’actionnement est donc en partie formée par le matériau électriquement conducteur qui a servi à définir l’entrefer qui sépare le premier substrat 1 et le deuxième substrat 3.
Le deuxième substrat 3 peut être formé par tout matériau adapté par exemple en verre ou en silicium dans la mesure où le matériau formant le deuxième substrat 3 résiste à la température de transformation du plot 2.
Lorsque la cavité est étanche, il est particulièrement gênant d’utiliser un plot 2 en matériau polymère qui va dégazer lors de sa transformation et ainsi augmenter la pression à l’intérieur de la cavité. Il est particulièrement avantageux d’utiliser un plot 2 en matériau métallique qui ne gêne pas l’actionnement magnétique ou électrostatique de l’élément vibrant formé par le deuxième substrat 3.
Le deuxième substrat 3 n’est pas nécessairement un élément résonant. Il est possible de suivre la déformation du deuxième substrat 3 pour suivre la différence de pression entre les deux faces du deuxième substrat. Il est également possible de suivre l’atmosphère dans la cavité en suivant la valeur de capacité électrique qui existe entre l’électrode 8 et le deuxième substrat 3. Dans toutes ces applications, il particulièrement intéressant d’avoir une bonne maîtrise de l’entrefer entre le deuxième substrat 3 et l’électrode 8 pour réduire les opérations de calibration et profiter d’une plus grande dynamique de mesure.
Dans un autre mode de réalisation illustrée aux figures 16 à 19, le plot permet encore de définir l’entrefer entre les deux substrats et donc entre l’électrode 8 et le deuxième substrat 3.
Comme précédemment, le premier substrat 1 est surmonté par un plot 2 qui est avantageusement disposé au moins partiellement sur un contact électrique 8. Le contact électrique 8 peut-être en saillie du premier substrat 1. La ou les entretoises A présentent une hauteur supérieure à l’ensemble formé par l’électrode 8 et le plot 2.
Comme illustré à la figure 17, le deuxième substrat 3 est déposé à distance du premier substrat 1 en appui sur la ou les multiples entretoises A. Le deuxième substrat 3 est à distance du plot 2.
Comme illustré à la figure 18, il est alors avantageux d’appliquer une contrainte sur la ou les multiples entretoises A, par exemple au moyen du deuxième substrat 3 afin de venir mettre en contact le deuxième substrat 3 avec le plot 2. De cette manière, l’épaisseur du plot 2 permet de définir l’entrefer qui sépare le premier substrat 1 et le deuxième substrat 3. Lors de la déformation des entretoises A, un traitement de solidification est appliqué sur les entretoises A afin que la distance séparant les deux substrats soit conservée après l’arrêt de la contrainte.
Le traitement de solidification est par exemple un traitement thermique qui va entraîner la polymérisation d’une entretoise A en matériau polymère. Il est également possible de prévoir que le traitement de solidification utilise une polymérisation par voie optique, ou par voie électronique ou encore par élimination d’un solvant présent dans l’entretoise A. Après le traitement de solidification, le deuxième substrat 3 est en contact du plot 2.
Il est encore possible de prévoir que l’entretoise A soit métallique.
Une fois le deuxième substrat 3 installé dans la position choisie, le plot 2 peut subir un recuit thermique qui transforme le plot 2 et qui libère le deuxième substrat 3. La transformation du plot 2 autorise un éventuel déplacement du deuxième substrat 3 par rapport au premier substrat 1. Il est alors possible d’engager une vibration du deuxième substrat 3.
Comme précédemment, il est particulièrement avantageux d’utiliser un plot 2 dans un matériau électriquement conducteur de sorte que ce dernier forme une électrode d’actionnement du deuxième substrat 3 après sa transformation. Là encore, le plot 2 permet de définir l’entrefer entre le deuxième substrat 3 et l’électrode 8 et ensuite d’actionner le deuxième substrat 3 ou de suivre une grandeur physique entre l’électrode et le deuxième substrat. Dans l’exemple illustré, la hauteur du plot 2 est identique à la hauteur de l’entretoise A de sorte que le substrat 3 se trouve à l’équilibre avant l’étape de transformation du plot 2. En alternative, il est possible de contraindre le substrat 3, par exemple en utilisant un plot 2 ayant une hauteur supérieure à la hauteur de l’entretoise A mais d’autres configurations sont possibles.
Dans un autre mode de réalisation illustré en coupe aux figures 20a à 23a ainsi qu’en vue de dessus aux figures 20b à 23b, il est possible de former un dispositif qui définit un canal obturé par un plot 2.
Comme illustré aux figures 20a et 20b, un plot 2 est formé à la surface du premier substrat 1 , par exemple sur une couche de couverture 11. Deux entretoises A définissant deux murs latéraux sont ensuite formées de manière à définir les deux parois latérales opposées d’un canal. Les deux murs latéraux A sont espacés l’un de l’autre et viennent en contact du plot 2. En d’autres termes les deux murs latéraux A sont séparés l’un de l’autre par le plot 2 et ils sont espacés d’une distance égale à la largeur du plot 2.
Selon les modes de réalisation, les deux murs latéraux A peuvent être formés avant ou après la formation du plot 2. Cependant, il est préférable de former le plot 2 avant de former les murs latéraux A.
Il est avantageux de prévoir que l’épaisseur ou hauteur du plot 2 soit supérieure à l’épaisseur ou hauteur des murs latéraux A.
Le deuxième substrat 3 est déposé et il déforme le sommet du plot 2 qui dépasse des murs latéraux A. La contrainte appliquée par le deuxième substrat 3 entraine une déformation latérale du plot 2 qui appuie contre les murs latéraux A pour améliorer l’étanchéité. De cette manière, le plot 2 assure une meilleure étanchéité du canal sur toutes les surfaces de contact.
Une fois le deuxième substrat 3 déposé, il est avantageux de retirer le matériau sacrificiel pour libérer le canal. Le canal est obturé au moyen du plot 2. L’application d’un recuit configuré pour passer le plot 2 à l’état liquide fondu permet de rendre le canal traversant. Par exemple, il est possible de faire fondre le plot 2 en le traversant par un courant de manière à ce que ce dernier atteigne sa température de fusion par effet Joule. Dans ce mode de réalisation, le plot 2 est réalisé dans un matériau électriquement conducteur.
Il est particulièrement avantageux de prévoir que le plot 2 soit sous la forme d’une cuvette afin de faciliter la déformation des extrémités supérieures du plot 2 et ainsi assurer une meilleure étanchéité. Cette configuration permet également de limiter la quantité de matière utilisée pour former le plot 2 et également à chauffer pour libérer le canal.
De manière avantageuse, les dimensions du plot 2 et la section du canal sont configurées de sorte que l’ouverture du canal soit obtenue uniquement lorsque la différence de pression dans le canal entre les deux côtés du plot 2 atteint une valeur seuil. En dessous de cette valeur seuil, les forces de mouillabilité qui existent dans le métal fondu formant le plot 2 ne sont pas suffisantes pour ouvrir la vanne formée par le plot 2.
En d’autres termes, malgré l’augmentation de la température du plot 2 pour que ce dernier atteigne sa température de fusion, ses dimensions (section et épaisseur) font qu’il conserve sa fonction de bouchon même à l’état liquide. Il est nécessaire d’appliquer une poussée suffisante pour déplacer le matériau à l’état liquide et ainsi obtenir l’ouverture du canal.
Plus l’épaisseur du plot 2 est importante selon l’axe longitudinal du canal et plus la pression sera importante pour ouvrir le canal. Plus la section du canal est importante et plus la pression sera faible pour obtenir l’ouverture du canal. Plus la température est élevée et plus la pression sera faible pour obtenir l’ouverture du canal. En alternative ou en complément, l’ouverture du canal peut être obtenu au moyen d’une tige traversant le matériau fondu.

Claims

Revendications
1. Procédé de fabrication d’un dispositif électronique comportant les étapes successives suivantes :
fournir un premier substrat (1 ) en silicium d’orientation (100), (1 10) ou (1 1 1 ), en matériau de type lll-IV ou de type ll-VI, muni d’au moins un plot métallique (2) en saillie et fournir un deuxième substrat (3) ;
fixer le premier substrat (1 ) avec le deuxième substrat (3), le au moins un plot métallique (2) formant un moyen de blocage configuré pour venir en contact du deuxième substrat (3) lorsque le deuxième substrat (3) atteint une position seuil par rapport au premier substrat (1 ); réaliser un recuit du plot métallique (2) de manière à fondre le au moins un plot métallique (2) et supprimer le moyen de blocage.
2. Procédé de fabrication selon la revendication 1 , dans lequel le premier substrat (1 ) est fixé au deuxième substrat (3) au moyen d’une entretoise (A) et lors de la fixation du premier substrat (1 ) avec le deuxième substrat (3), le au moins un plot métallique (2) est agencé pour bloquer le déplacement d’une face du premier substrat (1 ) par rapport au deuxième substrat (3) à un entrefer prédéfini selon une direction perpendiculaire à ladite face du deuxième substrat (3).
3. Procédé de fabrication selon la revendication 2, dans lequel le au moins un plot métallique (2) est formé sur une première électrode (8) et dans lequel le recuit transforme le au moins un plot métallique (2) en une électrode additionnelle reliée électriquement à la première électrode (8).
4. Procédé de fabrication selon l’une des revendications 2 et 3, comportant une étape de compression de l’entretoise (A) lors de la fixation du premier substrat (1 ) avec le deuxième substrat (3) de manière à disposer le deuxième substrat (3) en contact du au moins un plot métallique (2).
5. Procédé de fabrication selon la revendication 1 , dans lequel lors de la fixation du premier substrat (1 ) avec le deuxième substrat (3), le au moins un plot métallique (2) est agencé pour bloquer le déplacement du premier substrat (1 ) par rapport au deuxième substrat (3) selon une direction parallèle à une face du premier substrat (1 ) supportant le deuxième substrat (3).
6. Procédé de fabrication selon la revendication précédente, dans lequel le au moins un plot métallique (2) est formé sur un contact électrique (8), le recuit transformant le au moins un plot métallique (2) en un contact électrique additionnel et dans lequel un composant électronique (9) est fixé au premier substrat (1 ) et est relié électriquement au premier substrat (1 ) au moyen du contact électrique additionnel.
7. Procédé de fabrication selon l’une des revendications 5 et 6, dans lequel le premier substrat (1 ) est fixé au deuxième substrat (3) au moyen d’une entretoise (A), le premier substrat (1 ), l’entretoise (A) et le deuxième substrat (3) définissant au moins une rainure latérale (5) et dans lequel lors de la fixation du premier substrat (1 ) avec le deuxième substrat (3), le au moins un plot métallique (2) est agencé pour bloquer le déplacement du premier substrat (1 ) par rapport au deuxième substrat (3) selon une direction parallèle à une face du premier substrat (1 ) supportant le deuxième substrat (3), le au moins un plot métallique (2) empêchant l’introduction d’un élément filaire (6) dans la rainure latérale (5), le recuit transformant le au moins un plot métallique (2) avant l’introduction d’un élément filaire (6) dans la rainure latérale (5).
8. Procédé de fabrication selon la revendication précédente, dans lequel le au moins un plot métallique (2) est formé sur une piste électrique, le recuit transformant le au moins un plot métallique (2) en un contact électrique et dans lequel l’élément filaire (6) est électriquement conducteur et est relié électriquement à la piste électrique au moyen du contact électrique.
9. Procédé de fabrication selon l’une des revendications 1 , 5 et 7, dans lequel un élément filaire (6) est installé sur le premier substrat (1 ) entre deux plots métalliques (2) de sorte que les deux plots métalliques (2) bloquent un déplacement de l’élément filaire (6) selon une direction parallèle à une face du premier substrat (1 ) supportant l’élément filaire (6) et dans lequel lors du recuit des deux plots métalliques (2), le matériau fondu recouvre partiellement l’élément filaire (6) par capillarité.
10. Procédé de fabrication selon la revendication précédente, dans lequel une couche de fixation (7) est déposée sur l’élément filaire (6) et le matériau métallique après l’étape de recuit pour fixer l’élément filaire (6) avec le premier substrat (1 ).
11. Procédé de fabrication selon l’une des revendications 9 et 10, dans lequel l’élément filaire (6) est installé sur un support et le premier substrat bloque l’élément filaire (6) contre le support, l’élément filaire (6) étant bloqué lors de l’étape de recuit.
12. Procédé de fabrication selon la revendication 1 , dans lequel le premier substrat (1 ) est fixé au deuxième substrat (3) au moyen d’une entretoise (A) et lors de la fixation du premier substrat (1 ) avec le deuxième substrat (3), le au moins un plot métallique (2) est contraint entre les premier et deuxième substrats (1 , 3) ; l’entretoise (A), le premier substrat (1 ) et le deuxième substrat (3) définissant un canal obturé par le au moins plot métallique (2), l’étape de recuit faisant passer le au moins un plot métallique (2) à l’état fondu pour ouvrir le canal.
13. Dispositif électronique comportant : - un premier substrat (1 ) en silicium d’orientation (100), (1 10) ou (1 1 1 ), en matériau de type lll-IV ou de type ll-VI, muni d’au moins un plot métallique (2) en saillie ;
- un deuxième substrat (3) fixé au premier substrat (1 ) par une couche en matériau polymère (4), le premier substrat (1 ) étant monté mobile par rapport au deuxième substrat (3) de manière à autoriser un déplacement du deuxième substrat (3) par rapport à une face du premier substrat (1 ) ; dispositif électronique caractérisé en ce que le au moins un plot métallique (2) forme un moyen de blocage configuré pour bloquer le déplacement du premier substrat (1 ) par rapport au deuxième substrat (3) au-delà d’une position seuil, le au moins un plot métallique (2) étant formé dans un matériau ayant une température de fusion inférieure à la température de dégradation de la couche de matériau polymère (4).
14. Dispositif électronique selon la revendication précédente dans lequel la couche (4) est une couche d’adhésif à polymériser, la couche d’adhésif à polymériser autorisant un glissement du premier substrat (1 ) par rapport au deuxième substrat (3), le au moins un plot métallique (2) ayant une température de fusion supérieure à la température de polymérisation de la couche (4).
15. Dispositif électronique selon la revendication 13 dans lequel le premier substrat (1 ) est fixé au deuxième substrat (3) au moyen d’une entretoise (A), le premier substrat (1 ), l’entretoise (A) et le deuxième substrat (3) définissant au moins une rainure latérale (5) et dans lequel le au moins un plot métallique (2) empêche l’introduction d’un élément filaire (6) dans la rainure latérale (5).
16. Dispositif électronique selon la revendication 13 dans lequel le premier substrat (1 ) comporte un contact électrique recouvert par le au moins un plot métallique (2) en saillie, le au moins un plot métallique (2) étant formé dans un matériau ayant une température de fusion inférieure à la température de fusion du matériau formant le contact électrique.
17. Dispositif électronique selon la revendication 13 dans lequel le premier substrat (1) comporte au moins deux plots métalliques (2) séparés par un élément filaire (6), les au moins deux plots métalliques (2) étant formés dans un matériau ayant une température de fusion inférieure à la température de dégradation du matériau formant l’élément filaire (6).
18. Dispositif électronique selon la revendication 13 dans lequel le premier substrat (1 ) est fixé au deuxième substrat (3) au moyen d’une entretoise (A) en matériau polymère, le premier substrat (1 ), l’entretoise (A) et le deuxième substrat (3) définissent une cavité fermée, le deuxième substrat (3) formant le capot de la cavité et le au moins un plot métallique (2) empêchant le deuxième substrat (3) de se rapprocher du premier substrat (1 )
19. Dispositif électronique selon la revendication précédente, dans lequel le deuxième substrat (3) est fixé au premier substrat (1 ) au moyen d’une entretoise (A) déformable selon une direction perpendiculaire à la face du premier substrat (1 ), el le au moins un plot métallique (2) formant une butée de fin de course du déplacement du deuxième substrat (3) selon la direction perpendiculaire à la face du premier substrat (1 ).
PCT/EP2019/067944 2018-07-04 2019-07-04 Dispositif electronique et son procede de realisation WO2020007960A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP19745566.0A EP3818563A1 (fr) 2018-07-04 2019-07-04 Dispositif electronique et son procede de realisation
US17/257,651 US20210125957A1 (en) 2018-07-04 2019-07-04 Method for fabricating an electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1856171A FR3083643B1 (fr) 2018-07-04 2018-07-04 Procede de realisation d'un dispositif electronique
FR1856171 2018-07-04

Publications (1)

Publication Number Publication Date
WO2020007960A1 true WO2020007960A1 (fr) 2020-01-09

Family

ID=66530066

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2019/067944 WO2020007960A1 (fr) 2018-07-04 2019-07-04 Dispositif electronique et son procede de realisation

Country Status (4)

Country Link
US (1) US20210125957A1 (fr)
EP (1) EP3818563A1 (fr)
FR (1) FR3083643B1 (fr)
WO (1) WO2020007960A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114898671A (zh) * 2022-05-05 2022-08-12 昆山国显光电有限公司 邦定结构及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3271631B2 (ja) * 1993-02-18 2002-04-02 太平洋セメント株式会社 半導体装置実装用基板
US20060131426A1 (en) * 2004-12-02 2006-06-22 Fujitsu Limited RFID tag and method of manufacturing the same
WO2008025889A1 (fr) 2006-08-29 2008-03-06 Commissariat A L'energie Atomique Puce microelectronique nue munie d'un evidement formant un logement pour un element filaire constituant un support mecanique souple, procede de fabrication et microstructure
US20110149540A1 (en) * 2009-12-23 2011-06-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for assembling at least one chip with a wire element, electronic chip with a deformable link element, fabrication method of a plurality of chips, and assembly of at least one chip with a wire element
US20130313704A1 (en) * 2011-02-02 2013-11-28 Jean-Charles Souriau Method for fabricating two substrates connected by at least one mechanical and electrically conductive connection and structure obtained
US8723312B2 (en) 2008-03-06 2014-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assembly of a wire element with a microelectronic chip with a groove comprising at least one bump securing the wire element
WO2016156279A1 (fr) * 2015-03-31 2016-10-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé d'assemblage de substrats

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
US20030111720A1 (en) * 2001-12-18 2003-06-19 Tan Lan Chu Stacked die semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3271631B2 (ja) * 1993-02-18 2002-04-02 太平洋セメント株式会社 半導体装置実装用基板
US20060131426A1 (en) * 2004-12-02 2006-06-22 Fujitsu Limited RFID tag and method of manufacturing the same
WO2008025889A1 (fr) 2006-08-29 2008-03-06 Commissariat A L'energie Atomique Puce microelectronique nue munie d'un evidement formant un logement pour un element filaire constituant un support mecanique souple, procede de fabrication et microstructure
US8723312B2 (en) 2008-03-06 2014-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assembly of a wire element with a microelectronic chip with a groove comprising at least one bump securing the wire element
US20110149540A1 (en) * 2009-12-23 2011-06-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for assembling at least one chip with a wire element, electronic chip with a deformable link element, fabrication method of a plurality of chips, and assembly of at least one chip with a wire element
US20130313704A1 (en) * 2011-02-02 2013-11-28 Jean-Charles Souriau Method for fabricating two substrates connected by at least one mechanical and electrically conductive connection and structure obtained
WO2016156279A1 (fr) * 2015-03-31 2016-10-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé d'assemblage de substrats

Also Published As

Publication number Publication date
EP3818563A1 (fr) 2021-05-12
FR3083643A1 (fr) 2020-01-10
FR3083643B1 (fr) 2023-01-13
US20210125957A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
EP3613074B1 (fr) Procédé d'assemblage d'une puce microélectronique sur un élement filaire
EP1238431B1 (fr) Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
WO2009141327A1 (fr) Procede de realisation d'un dispositif optique a composants optoelectroniques integres
EP2816597A2 (fr) Procédé de réalisation d'un dispositif microélectronique mécaniquement autonome
WO2020007960A1 (fr) Dispositif electronique et son procede de realisation
EP3182450A1 (fr) Dispositif d'inductance et son procédé de fabrication
EP2406815B1 (fr) Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
EP2421792B1 (fr) Procede de realisation d'une cavite dans l'epaisseur d'un substrat pouvant former un site d'accueil de composant
EP3571718B1 (fr) Procédé de fabrication d'un dispositif électronique
EP2693468B1 (fr) Procédé d'assemblage de deux composants électroniques entre eux, de type flip-chip
EP1565921B1 (fr) Micro-commutateur electrostatique pour composant a faible tension d'actionnement
EP1621516A1 (fr) Dispositif microtechnologique comportant des structures assemblées magnétiquement et procédé d'assemblage
EP1427008B1 (fr) Procédé de fabrication d'un module électronique comportant un composant actif sur une embase
FR3076071B1 (fr) Procede de fabrication d’une puce a circuit integre et puce a circuit integre
EP2636064B1 (fr) Elements de connexion pour l'hybridation de circuits electroniques
EP3031775A1 (fr) Procede de realisation d'une connexion electrique dans un via borgne et connexion electrique obtenue
EP2246890B1 (fr) Mode de réalisation d'un module de capture d'images
FR2817656A1 (fr) Isolation electrique de microcircuits regroupes avant collage unitaire
FR2809533A1 (fr) Microsysteme monolithique a mosaique de composants
WO2008155233A1 (fr) Procede de realisation de via dans un substrat reconstitue
FR2906644A1 (fr) Procede et dispositif de connexion de circuits electroniques et/ou optoelectroniques.
EP4069630A1 (fr) Procede de depot localise d'un materiau sur un element metallique
FR2884047A1 (fr) Procede et dispositif d'encapsulation de composants electroniques et optoelectroniques
FR2707039A1 (en) Method of producing thick electrical contact studs
FR2963533A1 (fr) Procede de fabrication de cartes de circuit imprime

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19745566

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2019745566

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2019745566

Country of ref document: EP

Effective date: 20210204