FR3076071B1 - Procede de fabrication d’une puce a circuit integre et puce a circuit integre - Google Patents

Procede de fabrication d’une puce a circuit integre et puce a circuit integre Download PDF

Info

Publication number
FR3076071B1
FR3076071B1 FR1762897A FR1762897A FR3076071B1 FR 3076071 B1 FR3076071 B1 FR 3076071B1 FR 1762897 A FR1762897 A FR 1762897A FR 1762897 A FR1762897 A FR 1762897A FR 3076071 B1 FR3076071 B1 FR 3076071B1
Authority
FR
France
Prior art keywords
wire element
substrate
lateral groove
protuberance
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
FR1762897A
Other languages
English (en)
Other versions
FR3076071A1 (fr
Inventor
Jean Brun
Mathilde CARTIER
Julie HAGUET
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1762897A priority Critical patent/FR3076071B1/fr
Priority to PCT/FR2018/053511 priority patent/WO2019122782A1/fr
Priority to EP18852778.2A priority patent/EP3729498A1/fr
Publication of FR3076071A1 publication Critical patent/FR3076071A1/fr
Application granted granted Critical
Publication of FR3076071B1 publication Critical patent/FR3076071B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4502—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45025—Plural core members
    • H01L2224/45028—Side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/85138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H01L2224/85815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/8585—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85899—Combinations of bonding methods provided for in at least two different groups from H01L2224/858 - H01L2224/85898
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Sensors (AREA)

Abstract

La fabrication d'une puce à circuit intégré utilise un empilement comportant: ○ un premier substrat (1) muni d'une surface principale et une protubérance (6) en saillie de la surface principale, ○ un deuxième substrat (2) comportant une surface principale, ○ une entretoise (4) séparant les premier et deuxième substrats (1, 2) pour définir une rainure latérale (3a) délimitée par les premier et deuxième substrats (1) et l'entretoise (4), la protubérance (6) faisant saillie dans la rainure latérale (3a). Un élément filaire définissant au moins une cavité est installé dans la rainure latérale (3a). La protubérance (6) forme une butée empêchant la sortie de l'élément filaire. La protubérance (6) est agencée à distance de l'entretoise (4) pour partiellement refermer la rainure latérale (3a). La protubérance (6) s'introduit dans la cavité de l'élément filaire de sorte que l'élément filaire s'installe dans la rainure latérale (3a) par rotation autour de la protubérance (6).

Description

PROCEDE DE FABRICATION D’UNE PUCE A
CIRCUIT INTEGRE ET PUCE A CIRCUIT
INTEGRE
Domaine technique de l'invention
L’invention est relative à un procédé de fabrication d’un dispositif électronique et notamment d’une puce à circuit intégré
L’invention est également relative à un dispositif électronique.
État de la technique
De nombreux documents décrivent la réalisation de puces à circuit intégré qui sont reliées électriquement et mécaniquement à des fils électriquement conducteurs.
Le document US2009/0200066 décrit une puce microélectronique comportant deux faces principales parallèles et des faces latérales opposées. Au moins une des faces latérales comporte une rainure formant un logement pour un élément filaire ayant un axe longitudinal parallèle à l'axe longitudinal de la rainure. La rainure est munie d'un plot de connexion électrique relié électriquement à un circuit intégré.
Le circuit intégré qui est formé dans un premier substrat de la puce est mis en contact électrique avec un élément extérieur au moyen du fil électriquement conducteur qui est inséré dans la rainure.
Le document US2009/0227069 décrit un assemblage de puces microélectroniques reliées mécaniquement par un élément filaire. Les puces définissent une rainure et l’élément filaire est introduit de force dans les différentes rainures. Dans un mode de réalisation, la rainure peut se déformer de manière élastique lorsque l'élément filaire est inséré. Puis, par retour élastique, la rainure vient comprimer l'élément filaire qui est encastré dans la rainure. Ce mode de réalisation nécessite d'avoir une rainure déformable élastiquement en flexion pour autoriser l’introduction de l’élément filaire.
En complément, l'élément filaire peut être fixé dans la rainure de la puce par soudure, par collage ou par dépôt d'un polymère.
Il est encore connu du document US2011/0149540 d'utiliser une puce comportant deux substrats séparés par une entretoise déformable. Les deux substrats et l'entretoise définissent une rainure avec au moins un plot en saillie. L'élément filaire est introduit dans la rainure. Puis, une contrainte est appliquée sur les deux substrats de manière à déformer l'entretoise jusqu'à ce que le plot en saillie vienne s'enfoncer dans l'élément filaire ou que le plot en saillie vienne contraindre l'élément filaire.
Pour un bon fonctionnement de la puce, les signaux en provenance ou à destination du circuit intégré doivent transiter au moyen du fil électriquement conducteur. La connexion électrique entre le fil électriquement conducteur et le circuit intégré apparaît comme un point crucial pour la réalisation des puces.
Il apparaît que des contraintes de réalisation importantes existent sur les dimensions de la puce, sur les dimensions de l’élément filaire, sur les différents matériaux intervenant dans la définition de la rainure et de l’élément filaire pour assurer une durée de vie importante de la connexion électrique et plus généralement de la puce.
Objet de l'invention
L’invention a comme objet de fournir un procédé de fabrication d’un dispositif électronique qui est facile à mettre en œuvre et/ou qui permet de réaliser un dispositif dont la durée de vie est améliorée.
Le procédé de fabrication du dispositif électronique comporte :
- fournir un premier empilement comprenant:
o un premier substrat muni d’au moins une première surface principale et possédant au moins une première protubérance en saillie de la première surface principale, o un deuxième substrat comportant au moins une surface principale, o une entretoise séparant le premier substrat et le deuxième substrat de manière à définir au moins une première rainure latérale, la première rainure latérale étant délimitée par le premier substrat, le deuxième substrat et l’entretoise, la première protubérance étant agencée dans la première rainure latérale,
- fournir un premier élément filaire définissant au moins une cavité,
- installer ledit premier élément filaire dans ladite première rainure latérale, la première protubérance formant une butée empêchant la sortie du premier élément filaire.
Le procédé est remarquable en ce que la première protubérance est agencée à distance de l’entretoise de manière à partiellement refermer la première rainure latérale et en ce que la première protubérance s’introduit dans la cavité du premier élément filaire de sorte que le premier élément filaire s’installe dans la première rainure latérale par rotation autour de la première protubérance.
Dans un développement, le premier élément filaire est formé par une pluralité de fils agencés sous la forme d’un toron de fils, la cavité étant formée par un interstice entre deux fils adjacents.
De manière avantageuse, durant l’installation du premier élément filaire dans la première rainure latérale, le premier élément filaire est soumis à un effort de traction selon l’axe longitudinal du premier élément filaire au moins lorsque la première protubérance s’introduit dans la au moins une cavité du premier élément filaire.
Dans une alternative de réalisation, la première protubérance possède une première face inclinée et une deuxième face inclinée se rejoignant pour définir une arête de contact, la première face inclinée et la deuxième face inclinée définissant un angle obtus.
Dans un mode de réalisation particulier, durant l’installation du premier élément filaire dans la première rainure latérale, le premier élément filaire est soumis à un effort de traction selon l’axe longitudinal du premier élément filaire pour réduire élastiquement la section du premier élément filaire, l’effort de traction étant réduit ou supprimé après l’installation du premier élément filaire dans la première rainure latérale.
Avantageusement, un élément de collage est disposé sur une paroi de la au moins une première rainure latérale durant l’installation du premier élément filaire dans la première rainure latérale.
Préférentiellement, l’élément de collage est à l’état liquide durant l’installation du premier élément filaire dans la première rainure latérale, l’élément de collage se trouvant au moins sur le deuxième substrat pour venir en contact du premier élément filaire lors de la rotation autour de la première protubérance.
Il est intéressant de prévoir que l’élément de collage à l’état liquide soit obtenu par fusion d’un matériau fusible.
Dans un mode de réalisation avantageux, l’élément de collage est réalisé dans un matériau de brasure.
Dans un développement, le premier élément filaire est électriquement conducteur, l’élément de collage est électriquement conducteur et la première rainure latérale possède un plot électriquement conducteur relié électriquement d’une part à un circuit logique et/ou analogique formé dans le premier substrat et relié électriquement d’autre part au premier élément filaire.
Dans un mode de réalisation particulier, au moins le premier substrat est en silicium et la première face inclinée de la première protubérance forme un angle obtus avec une paroi latérale reliant une deuxième face principale du premier substrat avec la première face principale du premier substrat.
L’invention a également pour objet un dispositif électronique qui est plus facile à mettre en œuvre et dont la tenue dans le temps est amélioré.
Le dispositif électronique comporte :
- un premier substrat muni d’au moins une première surface principale,
- un deuxième substrat comportant au moins une surface principale et possédant au moins une première protubérance en saillie de la deuxième surface principale,
- une entretoise séparant le premier substrat et le deuxième substrat de manière à définir au moins une première rainure latérale, la première rainure latérale) étant délimitée par le premier substrat, le deuxième substrat et l’entretoise, la première protubérance étant agencée dans la première rainure latérale,
- un premier élément filaire formé par une pluralité de fils agencés pour définir au moins une cavité, ledit premier élément filaire étant installé dans la première rainure latérale.
Avantageusement, la première protubérance est agencée à distance de l’entretoise de manière à partiellement refermer la première rainure latérale. Le premier élément filaire possède au moins une largeur supérieure à une distance minimale séparant la première protubérance et le premier substrat. La première protubérance est disposée totalement ou partiellement hors de la cavité.
Description sommaire des dessins
D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels :
- la figure 1 représente, de manière schématique, en coupe, un premier mode de réalisation d’une puce à circuit intégré,
- la figure 2, représente de manière schématique, en coupe, un deuxième mode de réalisation d’une puce à circuit intégré,
- la figure 3 représente, de manière schématique, en coupe, la rotation de l’élément filaire lors de son insertion dans la rainure,
- la figure 4 représente, de manière schématique, en coupe, un autre mode de réalisation d’une puce à circuit intégré.
Description détaillée
Comme illustré à la figure 1, le dispositif électronique est une puce ou puce à circuit intégré qui comporte un premier substrat 1 et un deuxième substrat 2 définissant au moins une première rainure 3a au moyen d’une entretoise 4. Le premier substrat 1 et le deuxième substrat 2 sont séparés par l’entretoise
4. Le premier substrat 1 et le deuxième substrat 2 sont fixés à l’entretoise 4.
La puce comporte deux faces principales externes opposées 1a et 2a. La première face principale externe 1a est formée par une première face du premier substrat 1. La deuxième face principale externe 2a est formée par une première face du deuxième substrat 2. De préférence, les deux faces principales externes opposées 1a et 2a sont parallèles. De préférence, la puce comporte deux faces principales 1a et 2a reliées l'une à l'autre par des faces latérales. Une première rainure 3a et éventuellement au moins une deuxième rainure 3b sont présentes dans au moins une des faces latérales.
Dans le mode de réalisation illustré à la figure 1, deux rainures 3a et 3b sont formées dans deux faces latérales opposées. Dans le mode de réalisation illustré, les deux rainures latérales 3a et 3b sont séparées par l’entretoise 4. Les parois latérales des deux rainures sont formées par des surfaces principales internes 1b et 2b des deux substrats. De préférence, les deux parois latérales 1b et 2b sont parallèles. Avantageusement, les parois latérales 1a et 1b sont parallèles entre elles et/ou les parois latérales 2a et 2b sont parallèles entre elles. Chaque rainure 3a/3b est ouverte à ses deux extrémités.
Des éléments filaires 5a, 5b sont insérés respectivement dans les rainures 3a, 3b. Il a été observé que l’insertion de l’élément filaire dans une rainure est une étape critique de la réalisation de la puce, car les dimensions de la rainure 3a/3b sont généralement proches de celles de l’élément filaire 5a/5b. Cela induit une contrainte technique importante pour guider l’élément filaire précisément à l’intérieur de la rainure.
Comme proposé dans l’art antérieur, il est possible d’utiliser un porte-aiguille pour insérer l’élément filaire, mais cette solution est coûteuse. Il apparaît également que lors de l’insertion de l’élément filaire 5a/5b dans la rainure 3a/3b selon une direction sensiblement perpendiculaire à la face latérale de la puce, les parois latérales de la puce aux abords de la rainure 3a/3b sont soumises à des contraintes mécaniques importantes. Par exemple, lorsque l’un des substrats est en silicium, il a été observé que l’introduction de l’élément filaire 5a/5b peut engendrer des fractures au niveau des arêtes du substrat qui définissent la rainure. Des éclats de silicium se détachent du substrat et peuvent s’introduire dans la rainure.
Ces éclats de silicium traduisent une fragilisation du substrat ainsi qu’une éventuelle introduction d’un corps étranger dans la rainure qui peut détériorer l’élément filaire et/ou réduire la durée de vie de la puce.
Il apparaît également que la réalisation d’une rainure dont les parois latérales sont mobiles en flexion génère des contraintes de réalisation importantes dans le choix des matériaux et/ou des épaisseurs utilisables.
Afin de faciliter le guidage de l’élément filaire 5a dans la première rainure latérale 3a, il est proposé de modifier la forme de la rainure 3a et la forme de l’élément filaire 5a de manière à installer l’élément filaire 5a à l’intérieur de la rainure 3a par rotation. Lors de son installation dans la rainure 3a, l’élément filaire 5a tourne autour d’une première protubérance 6 qui fait saillie dans la rainure 3a. La première protubérance 6 est agencée à distance de l’entretoise 4 de manière à partiellement refermer la première rainure latérale 3a et ainsi empêcher l’élément filaire de quitter la rainure 3a.
La rotation de l’élément filaire 5a permet de moins solliciter les bords de la puce et donc de réduire les risques de fracturation aux abords de la rainure 3a surtout lorsque l’élément filaire 5 s’engrène sur la première protubérance
6.
La première protubérance 6 forme une butée qui empêche la sortie de l’élément filaire 5a hors de la rainure 3a. De manière avantageuse, la protubérance 6 fait saillie de la surface 2b du deuxième substrat 2 d’une hauteur comprise entre quelques microns et quelques centaines de microns. Par exemple, la hauteur de la protubérance est supérieure à ΙΟμίτι, de référence comprise entre 10 microns et plusieurs dizaines de microns, avantageusement inférieure à 200μΐτι.
La rainure 3a possède un fond formé par l’entretoise 4 et définit une première largeur qui représente la distance de séparation entre les deux parois latérales opposées de la rainure, ici les parois 1b et 2b. La première protubérance 6 est en saillie du premier substrat 1 de sorte que la distance minimale qui sépare la première protubérance 6 et le premier substrat 1 soit inférieure à la première largeur. En d’autres termes, la première protubérance définit un rétrécissement dans la largeur de la rainure 3a.
Ce rétrécissement complique une sortie non désirée de l’élément filaire 5a hors de la rainure 3a. Pour faciliter l’insertion de l’élément filaire 5a dans la rainure 3a et éviter de détériorer la première protubérance 6, il est avantageux de faire tourner l’élément filaire 5a autour de la protubérance 6.
Pour faciliter la rotation autour de la première protubérance 6, le premier élément filaire 5a définit au moins une cavité 7 et/ou un ergot. La première protubérance 6 va s’introduire dans la cavité 7 ce qui va faciliter la rotation maîtrisée de l’élément filaire 5a autour de la première protubérance 6 et éventuellement la rotation avec éventuellement un déplacement depuis l’extérieur de la rainure avec l’intérieur de la rainure selon une direction parallèle à la surface du premier substrat 1 et/u du deuxième substrat 2. En alternative, la première protubérance 6 va s’engrener avec l’ergot ce qui va également faciliter la rotation maîtrisée de l’élément filaire 5a autour de la première protubérance 6.
En utilisant une protubérance 6 qui referme partiellement la rainure 3a, il est possible de relâcher légèrement les contraintes dimensionnelles entre la section de l’élément filaire 5a et la rainure 3a sans craindre que l’élément filaire 5a ne s’échappe hors de la rainure 3a. En effet, pour s’échapper de la rainure 3a, l’élément filaire doit faire coïncider la cavité 7 avec la première protubérance 6 et réaliser une rotation. Ces deux mouvements sont difficiles à réaliser de manière aléatoire. Si un ergot est utilisé, la dimension accrue au niveau de l’ergot empêche la sortie hors de la rainure.
Préférentiellement, l'élément filaire 5a comporte une pluralité de cavités 7 et donc une pluralité d’ergots qui sont disposés à la surface afin de faciliter la coopération avec la première protubérance 6 et donc faciliter l’introduction dans la rainure 3a. De manière préférentielle, les cavités et/ou les ergots sont répartis régulièrement à la surface de l’élément filaire 5a, par exemple dans un plan de coupe perpendiculaire à l’axe longitudinal de l’élément filaire.
Par exemple, l’élément filaire 5a possède une section sensiblement circulaire et il définit une pluralité de cavités 7. Le diamètre maximal de l’élément filaire 5a est supérieur à la distance qui sépare le premier substrat 1 et la protubérance 6 afin de former une butée de blocage. De préférence, l’élément filaire 5a possède plusieurs diamètres qui sont supérieurs à la distance qui sépare le premier substrat 1 et la protubérance 6 afin de former une butée de blocage, ces différents diamètres sont avantageusement décalés d’un angle compris entre 30° et 150° ou éventuellement supérieur à 150° si l’élément filaire ne comporte que deux diamètres maximums..
Dans un mode de réalisation particulièrement avantageux illustré à la figure 2, l'élément filaire 5a est formé par une pluralité de fils qui sont fixés les uns aux autres. Dans un mode de réalisation particulier, les fils sont agencés sous la forme d'un toron. Les fils sont tournés les uns par rapport aux autres de manière à former un élément filaire comportant une pluralité de fils qui sont mécaniquement solidaires. L'espace qui existe entre les fils adjacents permet de définir une pluralité de cavités 7 à la surface de l'élément filaire 5a.
Cette configuration permet de former facilement un élément filaire 5a qui possède une pluralité de cavités 7 ce qui facilite la coopération avec la protubérance 6 pour l’insertion de l’élément filaire 5a dans la rainure 3a.
De manière avantageuse, durant l’installation du premier élément filaire 5a dans la première rainure latérale 3a, le premier élément filaire 5a est soumis à un effort de traction selon l’axe longitudinal du premier élément filaire 5a. Cet effort de traction est appliqué au moins lorsque la première protubérance 6 s’introduit dans la cavité 7 du premier élément filaire 5a.
Les inventeurs ont observé qu’en appliquant un tel effort de traction, l’agencement des fils les uns par rapport aux autres se modifie légèrement ce qui facilite voire entraîne la rotation de l’élément filaire 5a par rapport à la première protubérance 6. En tirant sur l’élément filaire 5a, la rotation est améliorée et il est plus facile d’installer l’élément filaire 5a dans la rainure 3a.
Par exemple, une cavité 7 ou un ergot est mis en contact de la protubérance 6. Ensuite, une contrainte en traction est appliquée sur l’élément filaire de préférence sous la forme d’un toron. La mise en traction de l’élément filaire
5a induit une rotation par rapport à la protubérance 6 ce qui engendre ou facilite l’insertion de l’élément filaire 5a dans la rainure 3a.
Dans un mode de réalisation particulier, la première protubérance 6 possède une première face inclinée 8 et une deuxième face inclinée 9 qui se rejoignent pour définir une arête de contact. En coupe, la première protubérance 6 présente une forme triangulaire.
La première face inclinée 8 et la deuxième face inclinée 9 définissent un angle obtus ce qui permet d’avoir une arrête de contact avec une bonne prise mécanique sur la cavité 7 de l’élément filaire 5a, par exemple en comparaison d’une protubérance hémisphérique ou rectangulaire. Cela permet également de réduire les risques de fracture de l’extrémité de la première protubérance 6. De préférence, l’angle est supérieur à 100°. Cependant, il est également possible de prévoir un angle aigu qui est cependant plus fragile et impose un matériau plus résistant. La première protubérance est par exemple en acier.
Selon les modes de réalisation, la première protubérance 6 peut s’étendre sur toute la longueur de la rainure ou éventuellement sur au moins la majorité de la longueur de la rainure. En alternative, une pluralité de protubérances peut être disposée dans la rainure. Avantageusement, les protubérances sont régulièrement espacées.
De manière avantageuse, la première protubérance 6 se trouve à l’extrémité de la rainure 3a et avantageusement à l’extrémité du premier substrat 1 de sorte que la protubérance 6 forme une surépaisseur visant à renforcer mécaniquement le substrat 1. Il est particulièrement avantageux d’utiliser une première face inclinée 8 qui s’étend jusqu’à la paroi latérale de la puce et de prévoir que l’angle formé par la première face inclinée 8 et la paroi latérale de la puce soit un angle obtus. De cette manière, la tenue mécanique est améliorée. L’angle est avantageusement supérieur à 100°.
Dans un mode de réalisation préférentiel, durant l’installation du premier élément filaire 5a dans la première rainure latérale 3a, le premier élément filaire 5a est soumis à un effort de traction selon l’axe longitudinal du premier élément filaire 5a. L’effort de traction est configuré pour réduire élastiquement la section du premier élément filaire 5a. L’effort de traction est réduit ou avantageusement supprimé après l’installation du premier élément filaire 5a dans la première rainure latérale 3a. L’effort de traction permet de déformer élastiquement les fils afin que ces derniers présentent une section réduite. Un tel effort de traction permet de réduire la section de l’élément filaire 5a lors de son introduction dans la rainure 3a. Une fois l’effort supprimé, la section de l’élément filaire 5a augmente ce qui complique la sortie hors de la rainure. De préférence, la largeur de l’élément filaire est supérieure à la distance minimale qui sépare la première protubérance 6 et le premier substrat 1. Préférentiellement, l’élément filaire présente plusieurs dimensions supérieures à la distance minimale qui sépare la première protubérance 6 et le premier substrat 1. Ces dimensions sont avantageusement décalées d’un angle au moins égal à 15° selon le plan de coupe illustré aux différentes figures.
Dans un mode de réalisation avantageux, la largeur de l’élément filaire 5a est supérieure à la largeur de la rainure 3a de sorte qu’en l’absence de la contrainte en traction, l’élément filaire 5a appuie sur les parois latérales de la rainure 3a ce qui rend plus difficile une sortie non désirée de l’élément filaire 5a hors de la rainure 3a.
La section de l’élément filaire 5a peut être quelconque. Il est cependant avantageux de prévoir un élément filaire de section sensiblement circulaire.
Par sensiblement circulaire, on entend que les extrémités des ergots sont disposées le long d’un périmètre d’un cercle.
Selon les modes de réalisation, l’élément filaire 5a peut être un fil conducteur monobrin ou multibrins. Lorsque la puce possède deux rainures 3a et 3b associées chacune à un élément filaire 5a et 5b, il donc possible d’avoir une puce comportant deux fils conducteurs monobrins ou deux fils conducteurs multibrins ou encore un mélange de ces deux technologies.
Un fil conducteur multibrins comporte plusieurs fils conducteurs qui sont électriquement dissociés et qui permettent de faire passer des signaux différents. En alternative, le fil conducteur multibrins comporte plusieurs fils conducteurs qui sont connectés ensemble électriquement et qui font circuler le même signal électrique.
Dans une configuration préférentielle, l’élément filaire 5a est formé par une pluralité de fils. La contrainte en traction appliquée sur l’élément filaire permet de réorganiser l’agencement des fils les uns par rapport aux autres afin de réduire la section de l’élément filaire. Selon les modes de réalisation, un ou plusieurs fils électriquement conducteurs sont présents parmi la pluralité de fils.
Chaque élément filaire 5a/5b est avantageusement solidarisé au premier substrat 1 par soudure avec apport de matériau, par collage. Cependant, il est également envisageable d’avoir une fixation uniquement par encastrement. L'encastrement dans la rainure 3a/3b nécessite de dimensionner correctement l'élément filaire 5a/5b et la rainure 3a/3b. La tenue mécanique par encastrement peut être insuffisante et nécessite en général une phase de renforcement par l'apport de colle et/ou de métal.
Dans un mode de réalisation particulier, la première rainure 3a possède un élément de collage 10. Le premier élément filaire 5a est introduit dans la première rainure 3a alors que l’élément de collage 10 est à l’état liquide ou visqueux de manière à ne pas gêner l’introduction dans la rainure 3a. L’élément de collage 10 étant à l’état liquide, l’introduction de l’élément filaire 5a par rotation permet de recouvrir plus facilement une plus grande portion de la paroi externe de l’élément filaire 5a. La tenue mécanique est améliorée car la surface de contact avec l’élément filaire 5a est augmentée. L’élément de collage 10 est disposé par exemple sur le premier substrat 1 afin d’être mis en contact de l’élément filaire 5 lors de son introduction dans la rainure 3. Il est également possible de prévoir que l’élément de collage soit disposé sur le deuxième substrat 2 et/ou sur l’entretoise 4 pour assurer la fixation de l’élément filaire.
L’élément de collage 10 forme une zone en saillie sur le deuxième substrat 2, de préférence sensiblement en vis-à-vis de la première protubérance selon une direction parallèle au fond de la rainure 3a.
Après l’introduction de l’élément filaire 5a, l’élément de collage 10 polymérise ou passe à l’état solide afin de fixer l’élément filaire 5a à une ou plusieurs parois internes de la rainure 3a.
Avantageusement, l’élément de collage 10 est électriquement conducteur et connecte électriquement l’élément filaire 5a avec un bloc fonctionnel du premier substrat 1. De cette manière, l’élément filaire 5a peut fournir une alimentation en courant et/ou transmettre un signal au bloc fonctionnel.
De manière privilégiée, l’élément de collage 10 est formé dans un matériau de brasure, par exemple un matériau métallique qui se trouve à l’état liquide lorsque l’élément filaire 5a est introduit dans la rainure 3a. Le matériau de brasure peut être un métal ou un alliage métallique.
Lorsque l’élément filaire 5a est inséré à chaud dans la rainure latérale 3a de la puce, le matériau de brasure se liquéfie. Le matériau de brasure étant à l’état liquide, il mouille l’élément filaire 5a par capillarité ce qui permet d’augmenter la surface de contact entre le matériau de brasure et le fil électriquement conducteur 5a/5b. Ainsi, la tenue mécanique et le passage d’un courant est améliorés.
La première protubérance 6 est formée dans un matériau dont la température de fusion est supérieure à la température de fusion du matériau de brasure.
Dans un cas de figure, l’élément filaire 5a est introduit alors que la puce subit un traitement thermique qui fait fondre le matériau de brasure. En alternative, l’élément filaire 5a est introduit alors que la puce a subi un traitement thermique qui a fait fondre le matériau de brasure. L’élément filaire 5a est introduit lors de la phase de refroidissement.
Si l’élément filaire est contraint en tension lors de son insertion dans la rainure, il est particulièrement avantageux de réduire voire supprimer cette contrainte lorsque l’élément de collage est encore à l’état liquide. En effet, en relâchant la contrainte, les fils d’un élément filaire multibrins s’éloignent les uns des autres ce qui permet à l’élément de collage de s’immiscer entre les différents interstices pour assurer un meilleur contact. Lorsque les fils sont électriquement conducteurs et que l’élément de collage est également électriquement conducteur cela permet d’améliorer la conduction électrique.
Selon les modes de réalisation, les zones en élément de collage formées sur le deuxième substrat 2 sont réalisées par croissance électrolytique ou par sérigraphie.
Lorsque la puce est une puce de type RFID, le premier et/ou le deuxième éléments filaires 5a/5b sont avantageusement configurés pour former des antennes de communication.
De manière avantageuse, le premier substrat 1 comporte au moins un bloc fonctionnel configuré pour réaliser au moins une fonction logique et/ou analogique et éventuellement mécanique. Le premier substrat 1 comporte au moins une première zone de contact électrique 11a. De manière avantageuse, le premier substrat 1 comporte un substrat en silicium ou est constitué par un substrat en silicium. Dans un mode de réalisation particulier, le premier circuit intégré est configuré pour réaliser une fonction de type Radio-identification également appelé « radio frequency identification » ou RFID. De manière avantageuse, le bloc fonctionnel est un circuit intégré configuré pour réaliser au moins une fonction logique et/ou analogique. Il est également possible que le bloc fonctionnel assure une fonction mécanique et avantageusement le support des fils électriques.
Les zones de contact électrique 11a et 11b sont connectée électriquement au circuit intégré formé dans le premier substrat 1. La zone de contact électrique 11a est située à l’intérieur de la rainure 3a de la puce. Si une seule rainure latérale 3a est définie, une seule zone de contact électrique 11a peut être formée et connectée au circuit intégré. La zone de contact 11b est formée dans la deuxième rainure 3b.
La zone de contact électrique 11a est formée sur la deuxième face 1b du premier substrat 1 qui est opposée à la première face 1a du premier substrat
1. La deuxième face 1b du premier substrat 1 se trouve en vis-à-vis direct avec la deuxième face 2b du deuxième substrat 2.
La deuxième face 1b du premier substrat 1 est réalisée dans un matériau électriquement isolant ou semi-isolant et avantageusement dans un matériau barrière aux polluants extérieurs, par exemple l’eau. De manière classique, la zone de contact électrique 11a présente une surface restreinte car elle doit s’intégrer dans le premier substrat 1 sans gêner le transit des signaux dans les différents niveaux d’interconnexion. Il est possible d’utiliser du silicium comme matériau semi-isolant.
Selon les modes de réalisation, l’entretoise 4 et le deuxième substrat 2 sont réalisés dans des matériaux différents ou l’entretoise 4 et le deuxième substrat 2 sont réalisés dans les mêmes matériaux. De manière avantageuse, le deuxième substrat 2 peut comporter ou être constitué par un substrat en silicium. En alternative, le deuxième substrat 2 peut être réalisé dans un matériau électriquement isolant ou électriquement conducteur qui est recouvert par une couche électriquement isolante.
Dans un mode de réalisation, le deuxième substrat 2 est un élément actif, c’est-à-dire qu’il comporte un composant électronique, par exemple une batterie. Le deuxième substrat 2 peut être configuré pour alimenter le premier substrat 1. En alternative, le deuxième substrat 2 est dépourvu de composant électronique.
Dans un mode de réalisation avantageux, les premier et deuxième fils électriquement conducteurs 5a/5b sont avantageusement configurés pour être encastrés dans la première rainure 3a et dans la deuxième rainure 3b, c’est-à-dire que le premier substrat 1 et le deuxième substrat 2 appuient tous les deux sur les fils électriquement conducteurs 5a/5b afin que ces derniers restent à l’intérieur des rainures latérales. De cette manière, les risques de désolidarisation des fils électriquement conducteurs 5a/5b avec la puce sont réduits. Les premier et deuxième fils électriquement conducteurs 5a/5b peuvent être en compression au moyen des premier et deuxième substrats 1 et 2. Il est alors avantageux d’insérer l’élément filaire en l’étirant pour réduire sa section et faciliter son installation dans la rainure.
En alternative, les premier et deuxième fils électriquement conducteurs 5a/5b ne sont pas contraints par les premier et deuxième substrats 1 et 2. Le maintien de l’élément filaire 5a dans la rainure 3a est assuré par la première protubérance 6 et avantageusement par l’élément de collage 10.
Il est particulièrement avantageux de prévoir que la forme du premier substrat 1 soit identique à la forme du deuxième substrat 2 ce qui rend la puce plus robuste lors de son utilisation, notamment en réduisant le risque de désolidarisation entre le premier substrat 1 et le deuxième substrat 2.
Dans les modes de réalisation illustrés aux figures 1 à 4, la forme générale de la puce est parallélépipédique, les deux faces principales externes peuvent alors être de dimensions sensiblement égales, et elles sont reliées par quatre faces latérales. Bien entendu d'autres formes de puces sont possibles. On pourra, par exemple, avoir un premier substrat 1 et/ou un deuxième substrat 2 présentant une face principale externe bombée. En outre, une face latérale peut être le prolongement d'une face principale, sans arêtes de délimitation précise entre celles-ci.
La puce peut être formée en fournissant un premier substrat 1 puis en lui associant un deuxième substrat 2 qui comporte une entretoise 4 saillante. L’entretoise 4 sépare le premier substrat 1 et le deuxième substrat 2. Dans un premier mode de réalisation, l’entretoise 4 a été solidarisée avec le deuxième substrat 2, par exemple par collage. Dans un mode de réalisation alternatif, l’entretoise 4 est formée à l’intérieur du deuxième substrat 2 par gravure ionique et préférentiellement par une gravure ionique de type Reactive Ion Etching et plus préférentiellement par Deep Reactive Ion Etching. Il est également possible de combiner ces deux modes de réalisation.
Le substrat est gravé de manière à former une entretoise 4 qui présente une hauteur comprise entre 100 microns et 200 microns. La hauteur de l’entretoise 4 correspond à la hauteur de la partie en saillie par rapport au reste du second substrat. La hauteur de l’entretoise 4 est définie en fonction du diamètre des fils électriquement conducteurs 5a/5b.
Dans un premier mode de réalisation, l’entretoise 4 est mise en contact avec le premier substrat 1 puis une étape de fixation est avantageusement réalisée afin de fixer l’entretoise 4 sur le premier substrat 1. Dans un mode de réalisation particulièrement avantageux, la fixation de l’entretoise 4 avec le premier substrat 1 se fait par collage. De manière préférentielle, l’étape de fixation est effectuée par collage, fusion d’un matériau fusible, scellement moléculaire ou scellement anodique de l’entretoise 4 avec le premier substrat
1. De manière préférentielle, l’étape de fixation est réalisée au moyen d’un recuit.
De manière avantageuse, la longueur de l’entretoise 4 est de l’ordre de quelques centaines de microns, par exemple au moins égale à 100 microns et avantageusement inférieure à plusieurs millimètres. La largeur de l’entretoise 4 est avantageusement de l’ordre de quelques dizaines de microns, par exemple au moins égale à 10 microns et avantageusement inférieure à plusieurs millimètres.
La largeur de la protubérance 6 est avantageusement de l’ordre de quelques dizaines de microns, par exemple entre 10 microns et 100 microns.
Il est possible de réaliser un dispositif électronique qui comporte :
- un premier substrat 1 muni d’au moins une première surface principale 1b,
- un deuxième substrat 2 comportant au moins une surface principale 2b et possédant au moins une première protubérance 6 en saillie de la deuxième surface principale 2b.
L’entretoise 4 sépare le premier substrat 1 et le deuxième substrat 2 de manière à définir au moins une première rainure latérale 3a. La première rainure latérale 3a est délimitée par le premier substrat 1, le deuxième substrat 2 et l’entretoise 4. La première protubérance 6 étant agencée dans la première rainure latérale 3a.
Le premier élément filaire 5a est formé par une pluralité de fils agencés pour définir au moins une cavité 7. Le premier élément filaire est installé dans la première rainure latérale 3a. La première protubérance 6 est agencée à distance de l’entretoise 4 de manière à partiellement refermer la première rainure latérale 3a ce qui forme la butée empêchant la sortie non désirée de l’élément filaire. Le premier élément filaire 5a possède au moins une largeur supérieure à une distance minimale séparant la première protubérance 6 et le premier substrat 1. La première protubérance 6 étant disposée hors de la cavité 7 de sorte que la cavité ne provienne pas d’un enfoncement de la protubérance dans l’élément filaire ce qui permet de conserver l’intégrité de l’élément filaire. Il est également possible de prévoir que la première protubérance soit disposée partiellement hors de la cavité une fois le premier élément filaire inséré. Avantageusement, la première protubérance autorise un mouvement du premier élément filaire, par exemple selon l’axe longitudinal de la rainure, un mouvement d’autorotation du premier élément filaire ou un mouvement à l’intérieur de la rainure. Ce mouvement peut néanmoins être empêché par l’élément de collage 10.
Les puces telles que décrites peuvent être intégrées dans des vêtements pour former des tissus intelligents de par leur petite taille.

Claims (12)

  1. Revendications
    1. Procédé de fabrication d’un dispositif électronique comportant :
    - fournir un premier empilement comprenant:
    o un premier substrat (1) muni d’au moins une première surface principale (1b), o un deuxième substrat (2) comportant au moins une surface principale (2b) et possédant au moins une première protubérance (6) en saillie de la deuxième surface principale (2b), o une entretoise (4) séparant le premier substrat (1) et le deuxième substrat (2) de manière à définir au moins une première rainure latérale (3a), la première rainure latérale (3a) étant délimitée par le premier substrat (1), le deuxième substrat (2) et l’entretoise (4), la première protubérance (6) étant agencée dans la première rainure latérale (3a)
    - fournir un premier élément filaire (5a) définissant au moins une cavité (7),
    - installer ledit premier élément filaire (5a) dans ladite première rainure latérale (3a), la première protubérance (6) formant une butée empêchant la sortie du premier élément filaire (7), procédé caractérisé en ce que la première protubérance (6) est agencée à distance de l’entretoise (4) de manière à partiellement refermer la première rainure latérale (3a) et en ce que la première protubérance (6) s’introduit dans la cavité (7) du premier élément filaire (5a) de sorte que le premier élément filaire (5) s’installe dans la première rainure latérale (3a) par rotation autour de la première protubérance (6).
  2. 2. Procédé de fabrication selon la revendication 1, dans lequel le premier élément filaire (5a) est formé par une pluralité de fils agencés sous la forme d’un toron de fils, la cavité (7) étant formée par un interstice entre deux fils adjacents.
  3. 3. Procédé de fabrication selon l’une des revendications 1 et 2, dans lequel durant l’installation du premier élément filaire (5a) dans la première rainure latérale (3a), le premier élément filaire (5a) est soumis à un effort de traction selon l’axe longitudinal du premier élément filaire (5a) au moins lorsque la première protubérance (6) s’introduit dans la au moins une cavité (7) du premier élément filaire (5a).
  4. 4. Procédé de fabrication selon l’une quelconque des revendications 1 à 3, dans lequel la première protubérance (6) possède une première face inclinée (8) et une deuxième face inclinée (9) se rejoignant pour définir une arête de contact, la première face inclinée (8) et la deuxième face inclinée (9) définissant un angle obtus.
  5. 5. Procédé de fabrication selon l’une quelconque des revendications 2 à 4, dans lequel durant l’installation du premier élément filaire (5a) dans la première rainure latérale (3a), le premier élément filaire (5a) est soumis à un effort de traction selon l’axe longitudinal du premier élément filaire (5a) pour réduire élastiquement la section du premier élément filaire (5a), l’effort de traction étant réduit ou supprimé après l’installation du premier élément filaire (5a) dans la première rainure latérale (3a).
  6. 6. Procédé de fabrication selon l’une quelconque des revendications précédentes, dans lequel un élément de collage (10) est disposé sur une paroi (1b) de la au moins une première rainure latérale (3a) durant l’installation du premier élément filaire (5a) dans la première rainure latérale (3a).
  7. 7. Procédé de fabrication selon la revendication précédente, dans lequel l’élément de collage (10) est à l’état liquide durant l’installation du premier élément filaire (5a) dans la première rainure latérale (3a), l’élément de collage (10) se trouvant au moins sur le premier substrat (1) pour venir en contact du premier élément filaire (5a) lors de la rotation autour de la première protubérance (6).
  8. 8. Procédé de fabrication selon l’une quelconque des revendications 6 et 7, dans lequel l’élément de collage (10) à l’état liquide est obtenu par fusion d’un matériau fusible.
  9. 9. Procédé de fabrication selon la revendication précédente, dans lequel l’élément de collage (10) est réalisé dans un matériau de brasure (4).
  10. 10. Procédé de fabrication selon l’une quelconque des revendications 7 à 9, dans lequel le premier élément filaire (5a) est électriquement conducteur, l’élément de collage (10) est électriquement conducteur et la première rainure latérale (3a) possède un plot électriquement conducteur (11a) relié électriquement d’une part à un circuit logique et/ou analogique formé dans le premier substrat (1) et relié électriquement d’autre part au premier élément filaire (5a).
  11. 11. Procédé de fabrication selon l’une quelconque des revendications précédentes, dans lequel au moins le premier substrat (1) est en silicium et la première face inclinée (8) de la première protubérance (6) forme un angle obtus avec une paroi latérale reliant une deuxième face principale du premier substrat (1) avec la première face principale du premier substrat (1).
  12. 12. Dispositif électronique comportant :
    - un premier substrat (1) muni d’au moins une première surface principale (1b),
    - un deuxième substrat (2) comportant au moins une surface principale (2b) et possédant au moins une première protubérance (6) en saillie de la deuxième surface principale (2b),
    - une entretoise (4) séparant le premier substrat (1) et le deuxième substrat (2) de manière à définir au moins une première rainure latérale (3a), la première rainure latérale (3a) étant délimitée par le premier substrat (1), le deuxième substrat (2) et l’entretoise (4), la première protubérance (6)
    5 étant agencée dans la première rainure latérale (3a),
    - un premier élément filaire (5a) formé par une pluralité de fils agencés pour définir au moins une cavité (7), ledit premier élément filaire étant installé dans la première rainure latérale (3a), dispositif électronique caractérisé en ce que la première protubérance (6) est 10 agencée à distance de l’entretoise (4) de manière à partiellement refermer la première rainure latérale (3a) et que le premier élément filaire (5a) possède au moins une largeur supérieure à une distance minimale séparant la première protubérance (6) et le premier substrat (1), la première protubérance (6) étant disposée totalement ou partiellement hors de la cavité (7).
FR1762897A 2017-12-21 2017-12-21 Procede de fabrication d’une puce a circuit integre et puce a circuit integre Expired - Fee Related FR3076071B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1762897A FR3076071B1 (fr) 2017-12-21 2017-12-21 Procede de fabrication d’une puce a circuit integre et puce a circuit integre
PCT/FR2018/053511 WO2019122782A1 (fr) 2017-12-21 2018-12-21 Procede de fabrication d'une puce a circuit integre et puce a circuit integre
EP18852778.2A EP3729498A1 (fr) 2017-12-21 2018-12-21 Procede de fabrication d'une puce a circuit integre et puce a circuit integre

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1762897A FR3076071B1 (fr) 2017-12-21 2017-12-21 Procede de fabrication d’une puce a circuit integre et puce a circuit integre
FR1762897 2017-12-21

Publications (2)

Publication Number Publication Date
FR3076071A1 FR3076071A1 (fr) 2019-06-28
FR3076071B1 true FR3076071B1 (fr) 2019-11-15

Family

ID=61913312

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1762897A Expired - Fee Related FR3076071B1 (fr) 2017-12-21 2017-12-21 Procede de fabrication d’une puce a circuit integre et puce a circuit integre

Country Status (3)

Country Link
EP (1) EP3729498A1 (fr)
FR (1) FR3076071B1 (fr)
WO (1) WO2019122782A1 (fr)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2905518B1 (fr) 2006-08-29 2008-12-26 Commissariat Energie Atomique Puce microelectronique a faces laterales munies de rainures et procede de fabrication
FR2928491A1 (fr) * 2008-03-06 2009-09-11 Commissariat Energie Atomique Procede et dispositif de fabrication d'un assemblage d'au moins deux puces microelectroniques
FR2937464B1 (fr) * 2008-10-21 2011-02-25 Commissariat Energie Atomique Assemblage d'une puce microelectronique a rainure avec un element filaire sous forme de toron et procede d'assemblage
FR2954588B1 (fr) 2009-12-23 2014-07-25 Commissariat Energie Atomique Procede d'assemblage d'au moins une puce avec un element filaire, puce electronique a element de liaison deformable, procede de fabrication d'une pluralite de puces, et assemblage d'au moins une puce avec un element filaire

Also Published As

Publication number Publication date
WO2019122782A1 (fr) 2019-06-27
EP3729498A1 (fr) 2020-10-28
FR3076071A1 (fr) 2019-06-28

Similar Documents

Publication Publication Date Title
EP2339618B1 (fr) Procédé d'assemblage d'au moins une puce avec un élément filaire, puce électronique à élément de liaison déformable, procédé de fabrication d'une pluralité de puces, et assemblage d'au moins une puce avec un élément filaire
EP3613074B1 (fr) Procédé d'assemblage d'une puce microélectronique sur un élement filaire
EP2338175B1 (fr) Assemblage d'une puce microélectronique à rainure avec un élément filaire sous forme de toron et procédé d'assemblage
EP2250667B1 (fr) Assemblage d'un élément filaire avec une puce microélectronique à rainure comportant au moins un plot de maintien de l'élément filaire
WO1999046728A1 (fr) Procede de fabrication de cartes sans contact
EP2287904B1 (fr) Procédé d'assemblage de deux composants électroniques
WO2012104507A1 (fr) Procédé de fabrication de deux substrats reliés par au moins une connexion mécanique et électriquement conductrice et structure obtenue
FR2978607A1 (fr) Procede d'assemblage d'un dispositif a puce micro-electronique dans un tissu, dispositif a puce, et tissu incorporant un dispositif a puce serti
EP4044364B1 (fr) Dispositif d'émission-réception radiofréquence utilisant une antenne composée d'un fil textil et d'un ruban conducteur et étiquette électronique associée
EP2002384B1 (fr) Dispositif radiofrequence
FR3076071B1 (fr) Procede de fabrication d’une puce a circuit integre et puce a circuit integre
FR2778308A1 (fr) Procede de realisation d'un composant electronique et composant electronique
FR3053844A1 (fr) Agencement de liaison pour un contact electriquement conducteur et procede destine a la fabrication d'un tel agencement de liaison
EP3571718B1 (fr) Procédé de fabrication d'un dispositif électronique
EP2175400A1 (fr) Procédé de fabrication d'un dispositif de communication RF formé d'un fil d'antenne relié à une unité électronique
FR2929048A1 (fr) Ensemble de raccordement electrique et procede de fabrication de l'ensemble
US10483070B1 (en) Fuses and methods of forming fuses
EP3818563A1 (fr) Dispositif electronique et son procede de realisation
EP1792528B1 (fr) Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle qu'un passeport
EP3024092A1 (fr) Assemblage d'un ensemble de raccordement électrique
EP2847825B1 (fr) Assemblage mecanique par rivetage autogene
FR3064119A1 (fr) Ensemble conducteur, connecteur, boitier, et procede de fabrication de connecteur electrique
US20140302697A1 (en) Multi-pole cable connection and method for producing a multi-pole cable connection
FR3082131A1 (fr) Procede d'assemblage d'une premiere piece et d'une deuxieme piece par l'intermediaire d'un insert

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20190628

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

ST Notification of lapse

Effective date: 20230808