JP3486236B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3486236B2
JP3486236B2 JP22830094A JP22830094A JP3486236B2 JP 3486236 B2 JP3486236 B2 JP 3486236B2 JP 22830094 A JP22830094 A JP 22830094A JP 22830094 A JP22830094 A JP 22830094A JP 3486236 B2 JP3486236 B2 JP 3486236B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
hole
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22830094A
Other languages
English (en)
Other versions
JPH07263592A (ja
Inventor
雅俊 赤川
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/216,323 external-priority patent/US5404273A/en
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of JPH07263592A publication Critical patent/JPH07263592A/ja
Application granted granted Critical
Publication of JP3486236B2 publication Critical patent/JP3486236B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、更に詳細には半導体装置用パッケージに半
導体チップが搭載された半導体装置及びその製造方法に
関する。
【０００２】
【従来の技術】ＴＡＢ(Tape Automated Bonding)テープ
は、ポリイミド等の耐熱性の支持フィルム上に銅箔によ
り回路パターンを形成し、支持フィルムに形成された素
子収納孔の内方にインナーリードを延設すると共に、支
持フィルムの外方にアウターリードを延設している。一
般に、ＴＡＢテープは、半導体チップが正常に作動する
か否かを検査するためのテストパターンが設けられいる
ため、半導体チップとのインナーリードボンディング
（ＩＬＢ）後に、実装前の半導体チップの動作テストを
容易に行うことができる。また、従来のワイヤボンディ
ング方式では不可能なレベルにまで狭ピッチに配設され
た半導体チップの電極端子とインナーリードとの一括ボ
ンディングを行うことができる。更に、ワイヤボンディ
ング方式に比し、高周波特性に優れている。
【０００３】
【発明が解決しようとする課題】このため、ＴＡＢテー
プによるボンディング方式はＣＰＵ等に用いられるよう
な多数の電極端子が狭ピッチで配設され且つ高速な動作
が要求される半導体チップのボンディングに極めて好適
である。しかしながら、ＴＡＢテープによるボンディン
グ方式は、アウターリードとインナーリードとの両者に
おいて、インナーリードボンディング（ＩＬＢ）とアウ
ターリードボンディング（ＯＬＢ）との二つのボンディ
ング工程を要し工数が増大する。また、アウターリード
は、基板実装の観点からインナーリードほどリードピッ
チを狭くすることができないため、リードが支持フィル
ム外方に延設される。このため、半導体チップを搭載し
た際に、半導体装置全体が大きくなり、半導体装置の小
型化の要請に充分に応えることができない。更に、ＣＰ
Ｕ等に用いられる高出力半導体チップを搭載した半導体
装置に適用した場合、半導体装置用パッケージを放熱構
造とすることを要するため、図１２に示す如く複雑な形
態とせざるを得なかった。この図１２に示す従来の半導
体装置では、ＢＧＡ(Ball Grid Array) タイプのパッケ
ージ１００の回路パターンと半導体チップ１１０とをＴ
ＡＢテープ１２０によって接続し、且つ半導体チップ１
１０をキャップ１３０によって封止すると共に、半導体
チップ１１０に接合された支持体１４０にはんだ等によ
ってヒートシンク１５０を固着するという複雑なパッケ
ージ構造となる。
【０００４】そこで、本発明の目的は、小型で且つ薄型
であって、ボンディング工程数を低減でき、インナーリ
ードボンディングの際に、ワイヤボンディング方式では
ボンディングが不可能な狭ピッチの電極端子が形成され
た半導体チップを容易に搭載できると共に、高出力の半
導体チップを搭載しても放熱性に優れる半導体装置及び
その製造方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明者は、前記目的を
達成するためには、プリント配線基板の一面側に、プリ
ント配線基板の回路パターンと電気的導電をとった回路
パターンが形成されたＴＡＢテープを積層すると共に、
プリント配線基板の他面側に外部接続用の端子を形成し
た半導体装置用パッケージに、半導体チップをインナー
リードと電気的に接続して搭載することによって、半導
体装置を小型化され、且つボンディング工程数を低減で
きること、及び搭載した半導体チップを樹脂封止するこ
とによって放熱性等を向上できることを見出し、本発明
に到達した。すなわち、本発明は、半導体チップ収納孔
が中央部に形成されたプリント配線基板の一面側に外部
接続用の端子が形成され、他面側にフレキシブル基板が
接合されて形成された半導体装置用パッケージに、半導
体チップが搭載された半導体装置であって、該フレキシ
ブル基板が、前記プリント配線基板の半導体チップ収納
孔と軸線を一致するデバイスホールが穿設された支持フ
ィルムに、プリント配線基板の回路パターンと電気的導
通がとられる回路パターンと、前記回路パターンから延
出されて前記デバイスホール内に突出するインナーリー
ドとが形成されて成り、且つ前記インナーリードと電気
的に接続されて搭載された半導体チップが、前記支持フ
ィルムに固着されたスペーサーの貫通孔内に収容されて
樹脂封止されていることを特徴とする半導体装置にあ
る。
【０００６】かかる構成を有する本発明において、支持
フィルムにデバイスホールを穿設することなく回路パタ
ーンが形成されたフレキシブル基板を、半導体チップ収
納孔を覆うようにプリント配線基板に接合し、半導体チ
ップに設けられた電極端子と半導体チップ収納孔に臨む
支持フィルムの回路パターンとを接続することによっ
て、更に狭ピッチの電極端子が形成された半導体チップ
を容易に搭載することができる。更に、半導体チップ
に、ヒートシンクを直接的又は封止樹脂を介して固着す
ることによって、半導体装置の熱放散性を更に向上する
ことができる。尚、プリント配線基板を多層配線基板と
することによって、高集積化された半導体チップに対応
することができる。
【０００７】また、本発明は、半導体チップ収納孔が中
央部に形成されたプリント配線基板の一面側に外部接続
用の端子が形成され、他面側にフレキシブル基板が接合
されて形成された半導体装置用パッケージに、半導体チ
ップが搭載された半導体装置を製造する際に、該半導体
装置用パッケージとして、前記プリント配線基板の半導
体チップ収納孔と軸線を一致するデバイスホールが穿設
された支持フィルムに、プリント配線基板の回路パター
ンと電気的導通がとられる回路パターンと、前記回路パ
ターンから延出されて前記デバイスホール内に突出する
インナーリードとが形成されて成るフレキシブル基板が
接合された半導体装置用パッケージを用い、前記支持フ
ィルムに固着したスペーサーの貫通孔内に収容し且つ前
記インナーリードと一括ボンディングして電気的に接続
した半導体チップを、前記半導体装置用パッケージの外
部接続用の端子を形成する面の反対面側から半導体チッ
プ収納貫通孔内に樹脂を注入して半導体チップを樹脂封
止し、次いで、前記プリント配線基板の一面側に外部接
続用の端子を形成することを特徴とする半導体装置の製
造方法でもある。この様な本発明において、外部接続用
の端子を、はんだボールによって形成することにより、
半導体装置の多ピン化に容易に対応できる。
【０００８】
【作用】本発明に係る半導体装置によれば、半導体チッ
プとの電気的接合はＴＡＢ方式のボンディングによって
容易に行うことができ、特にワイヤボンディング方式で
は対応が不可能な狭ピッチの電極端子が形成された半導
体チップを容易に搭載することができる。また、ＴＡＢ
テープと相違し、外方に突出するアウターリードが存在
しないため、高密度の半導体チップが搭載された小型で
且つ安価な半導体装置を提供できる。更に、搭載された
半導体チップ等が樹脂封止されているため、キャップに
よって半導体チップ等が封止されている半導体装置に比
較して、半導体装置の放熱性を向上することができる。
【０００９】
【実施例】本発明を図面によって更に詳細に説明する。
図１は、本発明に係る一実施例を示す縦断面図であっ
て、半導体装置１０の半導体装置用パッケージ２０を形
成するプリント配線基板２１（以下、プリント基板２１
と称することがある）は、プリント配線基板２１ａ、２
１ｂが積層された多層プリント配線基板である。このプ
リント配線基板２１ａ、２１ｂ（以下、プリント基板２
１ａ、２１ｂと称することがある）は、図２に示す様
に、スルーホールめっき等によって形成された導通部１
２、１２・・を介して互いの回路パターン間の導通がと
られて多層に積層されており、プリント配線基板２１
ａ、２１ｂの各々には、信号パターンの他、電源パター
ン１４やグランドパターン１６等の回路パターンが形成
されている。本実施例においては、電気的特性を向上す
べく、電源パターン１４とグランドパターン１６とは、
異なるプリント配線基板に形成している。プリント基板
２１ｂの下面には、実装基板と接続するための外部接続
用の端子２４が形成されている。本実施例の端子２４
は、はんだボールである。この端子２４は、リードピン
端子であってもよい。また、かかるプリント基板２１
ａ、２１ｂの中央部には、半導体チップ収納孔２５が形
成されている。尚、プリント基板２１は、はんだボール
等の外部接続用の端子２４が下面に形成された単層のプ
リント基板であってもよい。
【００１０】かかるプリント基板２１の上面には、フレ
キシブル基板２６が接着剤により固着されている。この
フレキシブル基板２６は、デバイスホールが開口された
ポリイミド等の支持フィルム２７の表面に接着剤を介し
て銅箔を貼着した後、銅箔にレジストを塗布してパター
ニングし、次いで銅箔をエッチング加工することによっ
て形成され、回路パターン２８ａと、回路パターン２８
ａから延出されて半導体チップ収納孔２５内に突出する
インナーリード２８ｂとが形成されている。支持フィル
ム２７に穿設されたデバイスホールは、プリント基板２
１ａ、２１ｂの中央部に形成された半導体チップ収納孔
２５よりも小径に形成されているため、支持フィルム２
７の一部が半導体チップ収納孔２５内に突出されてい
る。このため、この支持フィルム２７の一部によって、
半導体チップ収納孔２５内に突出するインナーリード２
８ｂの基部が支持される。ところで、本実施例で使用し
たフレキシブル基板２６は、支持フィルム２７、接着
剤、及び銅箔の三層からなる、いわゆる三層ＴＡＢテー
プであるが、支持フィルムの表面に直接回路パターンを
形成した、いわゆる二層ＴＡＢテープを使用してもよ
い。尚、二層ＴＡＢテープは、支持フィルムの表面に無
電解めっきやスッパッタリングによって形成した銅等の
薄い金属層にレジストを塗布してパターニングした後
に、エッチング等で回路パターンを形成し、次いで形成
した回路パターン上に電解めっきにより所定厚さまで金
属を積み上げるアディティブ法等によって形成できる。
【００１１】かかるフレキシブル基板２６は、接着剤２
９によってプリント基板２１の上面に、回路パターン２
８ａが形成された面を接着面として固着されており、プ
リント基板２１の上面に形成された回路パターンとフレ
キシブル基板２６の回路パターン２８ａとは、所要個所
にドリル等によって形成された貫通孔に、スルーホール
めっき皮膜を形成した導通部１２、１２・・を介して導
通がとられるようになされている。また、プリント基板
２１の回路パターンとフレキシブル基板２６の回路パタ
ーン２８ａとの導通は、フレキシブル基板２６の回路パ
ターン２８ａの一端部に、回路パターン幅を広げてラン
ド部１１を形成し、このランド部１１にフレキシブル基
板２６の支持フィルム２７及びプリント基板２１に形成
された導通部１２、１２・・を当接させることによって
行ってもよい。つまり、半導体装置用パッケージ２０の
全体構造からみれば、通常のプリント配線基板と同様の
構造であって、同様の製法によって製造できる。但し、
本実施例においては、フレキシブル基板２６の回路パタ
ーンのインナーリード２８ｂのみが半導体チップ収納孔
２５内に突出して設けられている点で、通常のプリント
配線基板とは相違する。
【００１２】半導体装置用パッケージ２０を構成する支
持フィルム２７の上面には、ガラスフィラー入りの樹脂
等からなるスペーサー３０を接着剤２９によって固着す
る。本実施例において、スペーサー３０の厚さは、イン
ナーリード２８ｂ上に半導体チップ３１を搭載したと
き、半導体チップ３１の上面がスペーサー３０の上面よ
りも低くなるようにした。この半導体チップ３１は、半
導体装置用パッケージ２０のインナーリード２８ｂ上
に、一括ボンディングによって搭載される。この様に、
半導体チップ３１が搭載された半導体装置用パッケージ
２０の半導体チップ収納孔２５及びフレキシブル基板２
６のデバイスホール等は、樹脂によって充填され半導体
チップ３１やインナーリード２８ｂ等は樹脂封止され
る。かかる樹脂封止によって、半導体チップ３１等のシ
ール性を向上させることができ、且つ半導体チップ３１
の熱放散性も向上できる。
【００１３】図１に示す半導体装置１０の製造の際に
は、先ず、図２に示す半導体装置用パッケージ２０を形
成する。この半導体装置用パッケージ２０の構成は、図
１で述べたものと同一であるため、ここでは省略する。
但し、図１に示す半導体装置用パッケージ２０とは、外
部接続用の端子２４が形成されておらず、図２に示す半
導体装置用パッケージ２０の底面図である図３に示す様
に、外部接続用の端子２４を形成するためのパッド２３
のみが形成されている点で異なる。かかる外部接続用の
端子２４は、後述する様に、半導体チップ収納孔２５等
を樹脂封止する際に、障害となるからである。
【００１４】図３及び図４に示す半導体装置用パッケー
ジ２０のインナーリード２８ｂ上に一括ボンディングに
よって半導体チップ３１を搭載した後、半導体チップ収
納孔２５等を樹脂封止する際には、図５に示す様に、封
止装置の金型を構成する上型５０と下型６０との間に挟
み、半導体装置用パッケージ２０の外部接続用の端子２
４が形成される面と反対面側の下型６０に形成された樹
脂路６４のゲート６から半導体チップ収納孔２５内に樹
脂３７を注入する。この際に、半導体装置用パッケージ
２０に外部接続用の端子２４が形成されていた場合、上
型６０と半導体装置用パッケージ２０の外部接続用の端
子形成面とを密着することができず、樹脂３７の洩れ等
が発生し易い。
【００１５】かかる樹脂３７は、上型５０と下型６０と
に挟まれた半導体装置用パッケージ２０に対して略直角
に下型６０に形成された樹脂路を６４を経由して半導体
チップ収納孔２５内に注入される。この様に、半導体装
置用パッケージ２０の外部接続用の端子２４が形成され
る面と反対面側から樹脂３７を注入することによって、
ゲート６２の痕跡を半導体装置１０の実装とは関係のな
い面側に形成することができ、半導体装置１０を正確に
実装することができる。かかる樹脂封止を行う金型とし
ては、図５に導体装置用パッケージ２０に対して略直角
に下型６０に形成された樹脂路を経由した樹脂３７が半
導体チップ収納孔２５内に注入される金型について示し
たが、図６に示す金型も使用できる。図６に示す金型
は、下型６０に設けられたプランジャ６６によって押し
出された樹脂３７が、半導体装置用パッケージ２０に対
して略平行に形成されたランナ溝６４を経由して半導体
チップ収納孔２５に注入されるものである。この図６に
示す金型においては、下型６０にランナ溝６４が形成さ
れていが、スペーサー３０が厚い場合には、下型６０に
形成されたランナ溝６４をスペーサ３０に形成してもよ
い。また、図６では、下型６０側にスペーサー３０が配
置されているが、上型５０側にスペーサー３０が配置さ
れた場合には、ランナ溝６４を上型５０に形成してもよ
い。尚、半導体装置用パッケージ２０の外部接続用の端
子２４がリードピンで有る場合には、半導体装置用パッ
ケージ２０の外部接続用の端子２４が形成される面から
樹脂３７を注入してもよい。
【００１６】この様にして樹脂封止が終了した半導体装
置には、図４に示すプリント基板２１のパッド２３に外
部接続用の端子２４を形成する。この外部接続用の端子
２４は、本実施例においては、はんだボールであって、
パッド２３上にボール状のはんだを載置して熱を加えて
パッド２３とボール状のはんだとを一体化することによ
って形成できる。尚、外部接続用の端子２４を形成する
際に加えられる熱に対し、樹脂封止に通常に使用される
樹脂は充分に耐熱性を有する。
【００１７】この様にして樹脂封止された図１に示す半
導体装置１０は、樹脂封止されることなくキャップ等に
よって封止された半導体装置に比較し、半導体チップ３
１等のシール性及び放熱性が向上され薄型に形成されて
いる。かかる図１に示す半導体装置１０においても、Ｃ
ＰＵ等に用いられるような高出力半導体チップ３１を搭
載する場合には、放熱性を更に向上すべく、半導体チッ
プ３１とスペーサー３０を覆う樹脂３７の上面に接着剤
を塗布し、半導体チップ収納孔２５を覆うようにヒート
シンクを固着することが好ましい。唯、図１に示す半導
体装置１０においては、半導体チップ３１の上面を覆う
樹脂３７を介してヒートシンクに伝熱されるため、放熱
性が樹脂３７の熱伝導度等の物性に左右されることがあ
る。
【００１８】このため、図７に示す様に、搭載された半
導体チップ３１に直接ヒートシンク３２を接着剤３３に
よって接合することが好ましい。この様に、ヒートシン
ク３２を半導体チップ３１に接合するには、半導体チッ
プ３１の裏面（インナーリード２８ｂと接合される面と
反対側の面）とスペーサー３０の上面の高さとが略同一
となるように、スペーサー３０の厚さを調整し、半導体
チップ３１の裏面とスペーサー３０の上面に接着剤３３
を塗布し、半導体チップ収納孔２５を覆うようにヒート
シンク３２を固着する。尚、ヒートシンク３２には、ア
ルミニウム、銅−タングステン合金、銅等の金属を好適
に用いることができ、ヒートシンク３２の上面にフィン
３５を形成することによって放熱性を更に一層向上させ
ることができる。
【００１９】かかる図６に示す半導体装置においても、
半導体チップ収納孔２５及び半導体チップ３１は樹脂３
７によって樹脂封止されている。この樹脂封止方法は、
フレキシブル基板２６のインナーリード２８ｂに一括ボ
ンディングされた半導体チップ３１の裏面及びスペーサ
ー３０の上面に、ヒートシンク３２を固着した後、半導
体チップ収納孔２５内に樹脂３７をポッティングするこ
とによって行うことができる。また、フレキシブル基板
２６のインナーリード２８ｂに一括ボンディングされた
半導体チップ３１は、図７に示す様に、プリント基板２
１の半導体チップ収納孔２５内に形成された段差部の配
線パターン３９にワイヤー４１によって連結されていて
もよい。この図７に示す半導体装置の半導体チップ収納
孔２５等の樹脂封止も、樹脂３７のポッティングによっ
て行われる。
【００２０】これまで述べてきた半導体装置には、プリ
ント基板２１に形成された半導体チップ収納孔２５と軸
線を一致するデバイスホールが支持フィルム２７に穿設
されたフレキシブル基板２６を使用しているが、図９に
示す様に、支持フィルム２７にデバイスホールを穿設す
ることなく回路パターン４６が形成されたフレキシブル
基板４４を使用することができる。このフレキシブル基
板４４を使用した半導体装置は、プリント基板２１の半
導体チップ収納孔２５を覆うように、フレキシブル基板
４４をプリント基板２１に接合した後、接着剤によって
スペーサー３０をフレキシブル基板４４に接合し、半導
体チップ３１を搭載するキャビティを形成する。次い
で、半導体チップ３１をキャビティ内に搭載し、半導体
チップ３１の電極端子を半導体チップ収納孔２５に臨む
フレキシブル基板４４の回路パターン４６の所定位置に
直接接続する、いわゆるフリップチップ方式により半導
体チップ３１を接続した後、キャビティ内に樹脂３７を
ポッティングして樹脂封止する。この様にして製造され
た図９に示す半導体装置は、狭ピッチの電極端子が形成
された半導体チップを容易に搭載できる。かかる図９に
示す半導体装置には、図７に示す様に、半導体チップ３
１の裏面にヒートシンク３２を設けてもよい。また、フ
レキシブル基板４４の回路パターン４６を形成した面と
反対面に、グランドパターン等を形成してもよく、プリ
ント基板２１を、図１の示すプリント基板２１の様に、
多層プリント基板としてもよい。
【００２１】以上、述べてきた半導体装置において、支
持フィルム２７は、図１０に示す様に、インナーリード
２８ｂの上下両面に設けることによって、インナーリー
ド２８ｂを両面から支持でき強度の補填ができる。この
場合にも、貫通孔を設けることで回路パターン２８ａと
プリント基板２１の上面の回路パターンとの電気的接合
を行うことができる。
【００２２】
【発明の効果】本発明によれば、半導体チップとの電気
的接合にはＴＡＢ方式の一括ボンディングを行うことが
でき、特にワイヤボンディング方式ではボンディングが
不可能な狭ピッチの電極端子が形成された半導体チップ
を搭載することができる。また、ＴＡＢテープと相違
し、外方に突出するアウターリードが存在しないため、
小型で且つ薄型であり、高密度実装性に優れた安価な半
導体装置を提供できる。更に、高出力で且つ高周波数の
半導体チップを搭載し得る、放熱性、高密度実装性、及
び高周波電気特性に優れた半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施例を示す縦断
面図である。
【図２】図１に示す半導体装置の分解図である。
【図３】図１に示す半導体装置を構成する半導体装置用
パッケージを示す縦断面図である。
【図４】図２に示す半導体装置用パッケージの底面図で
ある。
【図５】図１に示す半導体装置の樹脂封止方法を説明す
る説明図である。
【図６】他の樹脂封止方法を説明する説明図である。
【図７】本発明に係る半導体装置の他の実施例を示す縦
断面図である。
【図８】本発明に係る半導体装置の他の実施例を示す縦
断面図である。
【図９】本発明に係る半導体装置の他の実施例を示す縦
断面図である。
【図１０】フレキシブル基板の他の実施例を示す説明図
である。
【図１１】従来の放熱構造を有する半導体装置の一例を
示す断面図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/28 H01L 21/60 311 H01L 23/12 B29C 45/02

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップ収納孔が中央部に形成され
    たプリント配線基板の一面側に外部接続用の端子が形成
    され、他面側にフレキシブル基板が接合されて形成され
    た半導体装置用パッケージに、半導体チップが搭載され
    た半導体装置であって、 該フレキシブル基板が、前記プリント配線基板の半導体
    チップ収納孔と軸線を一致するデバイスホールが穿設さ
    れた支持フィルムに、プリント配線基板の回路パターン
    と電気的導通がとられる回路パターンと、前記回路パタ
    ーンから延出されて前記デバイスホール内に突出するイ
    ンナーリードとが形成されて成り、且つ前記 インナーリードと電気的に接続されて搭載され
    た半導体チップが、前記支持フィルムに固着されたスペ
    ーサーの貫通孔内に収容されて樹脂封止されていること
    を特徴とする半導体装置。
  2. 【請求項２】 支持フィルムにデバイスホールを穿設す
    ることなく回路パターンが形成されたフレキシブル基板
    が、半導体チップ収納孔を覆うようにプリント配線基板
    に接合され、且つ半導体チップに設けられた電極端子が
    半導体チップ収納孔に臨む支持フィルムの回路パターン
    の所定位置に直接接合されている請求項１記載の半導体
    装置。
  3. 【請求項３】 半導体チップに、ヒートシンクが直接的
    又は封止樹脂を介して固着されている請求項１又は請求
    項２記載の半導体装置。
  4. 【請求項４】 プリント配線基板が多層配線基板である
    請求項１〜３のいずれか一項記載の半導体装置。
  5. 【請求項５】 プリント配線基板に形成された外部接続
    用の端子が、はんだボールである請求項１〜４のいずれ
    か一項記載の半導体装置。
  6. 【請求項６】 半導体チップ収納孔が中央部に形成され
    たプリント配線基板の一面側に外部接続用の端子が形成
    され、他面側にフレキシブル基板が接合されて形成され
    た半導体装置用パッケージに、半導体チップが搭載され
    た半導体装置を製造する際に、 該半導体装置用パッケージとして、前記 プリント配線基
    板の半導体チップ収納孔と軸線を一致するデバイスホー
    ルが穿設された支持フィルムに、プリント配線基板の回
    路パターンと電気的導通がとられる回路パターンと、前
    記回路パターンから延出されて前記デバイスホール内に
    突出するインナーリードとが形成されて成るフレキシブ
    ル基板が接合された半導体装置用パッケージを用い、前記支持フィルムに固着したスペーサーの貫通孔内に収
    容し且つ前記インナーリードと一括ボンディングして電
    気的に接続した半導体チップを、前 記半導体装置用パッ
    ケージの外部接続用の端子を形成する面の反対面側から
    半導体チップ収納孔内に樹脂を注入して半導体チップを
    樹脂封止し、 次いで、前記プリント配線基板の一面側に外部接続用の
    端子を形成することを特徴とする半導体装置の製造方
    法。
  7. 【請求項７】 外部接続用の端子を、はんだボールによ
    って形成する請求項６記載の半導体装置の製造方法。
JP22830094A 1994-03-23 1994-09-22 半導体装置及びその製造方法 Expired - Fee Related JP3486236B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/216,323 US5404273A (en) 1993-03-23 1994-03-23 Semiconductor-device package and semiconductor device
US08/216:323 1994-03-23

Publications (2)

Publication Number Publication Date
JPH07263592A JPH07263592A (ja) 1995-10-13
JP3486236B2 true JP3486236B2 (ja) 2004-01-13

Family

ID=22806606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22830094A Expired - Fee Related JP3486236B2 (ja) 1994-03-23 1994-09-22 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3486236B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100239387B1 (ko) * 1997-02-14 2000-01-15 마이클 디. 오브라이언 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JP4737575B2 (ja) * 2001-01-30 2011-08-03 ハリソン東芝ライティング株式会社 発光ダイオードアレイ及び光源装置
CN110473794A (zh) * 2019-07-23 2019-11-19 中国科学技术大学 可扩展的量子芯片封装盒结构及其制作方法

Also Published As

Publication number Publication date
JPH07263592A (ja) 1995-10-13

Similar Documents

Publication Publication Date Title
US6396136B2 (en) Ball grid package with multiple power/ground planes
KR0135585B1 (ko) 반도체 장치용 패키지 및 반도체 장치
KR100310398B1 (ko) 열전도체를구비한패드어레이반도체소자및그제조방법
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US5969426A (en) Substrateless resin encapsulated semiconductor device
US6194786B1 (en) Integrated circuit package providing bond wire clearance over intervening conductive regions
JP3123638B2 (ja) 半導体装置
JP3066579B2 (ja) 半導体パッケージ
JP2910670B2 (ja) 半導体実装構造
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
JPH07169872A (ja) 半導体装置及びその製造方法
JPH0855933A (ja) 半田接続型熱伝導体を有するボールグリッドアレイ集積回路パッケージ
JPH07211816A (ja) パッケージした集積回路及びその製造方法
US5796038A (en) Technique to produce cavity-up HBGA packages
US20090284932A1 (en) Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
KR19990069447A (ko) 반도체 패키지와 그 제조방법
US20020063331A1 (en) Film carrier semiconductor device
JP3486236B2 (ja) 半導体装置及びその製造方法
JP3450477B2 (ja) 半導体装置及びその製造方法
JP2620611B2 (ja) 電子部品搭載用基板
JP3408375B2 (ja) 半導体装置
JP2769296B2 (ja) 半導体ダイ用パッケージ及びその製造方法
KR100230919B1 (ko) 반도체 패키지
JPH09148482A (ja) 半導体装置
JPH08153826A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees