JP2001308261A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001308261A JP2001308261A JP2000124354A JP2000124354A JP2001308261A JP 2001308261 A JP2001308261 A JP 2001308261A JP 2000124354 A JP2000124354 A JP 2000124354A JP 2000124354 A JP2000124354 A JP 2000124354A JP 2001308261 A JP2001308261 A JP 2001308261A
- Authority
- JP
- Japan
- Prior art keywords
- region
- flexible circuit
- circuit board
- semiconductor device
- electronic components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】３次元組立ての容易性、リペア（またはリワー
ク）作業性に優れたフレキシブル回路基板を用いた３次
元実装モジュール構成の半導体装置を提供する。 【解決手段】フレキシブル回路基板１１の実装領域１１
１，１１２，１１３にはそれぞれ主に電子部品１２１，
１２２，１２３が各対応して実装され、その他の電子部
品１２４，１２５も実装されている。フレキシブル回路
基板１３は、ベース領域１１０上方に各実装領域１１１
〜１１３が予め決められた順番（ｆ１〜ｆ３）で折り重
ねられるように構成されている。一体型スペーサ１３
は、破線矢印のようにフレキシブル回路基板上に重なっ
て固着され、各実装領域１１１〜１１３が折り重ねられ
たときに各電子部品１２１〜１２５の積層を支持する。
一体型スペーサ１３は、厚い領域１３１と薄い領域１３
２を有する。
ク）作業性に優れたフレキシブル回路基板を用いた３次
元実装モジュール構成の半導体装置を提供する。 【解決手段】フレキシブル回路基板１１の実装領域１１
１，１１２，１１３にはそれぞれ主に電子部品１２１，
１２２，１２３が各対応して実装され、その他の電子部
品１２４，１２５も実装されている。フレキシブル回路
基板１３は、ベース領域１１０上方に各実装領域１１１
〜１１３が予め決められた順番（ｆ１〜ｆ３）で折り重
ねられるように構成されている。一体型スペーサ１３
は、破線矢印のようにフレキシブル回路基板上に重なっ
て固着され、各実装領域１１１〜１１３が折り重ねられ
たときに各電子部品１２１〜１２５の積層を支持する。
一体型スペーサ１３は、厚い領域１３１と薄い領域１３
２を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、フレキシブル回路
基板を用いた半導体装置に係り、特に安価で小型化、薄
型化、軽量化が要求される３次元実装モジュールを構成
する半導体装置に関する。
基板を用いた半導体装置に係り、特に安価で小型化、薄
型化、軽量化が要求される３次元実装モジュールを構成
する半導体装置に関する。
【０００２】
【従来の技術】フレキシブル回路基板は、リジッド回路
基板と違って柔らかく、変形可能な利点がある。これに
より、ＩＣの高密度実装、モジュールのコンパクト化に
有利である。すなわち、フレキシブル回路基板は、ＴＣ
Ｐ（Tape Carrier Package）やＣＯＦ（Chip On Flexib
leまたはFilm）等に利用され、特に、各種メディア機器
の小型化には必要不可欠である。
基板と違って柔らかく、変形可能な利点がある。これに
より、ＩＣの高密度実装、モジュールのコンパクト化に
有利である。すなわち、フレキシブル回路基板は、ＴＣ
Ｐ（Tape Carrier Package）やＣＯＦ（Chip On Flexib
leまたはFilm）等に利用され、特に、各種メディア機器
の小型化には必要不可欠である。
【０００３】また、メディア機器の小型化、薄型化、軽
量化の実現には、システムＬＳＩの技術も重要である。
システムＬＳＩは、周辺回路のＬＳＩを取り込みながら
１チップ化への技術を着実に進歩させている。しかし、
システムＬＳＩの開発においては、長い開発期間と、異
種プロセス混合によるチップコスト上昇を招くことにな
る。これにより、メディア機器が要望する短納期、低コ
ストを満足できないのが現状である。
量化の実現には、システムＬＳＩの技術も重要である。
システムＬＳＩは、周辺回路のＬＳＩを取り込みながら
１チップ化への技術を着実に進歩させている。しかし、
システムＬＳＩの開発においては、長い開発期間と、異
種プロセス混合によるチップコスト上昇を招くことにな
る。これにより、メディア機器が要望する短納期、低コ
ストを満足できないのが現状である。
【０００４】
【発明が解決しようとする課題】上述の理由により、３
次元実装を主体とするシステム機能実装の要求が高ま
り、システムＬＳＩと実装技術の統合が重要になってき
た。メディア機器産業では、周波数（高速化）と納期
（短納期）で成長の度合いが決められる。このため、内
蔵されるＬＳＩも、実装やパッケージ技術によって可能
な限り接続長、配線長を短縮しなければならない。この
ような理由から、３次元実装モジュールは様々な工夫が
なされ実用化の段階に入ってきている。
次元実装を主体とするシステム機能実装の要求が高ま
り、システムＬＳＩと実装技術の統合が重要になってき
た。メディア機器産業では、周波数（高速化）と納期
（短納期）で成長の度合いが決められる。このため、内
蔵されるＬＳＩも、実装やパッケージ技術によって可能
な限り接続長、配線長を短縮しなければならない。この
ような理由から、３次元実装モジュールは様々な工夫が
なされ実用化の段階に入ってきている。
【０００５】例えば、３次元実装モジュールは、従来、
次のような構成が実用化、あるいは実用化段階にある。
まず、（Ａ）として、ＴＣＰ（Tape Carrier Package）
を積層し、チップ積層間の接続はＴＣＰのアウターリー
ドで達成する。また、（Ｂ）として、ＴＣＰの積層間に
配線用の枠体を配備して、チップ積層間の接続を達成す
る。その他、（Ｃ）として、チップレベルで積層し、チ
ップ積層間を導電材で接続したもの等、様々な技術があ
る。
次のような構成が実用化、あるいは実用化段階にある。
まず、（Ａ）として、ＴＣＰ（Tape Carrier Package）
を積層し、チップ積層間の接続はＴＣＰのアウターリー
ドで達成する。また、（Ｂ）として、ＴＣＰの積層間に
配線用の枠体を配備して、チップ積層間の接続を達成す
る。その他、（Ｃ）として、チップレベルで積層し、チ
ップ積層間を導電材で接続したもの等、様々な技術があ
る。
【０００６】このような従来技術によれば、チップ積層
間は、何らかのインタポーザを介して電気的に接続され
る必要がある。このようなインタポーザ間の接続構成
は、上記（Ａ）や（Ｃ）のような、外部で接続する構成
と、上記（Ｂ）のような、内部で接続する構成がある。
いずれにしても、３次元実装モジュールの構造が達成さ
れて初めてモジュール製品としての電気的動作が認めら
れ、測定、検査等が可能となる。
間は、何らかのインタポーザを介して電気的に接続され
る必要がある。このようなインタポーザ間の接続構成
は、上記（Ａ）や（Ｃ）のような、外部で接続する構成
と、上記（Ｂ）のような、内部で接続する構成がある。
いずれにしても、３次元実装モジュールの構造が達成さ
れて初めてモジュール製品としての電気的動作が認めら
れ、測定、検査等が可能となる。
【０００７】そこで、３次元実装モジュールとして測
定、検査等の結果、不良と判定された場合は、良品化の
ためのリペア（またはリワーク）作業をすることにな
る。すなわち、３次元実装モジュールでは、３次元への
組立て段階において、共通電極と非共通電極の処理の仕
方、リペア（またはリワーク）作業性を考慮した接続形
態が重要である。この点において、上述の従来技術では
時間及びコストが嵩むという問題がある。
定、検査等の結果、不良と判定された場合は、良品化の
ためのリペア（またはリワーク）作業をすることにな
る。すなわち、３次元実装モジュールでは、３次元への
組立て段階において、共通電極と非共通電極の処理の仕
方、リペア（またはリワーク）作業性を考慮した接続形
態が重要である。この点において、上述の従来技術では
時間及びコストが嵩むという問題がある。
【０００８】本発明は上記のような事情を考慮してなさ
れたもので、３次元への組立て段階における容易性、リ
ペア（またはリワーク）作業性に優れたフレキシブル回
路基板を用いた３次元実装モジュール構成の半導体装置
を提供しようとするものである。
れたもので、３次元への組立て段階における容易性、リ
ペア（またはリワーク）作業性に優れたフレキシブル回
路基板を用いた３次元実装モジュール構成の半導体装置
を提供しようとするものである。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
ベース領域及びその周辺に連設された１つ以上の実装領
域を有し、ベース領域上方に各実装領域が折り重ねられ
るように形成されたフレキシブル回路基板と、前記実装
領域に対応して実装された電子部品と、前記電子部品を
保護するように設けられそれぞれ所定の外形枠を有する
厚い第１領域及びこの第１領域と共に一体化し折り曲げ
可能な薄い第２領域を含む積層支持体と、前記積層支持
体とフレキシブル回路基板が一体となって前記電子部品
を積層し固定するための接着部材とを具備したことを特
徴とする。
ベース領域及びその周辺に連設された１つ以上の実装領
域を有し、ベース領域上方に各実装領域が折り重ねられ
るように形成されたフレキシブル回路基板と、前記実装
領域に対応して実装された電子部品と、前記電子部品を
保護するように設けられそれぞれ所定の外形枠を有する
厚い第１領域及びこの第１領域と共に一体化し折り曲げ
可能な薄い第２領域を含む積層支持体と、前記積層支持
体とフレキシブル回路基板が一体となって前記電子部品
を積層し固定するための接着部材とを具備したことを特
徴とする。
【００１０】本発明の半導体装置によれば、フレキシブ
ル回路基板に電子部品を実装した時点で、モジュール製
品としての動作が可能になる。これにより、３次元実装
モジュールとして組み立てられる以前に測定、検査等が
実施できる。
ル回路基板に電子部品を実装した時点で、モジュール製
品としての動作が可能になる。これにより、３次元実装
モジュールとして組み立てられる以前に測定、検査等が
実施できる。
【００１１】さらに、３次元実装モジュールとして組み
立てるための積層支持体は一体型であり、フレキシブル
回路基板上に一括して装着される。その後は積層支持体
を伴って実装領域が折り重ねられ固定される。これによ
り、少ない工数で３次元実装モジュールを実現する。
立てるための積層支持体は一体型であり、フレキシブル
回路基板上に一括して装着される。その後は積層支持体
を伴って実装領域が折り重ねられ固定される。これによ
り、少ない工数で３次元実装モジュールを実現する。
【００１２】
【発明の実施の形態】図１は、本発明の第１実施形態に
係る半導体装置の構成を示す概観図である。フレキシブ
ル回路基板１１は、破線で示すような略四角形のベース
領域１１０とその周辺に連設された実装領域１１１，１
１２，１１３を有し、保護膜下に所定の導電パターン
（図示せず）が形成されている。また、ベース領域１１
０の周辺で上記実装領域が設けられない領域に外部端子
部１１５が設けられている。外部端子部１１５は、ここ
ではコネクタ端子である。
係る半導体装置の構成を示す概観図である。フレキシブ
ル回路基板１１は、破線で示すような略四角形のベース
領域１１０とその周辺に連設された実装領域１１１，１
１２，１１３を有し、保護膜下に所定の導電パターン
（図示せず）が形成されている。また、ベース領域１１
０の周辺で上記実装領域が設けられない領域に外部端子
部１１５が設けられている。外部端子部１１５は、ここ
ではコネクタ端子である。
【００１３】フレキシブル回路基板１１において、実装
領域１１１，１１２，１１３にはそれぞれ主に電子部品
１２１，１２２，１２３が各対応し、フェイスダウン実
装されている。電子部品１２１，１２２，１２３は、メ
モリチップやシステムＬＳＩチップ、コントロールユニ
ットその他様々考えられる。
領域１１１，１１２，１１３にはそれぞれ主に電子部品
１２１，１２２，１２３が各対応し、フェイスダウン実
装されている。電子部品１２１，１２２，１２３は、メ
モリチップやシステムＬＳＩチップ、コントロールユニ
ットその他様々考えられる。
【００１４】このような電子部品１２１，１２２，１２
３のフェイスダウン実装としては、例えば、上記各電子
部品のバンプ電極とフレキシブル回路基板１１の所定の
導電パターンとのハンダ付けが考えられる。また、ＡＣ
Ｆ（異方性導電フィルム）による接続も考えられる。す
なわち、上記各電子部品のバンプ電極とフレキシブル回
路基板１１の所定の導電パターンとの間にＡＣＦ（異方
性導電フィルム）を介在させ加熱圧着する。これによ
り、ＡＣＦ中の導電粒子によって各電子部品１２１，１
２２，１２３とフレキシブル回路基板１１の導電パター
ンとの必要な電気的接続が得られる。その他、ＡＣＰ
（異方性導電ペースト）接合、絶縁樹脂の収縮力によっ
て電気的接続を得るＮＣＰ接合、バンプによる金−金、
金−錫などの金属共晶接合など、様々考えられる。ま
た、場合によってはワイヤボンディング方式を用いるフ
ェイスアップ実装も適用可能である。さらに、極薄のＩ
Ｃパッケージの実装も考えられ、電子部品の実装形態は
別段限定されることはない。
３のフェイスダウン実装としては、例えば、上記各電子
部品のバンプ電極とフレキシブル回路基板１１の所定の
導電パターンとのハンダ付けが考えられる。また、ＡＣ
Ｆ（異方性導電フィルム）による接続も考えられる。す
なわち、上記各電子部品のバンプ電極とフレキシブル回
路基板１１の所定の導電パターンとの間にＡＣＦ（異方
性導電フィルム）を介在させ加熱圧着する。これによ
り、ＡＣＦ中の導電粒子によって各電子部品１２１，１
２２，１２３とフレキシブル回路基板１１の導電パター
ンとの必要な電気的接続が得られる。その他、ＡＣＰ
（異方性導電ペースト）接合、絶縁樹脂の収縮力によっ
て電気的接続を得るＮＣＰ接合、バンプによる金−金、
金−錫などの金属共晶接合など、様々考えられる。ま
た、場合によってはワイヤボンディング方式を用いるフ
ェイスアップ実装も適用可能である。さらに、極薄のＩ
Ｃパッケージの実装も考えられ、電子部品の実装形態は
別段限定されることはない。
【００１５】一方、上記電子部品１２１，１２２，１２
３に関係する小型の電子部品（周辺素子）も幾つか実装
されている。例えば複数の電子部品１２４はチップコン
デンサやチップ抵抗等、電子部品１２５は、クロック生
成に必要なクリスタル等である。
３に関係する小型の電子部品（周辺素子）も幾つか実装
されている。例えば複数の電子部品１２４はチップコン
デンサやチップ抵抗等、電子部品１２５は、クロック生
成に必要なクリスタル等である。
【００１６】フレキシブル回路基板１１は、ポリイミド
のような自由に折り曲げることのできる柔らかい材料で
構成されている。フレキシブル回路基板１１は、ベース
領域１１０上方に各実装領域１１１〜１１３が予め決め
られた順番（ｆ１〜ｆ３）で折り重ねられるように構成
されている。従って、各実装領域１１１〜１１３が折り
重ねられるまでの折り曲げ距離を考慮し、距離ｄ１〜ｄ
３は異ならせてある。
のような自由に折り曲げることのできる柔らかい材料で
構成されている。フレキシブル回路基板１１は、ベース
領域１１０上方に各実装領域１１１〜１１３が予め決め
られた順番（ｆ１〜ｆ３）で折り重ねられるように構成
されている。従って、各実装領域１１１〜１１３が折り
重ねられるまでの折り曲げ距離を考慮し、距離ｄ１〜ｄ
３は異ならせてある。
【００１７】このフレキシブル回路基板１１には、一体
型スペーサ１３が装着される。一体型スペーサ１３は、
破線矢印で示すようにフレキシブル回路基板上に重なっ
て固着され、各実装領域１１１〜１１３が折り重ねられ
たときに各電子部品の積層を支持する。一体型スペーサ
１３は、厚い領域１３１と薄い領域１３２を有する。
型スペーサ１３が装着される。一体型スペーサ１３は、
破線矢印で示すようにフレキシブル回路基板上に重なっ
て固着され、各実装領域１１１〜１１３が折り重ねられ
たときに各電子部品の積層を支持する。一体型スペーサ
１３は、厚い領域１３１と薄い領域１３２を有する。
【００１８】一体型スペーサ１３の厚い領域１３１は、
電子部品１２１〜１２３、その他の電子部品１２４，１
２５における積層保護のために設けられている。この厚
い領域１３１は、例えば電子部品１２１〜１２３それぞ
れを取り囲む形態をとる。また、端の方に実装された小
型の電子部品（１２５など）に対しては、周辺に部分的
に沿うような形態をとってもよい。いずれにしてもこの
厚い領域１３１は、ベース領域１１０上方に積み重ねら
れるため、ベース領域１１０上に合わせられるような外
形枠を有することが好ましい。
電子部品１２１〜１２３、その他の電子部品１２４，１
２５における積層保護のために設けられている。この厚
い領域１３１は、例えば電子部品１２１〜１２３それぞ
れを取り囲む形態をとる。また、端の方に実装された小
型の電子部品（１２５など）に対しては、周辺に部分的
に沿うような形態をとってもよい。いずれにしてもこの
厚い領域１３１は、ベース領域１１０上方に積み重ねら
れるため、ベース領域１１０上に合わせられるような外
形枠を有することが好ましい。
【００１９】一体型スペーサ１３の薄い領域１３２は、
ベース領域１１０上に延在し、上記厚い領域１３１と一
体化している。この薄い領域１３２は、少なくともベー
ス領域１１０の周囲の折り曲げ可能な領域を形成してい
る。また、電子部品（１２４）の実装が妨げられないよ
う開口部１３３が設けられることもある。
ベース領域１１０上に延在し、上記厚い領域１３１と一
体化している。この薄い領域１３２は、少なくともベー
ス領域１１０の周囲の折り曲げ可能な領域を形成してい
る。また、電子部品（１２４）の実装が妨げられないよ
う開口部１３３が設けられることもある。
【００２０】このような一体型スペーサ１３は、例え
ば、リフロー耐熱性を考慮したポリイミド樹脂の成形品
や、両面テープを複数貼り合わせた複合加工品等でなる
コンビネーションテープで構成することが考えられる。
厚い領域１３１は、実装される各電子部品（１２１〜１
２３その他）の積層が妨げとならない程度の厚みを有す
る。また、薄い領域１３２は、折り曲げ部を含むのでな
るべく薄い方がよく、例えば０．１〜０．２ｍｍ程度の
厚みにしておく。一体型スペーサ１３としての取り扱い
が困難でなければ、さらに薄くてもかまわない。
ば、リフロー耐熱性を考慮したポリイミド樹脂の成形品
や、両面テープを複数貼り合わせた複合加工品等でなる
コンビネーションテープで構成することが考えられる。
厚い領域１３１は、実装される各電子部品（１２１〜１
２３その他）の積層が妨げとならない程度の厚みを有す
る。また、薄い領域１３２は、折り曲げ部を含むのでな
るべく薄い方がよく、例えば０．１〜０．２ｍｍ程度の
厚みにしておく。一体型スペーサ１３としての取り扱い
が困難でなければ、さらに薄くてもかまわない。
【００２１】一体型スペーサ１３が、上記ポリイミド樹
脂の成形品であれば、両面テープや接着剤等の接着部材
を介して図示しない裏面側がフレキシブル回路基板１１
上に固着される。さらに厚い領域１３１の積層固定側
（斜線）に両面テープや接着剤等の接着部材を配する。
これにより、各電子部品１２１〜１２３（その他の小型
電子部品含む）を順に積層したときに各々固定される。
脂の成形品であれば、両面テープや接着剤等の接着部材
を介して図示しない裏面側がフレキシブル回路基板１１
上に固着される。さらに厚い領域１３１の積層固定側
（斜線）に両面テープや接着剤等の接着部材を配する。
これにより、各電子部品１２１〜１２３（その他の小型
電子部品含む）を順に積層したときに各々固定される。
【００２２】一体型スペーサ１３が、上記コンビネーシ
ョンテープであれば、両面テープの接着部材を介して図
示しない裏面側がフレキシブル回路基板１１上に固着さ
れる。さらに厚い領域１３１の積層固定側（斜線）に両
面テープの粘着性が予め確保される。これにより、各電
子部品１２１〜１２３（その他の小型電子部品含む）を
順に積層したときに各々固定される。
ョンテープであれば、両面テープの接着部材を介して図
示しない裏面側がフレキシブル回路基板１１上に固着さ
れる。さらに厚い領域１３１の積層固定側（斜線）に両
面テープの粘着性が予め確保される。これにより、各電
子部品１２１〜１２３（その他の小型電子部品含む）を
順に積層したときに各々固定される。
【００２３】図２（ａ），（ｂ）は、それぞれ図１の半
導体装置の一部を示す断面図である。実装領域１１１が
折り曲げられ、電子部品１２１がベース領域１１０上方
に配設された形態を示している。電子部品１２１の実装
に関し、ＡＣＦ（異方性導電フィルム）による実装例を
用いており、（ｂ）は（ａ）のさらに部分的な詳細を示
す拡大図である。すなわち、フレキシブル回路基板１１
は、ポリイミドなどの基材１０１に導電パターン１０２
が形成され、レジスト層１０３で保護されている。導電
パターン１０２上の所定の端子部が、電子部品１２１の
バンプ電極ＢＭＰに対してＡＣＦ（異方性導電フィル
ム）を介在させ電気的に接続している。
導体装置の一部を示す断面図である。実装領域１１１が
折り曲げられ、電子部品１２１がベース領域１１０上方
に配設された形態を示している。電子部品１２１の実装
に関し、ＡＣＦ（異方性導電フィルム）による実装例を
用いており、（ｂ）は（ａ）のさらに部分的な詳細を示
す拡大図である。すなわち、フレキシブル回路基板１１
は、ポリイミドなどの基材１０１に導電パターン１０２
が形成され、レジスト層１０３で保護されている。導電
パターン１０２上の所定の端子部が、電子部品１２１の
バンプ電極ＢＭＰに対してＡＣＦ（異方性導電フィル
ム）を介在させ電気的に接続している。
【００２４】図２（ａ）に示すように、一体型スペーサ
１３は、その裏面が、全体もしくは部分的に接着領域Ａ
ＤＨ１となっていて、例えば両面テープまたは接着剤を
介してフレキシブル回路基板１１上に固着されている。
さらに、厚い領域１３１上（図１の斜線）が接着領域Ａ
ＤＨ２であって例えば両面テープ（または接着剤）を介
してベース領域１１０上に固着されている。図示の電子
部品１２１はこの厚い領域１３１に囲まれ保護される。
１３は、その裏面が、全体もしくは部分的に接着領域Ａ
ＤＨ１となっていて、例えば両面テープまたは接着剤を
介してフレキシブル回路基板１１上に固着されている。
さらに、厚い領域１３１上（図１の斜線）が接着領域Ａ
ＤＨ２であって例えば両面テープ（または接着剤）を介
してベース領域１１０上に固着されている。図示の電子
部品１２１はこの厚い領域１３１に囲まれ保護される。
【００２５】一体型スペーサ１３の薄い領域１３２は、
フレキシブル回路基板１１の折り曲げ領域を支持し、特
に急な角度がつきやすい折り曲げ端部領域２１，２２に
対するフレキシブル回路基板１１の保護の役割も果た
す。
フレキシブル回路基板１１の折り曲げ領域を支持し、特
に急な角度がつきやすい折り曲げ端部領域２１，２２に
対するフレキシブル回路基板１１の保護の役割も果た
す。
【００２６】他の電子部品１２２や１２３、小型の電子
部品１２４，１２５も、図示しないが上記と同様、ベー
ス領域１１０上方に配設されるように、各実装領域１１
２，１１３が順に折り重ねられる。これにより、一体型
スペーサ１３とフレキシブル回路基板１１が一体となっ
て各電子部品（１２１〜１２３その他）が積層され、一
体型スペーサ１３の厚い領域１３１とフレキシブル回路
基板（裏面）が両面テープなどで固定される。
部品１２４，１２５も、図示しないが上記と同様、ベー
ス領域１１０上方に配設されるように、各実装領域１１
２，１１３が順に折り重ねられる。これにより、一体型
スペーサ１３とフレキシブル回路基板１１が一体となっ
て各電子部品（１２１〜１２３その他）が積層され、一
体型スペーサ１３の厚い領域１３１とフレキシブル回路
基板（裏面）が両面テープなどで固定される。
【００２７】上記第１実施形態によれば、フレキシブル
回路基板１１に電子部品（１２１〜１２３その他）を実
装した時点で、モジュール製品としての動作が可能にな
る。これにより、３次元実装モジュールとして組み立て
られる以前に測定、検査等が実施できる。
回路基板１１に電子部品（１２１〜１２３その他）を実
装した時点で、モジュール製品としての動作が可能にな
る。これにより、３次元実装モジュールとして組み立て
られる以前に測定、検査等が実施できる。
【００２８】さらに、３次元実装モジュールとして組み
立てるための一体型スペーサ１３は、フレキシブル回路
基板１１上に一括して装着できる。その後は一体型スペ
ーサ１３を伴って実装領域１１１〜１１３が折り重ねら
れ固定されることにより電子部品（１２１〜１２３その
他）の３次元実装モジュールが実現できる。
立てるための一体型スペーサ１３は、フレキシブル回路
基板１１上に一括して装着できる。その後は一体型スペ
ーサ１３を伴って実装領域１１１〜１１３が折り重ねら
れ固定されることにより電子部品（１２１〜１２３その
他）の３次元実装モジュールが実現できる。
【００２９】このようなことから、３次元実装モジュー
ルとして、組み立て性（組み立ての早さ、精度）は著し
く向上し、加工工数の減少が達成される。これにより、
リペア（またはリワーク）作業性に優れる。仮にスペー
サがセパレートタイプであった場合と比較すれば、組み
立て性が向上し、部品点数が減少する。この結果、コス
ト削減に寄与する。
ルとして、組み立て性（組み立ての早さ、精度）は著し
く向上し、加工工数の減少が達成される。これにより、
リペア（またはリワーク）作業性に優れる。仮にスペー
サがセパレートタイプであった場合と比較すれば、組み
立て性が向上し、部品点数が減少する。この結果、コス
ト削減に寄与する。
【００３０】本発明における３次元実装モジュールは、
フレキシブル回路基板１１上に各電子部品（１２１〜１
２３その他）を実装してフレキシブル回路基板１１、一
体型スペーサ１３と共に折り重ねる形態である。これに
より、ＩＣチップを積み重ねるスタックド・パッケージ
などと比較して、ＩＣのサイズやパッド配置の制約が極
めてゆるい。スタックド・パッケージでは、組み合わせ
るＩＣの大きさやＩＣ端子位置など様々な制約がある。
これに対して本発明に係る３次元実装モジュールは、Ｉ
Ｃの種類、組み合わせの自由度が広く、複数の周辺素子
まで実装できる点を考慮すれば、電気特性的にも最適な
モジュール化が可能である。
フレキシブル回路基板１１上に各電子部品（１２１〜１
２３その他）を実装してフレキシブル回路基板１１、一
体型スペーサ１３と共に折り重ねる形態である。これに
より、ＩＣチップを積み重ねるスタックド・パッケージ
などと比較して、ＩＣのサイズやパッド配置の制約が極
めてゆるい。スタックド・パッケージでは、組み合わせ
るＩＣの大きさやＩＣ端子位置など様々な制約がある。
これに対して本発明に係る３次元実装モジュールは、Ｉ
Ｃの種類、組み合わせの自由度が広く、複数の周辺素子
まで実装できる点を考慮すれば、電気特性的にも最適な
モジュール化が可能である。
【００３１】図３は、本発明の第２実施形態に係る半導
体装置の構成を示す概観図である。上記第１実施形態に
比べて、一体型スペーサ１３の構成が異なっている。一
体型スペーサ１３の薄い領域１３２には、折り曲げ緩和
部３１が設けられている。すなわち、フレキシブル回路
基板１１の折り曲げ領域の復元力（戻ろうとする力）を
緩和させるため、伸縮性が得られる弛み領域を形成した
ものである。この折り曲げ緩和部３１は、型押しなどの
熱変形で容易に形成できる。その他の構成は前記第１実
施形態と同様であるため同一の符号を付し、説明は省略
する。
体装置の構成を示す概観図である。上記第１実施形態に
比べて、一体型スペーサ１３の構成が異なっている。一
体型スペーサ１３の薄い領域１３２には、折り曲げ緩和
部３１が設けられている。すなわち、フレキシブル回路
基板１１の折り曲げ領域の復元力（戻ろうとする力）を
緩和させるため、伸縮性が得られる弛み領域を形成した
ものである。この折り曲げ緩和部３１は、型押しなどの
熱変形で容易に形成できる。その他の構成は前記第１実
施形態と同様であるため同一の符号を付し、説明は省略
する。
【００３２】図４（ａ），（ｂ）は、それぞれ図１の半
導体装置の一部を示す断面図である。実装領域１１１が
折り曲げられ、電子部品１２１がベース領域１１０上方
に配設された形態を示している。電子部品１２１の実装
に関し、ＡＣＦ（異方性導電フィルム）による実装例を
用いており、（ｂ）は（ａ）のさらに部分的な詳細を示
す拡大図である。図２（ａ），（ｂ）の構成に比べて、
折り曲げ緩和部３１を設けていることが異なる点であ
る。その他は図２（ａ），（ｂ）の構成と同様である。
導体装置の一部を示す断面図である。実装領域１１１が
折り曲げられ、電子部品１２１がベース領域１１０上方
に配設された形態を示している。電子部品１２１の実装
に関し、ＡＣＦ（異方性導電フィルム）による実装例を
用いており、（ｂ）は（ａ）のさらに部分的な詳細を示
す拡大図である。図２（ａ），（ｂ）の構成に比べて、
折り曲げ緩和部３１を設けていることが異なる点であ
る。その他は図２（ａ），（ｂ）の構成と同様である。
【００３３】図４（ａ）に示すように、一体型スペーサ
１３は、その裏面が、全体もしくは部分的に接着領域Ａ
ＤＨ１となっていて、例えば両面テープまたは接着剤を
介してフレキシブル回路基板１１上に固着されている。
さらに、厚い領域１３１上（図３の斜線）が接着領域Ａ
ＤＨ２であって例えば両面テープ（または接着剤）を介
してベース領域１１０上に固着されている。図示の電子
部品１２１はこの厚い領域１３１に囲まれ保護される。
１３は、その裏面が、全体もしくは部分的に接着領域Ａ
ＤＨ１となっていて、例えば両面テープまたは接着剤を
介してフレキシブル回路基板１１上に固着されている。
さらに、厚い領域１３１上（図３の斜線）が接着領域Ａ
ＤＨ２であって例えば両面テープ（または接着剤）を介
してベース領域１１０上に固着されている。図示の電子
部品１２１はこの厚い領域１３１に囲まれ保護される。
【００３４】一体型スペーサ１３の薄い領域１３２は、
フレキシブル回路基板１１の折り曲げ領域を支持し、特
に急な角度がつきやすい折り曲げ端部領域２１，２２に
対するフレキシブル回路基板１１の保護の役割も果た
す。
フレキシブル回路基板１１の折り曲げ領域を支持し、特
に急な角度がつきやすい折り曲げ端部領域２１，２２に
対するフレキシブル回路基板１１の保護の役割も果た
す。
【００３５】さらに、一体型スペーサ１３の薄い領域１
３２は、折り曲げ端部領域２１，２２の間において折り
曲げ緩和部３１が設けられている。折り曲げ緩和部３１
は、フレキシブル回路基板１１とは接着されない薄い領
域１３２の弛みである。これにより、フレキシブル回路
基板１１の折り曲げ時の突っ張り応力を緩和させる。す
なわち、フレキシブル回路基板１１が一体型スペーサ１
３の薄い領域１３２と重ねて折り曲げるときの復元力
（戻ろうとする力）を緩和させるのである。
３２は、折り曲げ端部領域２１，２２の間において折り
曲げ緩和部３１が設けられている。折り曲げ緩和部３１
は、フレキシブル回路基板１１とは接着されない薄い領
域１３２の弛みである。これにより、フレキシブル回路
基板１１の折り曲げ時の突っ張り応力を緩和させる。す
なわち、フレキシブル回路基板１１が一体型スペーサ１
３の薄い領域１３２と重ねて折り曲げるときの復元力
（戻ろうとする力）を緩和させるのである。
【００３６】他の電子部品１２２や１２３、小型の電子
部品１２４，１２５も、図示しないが上記と同様、ベー
ス領域１１０上方に配設されるように、各実装領域１１
２，１１３が順に折り重ねられる。これにより、フレキ
シブル回路基板１１は、一体型スペーサ１３（厚い領域
１３１）を伴って決められた順に折り重ねられ、各電子
部品１２１〜１２５が積層される。この結果、一体型ス
ペーサ１３の厚い領域１３１とフレキシブル回路基板
（裏面）が両面テープなどで固定され、３次元実装モジ
ュールが構成される。
部品１２４，１２５も、図示しないが上記と同様、ベー
ス領域１１０上方に配設されるように、各実装領域１１
２，１１３が順に折り重ねられる。これにより、フレキ
シブル回路基板１１は、一体型スペーサ１３（厚い領域
１３１）を伴って決められた順に折り重ねられ、各電子
部品１２１〜１２５が積層される。この結果、一体型ス
ペーサ１３の厚い領域１３１とフレキシブル回路基板
（裏面）が両面テープなどで固定され、３次元実装モジ
ュールが構成される。
【００３７】上記第２実施形態によっても、フレキシブ
ル回路基板１１に電子部品（１２１〜１２３その他）を
実装した時点で、モジュール製品としての動作が可能に
なる。これにより、３次元実装モジュールとして組み立
てられる以前に測定、検査等が実施できる。
ル回路基板１１に電子部品（１２１〜１２３その他）を
実装した時点で、モジュール製品としての動作が可能に
なる。これにより、３次元実装モジュールとして組み立
てられる以前に測定、検査等が実施できる。
【００３８】さらに、３次元実装モジュールとして組み
立てるための一体型スペーサ１３は、フレキシブル回路
基板１１上に一括して装着できる。その後は一体型スペ
ーサ１３を伴って実装領域１１１〜１１３が折り重ねら
れ固定されることにより、電子部品１２１〜１２３その
他の３次元実装が実現できる。また、フレキシブル回路
基板１１の折り曲げが必要な領域に折り曲げ緩和部３１
を設けているので折り曲げの精度が増す利点もある。
立てるための一体型スペーサ１３は、フレキシブル回路
基板１１上に一括して装着できる。その後は一体型スペ
ーサ１３を伴って実装領域１１１〜１１３が折り重ねら
れ固定されることにより、電子部品１２１〜１２３その
他の３次元実装が実現できる。また、フレキシブル回路
基板１１の折り曲げが必要な領域に折り曲げ緩和部３１
を設けているので折り曲げの精度が増す利点もある。
【００３９】このようなことから、３次元実装モジュー
ルとして、組み立て性（組み立ての早さ、精度）は著し
く向上し、加工工数の減少が達成される。これにより、
リペア（またはリワーク）作業性に優れる。仮にスペー
サがセパレートタイプであった場合と比較すれば、組み
立て性が向上し、部品点数が減少する。この結果、コス
ト削減に寄与する。さらに、ＩＣの種類、組み合わせの
自由度が広く、複数の周辺素子まで実装できる点を考慮
すれば、電気特性的にも最適なモジュール化が可能であ
る。
ルとして、組み立て性（組み立ての早さ、精度）は著し
く向上し、加工工数の減少が達成される。これにより、
リペア（またはリワーク）作業性に優れる。仮にスペー
サがセパレートタイプであった場合と比較すれば、組み
立て性が向上し、部品点数が減少する。この結果、コス
ト削減に寄与する。さらに、ＩＣの種類、組み合わせの
自由度が広く、複数の周辺素子まで実装できる点を考慮
すれば、電気特性的にも最適なモジュール化が可能であ
る。
【００４０】図５（ａ），（ｂ）は、それぞれ本発明の
第３実施形態に係る半導体装置の構成であり、（ａ）は
組み立て前の平面図、（ｂ）は組立後の３次元実装モジ
ュールの概略構成を示す任意の断面図である。前記第２
実施形態と同様の箇所には同一の符号を付して説明は省
略する。
第３実施形態に係る半導体装置の構成であり、（ａ）は
組み立て前の平面図、（ｂ）は組立後の３次元実装モジ
ュールの概略構成を示す任意の断面図である。前記第２
実施形態と同様の箇所には同一の符号を付して説明は省
略する。
【００４１】この第３実施形態においては、前記第２実
施形態に比べて、フレキシブル回路基板５１が異なって
いる。図示のように、フレキシブル回路基板５１はベー
ス領域１１０にも電子部品１２６が実装される形態とな
っている。これにより、一体型スペーサ１３は、その厚
い領域１３１を、電子部品１２６に応じてベース領域１
１０上にも設けている。
施形態に比べて、フレキシブル回路基板５１が異なって
いる。図示のように、フレキシブル回路基板５１はベー
ス領域１１０にも電子部品１２６が実装される形態とな
っている。これにより、一体型スペーサ１３は、その厚
い領域１３１を、電子部品１２６に応じてベース領域１
１０上にも設けている。
【００４２】また、電子部品１２６上方に各電子部品１
２１〜１２３が順に積層されるのでそれを考慮して、一
体型スペーサ１３は、ベース領域１１０上の厚い領域１
３１と各実装領域１１１〜１１３上の厚い領域１３１と
の間の距離ｄ１１〜ｄ１３を異ならせている。これによ
り、フレキシブル回路基板５１は、一体型スペーサ１３
（厚い領域１３１）を伴って決められた順に折り重ねら
れ、各電子部品１２１〜１２５が前記第１実施形態のと
きと同様に積層固定される（図５（ｂ））。
２１〜１２３が順に積層されるのでそれを考慮して、一
体型スペーサ１３は、ベース領域１１０上の厚い領域１
３１と各実装領域１１１〜１１３上の厚い領域１３１と
の間の距離ｄ１１〜ｄ１３を異ならせている。これによ
り、フレキシブル回路基板５１は、一体型スペーサ１３
（厚い領域１３１）を伴って決められた順に折り重ねら
れ、各電子部品１２１〜１２５が前記第１実施形態のと
きと同様に積層固定される（図５（ｂ））。
【００４３】図６（ａ），（ｂ）は、それぞれ本発明の
第４実施形態に係る半導体装置の構成であり、（ａ）は
組み立て前の平面図、（ｂ）は組立後の３次元実装モジ
ュールの概略構成を示す任意の断面図である。前記第２
実施形態と同様の箇所には同一の符号を付して説明は省
略する。
第４実施形態に係る半導体装置の構成であり、（ａ）は
組み立て前の平面図、（ｂ）は組立後の３次元実装モジ
ュールの概略構成を示す任意の断面図である。前記第２
実施形態と同様の箇所には同一の符号を付して説明は省
略する。
【００４４】この第４実施形態においては、前記第２実
施形態に比べて、フレキシブル回路基板６１が異なって
いる。図示のように、フレキシブル回路基板６１のベー
ス領域１１０の裏面において、破線のような外部端子部
（例えばボール電極）６２が設けられている。すなわ
ち、前記第２の実施形態（図３）で示した外部端子部１
１５を、コネクタ端子の代りにアレイタイプの電極（６
２）とした構成となっている。
施形態に比べて、フレキシブル回路基板６１が異なって
いる。図示のように、フレキシブル回路基板６１のベー
ス領域１１０の裏面において、破線のような外部端子部
（例えばボール電極）６２が設けられている。すなわ
ち、前記第２の実施形態（図３）で示した外部端子部１
１５を、コネクタ端子の代りにアレイタイプの電極（６
２）とした構成となっている。
【００４５】実装領域（１１１〜１１３）を配したフレ
キシブル回路基板６１の主表面において、図示しない外
部端子に相当する導電パターンの端部は、ビアパターン
（図示せず）を介して外部端子部（ボール電極）６２に
接続されている。
キシブル回路基板６１の主表面において、図示しない外
部端子に相当する導電パターンの端部は、ビアパターン
（図示せず）を介して外部端子部（ボール電極）６２に
接続されている。
【００４６】また、電子部品１２５はクリスタルを示す
が、いままでのシリンダタイプに代ってＳＭＤ（Surfac
e Mount Device）タイプを適用している。ＳＭＤタイプ
なら３次元モジュールをメイン基板にハンダ実装する際
に、リフロー可能で信頼性が高い。
が、いままでのシリンダタイプに代ってＳＭＤ（Surfac
e Mount Device）タイプを適用している。ＳＭＤタイプ
なら３次元モジュールをメイン基板にハンダ実装する際
に、リフロー可能で信頼性が高い。
【００４７】一体型スペーサ１３は、その厚い領域１３
１を、電子部品１２１〜１２５に応じて設けている。こ
れにより、フレキシブル回路基板６１は、一体型スペー
サ１３（厚い領域１３１）を伴って決められた順に折り
重ねられ、各電子部品１２１〜１２５が前記第１実施形
態のときと同様に積層固定される（図６（ｂ））。
１を、電子部品１２１〜１２５に応じて設けている。こ
れにより、フレキシブル回路基板６１は、一体型スペー
サ１３（厚い領域１３１）を伴って決められた順に折り
重ねられ、各電子部品１２１〜１２５が前記第１実施形
態のときと同様に積層固定される（図６（ｂ））。
【００４８】なお、電子部品１２１〜１２５は必要に応
じて予め熱硬化タイプなどの接着手段でフレキシブル回
路基板６１に固定しておいてもよい。これは、３次元モ
ジュールとして、メイン基板にリフローハンダ実装され
る際、例えばハンダ接合した電子部品１２４や１２５の
落下防止に寄与する。このような接着手段は、温度条件
や電子部品の質量に依存するため、必ずしも必要な条件
ではない。いずれにしてもスペーサ１３に干渉しないよ
うに所定の電子部品が接着されることが望ましい。
じて予め熱硬化タイプなどの接着手段でフレキシブル回
路基板６１に固定しておいてもよい。これは、３次元モ
ジュールとして、メイン基板にリフローハンダ実装され
る際、例えばハンダ接合した電子部品１２４や１２５の
落下防止に寄与する。このような接着手段は、温度条件
や電子部品の質量に依存するため、必ずしも必要な条件
ではない。いずれにしてもスペーサ１３に干渉しないよ
うに所定の電子部品が接着されることが望ましい。
【００４９】なお、ベース領域１１０の周辺である四辺
全てに各実装領域が設けられる構成も十分考えられる。
その場合も、厚い領域と薄い領域を含む一体型スペーサ
を伴い各電子部品が決められた順に積層され、前記第１
実施形態のときと同様に固定される。
全てに各実装領域が設けられる構成も十分考えられる。
その場合も、厚い領域と薄い領域を含む一体型スペーサ
を伴い各電子部品が決められた順に積層され、前記第１
実施形態のときと同様に固定される。
【００５０】上記のような第３、第４実施形態は、共に
より高密度実装を追求した構成である。このような実施
形態によっても、フレキシブル回路基板５１または６１
に電子部品を実装した時点で、モジュール製品としての
動作が可能になる。これにより、３次元実装モジュール
として組み立てられる以前に測定、検査等が実施でき
る。
より高密度実装を追求した構成である。このような実施
形態によっても、フレキシブル回路基板５１または６１
に電子部品を実装した時点で、モジュール製品としての
動作が可能になる。これにより、３次元実装モジュール
として組み立てられる以前に測定、検査等が実施でき
る。
【００５１】また、３次元実装モジュールとして組み立
てるための一体型スペーサ１３は、フレキシブル回路基
板５１または６１上に一括して装着可能である。その後
は一体型スペーサ１３を伴って各実装領域が折り重ねら
れ固定されることにより、電子部品の３次元実装が実現
できる。また、フレキシブル回路基板５１または６１の
折り曲げが必要な領域に折り曲げ緩和部３１を設けるこ
とによって折り曲げの精度が増す。
てるための一体型スペーサ１３は、フレキシブル回路基
板５１または６１上に一括して装着可能である。その後
は一体型スペーサ１３を伴って各実装領域が折り重ねら
れ固定されることにより、電子部品の３次元実装が実現
できる。また、フレキシブル回路基板５１または６１の
折り曲げが必要な領域に折り曲げ緩和部３１を設けるこ
とによって折り曲げの精度が増す。
【００５２】以上の各実施形態によれば、一体型スペー
サにより、３次元実装モジュールとして、組み立て性
（組み立ての早さ、精度）は著しく向上し、加工工数の
減少が達成される。これにより、３次元実装モジュール
としてリペア（またはリワーク）作業性に優れる。仮に
スペーサがセパレートタイプであった場合と比較すれ
ば、組み立て性の向上、部品点数の減少が達成される。
これにより、コスト削減に寄与する。さらに、ＩＣの種
類、組み合わせの自由度が広く、複数の周辺素子まで実
装できる点を考慮すれば、電気特性的にも最適なモジュ
ール化が可能である。
サにより、３次元実装モジュールとして、組み立て性
（組み立ての早さ、精度）は著しく向上し、加工工数の
減少が達成される。これにより、３次元実装モジュール
としてリペア（またはリワーク）作業性に優れる。仮に
スペーサがセパレートタイプであった場合と比較すれ
ば、組み立て性の向上、部品点数の減少が達成される。
これにより、コスト削減に寄与する。さらに、ＩＣの種
類、組み合わせの自由度が広く、複数の周辺素子まで実
装できる点を考慮すれば、電気特性的にも最適なモジュ
ール化が可能である。
【００５３】
【発明の効果】以上説明したように本発明の半導体装置
によれば、折り重ねて３次元実装モジュールにするべく
フレキシブル回路基板に電子部品を実装する。これによ
り、３次元実装モジュールへの組み立て以前に測定、検
査等が実施可能である。
によれば、折り重ねて３次元実装モジュールにするべく
フレキシブル回路基板に電子部品を実装する。これによ
り、３次元実装モジュールへの組み立て以前に測定、検
査等が実施可能である。
【００５４】さらに、３次元実装モジュールとして組み
立てるための積層支持体、すなわち一体型スペーサは、
フレキシブル回路基板上に一括して装着される。その後
はこのスペーサを伴って実装領域が折り重ねられ固定さ
れる。これにより、少ない工数で３次元実装モジュール
を実現する。
立てるための積層支持体、すなわち一体型スペーサは、
フレキシブル回路基板上に一括して装着される。その後
はこのスペーサを伴って実装領域が折り重ねられ固定さ
れる。これにより、少ない工数で３次元実装モジュール
を実現する。
【００５５】以上の結果、高密度３次元実装モジュール
への組み立ての容易性、制御性が得られ、リペア（また
はリワーク）作業性に優れ、自由度が高くかつ電気特性
的にも最適な、フレキシブル回路基板を用いた高信頼性
の３次元実装モジュール構成の半導体装置を提供するこ
とができる。
への組み立ての容易性、制御性が得られ、リペア（また
はリワーク）作業性に優れ、自由度が高くかつ電気特性
的にも最適な、フレキシブル回路基板を用いた高信頼性
の３次元実装モジュール構成の半導体装置を提供するこ
とができる。
【図１】本発明の第１実施形態に係る半導体装置の構成
を示す概観図である。
を示す概観図である。
【図２】（ａ），（ｂ）は、それぞれ図１の半導体装置
の一部を示す断面図である。
の一部を示す断面図である。
【図３】本発明の第２実施形態に係る半導体装置の構成
を示す概観図である。
を示す概観図である。
【図４】（ａ），（ｂ）は、それぞれ図３の半導体装置
の一部を示す断面図である。
の一部を示す断面図である。
【図５】（ａ），（ｂ）は、それぞれ本発明の第３実施
形態に係る半導体装置の構成であり、（ａ）は組み立て
前の平面図、（ｂ）は組立後の３次元実装モジュールの
概略構成を示す任意の断面図である。
形態に係る半導体装置の構成であり、（ａ）は組み立て
前の平面図、（ｂ）は組立後の３次元実装モジュールの
概略構成を示す任意の断面図である。
【図６】（ａ），（ｂ）は、それぞれ本発明の第４実施
形態に係る半導体装置の構成であり、（ａ）は組み立て
前の平面図、（ｂ）は組立後の３次元実装モジュールの
概略構成を示す任意の断面図である。
形態に係る半導体装置の構成であり、（ａ）は組み立て
前の平面図、（ｂ）は組立後の３次元実装モジュールの
概略構成を示す任意の断面図である。
１１，５１、６１…フレキシブル回路基板 １０１…基材 １０２…導電パターン １０３…レジスト層 １１０…ベース領域 １１１，１１２，１１３…実装領域 １１５，６２…外部端子部 １２１，１２２，１２３，１２４、１２５，１２６…電
子部品 １３…一体型スペーサ １３１…一体型スペーサの厚い領域 １３２…一体型スペーサの薄い領域 ２１，２２…折り曲げ端部領域 ３１…折り曲げ緩和部 ＡＣＦ…異方性導電フィルム ＡＤＨ１，ＡＤＨ２…接着領域 ＢＭＰ…バンプ電極
子部品 １３…一体型スペーサ １３１…一体型スペーサの厚い領域 １３２…一体型スペーサの薄い領域 ２１，２２…折り曲げ端部領域 ３１…折り曲げ緩和部 ＡＣＦ…異方性導電フィルム ＡＤＨ１，ＡＤＨ２…接着領域 ＢＭＰ…バンプ電極
Claims (7)
- 【請求項１】 ベース領域及びその周辺に連設された１
つ以上の実装領域を有し、ベース領域上方に各実装領域
が折り重ねられるように形成されたフレキシブル回路基
板と、 前記実装領域に対応して実装された電子部品と、 前記電子部品を保護するように設けられそれぞれ所定の
外形枠を有する厚い第１領域及びこの第１領域と共に一
体化し折り曲げ可能な薄い第２領域を含む積層支持体
と、 前記積層支持体とフレキシブル回路基板が一体となって
前記電子部品を積層し固定するための接着部材と、を具
備したことを特徴とする半導体装置。 - 【請求項２】 前記フレキシブル回路基板は、前記ベー
ス領域の周辺に連設された外部端子領域をさらに含むこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記フレキシブル回路基板は、前記ベー
ス領域下方側の面に設けられた外部端子領域をさらに含
むことを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記積層支持体は、その第１領域に関し
て前記電子部品の周辺を取り囲むような構成であること
を特徴とする請求項１〜３いずれか一つに記載の半導体
装置。 - 【請求項５】 前記積層支持体は、その第１領域に関し
て前記電子部品の周辺に部分的に沿うような構成である
ことを特徴とする請求項１〜３いずれか一つに記載の半
導体装置。 - 【請求項６】 前記積層支持体は、その第２領域に関し
て折り曲げ緩和部が設けられていることを特徴とする請
求項１〜５いずれか一つに記載の半導体装置。 - 【請求項７】 前記ベース領域にも電子部品が実装され
る形態をさらに具備することを特徴とする請求項１〜６
いずれか一つに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000124354A JP3855594B2 (ja) | 2000-04-25 | 2000-04-25 | 半導体装置 |
| US09/843,236 US6677670B2 (en) | 2000-04-25 | 2001-04-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000124354A JP3855594B2 (ja) | 2000-04-25 | 2000-04-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001308261A true JP2001308261A (ja) | 2001-11-02 |
| JP3855594B2 JP3855594B2 (ja) | 2006-12-13 |
Family
ID=18634496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000124354A Expired - Fee Related JP3855594B2 (ja) | 2000-04-25 | 2000-04-25 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6677670B2 (ja) |
| JP (1) | JP3855594B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004047173A1 (ja) * | 2002-11-20 | 2004-06-03 | Nec Corporation | 半導体パッケージ及び積層型半導体パッケージ |
| JP2008211264A (ja) * | 2008-06-09 | 2008-09-11 | Nec Corp | 半導体パッケージ及び積層型半導体パッケージ |
| JP2010268077A (ja) * | 2009-05-12 | 2010-11-25 | Olympus Medical Systems Corp | 撮像装置、撮像装置の製造方法 |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5484959A (en) * | 1992-12-11 | 1996-01-16 | Staktek Corporation | High density lead-on-package fabrication method and apparatus |
| US7656678B2 (en) * | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
| US20050009234A1 (en) * | 2001-10-26 | 2005-01-13 | Staktek Group, L.P. | Stacked module systems and methods for CSP packages |
| US20060255446A1 (en) * | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
| US20040195666A1 (en) * | 2001-10-26 | 2004-10-07 | Julian Partridge | Stacked module systems and methods |
| US6940729B2 (en) * | 2001-10-26 | 2005-09-06 | Staktek Group L.P. | Integrated circuit stacking system and method |
| US7371609B2 (en) * | 2001-10-26 | 2008-05-13 | Staktek Group L.P. | Stacked module systems and methods |
| US20030234443A1 (en) * | 2001-10-26 | 2003-12-25 | Staktek Group, L.P. | Low profile stacking system and method |
| US7485951B2 (en) * | 2001-10-26 | 2009-02-03 | Entorian Technologies, Lp | Modularized die stacking system and method |
| US20050056921A1 (en) * | 2003-09-15 | 2005-03-17 | Staktek Group L.P. | Stacked module systems and methods |
| US6576992B1 (en) * | 2001-10-26 | 2003-06-10 | Staktek Group L.P. | Chip scale stacking system and method |
| US7202555B2 (en) * | 2001-10-26 | 2007-04-10 | Staktek Group L.P. | Pitch change and chip scale stacking system and method |
| US6956284B2 (en) * | 2001-10-26 | 2005-10-18 | Staktek Group L.P. | Integrated circuit stacking system and method |
| US7026708B2 (en) * | 2001-10-26 | 2006-04-11 | Staktek Group L.P. | Low profile chip scale stacking system and method |
| US7053478B2 (en) * | 2001-10-26 | 2006-05-30 | Staktek Group L.P. | Pitch change and chip scale stacking system |
| US6914324B2 (en) * | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
| US7081373B2 (en) * | 2001-12-14 | 2006-07-25 | Staktek Group, L.P. | CSP chip stack with flex circuit |
| US7071547B2 (en) * | 2002-09-11 | 2006-07-04 | Tessera, Inc. | Assemblies having stacked semiconductor chips and methods of making same |
| US20040245615A1 (en) * | 2003-06-03 | 2004-12-09 | Staktek Group, L.P. | Point to point memory expansion system and method |
| JP4163054B2 (ja) * | 2003-06-23 | 2008-10-08 | アルプス電気株式会社 | 入力装置 |
| JP4425217B2 (ja) * | 2003-09-30 | 2010-03-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 可撓性の重ねられたチップ・アセンブリとその形成方法 |
| US6958531B2 (en) * | 2003-11-14 | 2005-10-25 | The Regents Of The University Of Michigan | Multi-substrate package and method for assembling same |
| US20060033187A1 (en) * | 2004-08-12 | 2006-02-16 | Staktek Group, L.P. | Rugged CSP module system and method |
| US20060043558A1 (en) * | 2004-09-01 | 2006-03-02 | Staktek Group L.P. | Stacked integrated circuit cascade signaling system and method |
| US7760513B2 (en) * | 2004-09-03 | 2010-07-20 | Entorian Technologies Lp | Modified core for circuit module system and method |
| US20060053345A1 (en) * | 2004-09-03 | 2006-03-09 | Staktek Group L.P. | Thin module system and method |
| US7423885B2 (en) * | 2004-09-03 | 2008-09-09 | Entorian Technologies, Lp | Die module system |
| US7289327B2 (en) * | 2006-02-27 | 2007-10-30 | Stakick Group L.P. | Active cooling methods and apparatus for modules |
| US7511968B2 (en) * | 2004-09-03 | 2009-03-31 | Entorian Technologies, Lp | Buffered thin module system and method |
| US7606040B2 (en) * | 2004-09-03 | 2009-10-20 | Entorian Technologies, Lp | Memory module system and method |
| US7468893B2 (en) * | 2004-09-03 | 2008-12-23 | Entorian Technologies, Lp | Thin module system and method |
| US7606049B2 (en) * | 2004-09-03 | 2009-10-20 | Entorian Technologies, Lp | Module thermal management system and method |
| US7324352B2 (en) * | 2004-09-03 | 2008-01-29 | Staktek Group L.P. | High capacity thin module system and method |
| US20060261449A1 (en) * | 2005-05-18 | 2006-11-23 | Staktek Group L.P. | Memory module system and method |
| US7606050B2 (en) * | 2004-09-03 | 2009-10-20 | Entorian Technologies, Lp | Compact module system and method |
| US7446410B2 (en) * | 2004-09-03 | 2008-11-04 | Entorian Technologies, Lp | Circuit module with thermal casing systems |
| US20060050492A1 (en) * | 2004-09-03 | 2006-03-09 | Staktek Group, L.P. | Thin module system and method |
| US7579687B2 (en) * | 2004-09-03 | 2009-08-25 | Entorian Technologies, Lp | Circuit module turbulence enhancement systems and methods |
| US20060049513A1 (en) * | 2004-09-03 | 2006-03-09 | Staktek Group L.P. | Thin module system and method with thermal management |
| US7443023B2 (en) * | 2004-09-03 | 2008-10-28 | Entorian Technologies, Lp | High capacity thin module system |
| US20060055024A1 (en) * | 2004-09-14 | 2006-03-16 | Staktek Group, L.P. | Adapted leaded integrated circuit module |
| US20060072297A1 (en) * | 2004-10-01 | 2006-04-06 | Staktek Group L.P. | Circuit Module Access System and Method |
| US20060118936A1 (en) * | 2004-12-03 | 2006-06-08 | Staktek Group L.P. | Circuit module component mounting system and method |
| US7309914B2 (en) * | 2005-01-20 | 2007-12-18 | Staktek Group L.P. | Inverted CSP stacking system and method |
| US20060175693A1 (en) * | 2005-02-04 | 2006-08-10 | Staktek Group, L.P. | Systems, methods, and apparatus for generating ball-out matrix configuration output for a flex circuit |
| US7408253B2 (en) * | 2005-03-30 | 2008-08-05 | Lin Paul T | Chip-embedded support-frame board wrapped by folded flexible circuit for multiplying packing density |
| US20060244114A1 (en) * | 2005-04-28 | 2006-11-02 | Staktek Group L.P. | Systems, methods, and apparatus for connecting a set of contacts on an integrated circuit to a flex circuit via a contact beam |
| US20060250780A1 (en) * | 2005-05-06 | 2006-11-09 | Staktek Group L.P. | System component interposer |
| US7576995B2 (en) * | 2005-11-04 | 2009-08-18 | Entorian Technologies, Lp | Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area |
| US7608920B2 (en) * | 2006-01-11 | 2009-10-27 | Entorian Technologies, Lp | Memory card and method for devising |
| US7508058B2 (en) * | 2006-01-11 | 2009-03-24 | Entorian Technologies, Lp | Stacked integrated circuit module |
| US20070158821A1 (en) * | 2006-01-11 | 2007-07-12 | Leland Szewerenko | Managed memory component |
| US20070164416A1 (en) * | 2006-01-17 | 2007-07-19 | James Douglas Wehrly | Managed memory component |
| US7511969B2 (en) * | 2006-02-02 | 2009-03-31 | Entorian Technologies, Lp | Composite core circuit module system and method |
| WO2007102358A1 (ja) * | 2006-03-07 | 2007-09-13 | Nec Corporation | 電子デバイスパッケージ、モジュール、および電子機器 |
| US20070262429A1 (en) * | 2006-05-15 | 2007-11-15 | Staktek Group, L.P. | Perimeter stacking system and method |
| KR20090018852A (ko) * | 2006-06-06 | 2009-02-23 | 닛본 덴끼 가부시끼가이샤 | 반도체 패키지, 그 제조 방법, 반도체 장치 및 전자 기기 |
| JP2008078205A (ja) * | 2006-09-19 | 2008-04-03 | Fujitsu Ltd | 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置 |
| US7468553B2 (en) * | 2006-10-20 | 2008-12-23 | Entorian Technologies, Lp | Stackable micropackages and stacked modules |
| US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
| WO2017111903A1 (en) * | 2015-12-21 | 2017-06-29 | Intel Corporation | Integrating system in package (sip) with input/output (io) board for platform miniaturization |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5345205A (en) * | 1990-04-05 | 1994-09-06 | General Electric Company | Compact high density interconnected microwave system |
| US5170328A (en) * | 1990-04-24 | 1992-12-08 | Delco Electronics Corporation | Packaging for molded carriers of integrated circuits |
| US5117282A (en) * | 1990-10-29 | 1992-05-26 | Harris Corporation | Stacked configuration for integrated circuit devices |
| US5646446A (en) * | 1995-12-22 | 1997-07-08 | Fairchild Space And Defense Corporation | Three-dimensional flexible assembly of integrated circuits |
| US6208521B1 (en) * | 1997-05-19 | 2001-03-27 | Nitto Denko Corporation | Film carrier and laminate type mounting structure using same |
| US6014316A (en) * | 1997-06-13 | 2000-01-11 | Irvine Sensors Corporation | IC stack utilizing BGA contacts |
| JP3186700B2 (ja) * | 1998-06-24 | 2001-07-11 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6262895B1 (en) * | 2000-01-13 | 2001-07-17 | John A. Forthun | Stackable chip package with flex carrier |
-
2000
- 2000-04-25 JP JP2000124354A patent/JP3855594B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-25 US US09/843,236 patent/US6677670B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004047173A1 (ja) * | 2002-11-20 | 2004-06-03 | Nec Corporation | 半導体パッケージ及び積層型半導体パッケージ |
| US7230328B2 (en) | 2002-11-20 | 2007-06-12 | Nec Corporation | Semiconductor package and laminated semiconductor package |
| CN100438024C (zh) * | 2002-11-20 | 2008-11-26 | 日本电气株式会社 | 半导体封装及层叠型半导体封装 |
| JP2008211264A (ja) * | 2008-06-09 | 2008-09-11 | Nec Corp | 半導体パッケージ及び積層型半導体パッケージ |
| JP4715870B2 (ja) * | 2008-06-09 | 2011-07-06 | 日本電気株式会社 | 半導体パッケージ及び積層型半導体パッケージ |
| JP2010268077A (ja) * | 2009-05-12 | 2010-11-25 | Olympus Medical Systems Corp | 撮像装置、撮像装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6677670B2 (en) | 2004-01-13 |
| US20030151127A1 (en) | 2003-08-14 |
| JP3855594B2 (ja) | 2006-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001308261A (ja) | 半導体装置 | |
| JP2001308260A (ja) | 半導体装置 | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| EP1041633B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| KR100497997B1 (ko) | 반도체 모듈 | |
| JP4208840B2 (ja) | 半導体装置 | |
| KR20010086344A (ko) | 적층형 반도체 장치 | |
| US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| WO2003005445A1 (fr) | Dispositif a semiconducteur et module a semiconducteur | |
| KR101772490B1 (ko) | 인쇄회로기판 어셈블리 | |
| JPH113969A (ja) | チップ部品が積層された基板部品 | |
| JP2002009228A (ja) | 半導体装置 | |
| JP3998878B2 (ja) | 半導体装置、半導体装置の製造方法、およびパッケージの製造方法 | |
| JP2002009229A (ja) | 半導体装置 | |
| WO2000019515A1 (fr) | Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique | |
| JP3888037B2 (ja) | 半導体装置 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP2000307055A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002009234A (ja) | 半導体装置 | |
| WO2011021690A1 (ja) | 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置 | |
| JP2004200665A (ja) | 半導体装置およびその製造方法 | |
| JP4514530B2 (ja) | 精密機器に内蔵される回路モジュールおよび精密機器 | |
| JP2004200665A6 (ja) | 半導体装置およびその製造方法 | |
| JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002009226A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |