CN105230132B - 包括降低热膨胀系数(cte)并减小翘曲的无机材料的基板 - Google Patents

包括降低热膨胀系数(cte)并减小翘曲的无机材料的基板 Download PDF

Info

Publication number
CN105230132B
CN105230132B CN201480029015.9A CN201480029015A CN105230132B CN 105230132 B CN105230132 B CN 105230132B CN 201480029015 A CN201480029015 A CN 201480029015A CN 105230132 B CN105230132 B CN 105230132B
Authority
CN
China
Prior art keywords
core
layer
inorganic
substrate
central layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480029015.9A
Other languages
English (en)
Other versions
CN105230132A (zh
Inventor
C-K·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105230132A publication Critical patent/CN105230132A/zh
Application granted granted Critical
Publication of CN105230132B publication Critical patent/CN105230132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16165—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

一些创新性特征涉及一基板，该基板包括：第一核心层；在该基板中与第一核心层横向定位的第二核心层；横向位于第一核心层与第二核心层之间的第一无机核心层(例如，玻璃、硅、陶瓷)，第一无机核心层被配置成与配置为耦合至该基板的管芯垂直对齐；以及覆盖第一核心层、第二核心层和第一无机核心层的介电层。在一些实现中，第一无机核心层具有第一热膨胀系数(CTE)，管芯具有第二热膨胀系数，并且第一核心层具有第三热膨胀系数(CTE)。第一无机核心层的第一CTE紧密匹配管芯的第二CTE以便减小翘曲的可能性。

Description

包括降低热膨胀系数(CTE)并减小翘曲的无机材料的基板
背景
优先权要求/权益要求
本申请要求于2013年5月31日提交的题为“Substrate Comprising InorganicMaterial That Lowers The Coefficient of Thermal Expansion(CTE)and ReducesWarpage(包括降低热膨胀系数(CTE)并减小翘曲的无机材料的基板)”的美国临时申请No.61/829,928的优先权，其通过引用明确纳入于此。
领域
各种特征涉及包括降低热膨胀系数(CTE)并减小翘曲的无机材料的基板。
背景
基板通常由中央核心层以及在该中央核心层任一侧上的多个介电层制成。在核心层和介电层的表面上使用铜或其他导电材料来将信号从集成电路(IC)/管芯的有源组件路由到设备中的母板和其他组件。核心层包括固化介电层，其中金属(例如，铜)箔被粘接至该固化介电层(例如，树脂)的两侧上。堆积介电层往往被称为半固化(预浸渍)层或堆积环氧树脂，并且可在制造期间被层压或挤压在核心的顶上。
图1解说了被耦合(例如，安装)在常规基板上的管芯。具体而言，图1解说了基板100，其上安装有管芯102。基板100是封装基板。如图1中所示，基板100包括核心层104、第一介电层106、第一阻焊层110、第二阻焊层112、第一组迹线114、第二组迹线116、第一组焊盘120、第二组焊盘122、第一通孔124、第二通孔126、和第三通孔128。
基板100还包括第一组焊球130和第二组焊球132。管芯102通过第一组焊球130耦合(例如，安装)到基板100。第二组焊球132配置成耦合至印刷电路板(PCB)。
基板的制造商面临的一个主要问题和关注点是基板在IC/管芯/芯片和/或板安装期间的翘曲，其可导致表面安装良率问题。这些高温翘曲问题与材料属性有关，包括构成基板的材料的热膨胀系数(CTE)。本质上，(安装在基板上的)IC/管芯由通常具有与基板的CTE显著不同的CTE的材料制成。通常，基板具有比IC/管芯的CTE大的CTE。这是因为基板包括比IC/管芯多的金属材料。金属材料(例如，铜)具有比IC/管芯的材料大得多的CTE。IC和基板的CTE差异是在基板上进行IC/管芯安装期间的翘曲问题的原因，因为IC将与基板不同地膨胀和收缩。在图1中，核心层104具有与管芯102的CTE不同的CTE。这种CTE差异可导致翘曲问题，并由此导致有缺陷的管芯封装。
因此，需要具有更接近IC/管芯的CTE的CTE的基板，以便减少在基板上安装IC/管芯期间的翘曲问题并由此提高被安装在基板上的管芯的表面安装良率。
概述
各种特征涉及包括降低热膨胀系数(CTE)并减小翘曲的无机材料的基板。
第一示例提供一种基板，该基板包括第一核心层、第二核心层、第一无机核心层和介电层的基板。第一核心层包括第一杨式模量。第二核心层在基板中与第一核心层横向定位。第一无机核心层横向位于第一核心层与第二核心层之间。第一无机核心层包括比第一杨式模量大的第二杨式模量。介电层覆盖第一核心层、第二核心层和第一无机核心层。
根据一方面，第一无机核心层被配置成与配置为耦合至基板的管芯垂直对齐。
根据一方面，第一无机核心层具有第一热膨胀系数(CTE)，管芯具有第二热膨胀系数，并且第一核心层具有第三热膨胀系数(CTE)，其中管芯的第二CTE与接近第一核心层的第三CTE相比更加接近第一无机核心层的第一CTE。在一些实现中，第一无机核心层的第一CTE紧密匹配管芯的第二CTE以便减小翘曲的可能性。
根据一方面，第二杨式模量为第一杨式模量的至少1.35倍。在一些实现中，第二杨式模量为第一杨式模量的至少1.5倍。在一些实现中，第二杨式模量至少为50吉帕斯卡(GPa)。
根据一方面，第一无机核心层是至少玻璃、硅和/或陶瓷中的一者。
根据一方面，该基板进一步包括横向位于第一核心层与第二核心层之间的第二无机核心层，第一和第二无机核心层被配置成与配置为耦合至该基板的管芯垂直对齐。
根据一方面，该基板进一步包括穿过第一无机核心层的至少一个通孔。
根据一方面，该基板是封装基板。
根据一方面，该管芯被配置成耦合到至少模塑或较硬附加装置中的一者。
根据一方面，该基板进一步包括堆积层。
根据一方面，该基板被纳入以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
第二示例提供一种装置，该装置包括第一核心层、第二核心层、用于当管芯耦合至该装置时减小翘曲的构件、以及介电层。第一核心层包括第一杨式模量。第二核心层在该装置中与第一核心层横向定位。用于减小翘曲的构件横向位于第一核心层与第二核心层之间。用于减小翘曲的构件包括比第一杨式模量大的第二杨式模量。介电层覆盖第一核心层、第二核心层和用于减小翘曲的构件。
根据一方面，用于减小翘曲的构件被配置成与配置为耦合至该装置的管芯垂直对齐。
根据一方面，用于减小翘曲的构件具有第一热膨胀系数(CTE)，管芯具有第二热膨胀系数，并且第一核心层具有第三热膨胀系数(CTE)，其中管芯的第二CTE与接近第一核心层的第三CTE相比更加接近用于减小翘曲的构件的第一CTE。在一些实现中，用于减小翘曲的构件的第一CTE紧密匹配管芯的第二CTE以便减小翘曲的可能性。
根据一方面，第二杨式模量为第一杨式模量的至少1.35倍。在一些实现中，第二杨式模量为第一杨式模量的至少1.5倍。在一些实现中，第二杨式模量至少为50吉帕斯卡(GPa)。
根据一方面，用于减小翘曲的构件是至少玻璃、硅和/或陶瓷中的一者。
根据一方面，用于减小翘曲的构件包括第一无机核心层和第二无机核心层。第一和第二核心层横向位于第一核心层与第二核心层之间。第一和第二无机核心层被配置成与配置为耦合至该装置的管芯垂直对齐。
根据一方面，该装置进一步包括穿过用于减小翘曲的构件的至少一个通孔。
根据一方面，该装置是封装基板。
根据一方面，该管芯被配置成耦合到至少模塑或较硬附加装置中的一者。
根据一方面，该装置进一步包括堆积层。
根据一方面，该装置被纳入以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
第三示例提供了一种用于提供基板的方法。该方法提供包括第一杨式模量的第一核心层。该方法提供在该基板中与第一核心层横向定位的第二核心层。该方法提供横向位于第一核心层与第二核心层之间的第一无机核心层。第一无机核心层包括比第一杨式模量大的第二杨式模量。该方法提供覆盖第一核心层、第二核心层和第一无机核心层的介电层。
根据一方面，第一无机核心层被配置成与配置为耦合至基板的管芯垂直对齐。
根据一方面，第一无机核心层具有第一热膨胀系数(CTE)，管芯具有第二热膨胀系数，并且第一核心层具有第三热膨胀系数(CTE)，其中管芯的第二CTE与接近第一核心层的第三CTE相比更加接近第一无机核心层的第一CTE。在一些实现中，第一无机核心层的第一CTE紧密匹配管芯的第二CTE以便减小翘曲的可能性。
根据一方面，第二杨式模量为第一杨式模量的至少1.35倍。在一些实现中，第二杨式模量为第一杨式模量的至少1.5倍。在一些实现中，第二杨式模量至少为50吉帕斯卡(GPa)。
根据一方面，第一无机核心层是至少玻璃、硅和/或陶瓷中的一者。
根据一方面，该方法进一步提供横向位于第一核心层与第二核心层之间的第二无机核心层。在一些实现中，第一和第二无机核心层被配置成与配置为耦合至基板的管芯垂直对齐。
根据一方面，该方法还提供穿过第一无机核心层的至少一个通孔。
根据一方面，该基板是封装基板。
根据一方面，该管芯被配置成耦合到至少模塑或较硬附加装置中的一者。
根据一方面，该方法进一步提供堆积层。
根据一方面，该基板被纳入以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
附图说明
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1解说了常规基板。
图2解说了包括一个无机核心层的示例性基板。
图3解说了包括一个以上无机核心层的示例性基板。
图4解说了包括一个无机核心层和模塑层的示例性基板。
图5解说了包括一个以上无机核心层和模塑层的示例性基板。
图6解说了包括一个无机核心层和附加装置的示例性基板。
图7解说了包括一个以上无机核心层和附加装置的示例性基板。
图8A-8E解说了提供/制造包括一个或多个无机核心层的基板(例如，封装基板)的示例性序列。
图9解说了用于提供/制造包括一个或多个无机核心层的基板的方法的示例性流程图。
图10解说了包括若干介电层、一个无机核心层和模塑层的示例性基板。
图11解说了包括若干介电层、一个以上无机核心层和模塑层的示例性基板。
图12解说了可集成本文所描述的集成电路和/或PCB的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。但是，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免使本公开的这些方面不明朗。
综览
一些创新性特征涉及包括第一核心层、第二核心层、第一无机核心层和介电层的基板。第二核心层在基板中与第一核心层横向定位。第一无机核心层(例如，玻璃、硅、陶瓷)横向位于第一核心层与第二核心层之间。介电层覆盖第一核心层、第二核心层和第一无机核心层。在一些实现中，第一核心层包括第一杨式模量。在一些实现中，第一无机核心层包括第二杨式模量。在一些实现中，第二杨式模量为第一杨式模量的至少1.35倍。在一些实现中，第二杨式模量为第一杨式模量的至少1.5倍。在一些实现中，第二杨式模量至少为50吉帕斯卡(GPa)。在一些实现中，第一无机核心层被配置成与配置为耦合至基板的管芯垂直对齐。在一些实现中，第一无机核心层具有第一热膨胀系数(CTE)，管芯具有第二热膨胀系数，并且第一核心层具有第三热膨胀系数(CTE)。在一些实现中，管芯的第二CTE与接近第一核心层的第三CTE相比更加接近第一无机核心层的第一CTE。在一些实现中，第一无机核心层的第一CTE紧密匹配管芯的第二CTE以便减小翘曲的可能性。
包括无机材料的示例性基板
图2解说了基板的示例，该基板包括降低该基板的热膨胀系数(CTE)并减小该基板的翘曲的一种或多种无机材料。具体而言，图2解说了基板200，其上安装有管芯202。在一些实现中，基板200是封装基板。如图2中所示，基板200包括核心层204、第一介电层206、第一无机核心层208、第一阻焊层210、第二阻焊层212、第一组迹线214、第二组迹线216、第一组焊盘220、第二组焊盘222、第一通孔224、第二通孔226、和第三通孔228。
在一些实现中，核心层204可以是涂敷和/或预浸渍有树脂/玻璃纤维/环氧树脂层的介电层。核心层204可包括第一核心层204a和第二核心层204b。第一核心层204a可与第二核心层204b横向定位。第一无机核心层208是具有接近/靠近管芯202的热膨胀系数(CTE)的热膨胀系数(CTE)的材料。在一些实现中，第一无机核心层208的CTE小于基板的有效CTE。在一些实现中，第一无机核心层208的CTE小于核心层204的CTE。在一些实现中，第一无机核心层208的CTE小于第一介电层206的CTE。在一些实现中，第一无机核心层208是玻璃。在一些实现中，第一无机核心层208是硅。在一些实现中，第一无机核心层208是陶瓷。然而，不同实现可将不同材料用于第一无机核心层208。
如图2中所示，第一无机核心层208被嵌入在基板200中。具体而言，第一无机核心层208在基板200中并被第一介电层206围绕。第一无机核心层208可横向定位于/位于第一核心层204a与第二核心层204b之间。在一些实现中，第一无机核心层208可被配置成用作用于在管芯被耦合至基板时减小翘曲的装置。
基板200还包括第一组焊球230和第二组焊球232。管芯202通过第一组焊球230耦合(例如，安装)至基板200。第二组焊球232配置成耦合至印刷电路板(PCB)。
图2还解说了第一通孔224、第二通孔226和第三通孔228穿过第一介电层206和第一无机核心层208。第一通孔224、第二通孔226和第三通孔228耦合至第一组焊盘220和第二组焊盘222。
图2进一步解说了管芯202被耦合(例如，安装)在基板200上，以使得管芯202与第一无机核心层208垂直对齐。在一些实现中，第一无机核心层208被配置成(例如，被嵌入在基板200中)与安装在基板200上的管芯202(例如，部分地、基本地、完全地)垂直对齐。不同的实现可以不同地将管芯202耦合至基板200。例如，在一些实现中，管芯202可以与第一无机核心层208部分地、基本地、或完全地垂直对齐。由于管芯202和第一无机核心层208各自具有彼此类似(例如，接近)的CTE，因此它们各自均以类似方式膨胀和收缩。作为具有类似CTE(例如，类似横向膨胀和/或收缩属性)的结果，在管芯202被安装在基板200上时，翘曲的可能性减小。最终结果是在基板(例如，封装基板)上制造和安装管芯时的良率改进。
图2解说了第一无机核心层208具有与管芯202的大小(例如，宽度)基本相同的大小(例如，宽度)。然而应注意，不同的实现可使用具有与管芯202的大小不同的大小的第一无机核心层208。例如，第一无机核心层208可以比管芯202更大(例如，更宽)或更小(例如，更窄)。
在一些实现中，可在基板中提供一个以上无机核心层。
无机核心层和核心层的杨式模量
在一些实现中，第一无机核心层208的其他材料属性可以不同于核心层204的材料属性。例如，第一无机核心层208的刚性可以不同于核心层204(例如，核心层204a、核心层204b)的刚性。在一些实现中，材料的刚性可由杨式模量(例如，拉伸模量、弹性模量)来定义。不同材料可具有不同的杨式模量。
在一些实现中，核心层204(例如，第一核心层204a、第二核心层204b)可包括玻璃、树脂、玻璃纤维、和/或环氧树脂。在一些实现中，核心层204可具有20-37吉帕斯卡(GPa)之间的杨式模量。
在一些实现中，第一无机核心层208可被配置成具有比核心层204的杨式模量(例如，第一和第二核心层204a-204b的杨式模量)大的杨式模量。在一些实现中，第一无机核心层208可具有至少50吉帕斯卡(GPa)的杨式模量。在一些实现中，第一无机核心层208可被配置成具有为核心层204的杨式模量的至少1.35倍的杨式模量(例如，当核心层204具有37GPa的杨式模量时，第一无机核心层208具有50GPa的杨式模量)。在一些实现中，第一无机核心层208可被配置成具有为核心层204的杨式模量的至少1.5倍的杨式模量。
玻璃核心层(例如，核心层208)可以不同于核心层204(例如，第一核心层204a、第二核心层204b)。在一些实现中，第一无机核心层208可以是具有50-90吉帕斯卡(GPa)之间的杨式模量的玻璃核心层。在一些实现中，玻璃核心层是主要包括玻璃(例如，大于50％的玻璃(按质量或体积))的核心层。在一些实现中，玻璃核心层是基本上为纯玻璃(例如，大于99％的纯玻璃)的核心层。
在一些实现中，第一无机核心层208可以是具有130-185吉帕斯卡(GPa)之间的杨式模量的硅核心层。
在一些实现中，第一无机核心层208可以是具有200-400吉帕斯卡(GPa)之间的杨式模量的陶瓷核心层。
在一些实现中，较高的杨式模量意味着该材料比具有较低杨式模量的材料更柔性并且更有可能弯曲。例如，如果材料A具有比材料B的杨式模量大的杨式模量，则材料A被称为比材料B更柔性。
在一些实现中，提供具有不同杨式模量的核心层(例如，第一核心层204a、第二核心层204b、无机核心层208)提供了足够硬以便为集成电路(IC)和/或管芯提供支撑、同时在特定区域和/或部分(例如，管芯下面的区域)中为柔性的(或者至少较柔性的)以最小化和/或减小基板开裂的可能性的基板。
包括多种无机材料的示例性基板
图3解说了包括若干无机核心层的基板的示例。图3类似于图2，除了图2的基板包括多个无机核心层。具体而言，图3解说了基板300，其上安装有管芯302。在一些实现中，基板300是封装基板。如图3中所示，基板300包括核心层304、第一介电层306、第一无机核心层308、第二无机核心层309、第一阻焊层310、第二阻焊层312、第一组迹线314、第二组迹线316、第一组焊盘320、第二组焊盘322、第一通孔324、第二通孔326、和第三通孔328。
在一些实现中，核心层304可以是涂敷和/或预浸渍有树脂/玻璃纤维/环氧树脂层的介电层。核心层304可包括第一核心层304a和第二核心层304b。第一核心层304a可与第二核心层304b横向定位。第一无机核心层308和第二无机核心层209各自由具有接近/靠近管芯302的热膨胀系数(CTE)的热膨胀系数(CTE)的材料制成。在一些实现中，第一和第二无机核心层308-309中每一者的CTE小于基板的有效CTE。在一些实现中，第一和第二无机核心层308-309中每一者的CTE小于核心层304的CTE。在一些实现中，第一和第二无机核心层308-309中每一者的CTE小于第一介电层306的CTE。在一些实现中，第一和第二无机核心层308-309中每一者是玻璃。在一些实现中，第一和第二无机核心层308-309中每一者是硅。在一些实现中，第一和第二无机核心层308-309中每一者是陶瓷。在一些实现中，第一无机核心层308可以是玻璃，并且第二无机核心层309是硅，或反之。然而，不同实现可将不同材料用于第一和第二无机核心层308-309。
如图3中所示，第一和第二无机核心层308-309被嵌入在基板300中。具体而言，第一和第二无机核心层308-309在基板300中并被第一介电层306围绕。第一和第二无机核心层308-309可横向定位于/位于第一核心层304a与第二核心层304b之间。在一些实现中，第一无机核心层308可被配置成用作用于在管芯被耦合至基板时减小翘曲的装置。
基板300还包括第一组焊球330和第二组焊球332。管芯302通过第一组焊球330耦合(例如，安装)至基板300。第二组焊球132配置成耦合至印刷电路板(PCB)。
图3还解说了第一通孔324、第二通孔326和第三通孔328穿过第一介电层306。第一通孔324还穿过第一无机核心层308。第三通孔328还穿过第二无机核心层309。第一通孔324、第二通孔326和第三通孔328耦合至第一组焊盘320和第二组焊盘322。
图3进一步解说了管芯302被耦合(例如，安装)在基板300上，以使得管芯302与第一和第二无机核心层308-309垂直对齐。在一些实现中，第一和第二无机核心层308-309被配置成(例如，被嵌入在基板300中)与安装在基板300上的管芯302(例如，部分地、基本地、完全地)垂直对齐。不同的实现可以不同地将管芯302耦合至基板300。例如，在一些实现中，管芯302可以与第一和第二无机核心层308-309部分地、基本地、或完全地垂直对齐。由于管芯302与第一及第二无机核心层308-309各自具有彼此类似(例如，接近)的CTE，因此它们各自均以类似方式膨胀和收缩。作为具有类似CTE(例如，类似横向膨胀和/或收缩属性)的结果，在管芯302被安装在基板300上时，翘曲的可能性减小。最终结果是在基板(例如，封装基板)上制造和安装管芯时的良率改进。
图3解说了两个无机核心层。然而，应注意，不同的实现可以使用不同数目的无机核心层(例如，两个以上无机核心层)。
无机核心层和核心层的杨式模量
在一些实现中，第一无机核心层308的其他材料属性可以不同于核心层304的材料属性。例如，第一无机核心层308和/或第二无机核心层309的刚性可以不同于核心层304(例如，核心层304a、核心层304b)的刚性。在一些实现中，材料的刚性可由杨式模量(例如，拉伸模量、弹性模量)来定义。不同材料可具有不同的杨式模量。
在一些实现中，核心层304(例如，第一核心层304a、第二核心层304b)可包括玻璃、树脂、玻璃纤维、和/或环氧树脂。在一些实现中，核心层304可具有20-37吉帕斯卡(GPa)之间的杨式模量。
在一些实现中，第一无机核心层308和/或第二无机核心层309可被配置成具有比核心层304的杨式模量(例如，第一和第二核心层304a-304b的杨式模量)大的杨式模量。在一些实现中，第一无机核心层308和/或第二无机核心层309可具有至少50吉帕斯卡(GPa)的杨式模量。在一些实现中，第一无机核心层308和/或第二无机核心层309可被配置成具有为核心层304的杨式模量的至少1.35倍的杨式模量(例如，当核心层304具有37GPa的杨式模量时，第一无机核心层308和/或第二无机核心层309具有50GPa的杨式模量)。在一些实现中，第一无机核心层308和/或第二无机核心层309可被配置成具有为核心层304的杨式模量的至少1.5倍的杨式模量。
玻璃核心层(例如，第一无机核心层308、第二无机核心层309)可以不同于核心层304(例如，第一核心层304a、第二核心层304b)。在一些实现中，第一无机核心层308和/或第二无机核心层309可以是具有50-90吉帕斯卡(GPa)之间的杨式模量的玻璃核心层。在一些实现中，玻璃核心层(例如，第一和第二无机核心层308-309)是主要包括玻璃(例如，大于50％的玻璃(按质量或体积))的核心层。在一些实现中，玻璃核心层是基本上为纯玻璃(例如，大于99％的纯玻璃)的核心层。
在一些实现中，第一无机核心层308和/或第二无机核心层309可以是具有130-185吉帕斯卡(GPa)之间的杨式模量的硅核心层。
在一些实现中，第一无机核心层308和/或第二无机核心层309可以是具有200-400吉帕斯卡(GPa)之间的杨式模量的陶瓷核心层。
在一些实现中，较高的杨式模量意味着该材料比具有较低杨式模量的材料更柔性并且更有可能弯曲。例如，如果材料A具有比材料B的杨式模量大的杨式模量，则材料A被称为比材料B更柔性。
在一些实现中，提供具有不同杨式模量的核心层(例如，第一核心层304a、第二核心层304b、第一无机核心层308、第二无机核心层309)提供了足够硬以便为集成电路(IC)和/或管芯提供支撑、同时在特定区域和/或部分(例如，管芯下面的区域)中为柔性(或者至少较柔性)以最小化和/或减小基板开裂的可能性的基板。
包括无机材料和模塑的示例性基板
在一些实现中，基板和IC/管芯可用模塑来封装。图4-5解说了基板上的IC/管芯的示例，并且该IC/管芯用模塑来覆盖。
图4解说了包括无机核心层的基板上的IC/管芯，其中该IC/管芯用模塑/模塑层来覆盖。具体而言，图4解说了基板200，其上安装有管芯202。在一些实现中，基板200是封装基板。如图4中所示，基板200包括核心层204、第一介电层206、第一无机核心层208、第一阻焊层210、第二阻焊层212、第一组迹线214、第二组迹线216、第一组焊盘220、第二组焊盘222、第一通孔224、第二通孔226、和第三通孔228。在一些实现中，核心层204包括第一核心层204a和第二核心层204b。在一些实现中，图4的基板200与图2的基板200类似和/或等同。
在一些实现中，核心层204(例如，第一核心层204a、第二核心层204b)在一些实现中可以是涂敷和/或预浸渍有树脂/玻璃纤维/环氧树脂层的介电层。在一些实现中，核心层204(例如，第一核心层204a、第二核心层204b)可包括玻璃、树脂、玻璃纤维、和/或环氧树脂。在一些实现中，无机核心层208可以是玻璃、硅和/或陶瓷之一。
基板200还包括第一组焊球230和第二组焊球232。管芯202通过第一组焊球230耦合(例如，安装)到基板200。第二组焊球232配置成耦合至印刷电路板(PCB)。
图4还解说了第一通孔224、第二通孔226和第三通孔228穿过第一介电层206和第一无机核心层208。第一通孔224、第二通孔226和第三通孔228耦合至第一组焊盘220和第二组焊盘222。
图4还解说了用模塑/模塑层400覆盖管芯202。在一些实现中，模塑/模塑层400被配置成为管芯202提供保护层。模塑/模塑层400还覆盖阻焊层210和第一组焊球230。
图5解说了包括若干无机核心层的基板上的另一IC/管芯，其中该IC/管芯用模塑/模塑层来覆盖。具体而言，图5解说了基板300，其上安装有管芯302。在一些实现中，基板300是封装基板。如图5中所示，基板300包括核心层304、第一介电层306、第一无机核心层308、第二无机核心层309、第一阻焊层310、第二阻焊层312、第一组迹线314、第二组迹线316、第一组焊盘320、第二组焊盘322、第一通孔324、第二通孔326、和第三通孔328。在一些实现中，核心层304包括第一核心层304a和第二核心层304b。在一些实现中，图5的基板300与图3的基板300类似和/或等同。
在一些实现中，核心层304(例如，第一核心层304a、第二核心层304b)在一些实现中可以是涂敷和/或预浸渍有树脂/玻璃纤维/环氧树脂层的介电层。在一些实现中，核心层304(例如，第一核心层304a、第二核心层304b)可包括玻璃、树脂、玻璃纤维、和/或环氧树脂。在一些实现中，第一无机核心层308和/或第二无机核心层309可以是玻璃、硅和/或陶瓷之一。
如图5中所示，第一和第二无机核心层308-309被嵌入在基板300中。具体而言，第一和第二无机核心层308-309在基板300中并被第一介电层306围绕。
基板300还包括第一组焊球330和第二组焊球332。管芯302通过第一组焊球330耦合(例如，安装)到基板300。第二组焊球132配置成耦合至印刷电路板(PCB)。
图5还解说了第一通孔324、第二通孔326和第三通孔328穿过第一介电层306。第一通孔324还穿过第一无机核心层308。第三通孔328还穿过第二无机核心层309。第一通孔324、第二通孔326和第三通孔328耦合至第一组焊盘320和第二组焊盘322。
图5还解说了用模塑/模塑层500覆盖管芯302。在一些实现中，模塑/模塑层500被配置成为管芯302提供保护层。模塑/模塑层500还覆盖阻焊层310和第一组焊球330。
包括无机材料和附加装置的示例性基板
在一些实现中，基板和IC/管芯耦合至附加装置。图6-7解说了基板上的IC/管芯的示例，并且该IC/管芯用附加装置来覆盖。该附加装置可以是配置成提供IC/管芯的结构化支撑的较硬附加装置。
图6解说了包括无机核心层的基板上的IC/管芯，其中该IC/管芯耦合至附加装置(例如，较硬附加装置)。具体而言，图6解说了基板200，其上安装有管芯202。在一些实现中，基板200是封装基板。如图6中所示，基板200包括核心层204、第一介电层206、第一无机核心层208、第一阻焊层210、第二阻焊层212、第一组迹线214、第二组迹线216、第一组焊盘220、第二组焊盘222、第一通孔224、第二通孔226、和第三通孔228。在一些实现中，核心层204包括第一核心层204a和第二核心层204b。在一些实现中，图6的基板200与图2的基板200类似和/或等同。
在一些实现中，核心层204(例如，第一核心层204a、第二核心层204b)在一些实现中可以是涂敷和/或预浸渍有树脂/玻璃纤维/环氧树脂层的介电层。在一些实现中，核心层204(例如，第一核心层204a、第二核心层204b)可包括玻璃、树脂、玻璃纤维、和/或环氧树脂。在一些实现中，无机核心层208可以是玻璃、硅和/或陶瓷之一。
基板200还包括第一组焊球230和第二组焊球232。管芯202通过第一组焊球230耦合(例如，安装)到基板200。第二组焊球232配置成耦合至印刷电路板(PCB)。
图6还解说了第一通孔224、第二通孔226和第三通孔228穿过第一介电层206和第一无机核心层208。第一通孔224、第二通孔226和第三通孔228耦合至第一组焊盘220和第二组焊盘222。
图6还解说了管芯202耦合至附加装置600(例如，较硬附加装置)。在一些实现中，附加装置600被配置成为管芯202提供结构/结构化支撑。
图7解说了包括若干无机核心层的基板上的另一IC/管芯，其中该IC/管芯耦合至附加装置(例如，较硬附加装置)。具体而言，图7解说了基板300，其上安装有管芯302。在一些实现中，基板300是封装基板。如图7中所示，基板300包括核心层304、第一介电层306、第一无机核心层308、第二无机核心层309、第一阻焊层310、第二阻焊层312、第一组迹线314、第二组迹线316、第一组焊盘320、第二组焊盘322、第一通孔324、第二通孔326、和第三通孔328。在一些实现中，核心层304包括第一核心层304a和第二核心层304b。在一些实现中，图7的基板300与图3的基板300类似和/或等同。
在一些实现中，核心层304(例如，第一核心层304a、第二核心层304b)在一些实现中可以是涂敷和/或预浸渍有树脂/玻璃纤维/环氧树脂层的介电层。在一些实现中，核心层304(例如，第一核心层304a、第二核心层304b)可包括玻璃、树脂、玻璃纤维、和/或环氧树脂。在一些实现中，第一无机核心层308和/或第二无机核心层309可以是玻璃、硅和/或陶瓷之一。
如图7中所示，第一和第二无机核心层308-309被嵌入在基板300中。具体而言，第一和第二无机核心层308-309在基板300中并被第一介电层306围绕。
基板300还包括第一组焊球330和第二组焊球332。管芯302通过第一组焊球330耦合(例如，安装)到基板300。第二组焊球132配置成耦合至印刷电路板(PCB)。
图7还解说了第一通孔324、第二通孔326和第三通孔328穿过第一介电层306。第一通孔324还穿过第一无机核心层308。第三通孔328还穿过第二无机核心层309。第一通孔324、第二通孔326和第三通孔328耦合至第一组焊盘320和第二组焊盘322。
图7还解说了管芯302耦合至附加装置700(例如，较硬附加装置)。在一些实现中，附加装置700被配置成为管芯302提供结构/结构化支撑。
已描述了具有无机核心层的若干基板，现在将描述用于提供/制造包括一个或多个无机核心层的基板的序列。
用于提供/制造包括无机核心层的基板的示例性序列
图8A-8E解说了用于提供/制造包括一个或多个无机核心层的基板(例如，封装基板)的示例性序列。应注意，为了清楚和简化目的，图8A-8E的序列不必包括提供/制造包括一个或多个无机核心层的基板的所有步骤和/或阶段。此外，在一些实例中，若干步骤和/或阶段可以已被组合成单个步骤和/或阶段以便简化这些序列的描述。
如图8A中所示，(在阶段1)提供核心层800。核心层804可包括第一金属层802和第二金属层804。在一些实现中，核心层800可以是介电层。在一些实现中，第一金属层802和第二金属层804可以是铜层。
(在阶段2)可蚀刻第一和第二金属层802和804以选择性地移除核心层800上的一些金属。不同实现可使用不同工艺来蚀刻第一和第二金属层802和804。在一些实现中，剩余金属界定核心层800上的一条或多条迹线(例如，铜迹线)。
(在阶段3)在核心层800中创建腔805(例如，孔)。不同实现可使用不同工艺来创建腔805。在一些实现中，通过使用激光在核心层800中钻出腔(例如，孔)来创建腔805。
(在阶段4)随后将核心层800耦合至支撑膜806。在一些实现中，支撑膜806为核心层800提供临时基底。(在阶段4)还在腔805中提供无机核心层808。在一些实现中，无机核心层808支托在支撑膜806上。在一些实现中，可在腔805中提供若干无机核心层(例如，两个或更多个无机核心层)。不同实现可将不同材料用于无机核心层。在一些实现中，无机核心层808可以是玻璃、硅和/或陶瓷之一。在一些实现中，无机核心层808可被配置成用作用于在管芯被耦合至基板时减小翘曲的装置。
如图8B中所示，(在阶段5)在核心层800和无机核心层808的顶部上提供第一介电层810。一旦(在阶段5)提供了第一介电层810，就(在阶段6)移除支撑膜806。
(在阶段7)在核心层800和无机核心层808的底部上提供第二介电层812。(在阶段7)还提供第三金属层814和第四金属层816。在一些实现中，第三和第四金属层814和816可以是铜层。在一些实现中，(在阶段7)可提供一个或多个堆积层。在一些实现中，堆积层可包括介电层和金属层。可选择性地蚀刻堆积层的金属层以界定堆积层中的一条或多条迹线。
如图8C中所示，阶段8解说了在第二介电层812、第三金属层814和第四金属层816被耦合至核心层800、无机核心层808和第一介电层810之后的基板。如阶段8所示，在一些实现中，第一和第二介电层810和812可被混合而没有边界线。在一些实现中，在组装之后，第一和第二介电层810和812可被合称为第一介电层810。在一些实现中，第二介电层812可以是与第一介电层810相同的电介质。
(在阶段9)在基板中创建一个或多个通孔腔(例如，第一通孔腔818、第二通孔腔820、第三通孔腔822)。更具体地，创建穿过第一介电层810和无机核心层808的一个或多个通孔腔。在一些实现中，可使用激光来创建穿过第一介电层810和无机核心层808的通孔腔。
如图8D中所示，(在阶段10)选择性地蚀刻第三和第四金属层814和816以界定基板上的一个或多个迹线和/或焊盘。不同实现可使用不同工艺来选择性地蚀刻第三和第四金属层814和816。此外，(在阶段10)用金属(例如，铜、铜糊剂)来填充通孔腔(例如，第一通孔腔818、第二通孔腔820、第三通孔腔822)，这界定了基板中的各通孔(例如，第一通孔824、第二通孔826、第三通孔828)。如阶段10所示，这些通孔穿过无机核心层808。在一些实现中，可与选择性地蚀刻第三和第四金属层814和816以界定基板上的一个或多个迹线和/或焊盘同时地填充这些通孔腔(例如，第一通孔腔818、第二通孔腔820、第三通孔腔822)。
(在阶段11)提供第一阻焊层830和第二阻焊层832。接下来，(在阶段12)选择性地蚀刻阻焊层830和第二阻焊层832以暴露一个或多个焊盘。在一些实现中，阶段11和阶段12可被称为后端制程。
如图8E中所示，(在阶段13)将管芯840通过第一组焊球842耦合至基板。(在阶段14)还将第二组焊球844耦合至基板。
在一些实现中，模塑/模塑层(未示出)可耦合至管芯840和基板。在一些实现中，附加装置(例如，较硬附加装置)可耦合至管芯840。
已描述了用于提供/制造包括一个或多个无机核心层的基板(例如，封装基板)的示例性序列，现在将在以下描述用于提供/制造包括一个或多个无机核心层的基板(例如，封装基板)的示例性方法的流程图。
用于提供/制造包括无机核心层的基板的方法的示例性流程图
图9解说了用于提供/制造包括一个或多个无机核心层的基板(例如，封装基板)的方法的示例性流程图。应注意，为了清楚和简化目的，图9的流程图不一定包括提供/制造包括一个或多个无机核心层的基板的所有步骤。此外，在一些实例中，若干步骤可以已被组合成单个步骤以便简化各序列的描述。
如图9中所示，该方法(在步骤905)提供核心层。核心层(例如，核心层800)可包括第一金属层和第二金属层。在一些实现中，核心层可以是介电层。在一些实现中，第一金属层和第二金属层可以是铜层。
该方法随后(在步骤910)选择性地蚀刻第一和第二金属层以选择性地移除核心层上的一些金属。不同实现可使用不同工艺来选择性地蚀刻第一和第二金属层。在一些实现中，核心层上的剩余金属界定核心层上的一条或多条迹线(例如，铜迹线)。
接下来，该方法(在915)在核心层中创建一个或多个腔(例如，腔805)。不同实现可使用不同工艺来创建腔。在一些实现中，通过使用激光在核心层中钻出腔(例如，孔)来创建腔。
该方法随后(在920)在核心层的该腔中提供至少一个无机核心层。在一些实现中，该至少一个无机核心层是至少玻璃、硅和/或陶瓷中的一者。在一些实现中，该至少一个无机核心层可被配置成用作用于在管芯被耦合至基板时减小翘曲的装置。在一些实现中，(在920)提供至少一个无机核心层包括将核心层耦合至支撑膜并在该支撑膜上方的该腔中提供至少一个无机核心层。在一些实现中，支撑膜为核心层提供临时基底。
该方法(在925)在核心层和无机核心层上提供至少一个介电层。在一些实现中，提供至少一个介电层将无机核心层与核心层耦合。在一些实现中，提供至少一个介电层包括在核心层和无机核心层上方提供第一介电层以及在核心层和无机核心层下方提供第二介电层。在一些实现中，可在移除了支撑膜之后提供第二介电层。
该方法(在930)层压该基板。在一些实现中，层压该基板包括在基板上提供第三金属层和第四金属层。具体而言，提供第三金属层包括在介电层(例如，第一介电层)上方提供第三金属层，并且提供第四金属层包括在介电层(例如，第二介电层)下方提供第四金属层。在一些实现中，(在930处或在930之前)可提供一个或多个堆积层。在一些实现中，堆积层可包括介电层和金属层。可选择性地蚀刻堆积层的金属层以界定堆积层中的一条或多条迹线。
该方法(在935)提供基板中的通孔、以及基板上的迹线和/或焊盘。在一些实现中，提供通孔包括在基板中钻出一个或多个通孔腔并用金属(例如，铜、铜糊剂)来填充这些通孔腔。在一些实现中，这些通孔穿过介电层和/或无机核心层。然而，不同的实现可不同地提供通孔。在一些实现中，提供基板上的迹线和/或焊盘包括选择性地蚀刻第三和第四金属层以界定迹线和/或焊盘。
该方法进一步(在940)执行基板的后端制程。在一些实现中，(在940)执行基板的后端制程包括提供第一阻焊层和第二阻焊层。在一些实现中，执行后端制程进一步包括选择性地蚀刻第一和第二阻焊层以暴露基板上的迹线和/或焊盘。
在一些实现中，一旦后端制程完成，管芯就可耦合至包括一个或多个无机核心层的基板。此外，在一些实现中，模塑/模塑层可耦合至管芯和/或基板。此外，在一些实现中，附加装置(例如，较硬附加装置)可耦合至管芯。
包括无机材料、若干介电层和模塑的示例性基板
在一些实现中，基板可包括可用模塑封装的若干介电层(例如，一个或多个堆积层)和IC/管芯。图10-11解说了基板上的IC/管芯的示例，并且该IC/管芯用模塑来覆盖。
图10解说了包括若干介电层(例如，一个或多个堆积层)和无机核心层的基板上的IC/管芯，其中该IC/管芯用模塑/模塑层来覆盖。具体而言，图4解说了基板1000，其上安装有管芯1002。在一些实现中，基板1000是封装基板。如图10中所示，基板1000包括核心层1004、第一介电层1006、第一无机核心层1008、第一阻焊层1010、第二阻焊层1012、第一组迹线1014、第二组迹线1016、第一组焊盘1020、第二组焊盘1022、第一通孔1024、第二通孔1026、和第三通孔1028。
在一些实现中，核心层1004包括第一核心层1004a和第二核心层1004b。在一些实现中，核心层1004(例如，第一核心层1004a、第二核心层1004b)在一些实现中可以是涂敷和/或预浸渍有树脂/玻璃纤维/环氧树脂层的介电层。在一些实现中，核心层1004(例如，第一核心层1004a、第二核心层1004b)可包括玻璃、树脂、玻璃纤维、和/或环氧树脂。在一些实现中，无机核心层1008可以是玻璃、硅和/或陶瓷之一。
基板1000还包括第一组焊球1030和第二组焊球1032。管芯1002通过第一组焊球1030耦合(例如，安装)到基板1000。第二组焊球1032配置成耦合至印刷电路板(PCB)。
图10还解说了第一通孔1024、第二通孔1026和第三通孔1028穿过第一介电层1006和第一无机核心层1008。第一通孔1024、第二通孔1026和第三通孔1028耦合至第一组焊盘1020和第二组焊盘1022。
图10还解说了用模塑/模塑层400覆盖管芯1002。在一些实现中，模塑/模塑层1040被配置成为管芯1002提供保护层。模塑/模塑层1040还覆盖阻焊层1010和第一组焊球1030。
图10进一步解说了基板1000包括若干堆积层。具体而言，图10解说了基板1000包括第一堆积层1042和第二堆积层1044。第一和第二堆积层1042和1044包括介电层。第一堆积层1042还包括一组迹线1046。第二堆积层1044包括一组迹线1048。在一些实现中，可在基板1000上提供附加堆积层。
图11解说了包括若干无机核心层的基板上的另一IC/管芯，其中该IC/管芯用模塑/模塑层来覆盖。具体而言，图11解说了基板1100，其上安装有管芯1102。在一些实现中，基板1100是封装基板。如图11中所示，基板1100包括核心层1104、第一介电层1106、第一无机核心层1108、第二无机核心层1109、第一阻焊层1110、第二阻焊层1112、第一组迹线1114、第二组迹线1116、第一组焊盘1120、第二组焊盘1122、第一通孔1124、第二通孔1126、和第三通孔1128。
在一些实现中，核心层1104包括第一核心层1104a和第二核心层1104b。在一些实现中，核心层1104(例如，第一核心层1104a、第二核心层1104b)在一些实现中可以是涂敷和/或预浸渍有树脂/玻璃纤维/环氧树脂层的介电层。在一些实现中，核心层1104(例如，第一核心层1104a、第二核心层1104b)可包括玻璃、树脂、玻璃纤维、和/或环氧树脂。在一些实现中，第一无机核心层1108和第二无机核心层1109可以是玻璃、硅和/或陶瓷之一。
如图11中所示，第一和第二无机核心层1108-1109被嵌入在基板1100中。具体而言，第一和第二无机核心层1108-1109在基板1100中并被第一介电层1106围绕。
基板1100还包括第一组焊球1130和第二组焊球1132。管芯1102通过第一组焊球1130耦合(例如，安装)到基板1100。第二组焊球132配置成耦合至印刷电路板(PCB)。
图11还解说了第一通孔1124、第二通孔1126和第三通孔1128穿过第一介电层1106。第一通孔1124还穿过第一无机核心层1108。第三通孔1128还穿过第二无机核心层1109。第一通孔1124、第二通孔1126和第三通孔1128耦合至第一组焊盘1120和第二组焊盘1122。
图11还解说了用模塑/模塑层500覆盖管芯1102。在一些实现中，模塑/模塑层1140被配置成为管芯1102提供保护层。模塑/模塑层1140还覆盖阻焊层1110和第一组焊球1130。
图11进一步解说了基板1100包括若干堆积层。具体而言，图11解说了基板1100包括第一堆积层1142和第二堆积层1144。第一和第二堆积层1142和1144包括介电层。第一堆积层1142还包括一组迹线1146。第二堆积层1144包括一组迹线1148。在一些实现中，可在基板1100上提供附加堆积层。
在一些实现中，图10-11中所示的基板上的IC/管芯用较硬附加装置而非模塑来覆盖。
示例性电子设备
图12解说了可集成有前述半导体器件、集成电路、管芯、中介体或封装中的任一者的各种电子设备。例如，移动电话1202、膝上型计算机1204以及固定位置终端1206可包括如本文所述的集成电路(IC)1200。IC 1200可以是例如本文所述的集成电路、管芯或封装中的任何一种。图12中所解说的设备1202、1204、1206仅是示例性的。其它电子设备也可以IC1200为特征，包括但不限于移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单位(诸如仪表读取装备)、通信设备、智能电话、平板计算机、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
图2、3、4、5、6、7、8A-8E、9、10、11和/或12中解说的组件、步骤、特征和/或功能中的一个或多个可以被重新安排和/或组合成单个组件、步骤、特征或功能，或可以实施在数个组件、步骤、或功能中。也可添加额外的元件、组件、步骤、和/或功能而不会脱离本发明。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中被用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。
还应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。
本文所述的本发明的各种特征可实现于不同系统中而不脱离本发明。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本发明。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (39)

1.一种基板，包括：
第一核心层，所述第一核心层包括第一杨式模量；
第二核心层，所述第二核心层在所述基板中相对于所述第一核心层横向定位；
第一无机核心层，所述第一无机核心层与所述第一核心层和第二核心层共面并且横向位于所述第一核心层与所述第二核心层之间，所述第一无机核心层包括比所述第一杨式模量大的第二杨式模量，其中所述第一无机核心层比所述第一核心层和所述第二核心层厚；以及
介电层，所述介电层覆盖所述第一核心层、所述第二核心层和所述第一无机核心层，所述介电层进一步填充所述第一核心层和所述第一无机核心层之间的第一间隙并填充所述第二核心层和所述第一无机核心层之间的第二间隙。
2.如权利要求1所述的基板，其特征在于，进一步包括：
耦合至所述基板的管芯，其中所述第一无机核心层与所述管芯垂直对准。
3.如权利要求2所述的基板，其特征在于，所述第一无机核心层具有第一热膨胀系数，所述管芯具有第二热膨胀系数，并且所述第一核心层具有第三热膨胀系数，其中所述管芯的所述第二热膨胀系数与接近所述第一核心层的所述第三热膨胀系数相比更加接近所述第一无机核心层的所述第一热膨胀系数。
4.如权利要求1所述的基板，其特征在于，所述第二杨式模量为所述第一杨式模量的至少1.35倍。
5.如权利要求1所述的基板，其特征在于，所述第一无机核心层是至少玻璃、硅和/或陶瓷中的一者。
6.如权利要求2所述的基板，其特征在于，进一步包括横向位于所述第一无机核心层与所述第二核心层之间的第二无机核心层，所述第一和第二无机核心层与所述管芯垂直对齐，所述介电层填充所述第一无机核心层与所述第二无机核心层之间的第三间隙。
7.如权利要求1所述的基板，其特征在于，进一步包括穿过所述第一无机核心层的至少一个通孔。
8.如权利要求2所述的基板，其特征在于，所述管芯被配置成耦合到至少模塑或较硬附加装置中的一者。
9.如权利要求1所述的基板，其特征在于，进一步包括堆积层。
10.如权利要求1所述的基板，其特征在于，所述基板被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
11.如权利要求10所述的基板，其特征在于，所述通信设备包括移动电话和智能电话。
12.如权利要求10所述的基板，其特征在于，所述移动设备包括移动电话。
13.如权利要求1所述的基板，其特征在于，进一步包括布置在所述第一核心层和所述第二核心层中的至少一者的至少一个表面上的一组迹线，所述第一无机核心层与该组迹线横向共面。
14.一种装置，包括：
第一核心层，所述第一核心层包括第一杨式模量；
第二核心层，所述第二核心层在所述装置中相对于所述第一核心层横向定位；
用于在管芯耦合至所述装置时减小翘曲的构件，所述用于减小翘曲的构件与所述第一核心层和第二核心层共面并且横向位于所述第一核心层与所述第二核心层之间，所述用于减小翘曲的构件包括比所述第一杨式模量大的第二杨式模量，其中所述用于减小翘曲的构件比所述第一核心层和所述第二核心层厚；以及
介电层，所述介电层覆盖所述第一核心层、所述第二核心层和所述用于减小翘曲的构件，所述介电层进一步填充所述第一核心层和所述用于减小翘曲的构件之间的第一间隙并填充所述第二核心层和所述用于减小翘曲的构件之间的第二间隙。
15.如权利要求14所述的装置，其特征在于，进一步包括：
耦合至所述装置的管芯，其中所述用于减小翘曲的构件与所述管芯垂直对准。
16.如权利要求15所述的装置，其特征在于，所述用于减小翘曲的构件具有第一热膨胀系数，所述管芯具有第二热膨胀系数，并且所述第一核心层具有第三热膨胀系数，其中所述管芯的所述第二热膨胀系数与接近所述第一核心层的所述第三热膨胀系数相比更加接近所述用于减小翘曲的构件的所述第一热膨胀系数。
17.如权利要求14所述的装置，其特征在于，所述第二杨式模量为所述第一杨式模量的至少1.35倍。
18.如权利要求14所述的装置，其特征在于，所述用于减小翘曲的构件是至少玻璃、硅和/或陶瓷中的一者。
19.如权利要求15所述的装置，其特征在于，所述用于减小翘曲的构件包括第一无机核心层和第二无机核心层，所述第一和第二无机核心层横向位于所述第一核心层与所述第二核心层之间，所述第一和第二无机核心层与所述管芯垂直对齐，所述介电层填充所述第一无机核心层与所述第二无机核心层之间的第三间隙。
20.如权利要求14所述的装置，其特征在于，进一步包括穿过所述用于减小翘曲的构件的至少一个通孔。
21.如权利要求15所述的装置，其特征在于，所述管芯被配置成耦合到至少模塑或较硬附加装置中的一者。
22.如权利要求14所述的装置，其特征在于，进一步包括堆积层。
23.如权利要求14所述的装置，其特征在于，所述装置被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
24.如权利要求23所述的装置，其特征在于，所述通信设备包括移动电话和智能电话。
25.如权利要求23所述的装置，其特征在于，所述移动设备包括移动电话。
26.如权利要求14所述的装置，其特征在于，进一步包括布置在所述第一核心层和所述第二核心层中的至少一者的至少一个表面上的一组迹线，所述用于减小翘曲的构件与该组迹线横向共面。
27.一种用于提供基板的方法，包括：
提供包括第一杨式模量的第一核心层；
提供在所述基板中相对于所述第一核心层横向定位的第二核心层；
提供与所述第一核心层和第二核心层共面并且横向位于所述第一核心层与所述第二核心层之间的第一无机核心层，所述第一无机核心层包括比所述第一杨式模量大的第二杨式模量，其中所述第一无机核心层比所述第一核心层和所述第二核心层厚；以及
提供介电层，所述介电层覆盖所述第一核心层、所述第二核心层和所述第一无机核心层并且填充所述第一核心层和所述第一无机核心层之间的第一间隙并填充所述第二核心层和所述第一无机核心层之间的第二间隙。
28.如权利要求27所述的方法，其特征在于，进一步包括：
耦合至所述基板的管芯，其中所述第一无机核心层与所述管芯垂直对准。
29.如权利要求28所述的方法，其特征在于，所述第一无机核心层具有第一热膨胀系数，所述管芯具有第二热膨胀系数，并且所述第一核心层具有第三热膨胀系数，其中所述管芯的所述第二热膨胀系数与接近所述第一核心层的所述第三热膨胀系数相比更加接近所述第一无机核心层的所述第一热膨胀系数。
30.如权利要求27所述的方法，其特征在于，所述第二杨式模量为所述第一杨式模量的至少1.35倍。
31.如权利要求27所述的方法，其特征在于，所述第一无机核心层是至少玻璃、硅和/或陶瓷中的一者。
32.如权利要求28所述的方法，其特征在于，进一步包括：
提供横向位于所述第一无机核心层与所述第二核心层之间的第二无机核心层，所述第一和第二无机核心层与所述管芯垂直对齐；以及
提供所述介电层包括提供填充所述第一无机核心层与所述第二无机核心层之间的第三间隙的介电层。
33.如权利要求27所述的方法，其特征在于，进一步包括提供穿过所述第一无机核心层的至少一个通孔。
34.如权利要求28所述的方法，其特征在于，所述管芯被配置成耦合到至少模塑或较硬附加装置中的一者。
35.如权利要求27所述的方法，其特征在于，进一步包括提供堆积层。
36.如权利要求27所述的方法，其特征在于，所述基板被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
37.如权利要求36所述的方法，其特征在于，所述通信设备包括移动电话和智能电话。
38.如权利要求36所述的方法，其特征在于，所述移动设备包括移动电话。
39.如权利要求27所述的方法，其特征在于，进一步包括提供布置在所述第一核心层和所述第二核心层中的至少一者的至少一个表面上的一组迹线，所述第一无机核心层与该组迹线横向共面。
CN201480029015.9A 2013-05-31 2014-05-12 包括降低热膨胀系数(cte)并减小翘曲的无机材料的基板 Active CN105230132B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361829928P 2013-05-31 2013-05-31
US61/829,928 2013-05-31
US13/967,186 2013-08-14
US13/967,186 US9155191B2 (en) 2013-05-31 2013-08-14 Substrate comprising inorganic material that lowers the coefficient of thermal expansion (CTE) and reduces warpage
PCT/US2014/037740 WO2014193641A1 (en) 2013-05-31 2014-05-12 Substrate comprising inorganic material that lowers the coefficient of thermal expansion (cte) and reduces warpage

Publications (2)

Publication Number Publication Date
CN105230132A CN105230132A (zh) 2016-01-06
CN105230132B true CN105230132B (zh) 2018-01-30

Family

ID=51985429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480029015.9A Active CN105230132B (zh) 2013-05-31 2014-05-12 包括降低热膨胀系数(cte)并减小翘曲的无机材料的基板

Country Status (7)

Country Link
US (1) US9155191B2 (zh)
EP (1) EP3005844B1 (zh)
JP (1) JP6018340B2 (zh)
KR (1) KR101748298B1 (zh)
CN (1) CN105230132B (zh)
TW (1) TWI556691B (zh)
WO (1) WO2014193641A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214568A (ja) * 2012-03-30 2013-10-17 Fujitsu Ltd 配線基板及び配線基板の製造方法
US9245815B2 (en) * 2014-04-29 2016-01-26 Intel Corporation Underfill material including block copolymer to tune coefficient of thermal expansion and tensile modulus
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
US9496213B2 (en) * 2015-02-05 2016-11-15 Qualcomm Incorporated Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate
KR102483612B1 (ko) * 2015-02-10 2023-01-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6673773B2 (ja) * 2016-07-28 2020-03-25 京セラ株式会社 配線基板
US10923417B2 (en) * 2017-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Company Limited Integrated fan-out package with 3D magnetic core inductor
US10424530B1 (en) 2018-06-21 2019-09-24 Intel Corporation Electrical interconnections with improved compliance due to stress relaxation and method of making
US10790241B2 (en) 2019-02-28 2020-09-29 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
US11018067B2 (en) * 2019-05-22 2021-05-25 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing a semiconductor device
US11715688B2 (en) * 2020-05-26 2023-08-01 Qualcomm Incorporated Variable dielectric constant materials in same layer of a package
TWI758756B (zh) 2020-06-23 2022-03-21 欣興電子股份有限公司 封裝載板及其製作方法
CN114449792A (zh) * 2020-10-30 2022-05-06 Oppo广东移动通信有限公司 壳体及其制作方法、电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1109428A2 (de) * 1999-11-30 2001-06-20 Robert Bosch Gmbh Thermomechanisch kompensierte Leiterplatte

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317331B1 (en) 1998-08-19 2001-11-13 Kulicke & Soffa Holdings, Inc. Wiring substrate with thermal insert
US6548179B2 (en) * 2000-08-24 2003-04-15 Dupont-Toray Co., Ltd. Polyimide film, method of manufacture, and metal interconnect board with polyimide film substrate
JP2003133653A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 配線基板およびそれを用いた半導体装置の実装構造体
GB2420912B (en) 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
JP2006080356A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置及びその製造方法
US7253504B1 (en) * 2004-12-13 2007-08-07 Advanced Micro Devices, Inc. Integrated circuit package and method
US7730613B2 (en) 2005-08-29 2010-06-08 Stablcor, Inc. Processes for manufacturing printed wiring boards
SG160403A1 (en) 2006-09-13 2010-04-29 Sumitomo Bakelite Co Semiconductor device
US7719109B2 (en) 2006-09-29 2010-05-18 Intel Corporation Embedded capacitors for reducing package cracking
US7893527B2 (en) 2007-07-24 2011-02-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
US8692364B2 (en) * 2009-08-07 2014-04-08 Nec Corporation Semiconductor device and method for manufacturing the same
US8143110B2 (en) * 2009-12-23 2012-03-27 Intel Corporation Methods and apparatuses to stiffen integrated circuit package
US8247900B2 (en) * 2009-12-29 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
JP5703010B2 (ja) * 2010-12-16 2015-04-15 新光電気工業株式会社 半導体パッケージ及びその製造方法
AT13232U1 (de) * 2011-12-28 2013-08-15 Austria Tech & System Tech Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1109428A2 (de) * 1999-11-30 2001-06-20 Robert Bosch Gmbh Thermomechanisch kompensierte Leiterplatte

Also Published As

Publication number Publication date
TW201448684A (zh) 2014-12-16
EP3005844A1 (en) 2016-04-13
WO2014193641A1 (en) 2014-12-04
US9155191B2 (en) 2015-10-06
EP3005844B1 (en) 2016-12-14
KR20160005141A (ko) 2016-01-13
CN105230132A (zh) 2016-01-06
TWI556691B (zh) 2016-11-01
JP2016520260A (ja) 2016-07-11
KR101748298B1 (ko) 2017-06-16
US20140356635A1 (en) 2014-12-04
JP6018340B2 (ja) 2016-11-02

Similar Documents

Publication Publication Date Title
CN105230132B (zh) 包括降低热膨胀系数(cte)并减小翘曲的无机材料的基板
US9642259B2 (en) Embedded bridge structure in a substrate
US9159670B2 (en) Ultra fine pitch and spacing interconnects for substrate
US8772951B1 (en) Ultra fine pitch and spacing interconnects for substrate
US10037941B2 (en) Integrated device package comprising photo sensitive fill between a substrate and a die
CN107667427A (zh) 用于将器件嵌入面朝上的工件中的系统、装置和方法
CN105321926A (zh) 封装装置及其制作方法
US20170110427A1 (en) Chip package and method for manufacturing same
TW201233276A (en) Method of manufacturing electronic component embedded rigid-flexible printed circuit board
WO2016100127A1 (en) Package on package (pop) device comprising a high performance inter package connection
CN105659379B (zh) 具有嵌入式管芯的模制引线框架封装
KR20150140334A (ko) 산화층을 포함하는 저비용 인터포저
KR102207272B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR101548786B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
CN106356351B (zh) 基板结构及其制作方法
KR100716053B1 (ko) 반도체 제조용 금형 장치 및 이를 이용하는 반도체 몰딩방법
CN103855132A (zh) 用于三维集成电路的装置和方法
CN104851847B (zh) 封装装置及其制作方法
CN104851869B (zh) 封装装置及其制作方法
CN105810659A (zh) 封装装置及其制作方法
CN104425421A (zh) 芯片封装及其形成方法
US11270894B2 (en) Manufacturing method for semiconductor package with cantilever pads
TW202117602A (zh) 記憶卡結構及其製造方法
CN105282972A (zh) 器件内置型印刷电路板、半导体封装及其制造方法
CN104770072A (zh) 用于安装芯片的印刷电路板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant