KR100716053B1 - 반도체 제조용 금형 장치 및 이를 이용하는 반도체 몰딩방법 - Google Patents

반도체 제조용 금형 장치 및 이를 이용하는 반도체 몰딩방법 Download PDF

Info

Publication number
KR100716053B1
KR100716053B1 KR1020060032634A KR20060032634A KR100716053B1 KR 100716053 B1 KR100716053 B1 KR 100716053B1 KR 1020060032634 A KR1020060032634 A KR 1020060032634A KR 20060032634 A KR20060032634 A KR 20060032634A KR 100716053 B1 KR100716053 B1 KR 100716053B1
Authority
KR
South Korea
Prior art keywords
mold
semiconductor
molding
manufacturing
core filter
Prior art date
Application number
KR1020060032634A
Other languages
English (en)
Inventor
이수영
이규석
Original Assignee
세크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세크론 주식회사 filed Critical 세크론 주식회사
Priority to KR1020060032634A priority Critical patent/KR100716053B1/ko
Application granted granted Critical
Publication of KR100716053B1 publication Critical patent/KR100716053B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명의 반도체 제조용 금형 장치는 하측면에 오목한 캐비티가 형성된 상부 금형, 상기 상부 금형 아래에 위치하며, 상기 몰딩 대상 반도체 소자를 고정시키는 하부 금형, 상기 하부 금형을 연통하며, 복수의 관통홀 들로 이루어지는 하나 이상의 코어 필터 및 상기 코어 필터에 에어 또는 가스를 공급 또는 배출시키는 통로인 하나 이상의 에어관을 포함한다.
본 발명의 반도체 제조용 금형 장치의 하부 금형에 미세한 홀이 있는 코어 필터가 삽입된 에어관 및 보조 에어관에 의하여 인쇄회로기판 프레임 등을 하부 금형에 최대한 밀착시켜 패키지의 캐비티 내에서의 공간을 최대한 확보하여 몰딩 대상 반도체 소자의 손상을 방지할 수 있다.
코어 필터, 반도체 금형, 몰딩, 인쇄회로기판 프레임, 에어관

Description

반도체 제조용 금형 장치 및 이를 이용하는 반도체 몰딩 방법 {MOLDING SYSTEM FOR MANUFACTURING SEMICONDUCTOR AND METHOD FOR MOLDING SEMICONDUCTOR USING THE SAME}
도1은 종래의 반도체 제조용 금형 장치의 하부 금형을 보여주는 사시도이고,
도2는 종래의 반도체 제조용 금형 장치의 하부 금형을 보여주는 평면도이고,
도3는 종래의 반도체 제조용 금형 장치의 상부 및 하부 금형을 보여주는 절단면도이고,
도4는 본 발명의 반도체 제조용 금형 장치의 하부 금형을 보여주는 평면도이고,
도5는 본 발명의 반도체 제조용 금형 장치의 하부 금형을 보여주는 사시도이고,
도6은 본 발명의 반도체 제조용 금형 장치의 상부 및 하부 금형을 보여주는 절단면도이고,
도7은 본 발명의 반도체 제조용 금형 장치의 하부 금형의 코어 필터의 평면도이고,
도8은 도7의 A-A 면 측면도이다.
* 도면에 대한 설명 *
50 : 인쇄회로기판 프레임 100 : 하부 금형
120 : 포트블럭 121 : 포트
130 : 플런저 140a,140b : 캐비티블럭
200 : 상부 금형 400 : 에어관
410, 420 : 보조 에어관 500 : 코어 필터
510 : 코어 필터의 관통홀 520 : 코어 필터의 외부 관
CHIP : 반도체 칩
EMC : 성형 수지 또는 수지봉
본 발명은 반도체 제조용 금형 장치에 관한 것으로서, 더욱 상세하게는 몰딩 대상 반도체 소자의 몰딩 불량을 방지하기 위한 반도체 제조용 금형 장치에 관한 것이다.
일반적으로, 반도체 칩 조립 장치 중의 하나인 몰딩(molding) 장치는 리드프레임(leadframe) 또는 인쇄회로기판(printed circuit board) 등과 같은 실장 수단에 반도체 칩(CHIP)이 실장되어 전기적인 연결이 완료된 몰딩 대상 반도체 소자에 대하여 물리적 또는 화학적인 외부 환경으로부터의 보호를 위하여 반도체 칩(CHIP) 등을 에폭시 성형 수지(EMC; epoxy molding compound, 이하 성형 수지라 한다)와 같은 열경화성 성형 수지로 성형하는 사출형 몰딩 장치이다.
이 때, 사용되는 반도체 제조용 금형 장치는 리드프레임이나 인쇄회로기판 프레임(5) 등에 반도체 칩이 접착되고, 상기 반도체 칩이 와이어 본딩된 후, 상기 반도체 칩 및 와이어 등이 외부 환경으로부터 보호될 수 있도록 상기 반도체 패키지를 성형 수지로 감싸는 장비를 의미한다.
첨부된 도 1은 종래의 반도체 제조용 금형 장치 중 하부 금형을 도시한 도면이다. 상기 하부 금형(1)은 크게 바텀하우징(10)과, 상기 바텀하우징(10)의 상측에 결합되는 한 쌍의 캐비티블럭(20a,20b)과, 상기 캐비티블럭(20a,20b) 사이에 위치되고 상기 바텀하우징(10)의 중심부 상측에 위치되는 포트블럭(30)과, 상기 캐비티블럭(20a,20b)의 외측면을 감싸는 캐비티가이드블럭(40)으로 크게 구분된다.
상기 바텀하우징(10)은 상기 캐비티블럭(20a,20b)과 상기 포트블럭(30), 그리고, 상기 캐비티가이드블럭(40) 등 다수의 부재들을 지지하는 역할을 한다.
상기 캐비티블럭(20a,20b)은 한 쌍으로 구비되고, 실질적으로 반도체 칩(CHIP)이 실장된 인쇄회로기판 프레임(5)이 놓여지는 부분이다. 또한, 상기 캐비티블럭(20a,20b)에 별도의 형성된 요홈부는 상기 반도체 칩(CHIP)이 실장된 인쇄회로기판 프레임(5)이 상기 캐비티블럭(20a,20b)의 상면에 큰 오차 없이 놓여질 수 있도록 하는 부재이다.
상기 포트블럭(30)은 상기 캐비티블럭(20a,20b) 사이에 위치되고, 다수개의 홀(31)이 형성되어 있다. 또한, 상기 홀(31)에는 수지봉이 위치된다. 상기 수지봉은 에폭시 성형 수지(EMC)로 이루어지는 것이 바람직하다.
상기 캐비티가이드블럭(40)은 상기 바텀하우징(10)의 상측에 결합되고, 상기 캐비티블럭(20a,20b)의 외측면을 감싸도록 위치된다. 즉, 상기 캐비티블럭(20a,20b)의 위치를 잡아주기 위한 역할을 하는 부재이다.
이하, 첨부된 도 2를 참조하여 종래의 반도체 제조용 금형 장치의 몰딩 방법을 설명한다.
먼저, 캐비티블럭(20a,20b)에 몰딩할 반도체 칩(CHIP)이 실장된 인쇄회로기판 프레임(5)을 위치시키고, 포트블럭(30)에 형성된 홀(31)에는 수지봉(EMC)을 위치시킨다. 이러한 상태에서 상부 금형(2)을 하부 금형(1)에 밀착시킴으로써, 상기 반도체 칩(CHIP)이 실장된 인쇄회로기판 프레임(5) 을 상부 금형(2)에 구비된 탑캐비티블럭(20a',20b')과 상기 하부 금형(1)에 구비된 캐비티블럭(20a,20b) 내측에 위치되도록 한다.
이후, 상기 수지봉(EMC)을 별도의 플런저(3)를 이용하여 상승시키면 상기 수지봉(EMC)이 고온 고압에 의해 용융된다. 이후, 상기 용융된 수지는 런너를 통해 상기 탑캐비티블럭(20a',20b') 및 캐비티블럭(20a,20b) 내측으로 충진된다. 즉, 상기 용융된 성형 수지(EMC)가 상기 반도체 칩(CHIP)이 실장된 인쇄회로기판 프레임(5)을 감싸도록 하는 것이다.
상기와 같이 수지봉(EMC)이 충진된 후에는 상부 금형(2)과 하부 금형(1)을 분리하고, 상기 반도체 칩(CHIP)이 실장된 인쇄회로기판 프레임(5)을 꺼내어 다음 공정으로 이송시키는 것이다.
도3는 종래의 반도체 제조용 금형 장치의 상부 및 하부 금형(1,2)을 보여주는 절단면도로서, 원하는 몰딩 형태로 캐비티(cavity)가 형성된 상기 상부 금형(2) 내면에 상기 반도체 칩(CHIP)이 실장된 인쇄회로기판 프레임(5)을 장착한 상태에서 용융된 성형 수지(EMC)를 캐비티에 주입하고 경화시키는 모습을 나타낸다. 그러나, 상기 반도체 칩(CHIP)이 실장된 인쇄회로기판 프레임(5)이 하부 금형에 최대한 밀착되지 않아 상부 금형의 캐비티 내에서의 공간을 최대한 확보하지 못 하여 와이어가 손상된다.
또한, 상기 금형에서 원활한 에어 또는 가스가 배출되지 않아, 상기 반도체 칩(CHIP)이 실장된 인쇄회로기판 프레임(5)의 틀어짐 및 열팽창에 의한 변형이 발생하고, 불완전 수지 성형으로 인한 몰드 플로우, 및 보이드가 발생한다.
이러한 문제점들로 인하여 생산성이 저하되며, 따라서 상기 문제점 들을 해결할 수 있는 새로운 장치가 요구되고 있다.
본 발명의 목적은 코어 필터가 삽입된 에어관 및 보조 에어관에 의하여 상기 몰딩 대상 반도체 소자의 손상 등을 방지하기 위한 반도체 제조용 금형 장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 한 특징에 따른 반도체 제조용 금형 장치는 반도체 제조용 금형 장치에 있어서, 하측면에 오목한 캐비티가 형성된 상부 금형, 상기 상부 금형 아래에 위치하며, 상기 몰딩 대상 반도체 소자를 고정시키는 하부 금형, 상기 하부 금형을 연통하며, 복수의 관통홀 들로 이루어지는 하나 이상의 코어 필터 및 상기 코어 필터에 에어 또는 가스를 공급 또는 배출 시키는 통로인 하나 이상의 에어관을 포함하는 것을 특징으로 한다.
상기 몰딩 대상 반도체 소자는 반도체 칩이 실장된 인쇄회로기판 프레임인 것이 바람직하다.
상기 코어 필터는 상기 몰딩 대상 반도체 소자의 몰딩 대상 반도체 실장 위치에 대응하도록 위치하고, 상기 코어 필터의 홀의 직경은 0.02 ∼ 0.2 mm 임이 바람직하다.
상기 코어 필터의 관통홀은 스테인레스로 이루어지거나, 세라믹으로 이루어진 복수개의 알갱이들이 모여 이루어진 것이 바람직하다.
상기 하부 금형은 상기 몰딩 대상 반도체 소자의 몰딩 대상 반도체가 실장되지 않은 위치에 대응하는 부분에 형성된 보조 에어관을 더 포함하는 것이 바람직하다.
반도체 제조용 금형 장치를 이용하는 반도체 제조용 몰딩 방법에 있어서, 소정의 반도체 칩이 실장된 인쇄회로기판 프레임을 하부 금형에 위치시키는 단계, 상기 상부 및 하부 금형을 클램핑 하는 단계, 에어관을 통해 에어를 배출하여 상기 인쇄회로기판 프레임을 하부 금형에 고정하는 단계, 성형 수지 공급부에서 성형 수지를 상기 금형에 넣어 몰딩하는 단계, 상기 몰딩 후, 상기 상부 금형을 제거하는 단계를 포함하는 것을 특징으로 한다.
이하 도 4 및 도 5를 참조하여, 본 발명의 한 실시예에 따른 반도체 제조용 금형 장치에 대해 설명한다. 상기 반도체 제조용 금형 장치는 상부 금형(top cavity block)(200) 및 하부 금형(bottom cavity block)(100)으로 크게 구분될 수 있다.
상기 상부 금형(200)은 몰딩 대상 반도체 소자를 몰딩하기 위한 공간을 형성하기 위해 하측면에 오목한 캐비티가 구비되어 있다. 또한, 상기 하부 금형(100)은 상부 금형(200) 아래에 위치하며, 상기 몰딩 대상 반도체 소자를 고정시킨다. 여기서 몰딩 대상 반도체 소자는 본 발명의 반도체 제조용 금형 장치를 이용하여 몰딩되는 반도체 소자를 통칭하며, 바람직하게는 반도체(또는 반도체 칩(CHIP))가 실장된 인쇄회로기판 프레임이다.
상기 하부 금형(100)은 포트블럭(120), 플런저(130), 캐비티블럭(140a,140b), 코어 필터(500), 및 보조 에어관(410,420) 등으로 구성된다.
상기 포트블럭(120)은 바텀하우징(110)의 중심부에 위치된다. 여기서, 상기 바텀하우징(110)은 상기 캐비티블럭(140a,140b) 및 상기 포트블럭(120) 등 다수의 부재들을 지지하는 역할을 한다.
그리고, 상기 포트블럭(120)에는 다수개의 포트(121)가 형성되어 있다. 상기 포트(121)는 추후에 수지봉(EMC)이 삽입되는 부분이다. 상기 플런저(130)는 상기 포트블럭(120)의 하측에 위치된다. 상기 플런저(130)는 에어압에 의해서 상기 수지봉(EMC)을 상측으로 밀어 넣는 것이다. 또한, 상기 플런저(130)는 상기 포트블럭(120)에 형성된 포트(121)의 개수만큼 가압부가 구비되어 있다. 그리고, 상기 플런저(130)는 상기 바텀하우징(110)의 하측에 결합되거나, 상기 포트블럭(120)과 분리된 상태로 구비될 수도 있다.
한 쌍의 상기 캐비티블럭(140a,140b)은 그 일면이 상기 포트블럭(120)의 양 측면에 각각 밀착된다. 또한, 상기 캐비티블럭(140a,140b)은 상기 바텀하우징(110)의 상측에 설치된다. 즉, 상기 포트블럭(120)의 양측에 각각 구비되는 것이다. 따라서, 본 발명의 반도체 제조용 금형 하부 금형(100)은 중앙부에 다수개의 포트(121)가 위치하고, 그 양쪽면으로 한 쌍의 상기 캐비티블럭(140a,140b)이 위치한다. 상기 한 쌍의 캐비티블럭(140a,140b)에는 소정의 위치에 코어 필터(core filter)(500) 및 보조 에어관(410,420)이 형성된다. 여기서, 상기 캐비티블럭(140a,140b) 상에는 몰딩 대상 반도체 소자가 위치하게 된다.
이하 도6을 참조하여, 본 발명의 한 실시예인 상기 반도체 칩(CHIP)이 실장된 인쇄회로기판 프레임 금형 장치에 대하여 설명한다.
상기 하부 금형(100)은 그 내부를 관통하는 다수의 에어관 들(400)을 포함한다. 상기 에어관 들(400)은 복수의 미세한 관통홀 들로 이루어지는 코어 필터(500)를 포함한다. 그리고, 이러한 코어 필터(500)는 상기 하부 금형(100)의 에어관(400) 상부에 형성된 벤트(vent)에 삽입되어 위치하게 된다.
이러한 코어 필터(500)는 에어가 배출될 때, 상기 반도체 칩(CHIP)이 실장된 인쇄 회로 기판 프레임(50)을 효율적으로 하부 금형(100)에 부착 및 고정할 수 있는 위치에 형성된다. 바람직하게는, 상기 코어 필터(500)는 상기 캐비티 블록 (140a,140b)의 중앙 부위 또는 상기 반도체 칩(CHIP)이 실장된 위치에 대응하도록 위치한다. 이 경우, 인쇄회로기판 프레임(50) 상에서 반도체 칩(CHIP)의 실장 부위를 그 하면에서 효율적으로 흡입하여, 반도체 칩(CHIP)이 상기 상부 금형(200)에 닿지 않게 한다.
그리고, 상기 에어관(400)은 상기 인쇄회로기판 프레임(50)에 관통홀(510) 자국이 생겨도 무방한 지점에 위치하게 한다. 그리고, 상기 코어 필터(500)의 직경은 에어 또는 가스의 배출시, 상기 인쇄회로기판 프레임(50) 내부에 자국이 생기지 않을 정도의 크기로 하는 것이 바람직하다.
한편, 코어 필터(500)가 삽입되지 않은 보조 에어관(410, 420) 들이 상기 하부 금형(100)에 추가로 형성될 수 있다.
이와 같이 본 발명의 실시예에 따른 반도체 제조용 금형 장치를 사용하는 경우, 고정된 상기 인쇄회로기판 프레임(50)이 상기 하부 금형(100)에 최대한 밀착됨으로서, 상기 상부 금형(200)의 캐비티 내에서 상기 인쇄회로기판 프레임(50)에 실장된 반도체 칩(CHIP)을 위한 공간이 최대한 확보될 수 있다. 따라서, 상기 인쇄회로기판 프레임(50)의 틀어짐 및 열팽창에 의한 변형이 생기지 않는다. 또한, 상기 최대한 확보된 공간 내의 반도체 칩(CHIP)은 상기 상부 금형(200)에 접촉하지 않게 되어 반도체 칩(CHIP)과 연결된 와이어에 어떠한 손상도 없이 상기 반도체 칩(CHIP)이 몰딩될 수 있다.
그리고, 상기 코어 필터(500)와 상기 보조 에어관 들(410,420)을 통하여, 에어 또는 가스를 용이하게 제거할 수 있으므로, 불완전 성형으로 인한 몰드 플로우(mold flow) 및 보이드(void)의 용이하게 억제할 수 있다.
도7은 본 발명의 코어 필터(500)를 나타내는데, 상기 코어 필터(500)는 그 상단에서 하단으로 스테인레스로 이루어진 미세한 관통홀(510) 들이 에어 또는 가 스 공급 또는 배출 방향으로 뚫려있다. 여기서, 코어 필터(500)는 스테인레스로 되어 있으며 복수개의 관통홀(510)을 갖고 있다. 또한, 상기 코어 필터(500)는 코어 필터의 외부 관(520) 내부에 세라믹으로 이루어진 복수개의 알갱이들이 모여 형성한 홀 들로 이루어질 수 있다.
따라서, 상기 복수개의 관통홀(510) 또는 홀을 따라 에어 또는 가스가 배출됨으로 인하여 상기 인쇄회로기판 프레임(50) 등을 상기 하부 금형(100)에 최대한 밀착시켜, 균일한 몰딩 두께의 반도체 칩을 생산할 수 있다.
도8은 본 발명의 코어 필터(500)의 측면도이다. 즉, 상기 코어 필터(500) 내부의 관통홀(510)에 대한 것이다. 바람직하게는, 상기 에어관(400)의 코어 필터(500)의 관통홀(510)의 직경은 0.02 ∼ 0.2 mm이다. 이 외에도, 상기 미세한 관통홀(510)은 수지 찌꺼기 등의 평균 입경보다 작은, 미세 알갱이 들이 모여 구성된 미세 홀로 형성될 수도 있다.
이하, 본 발명의 한 실시예로 인쇄회로기판 프레임(50) 상에 실장된 반도체 칩(CHIP)의 몰딩 방법에 대하여 설명한다.
먼저, 칩 마우터에 의해 인쇄회로기판 프레임(50) 상에 실장된 반도체 칩(CHIP)은 와이어가 연결된 상태로 반도체 칩 몰딩 공정으로 이동된다.
그리고, 소정의 반도체 칩(CHIP)이 실장된 인쇄회로기판 프레임(50)을 상기 하부 금형(100)에 위치시킨다.
그리고, 상기 상부 및 하부 금형(200,100)을 클램핑 한다. 그리고, 에어관 들(400,410,420)을 통해 에어를 배출하여 상기 인쇄회로기판 프레임(50)을 하부 금형(100)에 고정한다. 그리고, 성형 수지를 상기 상부 및 하부 금형(200,100)에 넣어 몰딩한다.
이 때, 상기 성형 수지는 상기 인쇄회로기판 프레임(50)의 몰딩을 위해 적절한 양만큼 상기 금형에 공급된다. 그리고, 상기 몰딩 후, 상부 금형(200)을 제거한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
이상과 같이 구성된 본 발명의 반도체 제조용 금형 장치로 인해 다음과 같은 효과가 있다.
첫째, 코어 필터가 삽입된 에어관 및 보조 에어관에 의하여 인쇄회로기판 프레임 등을 하부 금형에 최대한 밀착시켜 상부 금형의 캐비티 내에서의 공간을 최대한 확보하여 몰딩 대상 반도체의 와이어 손상을 방지할 수 있다.
둘째, 하부 금형에 미세한 홀이 있는 코어 필터가 삽입된 에어관을 구비하여 원활한 에어 또는 가스를 배출하여 인쇄회로기판 프레임 등의 틀어짐 및 열팽창에 의한 변형이 생기지 않고, 불완전 수지 성형으로 인한 몰드 플로우 및 보이드 발생을 억제할 수 있다.
셋째, 하부 금형에 미세한 홀이 있는 코어 필터가 삽입된 에어관을 적절한 위치에 설치하여 인쇄회로기판 프레임 등의 내부에 홀 자국이 생기지 않게 한다.
넷째, 미세한 관통홀을 따라 에어 또는 가스가 배출됨으로 인하여 균일한 몰딩 두께의 반도체 칩을 생산할 수 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명 되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (6)

  1. 반도체 제조용 금형 장치에 있어서,
    하측면에 오목한 캐비티가 형성된 상부 금형;
    상기 상부 금형 아래에 위치하며, 상기 캐비티에 대응하고 상기 몰딩 대상 반도체 소자를 고정시키는 캐비티 블록을 포함하는 하부 금형;
    상기 하부 금형을 관통하며, 에어 또는 가스를 공급 또는 배출시키는 통로인 하나 이상의 에어관; 및
    상기 에어관에 형성되며, 복수의 관통홀 들을 포함하는 하나 이상의 코어 필터;
    를 포함하는 것을 특징으로 하는 반도체 제조용 금형 장치.
  2. 제1항에 있어서,
    상기 몰딩 대상 반도체 소자는 반도체 칩이 실장된 인쇄회로기판 프레임인 것을 특징으로 하는 반도체 제조용 금형 장치.
  3. 제1항에 있어서,
    상기 하나 이상의 코어 필터는 상기 캐비티 블록의 중앙 부위에 나란히 배열되도록 위치하고, 상기 코어 필터의 홀의 직경은 0.02 ∼ 0.2 mm 임을 특징으로 하는 상기 반도체 제조용 금형 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 코어 필터는 복수개의 스테인레스 관통홀로 이루어지거나, 세라믹으로 이루어진 복수개의 알갱이들이 모여 형성한 홀 들로 이루어진 것을 특징으로 하는 상기 반도체 제조용 금형 장치.
  5. 제1항에 있어서,
    상기 하부 금형은 상기 코어 필터 주변에 형성되어 있는 하나 이상의 보조 에어관을 더 포함하는 것을 특징으로 하는 상기 반도체 제조용 금형 장치.
  6. 상기 제1항의 반도체 제조용 금형 장치를 이용하는 반도체 제조용 몰딩 방법에 있어서,
    소정의 몰딩 대상 반도체 소자를 상기 하부 금형의 캐비티 블록 상에 위치시키는 단계;
    상기 상부 및 하부 금형을 클램핑 하는 단계;
    상기 하부 금형의 에어관을 통해 에어를 배출하여 상기 몰딩 대상 반도체 소자를 하부 금형에 고정하는 단계;
    성형 수지를 상기 금형에 넣어 상기 몰딩 대상 반도체 소자를 몰딩하는 단계; 및
    상기 몰딩 후, 상기 상부 금형을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 제조용 몰딩 방법.
KR1020060032634A 2006-04-11 2006-04-11 반도체 제조용 금형 장치 및 이를 이용하는 반도체 몰딩방법 KR100716053B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060032634A KR100716053B1 (ko) 2006-04-11 2006-04-11 반도체 제조용 금형 장치 및 이를 이용하는 반도체 몰딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060032634A KR100716053B1 (ko) 2006-04-11 2006-04-11 반도체 제조용 금형 장치 및 이를 이용하는 반도체 몰딩방법

Publications (1)

Publication Number Publication Date
KR100716053B1 true KR100716053B1 (ko) 2007-05-08

Family

ID=38270122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060032634A KR100716053B1 (ko) 2006-04-11 2006-04-11 반도체 제조용 금형 장치 및 이를 이용하는 반도체 몰딩방법

Country Status (1)

Country Link
KR (1) KR100716053B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804267B1 (ko) 2007-04-24 2008-02-18 한국단자공업 주식회사 코어조립체
KR101072507B1 (ko) 2009-08-10 2011-10-11 세크론 주식회사 반도체 소자 몰딩 장치
KR101226277B1 (ko) * 2011-04-11 2013-01-25 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조 방법
WO2014178652A1 (ko) * 2013-04-30 2014-11-06 주식회사 세미콘라이트 기판 프레임 제조 방법 및 이를 포함하는 반도체 소자 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0163525B1 (ko) * 1995-12-04 1999-02-01 김광호 에어 벤트가 형성되어 있는 반도체 칩 패키지 몰딩 장치
KR19990012316A (ko) * 1997-07-29 1999-02-25 윤종용 반도체 패키지의 몰딩 금형 장치
KR100262811B1 (ko) 1998-11-06 2000-08-01 이영철 에어 캐비티를 가지는 플라스틱 패키지 및 그 제조방법
KR100374683B1 (ko) 2000-10-07 2003-03-04 에쓰에쓰아이 주식회사 에어-캐비티형 패캐지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0163525B1 (ko) * 1995-12-04 1999-02-01 김광호 에어 벤트가 형성되어 있는 반도체 칩 패키지 몰딩 장치
KR19990012316A (ko) * 1997-07-29 1999-02-25 윤종용 반도체 패키지의 몰딩 금형 장치
KR100262811B1 (ko) 1998-11-06 2000-08-01 이영철 에어 캐비티를 가지는 플라스틱 패키지 및 그 제조방법
KR100374683B1 (ko) 2000-10-07 2003-03-04 에쓰에쓰아이 주식회사 에어-캐비티형 패캐지 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804267B1 (ko) 2007-04-24 2008-02-18 한국단자공업 주식회사 코어조립체
KR101072507B1 (ko) 2009-08-10 2011-10-11 세크론 주식회사 반도체 소자 몰딩 장치
KR101226277B1 (ko) * 2011-04-11 2013-01-25 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조 방법
WO2014178652A1 (ko) * 2013-04-30 2014-11-06 주식회사 세미콘라이트 기판 프레임 제조 방법 및 이를 포함하는 반도체 소자 제조 방법
KR101478759B1 (ko) * 2013-04-30 2015-01-05 주식회사 세미콘라이트 기판 프레임 제조 방법 및 이를 포함하는 반도체 소자 제조 방법

Similar Documents

Publication Publication Date Title
EP0692820B1 (en) Carrier and method of manufacturing one sided resin sealed semiconductor devices using said carrier
US20020030258A1 (en) Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device
KR100716053B1 (ko) 반도체 제조용 금형 장치 및 이를 이용하는 반도체 몰딩방법
KR100306503B1 (ko) 패키징된집적회로의패널을형성하는방법및장치
JP2009514241A (ja) 半導体ダイの実装方法およびダイパッケージ
KR100417182B1 (ko) 수지몰드방법, 몰드성형용금형 및 배선기재
CN105230132A (zh) 包括降低热膨胀系数(cte)并减小翘曲的无机材料的基板
KR20040012896A (ko) 플라스틱 패키지, 배선 보드, 주입 몰드, 전자 구성 요소,플라스틱 패키지 생성 방법
KR20130141986A (ko) 솔더볼 마운트 장비의 플럭스 툴과 볼 툴
US20090315171A1 (en) Pin substrate and package
KR100872129B1 (ko) 기판 스트립
KR20140063713A (ko) 몰딩된 하우징을 구비한 전기 제어 장치
JP5975085B2 (ja) 樹脂封止用金型、樹脂封止装置および成形品の製造方法
KR101173092B1 (ko) 반도체 패키지 몰딩 장치
JP2000311908A (ja) 樹脂封止装置、樹脂封止方法、及び基板保持装置
EP0851489A2 (en) Improvements in or relating to integrated circuit devices
US9159644B2 (en) Manufacturing of DSC type electronic devices by means of spacer insert
JP5313047B2 (ja) 電子部品の樹脂封止用の成形型及び樹脂封止方法
KR101072507B1 (ko) 반도체 소자 몰딩 장치
CN100511611C (zh) 表面安装型半导体电子部件及制造方法
JP2984240B2 (ja) 半導体素子の樹脂封止装置
KR101947610B1 (ko) 전자 부품들을 갖는 폐쇄된 플랫 캐리어를 적어도 부분적으로 캡슐화하기 위한 장치 및 방법
KR100903942B1 (ko) 반도체 몰드금형의 세정용 더미
KR20090132335A (ko) 반도체 소자 몰딩 장치
EP4135028A1 (en) Electronic component with moulded package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee