KR101173092B1 - 반도체 패키지 몰딩 장치 - Google Patents

반도체 패키지 몰딩 장치 Download PDF

Info

Publication number
KR101173092B1
KR101173092B1 KR1020100055512A KR20100055512A KR101173092B1 KR 101173092 B1 KR101173092 B1 KR 101173092B1 KR 1020100055512 A KR1020100055512 A KR 1020100055512A KR 20100055512 A KR20100055512 A KR 20100055512A KR 101173092 B1 KR101173092 B1 KR 101173092B1
Authority
KR
South Korea
Prior art keywords
lower cavity
molding
semiconductor package
block
circuit board
Prior art date
Application number
KR1020100055512A
Other languages
English (en)
Other versions
KR20110135658A (ko
Inventor
조만행
Original Assignee
세크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세크론 주식회사 filed Critical 세크론 주식회사
Priority to KR1020100055512A priority Critical patent/KR101173092B1/ko
Publication of KR20110135658A publication Critical patent/KR20110135658A/ko
Application granted granted Critical
Publication of KR101173092B1 publication Critical patent/KR101173092B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 패키지 몰딩 장치는 하부 캐비티 블록 및 상부 캐비티 블록을 포함한다. 하부 캐비티 블록은 다수의 관통홀을 갖는 인쇄회로기판, 인쇄회로기판의 관통홀 상에 배치되는 반도체 소자들 및 반도체 소자들과 인쇄회로기판 사이에 배치되는 다수의 솔더 범프들로 이루어진 반도체 패키지를 수용하는 제1 하부 캐비티를 가지며, 상하 이동 가능하도록 배치된다. 상부 캐비티 블록은 하부 캐비티 블록 상에 배치되고, 반도체 패키지를 몰딩하는 몰딩 부재가 형성될 영역을 한정하는 상부 캐비티를 갖는다. 하부 캐비티 블록은 제1 하부 캐비티의 저면에 배치되고, 인쇄회로기판의 관통홀들을 통해 상부 캐비티와 연결되며 몰딩 부재가 반도체 소자들과 인쇄회로기판 사이에 충진되도록 몰딩 부재가 형성될 영역을 연장하는 제2 하부 캐비티를 갖는다.

Description

반도체 패키지 몰딩 장치{Apparatus for molding a semiconductor package}
본 발명은 반도체 패키지 몰딩 장치에 관한 것으로, 보다 상세하게는 인쇄회로기판 상에 반도체 소자가 부착된 반도체 패키지를 몰딩 수지로 감싸기 위한 반도체 패키지 몰딩 장치에 관한 것이다.
일반적으로 플립칩 패키지의 몰딩시 인쇄회로기판과 반도체 칩을 연결하는 솔더 범프 사이에 몰딩 수지가 충분히 채워지지 않아 미충진 또는 보이드가 발생한다. 상기 몰딩 수지의 미충진 또는 보이드를 방지하기 위해 상기 솔더 범프 사이를 별도의 수지로 충진한 후 상기 플립칩 패키지를 몰딩한다.
상기와 같이 상기 플립칩 패키지의 몰딩시 상기 솔더 범프 사이를 별도의 수지로 충진하는 언더필(underfill) 공정이 필요하므로, 상기 플립칩 패키지 몰딩 공정의 생산성이 저하될 수 있다.
본 발명은 플립칩 패키지의 몰딩시 인쇄회로기판과 반도체 칩을 연결하는 솔더 범프 사이에 몰딩 수지가 미충진 되는 것을 방지할 수 있는 반도체 패키지 몰딩 장치를 제공한다.
본 발명에 따른 반도체 패키지 몰딩 장치는 다수의 관통홀을 갖는 인쇄회로기판, 상기 인쇄회로기판의 관통홀 상에 배치되는 반도체 소자들 및 상기 반도체 소자들과 상기 인쇄회로기판 사이에 배치되는 다수의 솔더 범프들로 이루어진 반도체 패키지를 수용하는 제1 하부 캐비티를 가지며, 상하 이동 가능하도록 배치되는 하부 캐비티 블록 및 상기 하부 캐비티 블록 상방에 배치되고, 상기 반도체 패키지를 몰딩하는 몰딩 부재가 형성될 영역을 한정하는 상부 캐비티를 갖는 상부 캐비티 블록을 포함하고, 상기 하부 캐비티 블록은 상기 제1 하부 캐비티의 저면에 배치되고, 상기 인쇄회로기판의 관통홀들을 통해 상기 상부 캐비티와 연결되며 상기 몰딩 부재가 상기 반도체 소자들과 상기 인쇄회로기판 사이에 충진되도록 상기 몰딩 부재가 형성될 영역을 연장하는 제2 하부 캐비티를 가질 수 있다.
본 발명의 일 실시예들에 따르면, 상기 하부 캐비티 블록은 상기 제1 하부 캐비티의 저면에 상기 제2 하부 캐비티와 연결되고 상기 몰딩 부재가 형성될 영역을 연장하는 더미 포켓을 더 가질 수 있다.
본 발명의 일 실시예들에 따르면, 상기 하부 캐비티 블록은 상기 더미 포켓과 연결되며, 상기 반도체 패키지의 몰딩시 발생하는 가스를 배기하기 위한 배기홈을 더 가질 수 있다.
본 발명의 일 실시예들에 따르면, 상기 반도체 패키지 몰딩 장치는 상기 상부 및 하부 캐비티 블록들의 일측에 배치되며, 상기 상부 캐비티로 상기 몰딩 부재를 형성하기 위한 몰딩 수지를 공급하는 포트 블록을 더 포함할 수 있다.
본 발명에 따른 반도체 패키지 몰딩 장치는 상부 캐비티 블록의 상부 캐비티와 하부 캐비티 블록의 제2 하부 캐비티 사이에 인쇄회로기판의 관통홀들이 위치하므로, 반도체 패키지의 몰딩 공정시 몰딩 수지가 상기 관통홀들을 통해 상기 상부 캐비티에서 상기 제2 하부 캐비티로 이동할 수 있다. 따라서, 상기 반도체 패키지의 솔더 범프 부위를 보이드 없이 상기 몰딩 수지로 완전히 채울 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 몰딩 장치를 설명하기 위한 단면도이다.
도 2는 도 1에 도시된 하부 캐비티 블록을 설명하기 위한 평면도이다.
도 3은 도 1에 도시된 상부 캐비티 블록을 설명하기 위한 저면도이다.
도 4는 도 1의 하부 캐비티 블록 상에 상부 캐비티 블록이 겹쳐진 상태를 설명하기 위한 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 패키지 몰딩 장치에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 몰딩 장치를 설명하기 위한 단면도이다.
도 1 을 참조하면, 반도체 패키지 몰딩 장치(100)는 반도체 패키지(10)를 몰딩하기 위한 것으로, 포트 블록(110), 플런저 블록(120), 하부 캐비티 블록(130) 및 상부 캐비티 블록(140)을 포함한다.
상기 포트 블록(110)은 일 방향으로 연장되며, 상기 연장 방향을 따라 일렬로 다수개의 투입구(112)를 갖는다. 상기 투입구(112)들은 고체 상태의 몰딩 수지가 삽입되는 통로이다. 상기 포트 블록(110)은 내부에 히터(미도시)를 갖는다. 상기 포트 블록(110)은 상기 몰딩 수지를 가열하여 용융한다. 상기 몰딩 수지의 예로는 에폭시 몰딩 컴파운드를 들 수 있다.
상기 플런저 블록(120)은 상기 포트 블록(110)의 하측에 위치된다. 상기 플런저 블록(120)은 서보 모터 등을 구동원으로 하는 플런저를 포함한다. 상기 플런저의 개수는 상기 투입구(112)들의 개수와 동일하다. 상기 각 플런저는 고체 상태의 몰딩 수지를 상기 투입구(112)들을 통해 상기 포트 블록(110)으로 공급한다.
도 2는 도 1에 도시된 하부 캐비티 블록을 설명하기 위한 평면도이고, 도 3은 도 1에 도시된 상부 캐비티 블록을 설명하기 위한 저면도이며, 도 4는 도 1의 하부 캐비티 블록 상에 상부 캐비티 블록이 겹쳐진 상태를 설명하기 위한 도면이다.
도 1 내지 도 4를 참조하면, 상기 하부 캐비티 블록(130)은 반도체 패키지(10)를 지지하기 위한 것으로, 상기 포트 블록(110)의 양측에 각각 구비된다. 상기 하부 캐비티 블록(130)은 상하 이동 가능하도록 배치된다. 상기 하부 캐비티 블록(130)은 상하 이동을 통해서 그 상방에 배치되는 상부 캐비티 블록(140)과 밀착하거나 상기 상부 캐비티 블록(140)으로부터 이격될 수 있다.
상기 반도체 패키지(10)는 플립칩 패키지로, 인쇄회로기판(12), 반도체 칩(14)들 및 솔더 범프(16)들을 포함한다.
상기 인쇄회로기판(12)은 상하를 관통하는 다수의 관통홀(12a)들을 갖는다. 상기 관통홀(12a)은 상기 인쇄회로기판(12)에 일정 간격 이격되어 배치될 수 있다. 상기 반도체 칩(14)들은 상기 관통홀(12a)들을 덮도록 상기 인쇄회로기판(12) 상에 배치된다. 상기 솔더 범프(16)들은 상기 인쇄회로기판(12)과 상기 반도체 칩(14)들 사이에 배치되며, 상기 인쇄회로기판(12)과 상기 반도체 칩(14)들을 전기적으로 연결한다. 이때, 상기 솔더 범프(16)들은 상기 인쇄회로기판(12)에서 각 관통홀(12a)들이 형성된 부위를 둘레를 따라 배치된다.
상기 하부 캐비티 블록(130)은 제1 하부 캐비티(132), 제2 하부 캐비티(134), 더미 포켓(136) 및 배기홈(138)을 갖는다.
상기 제1 하부 캐비티(132)는 상기 하부 캐비티 블록(130)의 상면 중앙에 일정한 깊이로 구비되며, 상기 인쇄회로기판(12)과 대응하는 형태를 갖는다. 일 예로, 상기 제1 하부 캐비티(132)의 깊이는 상기 인쇄회로기판(12)의 두께와 실질적으로 동일할 수 있다. 상기 더미 포켓(136)의 구비하기 위해 상기 제1 하부 캐비티(132)의 크기는 상기 반도체 패키지(10)의 크기보다 크도록 구비된다. 상기 제1 하부 캐비티(132)에 상기 반도체 패키지(10)가 안착된다.
상기 제1 하부 캐비티(132)의 저면 가장자리를 따라 다수의 진공홀(132a)들이 구비된다. 상기 진공홀(132)들을 통해 진공력이 제공되어 상기 제1 하부 캐비티(132)에 안착된 상기 반도체 패키지(10)가 진공 흡착될 수 있다.
상기 제2 하부 캐비티(134)는 상기 반도체 패키지(10)의 하부면에 상기 반도체 패키지(10)를 몰딩하는 몰딩 부재가 형성될 영역을 한정하며, 상기 제1 하부 캐비티(132)의 저면에 일정한 깊이로 배치된다. 일 예로, 도 2와 같이 상기 제2 하부 캐비티(134)는 상기 포트 블록(110)의 연장 방향과 수직하도록 연장하며 서로 이격될 수 있다. 다른 예로, 상기 제2 하부 캐비티(134)는 상기 포트 블록(110)의 연장 방향과 평행하도록 연장하며 서로 이격될 수 있다. 또 다른 예로, 상기 제2 하부 캐비티(134)는 상기 포트 블록(110)의 연장 방향과 수직 및 평행하도록 연장하며 서로 연결될 수 있다. 즉, 상기 제2 하부 캐비티(134)는 격자 형태를 가질 수 있다.
상기 반도체 패키지(10)가 상기 제1 하부 캐비티(132)에 놓여질 때, 상기 관통홀(12a)들은 상기 제2 하부 캐비티(134) 상에 위치한다. 따라서, 상기 제2 하부 캐비티(134)는 상기 제1 하부 캐비티(132)에 안착된 상기 인쇄회로기판(12)의 관통홀(12a)들을 연결한다. 또한, 상기 제2 하부 캐비티(134)는 상기 인쇄회로기판(12)의 관통홀(12a)들을 통해 후술하는 상부 캐비티(142)와 연결된다. 상기 상부 캐비티(142)는 상기 반도체 패키지(10)의 상부면에 상기 몰딩 부재가 형성될 영역을 한정한다. 상기 제2 하부 캐비티(134)는 상기 상부 캐비티(142)와 연결되어 상기 반도체 패키지(10)를 몰딩하는 몰딩 부재가 형성될 영역을 연장한다.
따라서, 상기 상부 캐비티(142)로 공급된 몰딩 수지가 상기 관통홀(12a)들을 통해 상기 제2 하부 캐비티(134)로 용이하게 이동할 수 있고, 상기 몰딩 수지의 이동에 따라 상기 솔더 범프(16)들 사이가 상기 몰딩 수지로 충분히 채워질 수 있다. 즉, 상기 솔더 범프 사이에서 상기 몰딩 수지의 미충진되는 것을 방지하거나 상기 솔더 범프 사이에서 상기 몰딩 수지에 보이드 발생을 억제할 수 있다.
상기 더미 포켓(136)은 상기 제1 하부 캐비티(132)의 저면 일측에 일정한 깊이로 구비된다. 상기 더미 포켓(136)은 상기 제2 하부 캐비티(134)와 연결되며, 상기 몰딩 부재가 형성될 영역을 연장한다. 예들 들면, 상기 더미 포켓(136)은 상기 포트 블록(110)과 인접하는 측면과 반대되는 측면에 위치할 수 있다. 상기 더미 포켓(136)은 상기 포트 블록(110)의 연장 방향과 평행하도록 연장한다.
상기 더미 포켓(136)의 깊이는 상기 제2 하부 캐비티(134)의 깊이보다 깊을 수 있다. 따라서, 상기 제2 하부 캐비티(134)의 몰딩 수지가 상기 더미 포켓(136)으로 용이하게 이동할 수 있다.
상기 배기홈(138)들은 상기 제1 하부 캐비티(132)의 저면에 일정 간격으로 구비되며, 상기 제2 하부 캐비티(134)가 연결된 일측과 반대되는 상기 더미 포켓(136)의 타측에 연결된다. 상기 배기홈(138)들은 상기 더미 포켓(136) 및 상기 제2 하부 캐비티(134)보다 얕은 깊이를 갖는다. 따라서, 상기 배기홈(138)들은 상기 몰딩 수지로 인해 발생하는 가스와 에어를 배기한다.
상기 상부 캐비티 블록(140)은 상기 반도체 패키지(10)의 상부면에 몰딩 부재가 형성될 영역을 한정하기 위한 것으로, 상기 포트 블록(110)의 양측에 각각 구비된다. 상기 상부 캐비티 블록(140)은 상기 하부 캐비티 블록(130)의 상방에 배치된다.
상기 상부 캐비티 블록(140)은 상부 캐비티(142) 및 러너(144)를 갖는다.
상기 상부 캐비티(142)는 상기 상부 캐비티 블록(140)의 하면 중앙에 일정한 깊이로 구비되며, 상기 반도체 패키지(10)와 대응하는 형태를 갖는다. 일 예로, 상기 상부 캐비티(132)의 깊이는 상기 반도체 칩(14)과 솔더 범프(16)의 두께 합보다 깊을 수 있다. 상기 인쇄회로기판(12) 상에 부착된 상기 반도체 칩(14)만을 수용하기 위해 상기 상부 캐비티(142)의 크기는 상기 인쇄회로기판(12)과 같은 크기를 갖거나 상기 인쇄회로기판(12)의 크기보다 작을 수 있다. 상기 상부 캐비티(142)는 상기 몰딩 수지를 수용하며, 상기 상부 캐비티(142)의 크기에 따라 상기 몰딩 부재의 크기가 결정된다.
상기 상부 캐비티(142)와 상기 제2 하부 캐비티(134) 사이에 상기 인쇄회로기판(12)의 관통홀(12a)들이 위치하므로, 상기 상부 캐비티(142)는 상기 관통홀(12a)들을 통해 상기 제2 하부 캐비티(134)와 연결된다. 따라서, 상기 반도체 패키지(10)의 몰딩 공정시, 상기 몰딩 수지가 상기 상부 캐비티(142) 뿐만 아니라 상기 관통홀(12a)들, 상기 제2 하부 캐비티(134) 및 상기 더미 포켓(136)까지 충진될 수 있다. 또한, 상기 몰딩 수지가 상기 관통홀(12a)들을 통해 상기 상부 캐비티(142)에서 상기 제2 하부 캐비티(134)로 이동함에 따라 상기 솔더 범프(16)를 보이드 없이 상기 몰딩 수지로 채울 수 있다.
상기 반도체 패키지 몰딩 장치(100)는 상기 상부 캐비티(142)의 몰딩 수지를 상기 관통홀(12a)들을 통해 상기 제2 하부 캐비티(134)로 이동시키므로 상기 반도체 패키지(10)의 솔더 범프(16)를 상기 몰딩 부재로 완전 충진할 수 있고 상기 몰딩 부재에 보이드가 발생하는 것을 방지할 수 있다. 또한, 상기 반도체 패키지 몰딩 장치(100)는 상기 배기홈(138)들을 통해 상기 더미 포켓(136)의 가스와 에어를 용이하게 배기할 수 있다. 따라서, 상기 몰딩 부재에 보이드가 발생하는 것을 줄일 수 있다.
이하에서는 상기 반도체 패키지 몰딩 장치(100)를 이용한 반도체 소자 몰딩 방법을 설명한다.
상기 하부 캐비티 블록(130)을 상기 상부 캐비티 블록(140)으로부터 이격시킨 후, 반도체 패키지(10)를 상기 하부 캐비티 블록(130)의 제1 하부 캐비티(132)에 안착한다. 상기 반도체 패키지(10)가 상기 제1 하부 캐비티(132)에 놓여질 때, 인쇄회로기판(12)의 관통홀(12a)들은 제2 하부 캐비티(134) 상에 위치한다. 상기 반도체 패키지(10)가 상기 제1 하부 캐비티(132)에 안착되면, 진공홀(132a)들을 통해 진공력을 제공하여 상기 반도체 패키지(10)를 진공 흡착하여 상기 하부 캐비티 블록(130)에 고정한다.
상기 반도체 패키지(10)가 상기 하부 캐비티 블록(130)에 고정되면, 상기 하부 캐비티 블록(130)을 상방으로 이동시켜 상기 상부 캐비티 블록(140)과 밀착시킨다. 이때, 상부 캐비티(142)는 상기 관통홀(12a)들을 통해 상기 제2 하부 캐비티(134) 및 더미 포켓(136)과 연결된다.
상기 상부 캐비티 블록(140)과 상기 하부 캐비티 블록(130)이 밀착되면, 플런저 블록(120)에서 투입구(112)들을 통해 고체 상태의 몰딩 수지를 포트 블록(110)으로 공급한다. 상기 고체 상태의 몰딩 수지는 상기 포트 블록(110)에서 가열되어 용융된다. 용융된 상기 몰딩 수지는 러너(144)들을 통해 상기 상부 캐비티(142)로 공급된다. 상기 상부 캐비티(142)로 공급된 상기 몰딩 수지는 상기 관통홀(12a)들을 통해 상기 제2 하부 캐비티(134) 및 상기 더미 포켓(136)까지 공급된다. 상기 상부 캐비티(142)의 몰딩 수지가 상기 관통홀(12a)들을 통해 상기 제2 하부 캐비티(134)로 이동하므로, 상기 반도체 패키지(10)의 솔더 범프(16) 부위가 상기 몰딩 부재로 완전 충진될 수 있다. 이후, 상기 몰딩 수지를 냉각하여 몰딩 부재를 형성한다.
상기 몰딩 수지에 의해 발생하는 가스와 상기 상부 캐비티(142), 상기 관통홀(12a)들, 상기 제2 하부 캐비티(134) 및 상기 더미 포켓(136) 내부의 에어는 상기 더미 포켓(136)과 연결되는 배기홈(138)들을 통해 외부로 배기된다. 상기 배기홈(138)들을 통해 상기 제2 하부 캐비티(134), 상기 더미 포켓(136) 및 상기 상부 캐비티(142)의 가스와 에어를 용이하게 배출할 수 있으므로, 상기 몰딩 부재에 보이드가 발생하는 것을 줄일 수 있다. 또한, 완전히 배출되지 못한 가스와 에어는 상기 배기홈(138)과 연결되는 상기 더미 포켓(136)에 잔류한다. 따라서, 상기 몰딩 부재에 보이드가 형성되더라도 상기 상부 캐비티(142)에 형성되는 몰딩 부재가 아닌 상기 더미 포켓(136)에 형성되는 더미 몰딩 부재에 상기 보이드가 형성된다.
상기 몰딩 부재가 형성되면, 상기 하부 캐비티 블록(130)을 상기 상부 캐비티 블록(140)으로부터 이격시킨 후 상기 진공홀(132a)들로 제공된 진공력을 제거한다. 이후, 상기 몰딩 부재가 형성된 반도체 패키지(10)를 상기 하부 캐비티 블록(130)으로부터 분리한다.
상기 반도체 패키지 몰딩 방법은 보이드가 없는 몰딩 부재를 형성할 수 있으므로, 상기 몰딩 부재가 형성된 반도체 패키지(10)의 품질을 향상시킬 수 있다.
상술한 바와 같이, 상기 반도체 패키지 몰딩 장치는 반도체 패키지를 몰딩하는 몰딩 부재, 특히 반도체 패키지의 인쇄회로기판과 반도체 칩을 연결하는 솔더 범프 부위의 몰딩 부재에 보이드 발생을 방지할 수 있다. 따라서, 상기 몰딩 부재가 형성된 반도체 패키지의 품질을 향상시킬 수 있다.
또한, 상기 솔더 범프 부위의 보이드 발생을 방지하기 위해 별도의 언더필 공정을 생략할 수 있으므로, 상기 반도체 패키지의 몰딩 공정의 생산성을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 반도체 패키지 몰딩 장치 110 : 포트 블록
112 : 투입구 120 : 플런저 블록
130 : 하부 캐비티 블록 132 : 제1 하부 캐비티
134 : 제2 하부 캐비티 136 : 더미 포켓
138 : 배기홈 140 : 상부 캐비티 블록
142 : 상부 캐비티 144 : 러너
10 : 반도체 패키지 12 : 인쇄회로기판
12a : 관통홀 14 : 반도체 칩
16 : 솔더 범프

Claims (4)

  1. 다수의 관통홀을 갖는 인쇄회로기판, 상기 인쇄회로기판의 관통홀 상에 배치되는 반도체 소자들 및 상기 반도체 소자들과 상기 인쇄회로기판 사이에 배치되는 다수의 솔더 범프들로 이루어진 반도체 패키지를 수용하는 제1 하부 캐비티를 가지며, 상하 이동 가능하도록 배치되는 하부 캐비티 블록; 및
    상기 하부 캐비티 블록 상에 배치되고, 상기 반도체 패키지를 몰딩하는 몰딩 부재가 형성될 영역을 한정하는 상부 캐비티를 갖는 상부 캐비티 블록을 포함하고,
    상기 하부 캐비티 블록은 제2 하부 캐비티 및 더미 포켓을 더 포함하고,
    상기 제2 하부 캐비티는 상기 제1 하부 캐비티의 저면에 배치되고, 상기 인쇄회로기판의 관통홀들을 통해 상기 상부 캐비티와 연결되며, 상기 몰딩 부재가 상기 반도체 소자들과 상기 인쇄회로기판 사이에 충진되도록 상기 몰딩 부재가 형성될 영역을 연장하고,
    상기 더미 포켓은 상기 제2 하부 캐비티와 연결되고 상기 몰딩 부재가 형성될 영역을 더 연장하는 것을 특징으로 하는 반도체 패키지 몰딩 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 하부 캐비티 블록은 상기 더미 포켓과 연결되며, 상기 반도체 패키지의 몰딩시 발생하는 가스를 배기하기 위한 배기홈을 더 갖는 것을 특징으로 하는 반도체 패키지 몰딩 장치.
  4. 제1항에 있어서, 상기 상부 및 하부 캐비티 블록들의 일측에 배치되며, 상기 상부 캐비티로 상기 몰딩 부재를 형성하기 위한 몰딩 수지를 공급하는 포트 블록을 더 포함하는 것을 특징으로 하는 반도체 패키지 몰딩 장치.
KR1020100055512A 2010-06-11 2010-06-11 반도체 패키지 몰딩 장치 KR101173092B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100055512A KR101173092B1 (ko) 2010-06-11 2010-06-11 반도체 패키지 몰딩 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100055512A KR101173092B1 (ko) 2010-06-11 2010-06-11 반도체 패키지 몰딩 장치

Publications (2)

Publication Number Publication Date
KR20110135658A KR20110135658A (ko) 2011-12-19
KR101173092B1 true KR101173092B1 (ko) 2012-08-10

Family

ID=45502550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100055512A KR101173092B1 (ko) 2010-06-11 2010-06-11 반도체 패키지 몰딩 장치

Country Status (1)

Country Link
KR (1) KR101173092B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252095B2 (en) 2012-07-09 2016-02-02 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US9431272B2 (en) 2013-04-09 2016-08-30 Samsung Electronics Co., Ltd. Printed circuit board including through region and semiconductor package formed by using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102003279B1 (ko) 2012-07-17 2019-07-25 삼성전자 주식회사 반도체 몰딩 하부 금형, 반도체 패키지 및 반도체 패키지 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243433A (ja) 2002-02-21 2003-08-29 Citizen Watch Co Ltd 樹脂封止型半導体装置の製造方法
US6963142B2 (en) 2001-10-26 2005-11-08 Micron Technology, Inc. Flip chip integrated package mount support

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963142B2 (en) 2001-10-26 2005-11-08 Micron Technology, Inc. Flip chip integrated package mount support
JP2003243433A (ja) 2002-02-21 2003-08-29 Citizen Watch Co Ltd 樹脂封止型半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252095B2 (en) 2012-07-09 2016-02-02 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US9431272B2 (en) 2013-04-09 2016-08-30 Samsung Electronics Co., Ltd. Printed circuit board including through region and semiconductor package formed by using the same

Also Published As

Publication number Publication date
KR20110135658A (ko) 2011-12-19

Similar Documents

Publication Publication Date Title
US8278142B2 (en) Combined metallic bonding and molding for electronic assemblies including void-reduced underfill
US10573537B2 (en) Integrated circuit package mold assembly
JP2004179284A (ja) 樹脂封止方法、半導体装置の製造方法、及び樹脂材料
KR100973000B1 (ko) 수지 밀봉 방법, 수지 밀봉용 금형 및 수지 밀봉 장치
JP2010515242A (ja) 封入剤保持構造を有するフリップチップ半導体パッケージおよびストリップ
KR102419154B1 (ko) 반도체 패키지 및 그의 제조 방법
JP2007220969A (ja) 電子部品の樹脂封止方法
CN103489801A (zh) 在三维模块上形成焊料凸起的方法和系统
KR101674155B1 (ko) Mlp(molded laser package) 상의 쓰루 몰드 비아 완화 거터를 갖는 장치 및 이를 형성하는 방법
JP5185069B2 (ja) トランスファモールド金型およびトランスファモールド装置とこれを用いた樹脂成形方法
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
JP5477878B2 (ja) トランスファモールド金型およびこれを用いたトランスファモールド装置
KR101173092B1 (ko) 반도체 패키지 몰딩 장치
JP6891048B2 (ja) 樹脂モールド金型及び樹脂モールド装置
KR20130100526A (ko) 반도체 패키지 제조장치
US7151014B2 (en) Underfilling process in a molded matrix array package using flow front modifying solder resist
KR101072507B1 (ko) 반도체 소자 몰딩 장치
JP2019181872A (ja) モールド金型、樹脂モールド装置及び樹脂モールド方法
JP2006295010A (ja) モールド成型装置およびモールド成型方法
KR200479309Y1 (ko) 기판 몰딩 장치
KR20120032764A (ko) 플립칩 패키지용 기판 및 이를 이용한 플립칩 패키지의 제조 방법
KR20080085776A (ko) 자가 칩 재배선 장치 및 그 방법
JP4730830B2 (ja) 半導体デバイスの製造方法
KR200471305Y1 (ko) 전자 부품의 몰딩 장치
CN111244059A (zh) 一种半导体封装体以及制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150804

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160726

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170728

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190802

Year of fee payment: 8