KR20080085776A - 자가 칩 재배선 장치 및 그 방법 - Google Patents

자가 칩 재배선 장치 및 그 방법 Download PDF

Info

Publication number
KR20080085776A
KR20080085776A KR1020080025627A KR20080025627A KR20080085776A KR 20080085776 A KR20080085776 A KR 20080085776A KR 1020080025627 A KR1020080025627 A KR 1020080025627A KR 20080025627 A KR20080025627 A KR 20080025627A KR 20080085776 A KR20080085776 A KR 20080085776A
Authority
KR
South Korea
Prior art keywords
chip
layer
glass base
chips
panel
Prior art date
Application number
KR1020080025627A
Other languages
English (en)
Inventor
웬-쿤 양
흐시엔-웬 흐수
치흐-웨이 린
춘-후이 유
Original Assignee
어드벤스드 칩 엔지니어링 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드벤스드 칩 엔지니어링 테크놀로지, 인크. filed Critical 어드벤스드 칩 엔지니어링 테크놀로지, 인크.
Publication of KR20080085776A publication Critical patent/KR20080085776A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95122—Active alignment, i.e. by apparatus steering by applying vibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53535—Means to assemble or disassemble including means to vibrate work

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 자가 칩 재배선을 위한 장치 및 방법을 제공한다. 본 발명의 장치는 포토 레지스턴스 층에 의하여 트렌치 및 캐비티가 위에 형성된 글라스 베이스를 포함한다. 칩들은 절단된 웨이퍼로부터 피킹되어 글라스 베이스 상에 위치되며 인덱스바의 전면으로 유체 흐름에 의하여 이동된다. 글라스 베이스 및 인덱스바는 칩들을 칩 캐비티들로 채우기 위해 낮은 주파수로 진동한다. 본 발명은 자가 재배선툴을 제공하는 단계, 재배선된 칩들을 패널 형성툴 상으로 이송하는 단계, 상기 칩패널을 패널 형성툴로부터 분리하는 단게를 포함하는 자가 칩 재배선을 위한 방법을 더 제공한다.

Description

자가 칩 재배선 장치 및 그 방법{Self chip redistribution apparatus and method for the same}
본 발명은 칩 재배선(chip redistribution)을 위한 장치 및 방법에 관련되며 더욱 상세하게는 자가 칩 재배선에 관련된다.
미국특허 제3439416호는 자기적으로 코팅된 개별(discrete) 구성요소들의 어레이를 제조하는 방법을 개시한다. 이 구성요소들은 매트릭스 상에 배치된다; 여기서 자기화된 층들이 택일적으로 매트릭스 상에 비자기화된 층들과 함께 배치된다. 이후 매트릭스가 진동되고(vibrated), 이에 의하여 구성요소들은 이러한 어레이를 형성하기 위해 원하는 위치들로 이동한다. 그러나 구성요소들의 형태, 크기 및 배선과 관련된 몇가지 한계점들이 존재한다. 부가하여, 구성요소들의 자가 정렬(self-alignment)은 적층된 구조의 존재를 요구한다. 나아가 이 발명에 의해 개시된 구조들은 미크론 사이즈의 집적화된 회로 구조들과 양립할 수 없다.
미국특허 제4542397호는 기계적 진동에 의하여 기판 상에 평행4변형 형상의 요소들을 자가 정렬 및 자가 록킹하는 방법을 개시한다; 그러나 요소들은 콤팩팅(compacting) 공정을 수행하기 전에 원하는 어레이 배열(geometry)에 대강 근접 하여 평면 서포트 표면 상에 배치되어야 한다.
미국특허 제4194668호는 분할되지 않은 실리콘 웨이퍼에 의하여 형성된 개별 반도체 구성요소들의 솔더링가능한(solerable) 옴접점들(ohmic contacts)에 전극 페데스탈들(electrode pedestals)을 정렬 또는 솔더링하기 위한 장치를 개시한다. 실리콘 웨이퍼는 솔더링 베이스 플레이트 상에 마운트되며 안에 오픈 스루홀들이 형성된 마스크는 웨이퍼 위에 마운트되며, 오픈 스루홀들은 웨이퍼의 솔더링가능한 양극(anodic) 접점들을 가지고 정렬된다. 이후 전극 페데스탈들은 마스크 상으로 스프링클되고 마스크 홀들을 통해 솔더링가능한 양극 접점들 상으로 진동된다(shaken). 이 발명의 마스크는 미리 형성되며 바람직하게 브론즈(bronze)로 이루어진다; 나아가 페데스탈들은 경사진 피드(feed) 표면으로 피딩하여 장치는 튀어오르는 페데스탈들을 회복하도록 구비되는 콜렉션 트레이를 요한다.
미국특허 제5545291호는 유체 이송을 통해 기판 상으로 블록들을 조립하기 위한 방법을 개시한다. 형성된(shaped) 블록들은 형상(shape) 및 유체를 통해 기판 상에 위치된 홈진 영역들로 이송된다; 여기서 이송 단계는 형성된 블록들을 유체로 스프레딩함으로써 진행되며 이후 위에 홈진 영역들을 갖는 기판의 상부 표면 위에 고르게 혼합(mixture)을 붓는다. 이후 블록들은 자가 정렬되고 홈진 영역들에 맞춰진다.
요약하자면, 미국특허 제3439416호에 개시된 발명은 원하는 배열을 획득하기 위해 자기를 가진 요소들에만 적용된다; 미국특허 제4542397호에 개시된 발명은 콤팩팅 단계의 시작 시 원하는 배열에 대략 근사하게 평면 서포트 표면 상에 칩들을 배치할 필요가 있다; 미국특허 제4194668호에 개시된 발명은 페데스탈이 마스크 상에서 튀어오를 때 충격을 견딜 수 있는 마스크와 튀어오른 페데스탈들을 회복시키기 위한 트레이를 필요로 한다; 미국특허 제5545291호에 개시된 발명은 기판의 상부 표면 위에 유체 및 블록들의 혼합을 고르게 붓거나 스프레딩함으로써 홈진 영역들로 블록들을 채운다; 그러나 홈진 영역들에 여전히 배치된 블록들은 부양될 수 있으며, 이 발명은 블록들이 홈 영역들로부터 부양되는 것을 방지하기 위하여 원심분리기에서 이송 단계를 수행하거나 사다리꼴 형태로 블록들 및 홈 영역들을 형성하는 것을 필요로 할 수 있다.
그러므로, 칩 재배선에 위한 콤팩트함, 저비용, 효율성 및 신뢰성의 특징들을 갖는 방법 및 장치를 개발하는 것이 바람직하다.
본 발명의 하나의 이점은 미세 정렬을 요구하지 않는 칩 재배선 방법 및 장치를 제공하는 것이다.
본 발명의 하나의 이점은 높은 수득률(UPH 5k~10k)을 갖는 칩 재배선 방법 및 장치를 제공하는 것이다.
본 발명의 하나의 이점은 높은 칩 재배선을 위한 높은 정확도를 갖는 칩 재배선 방법 및 장치를 제공하는 것이다.
본 발명의 또 다른 이점은 실리콘 입자를 생성하지 않는 칩 재배선 방법 및 장치를 제공하는 것이다.
본 발명의 또 다른 이점은 패널 웨이퍼를 형성하는 간단한 칩 재배선 방법 및 장치를 제공하는 것이다.
본 발명의 또 다른 이점은 칩들 및 칩 캐비티를 위해 형성된(shaped) 블록들이 없는 칩 재배선 방법 및 장치를 제공하는 것이다.
본 발명의 또 다른 이점은 통상적인 절단된 칩들과 통상적인 PR 패턴을 이용하는 칩 재배선 방법 및 장치를 제공하는 것이다.
본 발명은 프로그램된 저주파수 진동을 수행하는 플레이트, 상기 플레이트 상에 마운트된 글라스 베이스, 상기 글라스 베이스 상에 형성된 트렌치 및 캐비티를 갖는 층, 유체 유입을 위해 상기 그라스 베이스의 일단에 설치되는 프로그램된 노즐, 칩들을 제한하기 위해 상기 층의 상부 표면 상에 위치된 스톱바들, 및 상기 층의 상단에 설치되는 인덱스바를 포함하며, 상기 인덱스바는 앞뒤로 움직일 수 있으며 자가 칩 재배선을 위해 저주파수로 진동하는 자가 칩 재배선을 위한 장치를 제공한다.
본 발명은 칩 캐비티 및 트렌치가 형성되어 있는 층을 가진 베이스를 제공하는 단계; 상기 칩을 인덱스바의 앞으로 이동시키기 위해 상기 베이스 상에 유체, 예를 들어 물 흐름을 주입하는 단계; 상기 베이스 및 상기 인덱스바를 낮은 진동 주파수로 진동시킴으로써 상기 칩을 상기 칩 캐비티에 채우는 단계; 재배선된 칩들을 패널 형성 툴 상으로 이송하는 단계; 칩 패널을 형성하는 단계; 및 패널 형성 툴로부터 상기 칩 패널을 분리하는 단계를 포함하는 자가 칩 재배선을 위한 방법을 제공한다.
본 발명은 본 발명의 바람직한 실시예들과 예시들로 더 상세히 설명될 것이다. 그럼에도 불구하고, 본 발명의 바람직한 실시예들은 예시만을 위한 것이라는 것이 인식되어야 한다. 여기 언급된 바람직한 실시예 외에도 본 발명은 명백히 기재된 것에 부가하여 넓은 범위의 다른 실시예들로 실행될 수 있으며, 본 발명의 범위는 첨부하는 청구항에 밝힌 것처럼 명백히 제한되지 않는다.
본 발명은 자가(self) 칩 재배선을 위한 장치를 개시한다. 도 1에 도시된 바와 같이, 피크앤 플레이스 시스템(pick and place system)은 예를 들어, 청색 테이프 또는 UV 테이프와 같은 피크 장소(pick station)(5) 상에 위치하는 절단된 웨이퍼(1), 칩(10)을 피킹하여 위치시키기 위한 로봇(2) 및 자가 칩 재배선 툴(3)을 포함한다. 절단된 웨이퍼(1)는 피크 장소(5) 상에 위치되며, 로봇(2)이 세팅되어 칩(10)의 피킹하여 위치시키기 위하여 절단 웨이퍼(1) 및 자가 칩 재배선 툴(3) 사이에서 움직인다. 로봇은 (매핑 입력을 기초로) 피킹 및 플레이싱 행위를 수행하기 위해 특정 위치 및 칩을 선택할 수 있다.
도 1을 참조하면, 상기에서 언급된 자가 칩 재배선툴(3)은 저주파수 진동을 위한 플레이트(11) 및 글라스 베이스(12)를 포함한다; 적어도 1.8mm의 두께를 가지며 플레이트(11) 상에서 글라스 베이스(12)를 고정하기 위한 수개의 오픈 스루홀들이 칩 배열 영역(17)을 형성하기 위해 사용된다; 여기서 플레이트(11)는 낮은 진동 주파수로 진동할 수 있다. 바람직하게 SU8로 만들어진 포토 레지스턴스(PR)가 글라 스 베이스(12) 상에 코팅된다; 여기서 PR의 두께는 칩(10)의 두께와 같다(또는 약간 더 높다). 실리콘 입자들을 모우기 위한 트렌치(18)와 PR 상의 칩 캐비티(19)가 패턴들을 가진 포토 마스크에 의하여 형성된다; 여기서 칩 캐비티(19)의 각 면의 크기는 칩 캐비티(19) 내에 배치된 칩(10)이 부양되는 것을 막기 위하여 칩(10)보다 더 긴 1 내지 5㎛이며 트렌치(18)의 폭은 약 200㎛이다. 또 본 발명의 또 다른 실시예에 있어서, 트렌치(18)의 수는 복수가 될 수 있다. 패턴들이 PR로 전이되고 PR의 표면을 굳히기 위하여 PR을 경화한다.
도 2에 도시된 바와 같이, 패터닝된 PR을 가진 글라스 베이스(12)가 플레이트(11) 상에 마운트되고 예를 들어, 스크류 또는 플러그와 같은 결합툴(22)에 의해 고정된다. 도 1에 도시된 바와 같이 칩(10)을 제한하기 위한 4개의 스톱바(14)가 칩 배열 영역(17)을 형성하기 위하여 PR 상에 마운트된다; 여기서 칩 배열 영역(17)은 트렌치(18)에 의하여 칩 배치 영역(20) 및 재배선 영역(21)으로 분할된다.
노즐(13)은 칩(10)이 글라스 베이스(12)의 타단부로 흘러가도록 하기 위해 글라스 베이스(12) 상 트렌치(18) 앞에 설치된다. 수개의 범람(overflows)이 칩(10) 두께의 1/3 및 1/2 사이의 수위(water line)를 유지하기 위해 스톱바(14)에 형성된다.
인덱스바(15)가 글라스 베이스(12) 상의 인덱스바(15)와 PR 사이의 갭을 갖고 글라스 베이스(12) 상에 설치된다; 여기서 인덱스바(15)는 글라스 베이스(12)의 상부 표면과 평행 관계를 유지하며 인덱스바(15)와 유체 표면 사이의 갭은 0이다; 즉 인덱스바(15)의 하부 표면과 글라스 베이스 상의 PR의 상부 표면은 유체의 수위와 같다. 인덱스바(15)는 앞뒤로 움직일 수 있으며 칩(10)이 칩 캐비티(19)를 메우도록 하면서 동시에 낮은 주파수 진동을 유지한다. 본 발명의 또 다른 실시예에 있어서, 자가 칩 재배선툴(3)은 칩 거리 인덱스바를 더 포함한다.
본 발명은 자가 칩 재배선 방법을 더 개시한다. 본 발명의 일 실시예에 있어서, 본 발명의 방법은 적어도 1.8mm의 두께를 가지며 플레이트 상에 글라스 베이스를 고정하기 위하여 그 안에 형성된 수개의 오픈 스루홀들을 갖는 글라스 베이스가 칩 배열 영역을 형성하기 위해 이용된다; 여기서 플레이트는 낮은 진동 주파수로 진동할 수 있다. 바람직하게 SU8로 만들어진 포토 레지스턴스(PR)가 글라스 베이스 상에 코팅된다;여기서 PR의 두께는 칩의 두께와 같다(또는 약간 높다). 이후 패턴들을 가진 포토 마스크가 실리콘 입자들을 모으기 위한 트렌치 및 칩 캐비티를 형성하기 위해 도입된다; 여기서 칩 캐비티의 각 면의 크기는 칩 캐비티 내에 배치된 칩이 부양하는 것을 방지하기 위하여 칩보다 더 긴 0 내지 5㎛이며, 트렌치의 폭은 약 200㎛이다. 패턴들이 PR로 전이된 이후, PR 표면을 굳히기 위하여 PR을 경화한다.
다음으로, 스톱바가 칩 재배선을 위해 칩이 칩 배열 영역에 머물도록 제한하기 위해 글라스 베이스의 네개의 단부 에지 상에 마운트된다. 워터 노즐은 글라스 베이스의 전면에 위치된다. 상기한 단계들이 수행된 이후, 피크앤 플레이스 시스템의 플레이트 상의 글라스 베이스는 플레이트 상에 고정되며 이후 인덱스바가 인덱스바와 수류(water flow) 사이의 갭이 제로인 장소에 위치된다; 즉 인덱스바의 하 부 표면과 글라스 베이스 상 PR의 상부 표면의 거리는 수위와 같다. 이후, 유체, 예를 들어 이온이 제거된(DI) 물이 워터 노즐로부터 칩 배열 영역으로 주입된다;여기서 DI 물의 흐름 속도는 요하는 속도로 조절되며 수위는 칩 두께의 약 반이다. 본 발명이 또 다른 실시예에 있어서, 워터 노즐로부터 주입된 유체의 밀도는 1보다 작다.
다음 단계는 피크 영역, 예를 들어, 청색 테이프 상에 절단된 웨이퍼(프레임 폼)를 피킹하는 것이다; 이후 원하는 칩이 절단된 웨이퍼로부터 피킹되어 자가 칩 재배선툴의 배치 영역 상에 위치된다; 여기서 칩들은 DI 워터 상에 부양되며, 단편들(chippings), 즉 실리콘 입자들은 제거되어 트렌치에 의해 모아진다; 여기서 대부분의 경우에 단편[실리콘 입자]의 크기는 200㎛보다 작다; 이후 유체에 의해 이동된 칩들은 인덱스바의 앞면에 의해 차단될 때까지 재배선 영역으로 흘러간다. 플레이트 및 인덱스바는 낮은 진동 주파수로 진동한다; 여기서 인덱스바는 일차원적으로 진동, 예를 들어 왼쪽/오른쪽 방향으로 진동하여 칩들이 칩 캐비티들로 떨어지도록 한다. 본 발명의 일 실시예에 있어서, 플레이트의 진동 주파수는 1Hz 및 60Hz 사이이며 인덱스바의 진동 주파수는 1Hz 및 60Hz 사이이다.
칩 캐비티들의 현재 열이 채워진 이후 인덱스바는 칩 캐비티들의 다음 열로 이동하고 칩 캐비티들을 칩들로 채우기 위한 공정을 반복한다. 이 공정은 재배선 영역 상의 모든 캐비티들이 채워질 때까지 반복되며 이후 물주입이 중단된다. 인덱스바는 이후 그 시작선으로 되돌아간다; 칩 캐비티로 떨어지지 않는 칩을 만난다면, 인덱스바는 칩을 칩 캐비티에 채우기 위해 낮은 주파수로 진동하기를 계속할 것이다. 인덱스바가 시작선으로 되돌아간 이후, 모든 캐비티들이 칩으로 채워져 있는지를 확인하기 위하여 칩 캐비티들을 검사한다.
다음 단계는 플레이트로부터 툴을 언록하는 것이며 이후 열 경화 공정이 오븐에 의해 수행된다. 패턴 글루를 가진 패널 형성툴이 칩 재배선툴 상에 마운트된다; 그러므로 패턴 그루는 칩들의 상부 표면 상에 접착되고 이후 칩 재배선툴이 패널로부터 해제된다. 코어 페이스트가 칩과 칩 사이의 공간을 충진하기 위해 칩들의 후면 상에 프린트된다. 이후 진공 패널 본더가 칩들의 후면 상에 패널을 본딩하기 위해 이용되며 열 경화 공정이 접착제를 경화시키기 위해 수행된다; 그러므로 칩들은 함께 본딩되고 패널을 형성한다. 다음으로 패널은 특정한 조건 하에, 예를 들어 용제 또는 다른 화학제품으로 처리하여 패널 형성 툴로부터 분리된다. 다음으로 습식/건식 공정이 패널의 표면 및 칩 표면을 클린하기 위해 도입된다; 이후 마침내 패널이 다음 빌드업층들 공정을 위해 완성된다.
이 어플리케이션에서, 수개의 수정이 정확성, 안정성 및 수득률을 향상시키기 위해 만들어질 수 있다; 예를 들어, 이중 인덱스바가 수득률을 향상시키기 위하여 이용될 수 있으며(하나는 다이 적용 영역에), 가이드바가 정확성을 높이기 위하여 각 칼럼 상에 이용되며 그러므로 칩은 다른 칼럼으로 흘러가지 않을 것이다; 광학적 검사가 인덱스바를 다음 열로 이동시키기 전에 칩 배치를 확인하기 위해 이용된다; 에어 블로우(air blow) 기능이 캐비티 웰(cavity well)에 칩 스테이지(chip stage) 등을 향상시키기 위하여 광학적 검사 중 부가된다.
본 발명의 바람직한 실시예들이 기술되었지만, 본 기술의 당업자에 의하여 본 발명은 기술된 바람직한 실시예들로 제한되지 않아야 한다는 것이 이해될 것이다. 오히려 많은 변경들 및 수정들이 다음의 청구항들에 의하여 정해지는 바와 같이 본 발명의 정신 및 범위 내에서 이루어질 수 있다.
도 1은 자가 칩 재배선툴을 가진 피크앤 플레이스 시스템의 상면도를 도시한다.
도 2는 자가 칩 재배선툴의 정면도를 도시한다.

Claims (5)

  1. 저주파수 진동을 수행하는 플레이트;
    상기 플레이트 상에 마운트된 글라스 베이스;
    상기 글라스 베이스 상에 형성된 트렌치 및 캐비티를 갖는 층;
    유체 유입을 위해 상기 그라스 베이스의 일단에 설치되는 노즐;
    칩들을 제한하기 위해 상기 층의 상부 표면 상에 위치된 스톱바들; 및
    상기 층의 상단에 설치되는 인덱스바를 포함하며, 상기 인덱스바는 앞뒤로 움직일 수 있으며 저주파수로 진동하는 자가 칩 재배선을 위한 장치.
  2. 청구항 1에 있어서,
    절단된 웨이퍼를 위치시키기 위한 피크 영역;
    상기 절단된 웨이퍼로부터 상기 칩을 피킹하고 자가 칩 재배선을 위해 상기 장치에 상기 칩을 놓는 로봇을 더 포함하며, 상기 로봇은 피킹 및 플레이싱 행위를 수행하기 위해 특정 위치를 선택할 수 있는 장치.
  3. 청구항 1에 있어서, 상기 층은 포토 레지스턴스로 이루어지는 장치.
  4. 칩 캐비티 및 트렌치가 형성되어 있는 층을 가진 베이스를 제공하는 단계;
    상기 칩을 인덱스바의 앞으로 이동시키기 위해 상기 베이스 상에 유체를 주 입하는 단계;
    상기 베이스 및 상기 인덱스바를 낮은 진동 주파수로 진동시킴으로써 상기 칩을 상기 칩 캐비티에 채우는 단계;
    재배선된 칩들을 패널 형성 툴 상으로 이송하는 단계;
    칩 패널을 형성하는 단계; 및
    패널 형성 툴로부터 상기 칩 패널을 분리하는 단계를 포함하는 자가 칩 재배선을 위한 방법.
  5. 청구항 4에 있어서, 상기 칩 패널을 형성하는 단계는,
    상기 칩들 사이의 공간을 충진하기 위해 상기 칩들의 후면 상에 코어 페이스트를 프린팅하는 단계;
    상기 칩 패널을 본딩하기 위해 진공 패널 본더를 이용하는 단계; 및
    상기 코어 페이스트를 경화하기 위해 열경화 공정을 수행하는 단계를 포함하는 방법.
KR1020080025627A 2007-03-19 2008-03-19 자가 칩 재배선 장치 및 그 방법 KR20080085776A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/725,826 2007-03-19
US11/725,826 US20080229574A1 (en) 2007-03-19 2007-03-19 Self chip redistribution apparatus and method for the same

Publications (1)

Publication Number Publication Date
KR20080085776A true KR20080085776A (ko) 2008-09-24

Family

ID=39773263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080025627A KR20080085776A (ko) 2007-03-19 2008-03-19 자가 칩 재배선 장치 및 그 방법

Country Status (6)

Country Link
US (1) US20080229574A1 (ko)
JP (1) JP2008235902A (ko)
KR (1) KR20080085776A (ko)
DE (1) DE102008015108A1 (ko)
SG (1) SG146573A1 (ko)
TW (1) TW200839925A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112551167A (zh) * 2021-01-23 2021-03-26 赵增瑞 一种成品玻璃精加工设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI548004B (zh) * 2015-04-30 2016-09-01 Saul Tech Technology Co Ltd 晶粒定位佈置設備以及晶粒定位佈置方法
CN117116838B (zh) * 2023-08-08 2024-01-30 广东工业大学 阵列水射流刺晶式Mini-LED巨量转移装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010031514A1 (en) * 1993-12-17 2001-10-18 Smith John Stephen Method and apparatus for fabricating self-assembling microstructures
US6780696B1 (en) * 2000-09-12 2004-08-24 Alien Technology Corporation Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
KR20050008128A (ko) * 2003-07-14 2005-01-21 삼성전자주식회사 나노튜브를 사용하는 반도체소자 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439416A (en) * 1966-02-03 1969-04-22 Gen Telephone & Elect Method and apparatus for fabricating an array of discrete elements
DE2656019C3 (de) * 1976-12-10 1980-07-17 Brown, Boveri & Cie Ag, 6800 Mannheim Vorrichtung zum Ausrichten und Anlöten von Podesten bzw. Ronden bezüglich der bzw. an den lötfähigen ohmschen Kontakten) von Halbleiterbauelementen
US4542397A (en) * 1984-04-12 1985-09-17 Xerox Corporation Self aligning small scale integrated circuit semiconductor chips to form large area arrays
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010031514A1 (en) * 1993-12-17 2001-10-18 Smith John Stephen Method and apparatus for fabricating self-assembling microstructures
US6780696B1 (en) * 2000-09-12 2004-08-24 Alien Technology Corporation Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
KR20050008128A (ko) * 2003-07-14 2005-01-21 삼성전자주식회사 나노튜브를 사용하는 반도체소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112551167A (zh) * 2021-01-23 2021-03-26 赵增瑞 一种成品玻璃精加工设备

Also Published As

Publication number Publication date
US20080229574A1 (en) 2008-09-25
JP2008235902A (ja) 2008-10-02
SG146573A1 (en) 2008-10-30
TW200839925A (en) 2008-10-01
DE102008015108A1 (de) 2008-11-06

Similar Documents

Publication Publication Date Title
US7442578B2 (en) Underfill compounds including electrically charged filler elements, microelectronic devices having underfill compounds including electrically charged filler elements, and methods of underfilling micoelectronic devices
KR100903472B1 (ko) 웨이퍼로부터 반도체 다이를 분리하는 방법
CN1255867C (zh) 用于微电子封装制造的方法
US6731353B1 (en) Method and apparatus for transferring blocks
US8237271B2 (en) Direct edge connection for multi-chip integrated circuits
US8278142B2 (en) Combined metallic bonding and molding for electronic assemblies including void-reduced underfill
CN106876356B (zh) 芯片嵌入硅基式扇出型封装结构及其制作方法
US7394163B2 (en) Method of mounting semiconductor chip
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
EP0932198A1 (en) Process for manufacturing semiconductor package and circuit board assembly
KR20080077934A (ko) 축소된 구조를 갖는 멀티칩 패키지 및 그 형성 방법
DE102008003160A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102007060313A1 (de) Wafer Level Package (WLP) mit guter CTE-Eigenschaft und Verfahren zu deren Herstellung
DE102007063341A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
JP2010098295A (ja) マトリクス内に集積した多部品装置
US6541352B2 (en) Semiconductor die with contoured bottom surface and method for making same
KR20080085776A (ko) 자가 칩 재배선 장치 및 그 방법
JP4271241B2 (ja) マイクロボール搭載装置
JP2000012575A (ja) 半導体チップのモールド方法およびこれに用いるモールド装置
JP2793766B2 (ja) 導電ペースト転写方法
KR20210020198A (ko) 반도체 패키지 및 그의 제조 방법
KR101173092B1 (ko) 반도체 패키지 몰딩 장치
SE516748C2 (sv) Sammansättningsstruktur innefattande minst ett flip-chip och ett substrat
CN112802758B (zh) 基板制备方法及基板结构、芯片封装方法及芯片封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee