CN104770072A - 用于安装芯片的印刷电路板及其制造方法 - Google Patents

用于安装芯片的印刷电路板及其制造方法 Download PDF

Info

Publication number
CN104770072A
CN104770072A CN201380056959.0A CN201380056959A CN104770072A CN 104770072 A CN104770072 A CN 104770072A CN 201380056959 A CN201380056959 A CN 201380056959A CN 104770072 A CN104770072 A CN 104770072A
Authority
CN
China
Prior art keywords
insulation material
material layer
chip
layer
installation cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380056959.0A
Other languages
English (en)
Other versions
CN104770072B (zh
Inventor
安允镐
郑元席
金兰
朴星秀
孙荣晙
李尚铭
李又英
韩埈旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN104770072A publication Critical patent/CN104770072A/zh
Application granted granted Critical
Publication of CN104770072B publication Critical patent/CN104770072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供了一种制造用于安装芯片的印刷电路板的方法，该方法包括：在芯层中设置芯片安装腔；将芯片安装至芯片安装腔；在芯层的一个表面上形成第一绝缘材料层，以填充在芯片安装腔与芯片之间形成的空间；以及在芯层的一个表面上形成种类与第一绝缘材料层的种类不同的第二材料层。

Description

用于安装芯片的印刷电路板及其制造方法
技术领域
本发明涉及制造用于安装芯片的印刷电路板的方法。
本申请要求于2012年10月30日向韩国知识产权局提交的韩国专利申请第10-2012-0121205号，其全部内容通过引用并入本文。
背景技术
随着根据电子工业的发展实现了电子部件的小型化和高功能化，对印刷电路板的小型化和高密度的需求一直稳步增加。根据轻型、薄型、短型且小型电子产品的发展趋势，也已对印刷电路板进行微图案化、小型化以及封装。使用诸如贴片机的设备将包括诸如IC的有源器件和诸如冷凝器、电阻器等无源器件的芯片安装在用于封装的传统印刷电路板的表面上。
然而，在过去，安装在印刷电路的表面上的芯片的数量以一定数量增加，因而，根据印刷电路板的表面减小安装有芯片的区域。相应地，出现了如下问题：印刷电路板受限于安装至印刷电路板的表面的芯片的安装空间。相应地，用于将芯片装配到印刷电路板中的嵌入处理近来已被开发并已广泛使用。
图1和图2是示出根据现有技术的用于安装芯片的印刷电路板的横截面图。
参照图1，用于安装芯片的印刷电路板被配置成使得：通过在环氧基树脂的芯层10的两个表面上形成铜来形成电路图案层20；以及形成芯片安装腔，该芯片安装腔穿过芯层10和电路图案层20。当将芯片30安装至芯片安装腔时，在芯层10的一个表面上形成绝缘材料层40和第二电路图案层50。
然而，当与印刷电路板的体积相比嵌入用于安装芯片的印刷电路板中的芯片所占体积增大时，出现如下问题：由于应当在芯片安装腔的内部中填充树脂材料，因此总体积增大。
此外，如图2所示，在用于安装芯片的印刷电路板中，在芯层10的一个表面上形成的绝缘材料层40根据其位置A、B而产生厚度差，其中‘A’是其中芯片30安装至芯片安装腔的区域，而‘B’是其中绝缘材料层40与电路图案层20直接接触的区域。即使在芯片30安装至芯片安装腔之后，也会在芯片安装腔中留下小空间10a。相应地，在形成绝缘材料层40之后绝缘材料层40硬化(200)以前，不会根据区域A、B而产生厚度差，但是在绝缘材料层40硬化(220)之后，根据区域A、B产生厚度差。
原因是因为：当通过高温和高压在芯层10的一个表面上形成绝缘材料层40时产生了总体积减小的现象，并且绝缘材料层40的树脂分子彼此聚集。当产生绝缘材料层40的厚度差时，由于应力的产生而产生翘曲问题。
发明内容
技术问题
本发明的一个方面提供了一种用于安装芯片的印刷电路板以及一种制造该印刷电路板的方法，该印刷电路板被配置成使得：在芯层上形成第一绝缘材料层；以及在芯层的一个表面上形成种类与第一绝缘材料层的种类不同的第二材料层，使得防止第二绝缘材料层不均匀地形成在芯层的表面上，从而将翘曲的产生减到最少。
本发明的另一方面提供了一种用于安装芯片的印刷电路板以及一种制造该印刷电路板的方法，该印刷电路板被配置成使得：在芯层的一个表面上对仅由不具有玻璃纤维织物(glass fabric)的树脂构成的第一绝缘材料层进行热压，使得在芯层上形成的第二材料层可以均匀地形成在芯层的表面上。
本发明的又一方面提供了一种用于安装芯片的印刷电路板以及一种制造印刷电路板的方法，该印刷电路板被配置成使得：预先在芯层的一个表面上形成第一绝缘材料层，使得第一绝缘材料层填充在芯层中在芯片与芯片安装腔之间形成的空间中，由此，在形成有芯片安装腔的区域中的从第二绝缘材料到芯层的另一表面的厚度和在未形成芯片安装腔的区域中的从第二绝缘材料到芯层的另一表面的厚度被形成为彼此基本相同。
本发明的再一方面提供了一种用于安装芯片的印刷电路板以及一种制造该印刷电路板的方法，该印刷电路板被配置成使得：预先在芯层的一个表面上形成第一绝缘材料层，使得第一绝缘材料层填充在芯层中的通孔的内部区域和芯片安装腔的内部区域中，从而使得能够保持芯片安装腔的形状和通孔的形状。
针对问题的解决方案
根据本发明的一个方面，提供了一种制造用于安装芯片的印刷电路板的方法，该方法包括：在芯层中设置芯片安装腔；将芯片安装至芯片安装腔；在芯层的一个表面上形成第一绝缘材料层，以填充在芯片与芯片安装腔之间形成的空间；以及在芯层的一个表面上形成种类与第一绝缘材料层的种类不同的第二材料层。
根据本发明的另一方面，提供了一种用于安装芯片的印刷电路板，该印刷电路板包括：形成有芯片安装腔的芯层；安装至芯片安装腔的芯片；在芯片与芯片安装腔之间形成的空间；在所述空间中填充的第一绝缘材料层；以及在芯层的一个表面上形成的第二绝缘材料层，其中，第一绝缘材料层和所述第二绝缘材料层是不同种类的构件。
发明的有益效果
根据一种示例性实施例，在芯层的一个表面上形成第一绝缘材料层，并且在芯层的表面上形成种类与第一绝缘材料层的种类不同的第二材料层，使得防止第二绝缘材料层不均匀地形成在芯层的表面上，从而将减少翘曲的产生减到最少。
根据一种示例性实施例，在芯层的一个表面上对仅由不具有玻璃纤维织物的树脂构成的第一绝缘材料层进行热压，使得在芯层上形成的第二材料层可以均匀地形成在芯层的表面上。
根据一种示例性实施例，预先在芯层的一个表面上形成第一绝缘材料层，使得第一绝缘材料层填充在芯层中芯片与芯片安装腔之间形成的空间中，由此，在形成有芯片安装腔的区域中的从第二绝缘材料到芯层的另一表面的厚度和在未形成芯片安装腔的区域中的从第二绝缘材料到芯层的另一表面的厚度彼此基本相同。
根据本发明的一种示例性实施例，预先在芯层的一个表面上形成第一绝缘材料层，使得第一绝缘材料层填充在芯层中的通孔的内部区域和芯片安装腔的内部区域中，从而使得能够保持芯片安装腔的形状和通孔的形状。
附图说明
包括附图以提供对本发明的进一步理解，并且附图并入本说明书中并构成本说明书的一部分。附图示出了本发明的示例性实施例，并且与描述一起用来解释本发明的原理。在附图中：
图1和图2是示出根据现有技术的用于安装芯片的印刷电路板的结构的横截面图；
图3是示出根据本发明的一种示例性实施例的制造用于安装芯片的印刷电路板的方法的处理顺序的流程图；
图4是详细示出图3的处理360的流程图；以及
图5是示出根据本发明的一种示例性实施例的用于安装芯片的印刷电路板的结构的横截面图。
具体实施方式
现在将参照附图在下文中更充分地描述根据本发明的示例性实施例。在参照附图的说明中，不管附图的附图标记如何，在整个说明书中相同附图标记指代相同元件，并且省略对其的重复解释。诸如第一术语和第二术语的术语可以用于解释各种构成要素，但构成要素不应限于这些术语。这些术语仅用于将构成元件与其他构成元件区分的目的。
图3是示出根据本发明的一个示例性实施例的制造用于安装芯片的印刷电路板的方法的处理顺序的流程图。
参照图3，在步骤310中，制造用于安装芯片的印刷电路板的方法包括：在芯层10的一个表面和另一表面上形成电路图案层20；以及形成用于将该一个表面上形成的电路图案层20与另一表面上形成的电路图案层20彼此连接的通孔10b。制造用于安装芯片的印刷电路板的方法可以包括通过执行蚀刻处理来形成电路图案层20。
在步骤320中，制造用于安装芯片的印刷电路板的方法包括：在芯层10中形成腔安装腔10a。制造用于安装芯片的印刷电路板的方法包括：使用刳刨机处理或钻孔处理来将芯片安装腔10a形成为与要安装的芯片的尺寸一致。
制造用于安装芯片的印刷电路板的方法包括：在芯层10的一个表面上执行化学处理(330)；以及将绝缘膜60附接至与芯层10的一个表面相对的另一表面(340)。
在步骤350中，制造用于安装芯片的印刷电路板的方法包括将芯片30安装至芯片安装腔10a。
在步骤360中，制造用于安装芯片的印刷电路板的方法包括：通过在芯层10的一个表面上形成第一绝缘材料70来填充在芯片安装腔10a与芯片30之间形成的空间。此外，制造用于安装芯片的印刷电路板的方法包括：通过在芯层10的一个表面上形成第一绝缘材料层70来填充芯片安装腔10a的内部区域和通孔10b的内部区域。
即使在将芯片安装至芯片安装腔10a之后，在芯片安装腔10a中也必然会产生空隙。而且，在通孔10b中也产生空隙，从而使得空隙能够填充有第一绝缘材料层70。
图4是详细示出图3的处理360的流程图。
参照图4，制造用于安装芯片的印刷电路板的方法包括：用包括非玻璃纤维织物的树脂材料形成第一绝缘材料层70，以使其填充在芯片安装腔10a和通孔10b的内部区域中。第一绝缘材料层70被形成为填充空隙。如果使用包括玻璃纤维织物的树脂材料，则由于玻璃纤维织物而在除了该腔的内部以外的表面上留下了树脂和玻璃纤维织物，所以产生翘曲问题以及隆起和凹进问题。因此，在本发明中，仅由树脂材料构成的第一绝缘材料层70形成在芯层10的一个表面上。
相应地，第一绝缘材料层70可以不突出到芯层10的外部，并且可以被填充成仅存在于芯片安装腔10a的内部区域和通孔10b的内部区域中。此时，制造用于安装芯片的印刷电路板的方法可以包括：对在芯层10的一个表面上的第一绝缘材料层70进行热压，使得第一绝缘材料层70(在硬化之前)可以插入到芯层10中芯片安装腔10a的内部区域和通孔10b的内部区域中。在热压之后(在硬化之后)，制造用于安装芯片的印刷电路板的方法可以包括去除残留在芯层10的一个表面上的第一绝缘材料层70。
相应地，在形成有芯片安装腔10a的区域的从第二绝缘材料层40到芯层10的另一表面的厚度和在未形成有芯片安装腔10a的区域中的从第二绝缘材料层40到芯层10的另一表面的厚度彼此基本相同。
制造用于安装芯片的印刷电路板的方法以如下这样的方式来执行：释放在步骤340中所附接的绝缘膜60(370)；以及在芯层10的表面上形成种类与第一绝缘材料层的种类不同的第二绝缘材料层40(380)。在制造用于安装芯片的印刷电路板的方法中，可以在第二绝缘材料层40上形成第二电路图案层50(390)。
图5是示出根据本发明的示例性实施例的用于安装芯片的印刷电路板的结构的横截面图。
参照图5，用于安装芯片的印刷电路板包括：形成有芯片安装腔的芯层10；安装至芯片安装腔的芯片30；在芯片与芯片安装腔之间形成的空间30；填充在该空间中的第一绝缘材料层70；以及在芯层10的一个表面上形成的第二绝缘材料层40，其中，第一绝缘材料层70和第二绝缘材料层40是不同种类的构件。
用于安装芯片的印刷电路板还可以包括：在芯层10的一个表面和另一表面上形成的电路图案层20；以及用于将该一个表面上形成的电路图案层20与另一表面上形成的电路图案层20彼此连接的通孔。此时，通孔可以填充有第一绝缘材料层。
在传统的用于安装芯片的印刷电路板中，在芯层10的一个表面上形成的绝缘材料层40根据在形成有芯片安装腔的区域与未形成芯片安装腔的区域之间的位置而产生厚度差。相应地，在形成第二绝缘材料层40之后绝缘材料层40硬化210以前未根据这些位置产生厚度差，但是在第二绝缘材料层40硬化之后，由于第二绝缘材料层40填充在空隙中，所以根据这些位置而产生厚度差。
为了解决该问题，在本发明中，在形成第二绝缘材料层40之前预先在芯层10的一个表面上形成作为与第二绝缘材料层40不同的构件的第一绝缘材料层70，因此第一绝缘材料层70可以填充在芯层10中的空隙中。对此，第一绝缘材料层70可以由包括非玻璃纤维织物的树脂材料构成。如果使用包括玻璃纤维织物的树脂材料，则由于玻璃纤维织物而在除了该腔的内部之外的表面上留下了树脂和纤维织物，从而产生翘曲问题以及隆起和凹进问题。
因此，在本发明中，在芯层10的一个表面上形成仅由树脂材料构成的第一绝缘材料层70。第一绝缘材料层70可以被配置成使得其上表面和下表面被形成为小于芯片安装腔和通孔的上平面和下平面。也就是说，第一绝缘材料层70可以被形成为不突出到芯层10的外部。相应地，可以从芯层10的表面完全地去除第一绝缘材料层70。
相应地，在形成有芯片安装腔10a的区域中的从第二绝缘材料40到芯层10的另一表面的厚度和在未形成芯片安装腔10a的区域中的从第二绝缘材料40到芯层10的另一表面的厚度彼此基本相同。
作为示例，用于安装芯片的印刷电路板还可以包括在第二绝缘材料层40上形成的第二电路图案层50。
如前所述，在本发明的详细描述中，已描述了本发明的详细示例性实施例，但应当显而易见的是，在不背离本发明的精神或范围的情况下，本领域的技术人员可以做出修改和变化。因此，可以理解的是，前述内容是对本发明进行说明并且不应被解释为限于所公开的具体实施例，并且对所公开的实施例的修改以及其他实施例包括在所附权利要求及其等同方案的范围中。

Claims (13)

1.一种制造用于安装芯片的印刷电路板的方法，所述方法包括：
在芯层中设置芯片安装腔；
将芯片安装至所述芯片安装腔；
在所述芯层的一个表面上形成第一绝缘材料层，以填充在所述芯片安装腔与所述芯片之间形成的空间；以及
在所述芯层的所述一个表面上形成种类与所述第一绝缘材料层的种类不同的第二材料层。
2.根据权利要求1所述的方法，还包括：
在所述芯层的所述一个表面上和另一表面上形成电路图案层；以及
形成用于将在所述芯层的所述一个表面上形成的电路图案与所述芯层的所述另一表面上形成的电路图案彼此连接的通孔，
其中，所述填充在所述芯片安装腔与所述芯片之间形成的空间包括：填充所述芯片安装腔的内部区域和所述通孔的内部区域。
3.根据权利要求2所述的方法，其中，所述填充所述芯片安装腔的内部区域和所述通孔的内部区域为：用包括非玻璃纤维织物的树脂材料填充所述芯片安装腔的内部区域和所述通孔的内部区域。
4.根据权利要求2所述的方法，其中，所述填充所述芯片安装腔的内部区域和所述通孔的内部区域为：将所述第一绝缘材料层仅填充到所述芯片安装腔的内部区域和所述通孔的内部区域中，使得所述树脂材料仅存在于所述内部区域中。
5.根据权利要求2所述的方法，其中，所述填充所述芯片安装腔的内部区域和所述通孔的内部区域为：对所述芯层的所述一个表面上的所述第一绝缘材料层进行热压，使得所述第一绝缘材料层插入到所述芯层中的所述芯片安装腔的内部区域和所述通孔的内部区域中。
6.根据权利要求5所述的方法，还包括：在所述热压之后去除残留在所述芯层的所述一个表面上的所述第一绝缘材料层。
7.根据权利要求1所述的方法，还包括：在所述第二绝缘材料层上形成第二电路图案层。
8.一种用于安装芯片的印刷电路板，包括：
形成有芯片安装腔的芯层；
安装至所述芯片安装腔的芯片；
在所述芯片安装腔与所述芯片之间形成的空间；
填充在所述空间中的第一绝缘材料层；以及
在所述芯层的一个表面上形成的第二绝缘材料层，
其中，所述第一绝缘材料层和所述第二绝缘材料层是不同种类的构件。
9.根据权利要求8所述的印刷电路板，其中，所述第一绝缘材料层由包括非玻璃纤维织物的树脂材料构成。
10.根据权利要求8所述的印刷电路板，其中，所述第一绝缘材料层不突出到所述芯层的外部。
11.根据权利要求8所述的印刷电路板，还包括：
在所述芯层的一个表面和另一表面上形成的电路图案层；以及
用于将所述一个表面上形成的所述电路图案层与所述另一表面上形成的所述电路图案层彼此连接的通孔，
其中，所述通孔填充有所述第一绝缘材料层。
12.根据权利要求8所述的印刷电路板，其中，在形成有所述芯片安装腔的区域中的从所述第二绝缘材料层到所述芯层的所述另一表面的厚度和在未形成所述芯片安装腔的区域中的从所述第二绝缘材料层到所述芯层的所述另一表面的厚度彼此基本相同。
13.根据权利要求8所述的印刷电路板，还包括：
在所述第二绝缘材料层上形成的第二电路图案层。
CN201380056959.0A 2012-10-30 2013-05-09 用于安装芯片的印刷电路板及其制造方法 Active CN104770072B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2012-0121205 2012-10-30
KR1020120121205A KR102042033B1 (ko) 2012-10-30 2012-10-30 칩 실장형 인쇄회로기판 및 그 제조방법
PCT/KR2013/004106 WO2014069733A1 (en) 2012-10-30 2013-05-09 Printed circuit board for mounting chip and method of manufacturing the same

Publications (2)

Publication Number Publication Date
CN104770072A true CN104770072A (zh) 2015-07-08
CN104770072B CN104770072B (zh) 2017-12-15

Family

ID=50627609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380056959.0A Active CN104770072B (zh) 2012-10-30 2013-05-09 用于安装芯片的印刷电路板及其制造方法

Country Status (5)

Country Link
US (1) US20150296624A1 (zh)
KR (1) KR102042033B1 (zh)
CN (1) CN104770072B (zh)
TW (1) TWI511631B (zh)
WO (1) WO2014069733A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113115515B (zh) * 2021-03-11 2022-03-22 中国电子科技集团公司第五十四研究所 一种带腔ltcc基板表面多层精密薄膜电路的制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518495A (zh) * 2001-05-17 2004-08-04 �ָ���ɷ����޹�˾ 复合组件
CN1886026A (zh) * 2005-06-22 2006-12-27 三星电机株式会社 具有埋入式电子元件的印刷电路板
CN101038885A (zh) * 2006-03-15 2007-09-19 日月光半导体制造股份有限公司 内埋元件的基板制造方法
CN101188915A (zh) * 2006-11-21 2008-05-28 三星电机株式会社 制造元件嵌入式印刷电路板的方法
KR20090062070A (ko) * 2007-12-12 2009-06-17 세종메탈 주식회사 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법
US20090206471A1 (en) * 2003-02-13 2009-08-20 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
TW200948239A (en) * 2008-05-13 2009-11-16 Compeq Mfg Co Ltd A printed circuit board having an embedded component and a method thereof
US20100031503A1 (en) * 2000-02-25 2010-02-11 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
CN101951733A (zh) * 2009-07-08 2011-01-19 三星电机株式会社 绝缘层、具有电子元件的印刷电路板及其制造方法
CN102256450A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 埋入式无源器件的电路板及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10330596A (ja) * 1997-05-30 1998-12-15 Sumitomo Bakelite Co Ltd 難燃性樹脂組成物およびこれを用いた半導体封止材料
TWI293315B (en) * 2000-12-26 2008-02-11 Ngk Spark Plug Co Wiring substrate
JP4203435B2 (ja) * 2003-05-16 2009-01-07 日本特殊陶業株式会社 多層樹脂配線基板
US7547978B2 (en) * 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties
EP1804562B1 (en) * 2004-10-22 2012-10-17 Murata Manufacturing Co., Ltd. Composite multilayer substrate and its manufacturing method
DE102005032489B3 (de) * 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
KR100896609B1 (ko) * 2007-10-31 2009-05-08 삼성전기주식회사 다층 세라믹 기판의 제조 방법
KR100926657B1 (ko) * 2008-04-22 2009-11-17 대덕전자 주식회사 웨이퍼 레벨 패키지 된 인쇄회로기판 및 제조 방법
TW200952142A (en) * 2008-06-13 2009-12-16 Phoenix Prec Technology Corp Package substrate having embedded semiconductor chip and fabrication method thereof
KR20090130727A (ko) * 2008-06-16 2009-12-24 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
TWI373113B (en) * 2008-07-31 2012-09-21 Unimicron Technology Corp Method of fabricating printed circuit board having semiconductor components embedded therein
TWI373109B (en) * 2008-08-06 2012-09-21 Unimicron Technology Corp Package structure
KR101038482B1 (ko) * 2009-07-08 2011-06-02 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
DE102010042567B3 (de) * 2010-10-18 2012-03-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines Chip-Package und Chip-Package
US9439289B2 (en) * 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR20140083514A (ko) * 2012-12-26 2014-07-04 삼성전기주식회사 코어기판 및 그 제조방법, 그리고 전자부품 내장기판 및 그 제조방법
JP2014130962A (ja) * 2012-12-28 2014-07-10 Ibiden Co Ltd キャビティの形成方法、キャビティの形成装置、プログラム、配線板の製造方法、及び配線板
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
JP6158601B2 (ja) * 2013-06-10 2017-07-05 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR101601815B1 (ko) * 2014-02-06 2016-03-10 삼성전기주식회사 임베디드 기판, 인쇄회로기판 및 그 제조 방법
KR102194718B1 (ko) * 2014-10-13 2020-12-23 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100031503A1 (en) * 2000-02-25 2010-02-11 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
CN1518495A (zh) * 2001-05-17 2004-08-04 �ָ���ɷ����޹�˾ 复合组件
US20090206471A1 (en) * 2003-02-13 2009-08-20 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
CN1886026A (zh) * 2005-06-22 2006-12-27 三星电机株式会社 具有埋入式电子元件的印刷电路板
CN101038885A (zh) * 2006-03-15 2007-09-19 日月光半导体制造股份有限公司 内埋元件的基板制造方法
CN101188915A (zh) * 2006-11-21 2008-05-28 三星电机株式会社 制造元件嵌入式印刷电路板的方法
KR20090062070A (ko) * 2007-12-12 2009-06-17 세종메탈 주식회사 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법
TW200948239A (en) * 2008-05-13 2009-11-16 Compeq Mfg Co Ltd A printed circuit board having an embedded component and a method thereof
CN101951733A (zh) * 2009-07-08 2011-01-19 三星电机株式会社 绝缘层、具有电子元件的印刷电路板及其制造方法
CN102256450A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 埋入式无源器件的电路板及其制造方法

Also Published As

Publication number Publication date
US20150296624A1 (en) 2015-10-15
TW201417660A (zh) 2014-05-01
KR20140055006A (ko) 2014-05-09
CN104770072B (zh) 2017-12-15
KR102042033B1 (ko) 2019-11-08
TWI511631B (zh) 2015-12-01
WO2014069733A1 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
US9967972B2 (en) Circuit board having an asymmetric layer structure
US8186042B2 (en) Manufacturing method of a printed board assembly
KR101514518B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
US20160081191A1 (en) Printed circuit board and manufacturing method thereof
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP2012074536A (ja) ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法
US20210195748A1 (en) Inductor built-in substrate
US20140151100A1 (en) Electronic component embedded printed circuit board
TW201618261A (zh) 電子元件封裝結構及製作方法
US20140153204A1 (en) Electronic component embedded printing circuit board and method for manufacturing the same
CN102577642A (zh) 印刷电路板及其制造方法
CN104770072A (zh) 用于安装芯片的印刷电路板及其制造方法
KR102011840B1 (ko) 회로기판과 칩 패키지의 제조방법 및 그 방법으로 제조된 회로기판
CN103596381A (zh) 一种印刷电路板的制造方法
US11501909B2 (en) Inductor built-in substrate and method for manufacturing the same
US9257310B2 (en) Method of manufacturing circuit board and chip package and circuit board manufactured by using the method
KR101522787B1 (ko) 부품 내장 인쇄회로기판
KR101022871B1 (ko) 인쇄회로기판 및 그 제조방법
US20160192488A1 (en) Circuit board, multilayered substrate having the circuit board and method of manufacturing the circuit board
KR101109190B1 (ko) 인쇄회로기판 및 그 제조방법
JP2016207763A (ja) 部品内蔵配線基板およびその製造方法
KR101005491B1 (ko) 전자소자 실장 인쇄회로기판 및 인쇄회로기판 제조 방법
KR100997801B1 (ko) 인쇄회로기판 제조방법
CN116711069A (zh) 半导体装置的制造方法、带配线的基板、及半导体装置
KR20100099395A (ko) 회로기판 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant