TWI511631B - 用於安裝晶片之印刷電路板及其製造方法 - Google Patents
用於安裝晶片之印刷電路板及其製造方法 Download PDFInfo
- Publication number
- TWI511631B TWI511631B TW102118461A TW102118461A TWI511631B TW I511631 B TWI511631 B TW I511631B TW 102118461 A TW102118461 A TW 102118461A TW 102118461 A TW102118461 A TW 102118461A TW I511631 B TWI511631 B TW I511631B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating material
- layer
- wafer
- material layer
- hole
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000010410 layer Substances 0.000 claims description 115
- 239000011810 insulating material Substances 0.000 claims description 95
- 239000012792 core layer Substances 0.000 claims description 70
- 229920005989 resin Polymers 0.000 claims description 15
- 239000011347 resin Substances 0.000 claims description 15
- 239000003365 glass fiber Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 238000007731 hot pressing Methods 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 102
- 239000011800 void material Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係主張關於2012年10月30日申請之韓國專利案號10-2012-0121205之優先權。藉以引用的方式併入本文用作參考。
本發明係關於一種用於安裝晶片之一印刷電路板的製造方法。
根據電子產業的發展,已可實現微型化和高功能的電子元件,所以對於印刷電路板的微型化和高密度的需求亦穩定的增加。根據電子產品輕薄短小的趨勢,印刷電路板亦已微圖案化、小型化和封裝化。包含主動元件,例如:IC和被動元件,例如:可變電容器、電阻等的晶片,使用用來封裝之例如:晶片安裝器的裝置而被安裝在習知印刷電路板的表面上。
然而,在過去,安裝在印刷電路板表面之晶片的數量以一定的數量增加,因此安裝晶片的區域佔去了印刷電路板的表面面積。但會因受限於印刷電路板安裝晶片的安裝空間進而造成問題。因此,發展出且廣泛使用將晶片裝設在印刷電路板的嵌入製程(embodding process)。
圖1和圖2繪示根據習知技術之用於安裝晶片之一印刷電路板的剖視圖。
參照圖1,用於安裝晶片之一印刷電路板的配置為:藉由形成銅(Cu)在一環氧基樹脂之核心層10的雙面而形成一電路圖案層20、以及形成一晶片安裝孔,而該晶片安裝孔穿過核心層10和一電路圖案層20。當一晶片30安裝至該晶片安裝孔時,一第二絕緣材料層40以及一第二電路
圖案層50形成在核心層10的一表面。
然而,當晶片嵌入在用以安裝晶片的印刷電路板中導致增加印刷電路板的體積時,因為樹脂材料填充在晶片安裝孔的內部,因此造成總體積增加的問題。
同時,如圖2所示,在用於安裝晶片的印刷電路板中,形成在核心層10一表面的第二絕緣材料層40根據在A、B的位置而在厚度上產生一差異,其中'A'為晶片30安裝至晶片安裝孔的區域,而'B'為第二絕緣材料層40直接與電路圖案層20接觸的區域。即使晶片30被安裝至晶片安裝孔後,在該晶片安裝孔中僅留下一小空間10a。因此,在第二絕緣材料層40形成後,直到第二絕緣材料層40硬化200在A、B區域不會產生一厚度的差異,但在第二絕緣材料層40硬化(220)後,在A、B區域會產生一厚度的差異。
而理由乃因當第二絕緣材料層40透過高溫與高壓而形成在核心層10的一表面上,而第二絕緣材料層40的樹脂分子彼此聚集而產生總體積減少的現象。當第二絕緣材料層40的厚度產生差異,由於應力的產生,將產生翹曲的問題。
本發明提供一用於安裝晶片之一印刷電路板,及其製造方法,其配置為:一第一絕緣材料層形成在一核心層上,而與該第一絕緣材料層不同種類的一第二絕緣材料層形成在該核心層的一表面,因此可防止該第二絕緣材料層不均勻地形成該核心層的表面,藉以降低翹曲的產生。
本發明另提供一種用於安裝晶片之一印刷電路板及其製造方法,其配置為:由僅由樹脂而無玻璃纖維所形成之一第一絕緣材料層被熱壓(thermal-compressed)在一核心層的表面,因此形成在該核心層的一第二絕緣材料層可均勻地形成在該核心層的表面上。
本發明又提供一種用於安裝晶片之一印刷電路板及其製造方法,其配置為:先將一第一絕緣材料層形成在一核心層的表面,因此一第一絕緣材料層填充在一核心層中該晶片和一晶片安裝孔之間所形成的空間,因此從第二絕緣材料層至該核心層另一表面之形成有晶片安裝孔之區域的厚度與未形成有晶片安裝孔之區域的厚度係彼此大致相同。
本發明再提供一種用於安裝晶片之一印刷電路板及其製造方法,其配置為:一第一絕緣材料層先形成在一核心層的一表面上,因此該第一絕緣材料層填充在該核心層中之一貫孔和一晶片安裝孔的內部區域中,因此能維持該晶片安裝孔和該貫孔的形狀。
根據本發明,提供一種用於安裝晶片之一印刷電路板的製造方法,該方法包含:提供一晶片安裝孔在一核心層中;安裝一晶片至該晶片安裝孔;形成一第一絕緣材料層在該核心層的一表面以填充形成在該晶片和該晶片安裝孔之間的一空間;形成與該第一絕緣材料層不同種類的一第二絕緣材料層於該核心層的該一表面上。
根據本發明,提供一種用於安裝晶片之印刷電路板,其包含:一核心層,其形成有一晶片安裝孔;一晶片安裝至該晶片安裝孔;一空間形成在該晶片和該晶片安裝孔之間;一第一絕緣材料層填充在該空間中;以及一第二絕緣材料層形成在該核心層的一表面上,其中該第一絕緣材料層和該第二絕緣材料層係為不同種類的構件。
根據一示範實施例,該第一絕緣材料層形成在該核心層的一表面上,而與該第一絕緣材料層不同種類的該第二絕緣材料層形成在該核心層的一表面上,因此防止該第二絕緣材料層不均勻地形成在該核心層的表面,藉以將翹曲的產生降至最低。
根據一示範實施例,僅由樹脂而不包含玻璃纖維的該第一絕緣材料層被熱壓(thermal-compressed)在該核心層的表面上,因此形成在該核心層上的該第二絕緣材料層能均勻地形成在該核心層的表面。
根據一示範實施例,該第一絕緣材料層先形成在該核心層的一表面上,因此該第一絕緣材料層填充在形成於該核心層中該晶片和該晶片安裝孔之間的空間中,從一第二絕緣材料層至該核心層另一表面之形成有晶片安裝孔之區域的厚度與未形成有晶片安裝孔之區域的厚度係彼此大致相同。
根據本發明一示範實施例,該第一絕緣材料層先形成在該核心層的一表面上,因此該第一絕緣材料層填充在該核心層中之該貫孔和該晶片安裝孔的內部區域中,因此能維持該晶片安裝孔和該貫孔的形狀。
10‧‧‧核心層
10a‧‧‧晶片安裝孔
10b‧‧‧貫孔
20‧‧‧電路圖案層
30‧‧‧晶片
40‧‧‧第二絕緣材料層
50‧‧‧第二電路圖案層
60‧‧‧絕緣膜
70‧‧‧第一絕緣材料層
210、220‧‧‧步驟
310~390‧‧‧步驟
A、B‧‧‧位置
所提供之附圖係用來對本發明作進一步解釋,且被併入及構成說明書的一部分。圖式和描述一起用來說明本發明的示範實施例,作為解釋本發明的原理。在圖式中:圖1和圖2繪示根據習知技術之用於安裝晶片之一印刷電路板結構的剖視圖。
圖3繪示根據本發明一示範實施例之用於安裝晶片之一印刷電路板製造方法的流程圖。
圖4顯示圖3中製程360的詳細內容。
圖5繪示根據本發明一示範實施例之用於安裝晶片之一印刷電路板結構的剖視圖。
本發明示範實施例將於後文中參照附圖進行詳細說明。在參照圖式的解說中,相同的號碼將代表相同的元件於說明書全文,且重覆的解釋將予以省略。術語例如第一和第二可用來解釋不同的構成元件,但該些構成元件不應被該些術語所限定,而所使用的這些名稱僅用來作為區別構成元件的目的。
圖3繪示根據本發明一示範實施例之用於安裝晶片之一印刷電路板製造方法的流程圖。
參照圖3,在步驟310中,用於安裝晶片之一印刷電路板的製造方法包括:形成電路圖案層20在一核心層10的一表面和另一表面上;以及形成一貫孔10b用以將形成在該一表面和該另一表面上的電路圖案層20彼此連接;用於安裝晶片的印刷電路板的製造方法可包含藉由進行一蝕刻製程來形成電路圖案層20。
在步驟320中,用於安裝晶片之一印刷電路板的製造方法包括:在核心層10中形成一晶片安裝孔10a。用於安裝晶片之一印刷電路板的製造方法包含使用切割製程(router process)或鑽孔製程(drilling process)來
形成晶片安裝孔10a,該晶片安裝孔10a與將被安裝之晶片的尺寸一致。
用於安裝晶片之印刷電路板的製造方法包括:在核心層10(330)的一表面上進行化學處理;以及將一絕緣膜60附著至與核心層10(340)之該一表面相對的另一表面上。
在步驟350中,用於安裝晶片之印刷電路板的製造方法包括將一晶片30安裝至晶片安裝孔10a。
在步驟360中,用於安裝晶片之印刷電路板的製造方法包括:藉由形成一第一絕緣材料70在核心層10的該一表面上來填充形成在晶片安裝孔10a和晶片30之間的一空間。同時,用於安裝晶片之印刷電路板的製造方法包括:藉由形成第一絕緣材料層70在核心層10的該一表面上來填充晶片安裝孔10a和貫孔10b的內部區域。
甚至在該晶片被安裝至晶片安裝孔10a之後必然會在晶片安裝孔10a產生一空洞(void),再者,亦可能在貫孔10b產生空洞,而可藉由第一絕緣材料層70來填充該空洞。
圖4顯示圖3中製程360的詳細內容。
參照圖4,用於安裝晶片之印刷電路板的製造方法包括:以無包含玻璃纖維的一樹脂形成第一絕緣材料層70以填充晶片安裝孔10a和貫孔10b的內部區域。形成的第一絕緣材料層70係用來填充一空洞。如果使用包含玻璃纖維的樹脂,樹脂和玻璃纖維會因該玻璃纖維而留在除了孔洞內部外的表面上,所以會發生翹曲問題、以及凸出(bulge)和凹陷(dell)的問題。因此,在本發明中,僅由樹脂材料所形成的第一絕緣材料層70係形成在核心層10的該一表面上。
因此,第一絕緣材料層70不會突起至核心層10的外部,且可僅出現於填充在晶片安裝孔10a和貫孔10b的內部區域中。此時,用於安裝晶片之印刷電路板的製造方法包括:將第一絕緣材料層70熱壓在核心層10的該一表面上,因此第一絕緣材料層70能嵌入在核心層10的該晶片安裝孔10a和貫孔10b的內部區域中(硬化前)。在熱壓之後(硬化後),用於安裝晶片之印刷電路板的製造方法可包括:移除殘留在核心層10表面上的第一絕緣材料層70。
因此,從第二絕緣材料層40至核心層10另一表面之形成有
晶片安裝孔10a之區域的厚度與未形成有晶片安裝孔10a之區域的厚度係彼此大致相同。
用於安裝晶片之印刷電路板的製造方法係以以下方式進行:移除在步驟340所附著的絕緣膜60(370),而與該第一絕緣材料層不同材料的第二絕緣材料層40形成在核心層10的表面上(380)。在用於安裝晶片之印刷電路板的製造方法中,一第二電路圖案層50可形成在第二絕緣材料層40上(390)。
圖5繪示根據本發明一示範實施例之用於安裝晶片之一印刷電路板結構的剖視圖。
參照圖5,用於安裝晶片的印刷電路板包括:核心層10其內形成有一晶片安裝孔;晶片30其被安裝至該晶片安裝孔;空間30其形成在該晶片和該晶片安裝孔之間;第一絕緣材料層70填充在該空間中;以及第二絕緣材料層40形成在核心層10的一表面上,其中第一絕緣材料層70和第二絕緣材料層40為不同種類的構件。
用於安裝晶片的印刷電路板可更包括:電路圖案層20形成在核心層10的一表面和另一表面;以及貫孔用以將形成在核心層10之一表面和另一表面的該些電路圖案層20彼此連接。此時,該貫孔可以該第一絕緣材料層來填充。
在習知之用於安裝晶片的印刷電路板,形成在核心層10該一表面的第二絕緣材料層40在形成有晶片安裝孔與未形成有晶片安裝孔之區域的位置間產生一厚度的差異。據此,因位置所造成之厚度的差異並不會產生而需等到第二絕緣材料層40形成並硬化(210),而在第二絕緣材料層40硬化後,由於第二絕緣材料層40填充至空洞中,所以會產生位置間之厚度的差異。
為解決此問題,在本發明中,與第二絕緣材料層40為不同構件的第一絕緣材料層70在第二絕緣材料層40形成之前已先形成在核心層10的該一表面上,所以第一絕緣材料層70能填充在核心層10的空洞(void)中。為此,第一絕緣材料層70可由未包含玻璃纖維的樹脂材料所形成。如果使用包含玻璃纖維的樹脂材料,樹脂和玻璃纖維將因玻璃纖維而留在除了孔洞內部外的表面上,因而產生發生翹曲問題、以及凸出(bulge)和凹陷
(dell)的問題。
因此,在本發明中,僅由樹脂材料所構成的第一絕緣材料層70形成在核心層10的該一表面上。第一絕緣材料層70可配置成:其上表面和下表面小於該晶片安裝孔和該貫孔的上和下平面(plane)。也就是說,形成的第一絕緣材料層70並沒有突起至核心層10的外部。因此,第一絕緣材料層70可完全地從核心層10的表面被移除。
因此,從第二絕緣材料層40至核心層10另一表面之形成有晶片安裝孔10a之區域的厚度與未形成有晶片安裝孔10a之區域的厚度係彼此大致相同。
如一範例,用於安裝晶片之印刷電路板可更包括第二電路圖案層50形成在第二絕緣材料層40上。
如上所述,在本發明的實施方式中已描述本發明實施例。但明顯的,熟習此項技術者可想出落入本發明之原理的精神及範疇內的修改及變化。因此,前述僅用來說明本發明的範例和落入在本發明範疇與均等之所揭露的修改及其它實施例,不應用來限制僅能以該些實施方式來實施。
10‧‧‧核心層
10a‧‧‧晶片安裝孔
20‧‧‧電路圖案層
30‧‧‧晶片
40‧‧‧第二絕緣材料層
50‧‧‧第二電路圖案層
70‧‧‧第一絕緣材料層
Claims (11)
- 一種用於安裝晶片之印刷電路板的製造方法,包括:形成電路圖案層於一核心層之一表面及另一表面上;形成一貫孔用以將形成在該核心層之該表面和該另一表面上的電路圖案彼此連接;提供一晶片安裝孔在該核心層中;安裝一晶片至該晶片安裝孔;將由非玻璃纖維材料的樹脂材料構成的一第一絕緣材料層形成在該核心層的一表面上以填充形成在該晶片安裝孔、該晶片及該貫孔之間的一空間;以及形成與該第一絕緣材料層不同種類的一第二絕緣材料層在該核心層的該表面上,其中該第一絕緣材料層填充於該貫孔內,該貫孔具有一第一寬度於第一表面上,該第一寬度大於位於第二表面上的一第二寬度,其中該第一表面與該第二絕緣材料層直接接觸。
- 如申請專利範圍第1項所述之方法,其中填充形成在該晶片安裝孔和該晶片之間的該空間包括:填充該晶片安裝孔的內部區域和該貫孔的內部區域。
- 如申請專利範圍第2項所述之方法,其中填充該晶片安裝孔的內部區域和該貫孔的內部區域係僅填充在該第一絕緣材料層之該晶片安裝孔的內部區域和該貫孔的內部區域,因此該樹脂材料僅出現在該些內部區域。
- 如申請專利範圍第2項所述之方法,其中填充該晶片安裝孔的內部區域 和該貫孔的內部區域係將該第一絕緣材料層熱壓在該核心層的該表面上,因此該第一絕緣材料層嵌入在該核心層之該晶片安裝孔的內部區域和該貫孔的內部區域中。
- 如申請專利範圍第4項所述之方法,更包括將在該熱壓之後殘留在該核心層之表面的該第一絕緣材料層移除。
- 如申請專利範圍第1項所述之方法,更包括形成一第二電路圖案層在該第二絕緣材料層上。
- 一種用於安裝晶片之印刷電路板,包括:一電路圖案層,位於一核或層之一表面及另一表面上;一貫孔,將形成在該核心層之該表面和該另一表面上的電路圖案彼此連接;該核心層,其中形成有一晶片安裝孔;一晶片,安裝至該晶片安裝孔;一空間,形成在該晶片安裝孔和該晶片之間;一第一絕緣材料層填充在該空間中,且係由非玻璃纖維材料的樹脂材料所構成;以及一第二絕緣材料層形成在該核心層的一表面上,其中該第一絕緣材料層為與該第二絕緣材料層不同種類的構件,其中該第一絕緣材料層填充於該貫孔內,該貫孔具有一第一寬度於第一表面上,該第一寬度大於位於第二表面上的一第二寬度,其中該第一表面與該第二絕緣材料層直接接觸。
- 如申請專利範圍第7項所述之印刷電路板,其中該第一絕緣材料層並未突起至該核心層的外部。
- 如申請專利範圍第7項所述之印刷電路板,其中該實孔以該第一絕緣材料層來填充。
- 如申請專利範圍第7項所述之印刷電路板,其中從該第二絕緣材料層至該核心層該另一表面之形成有該晶片安裝孔之區域之一厚度與未形成有該晶片安裝孔之區域之一厚度係彼此大致相同。
- 如申請專利範圍第7項所述之印刷電路板,更包括:一第二電路圖案層形成在該第二絕緣材料層上。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120121205A KR102042033B1 (ko) | 2012-10-30 | 2012-10-30 | 칩 실장형 인쇄회로기판 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201417660A TW201417660A (zh) | 2014-05-01 |
TWI511631B true TWI511631B (zh) | 2015-12-01 |
Family
ID=50627609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102118461A TWI511631B (zh) | 2012-10-30 | 2013-05-24 | 用於安裝晶片之印刷電路板及其製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20150296624A1 (zh) |
KR (1) | KR102042033B1 (zh) |
CN (1) | CN104770072B (zh) |
TW (1) | TWI511631B (zh) |
WO (1) | WO2014069733A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113115515B (zh) * | 2021-03-11 | 2022-03-22 | 中国电子科技集团公司第五十四研究所 | 一种带腔ltcc基板表面多层精密薄膜电路的制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200948239A (en) * | 2008-05-13 | 2009-11-16 | Compeq Mfg Co Ltd | A printed circuit board having an embedded component and a method thereof |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10330596A (ja) * | 1997-05-30 | 1998-12-15 | Sumitomo Bakelite Co Ltd | 難燃性樹脂組成物およびこれを用いた半導体封止材料 |
KR20080031522A (ko) * | 2000-02-25 | 2008-04-08 | 이비덴 가부시키가이샤 | 다층프린트배선판 및 다층프린트배선판의 제조방법 |
TWI293315B (en) * | 2000-12-26 | 2008-02-11 | Ngk Spark Plug Co | Wiring substrate |
US6565712B2 (en) * | 2001-05-17 | 2003-05-20 | Lingol Corporation | Composite |
JP4137659B2 (ja) * | 2003-02-13 | 2008-08-20 | 新光電気工業株式会社 | 電子部品実装構造及びその製造方法 |
JP4203435B2 (ja) * | 2003-05-16 | 2009-01-07 | 日本特殊陶業株式会社 | 多層樹脂配線基板 |
US7547978B2 (en) * | 2004-06-14 | 2009-06-16 | Micron Technology, Inc. | Underfill and encapsulation of semiconductor assemblies with materials having differing properties |
CN100508701C (zh) * | 2004-10-22 | 2009-07-01 | 株式会社村田制作所 | 复合多层基板及其制造方法 |
KR100704936B1 (ko) * | 2005-06-22 | 2007-04-09 | 삼성전기주식회사 | 전자부품 내장 인쇄회로기판 및 그 제작방법 |
DE102005032489B3 (de) * | 2005-07-04 | 2006-11-16 | Schweizer Electronic Ag | Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren |
CN100459083C (zh) * | 2006-03-15 | 2009-02-04 | 日月光半导体制造股份有限公司 | 内埋元件的基板制造方法 |
KR100788213B1 (ko) * | 2006-11-21 | 2007-12-26 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판의 제조방법 |
US8237259B2 (en) * | 2007-06-13 | 2012-08-07 | Infineon Technologies Ag | Embedded chip package |
KR100896609B1 (ko) * | 2007-10-31 | 2009-05-08 | 삼성전기주식회사 | 다층 세라믹 기판의 제조 방법 |
KR100923784B1 (ko) * | 2007-12-12 | 2009-10-27 | 세종메탈 주식회사 | 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법 |
KR100926657B1 (ko) * | 2008-04-22 | 2009-11-17 | 대덕전자 주식회사 | 웨이퍼 레벨 패키지 된 인쇄회로기판 및 제조 방법 |
TW200952142A (en) * | 2008-06-13 | 2009-12-16 | Phoenix Prec Technology Corp | Package substrate having embedded semiconductor chip and fabrication method thereof |
KR20090130727A (ko) * | 2008-06-16 | 2009-12-24 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
TWI373113B (en) * | 2008-07-31 | 2012-09-21 | Unimicron Technology Corp | Method of fabricating printed circuit board having semiconductor components embedded therein |
TWI373109B (en) * | 2008-08-06 | 2012-09-21 | Unimicron Technology Corp | Package structure |
KR101038482B1 (ko) * | 2009-07-08 | 2011-06-02 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판 및 그 제조방법 |
CN101951733B (zh) * | 2009-07-08 | 2013-09-11 | 三星电机株式会社 | 绝缘层、具有电子元件的印刷电路板及其制造方法 |
CN102256450A (zh) * | 2010-05-20 | 2011-11-23 | 深南电路有限公司 | 埋入式无源器件的电路板及其制造方法 |
DE102010042567B3 (de) * | 2010-10-18 | 2012-03-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Herstellen eines Chip-Package und Chip-Package |
US9439289B2 (en) * | 2012-01-12 | 2016-09-06 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
KR20140083514A (ko) * | 2012-12-26 | 2014-07-04 | 삼성전기주식회사 | 코어기판 및 그 제조방법, 그리고 전자부품 내장기판 및 그 제조방법 |
JP2014130962A (ja) * | 2012-12-28 | 2014-07-10 | Ibiden Co Ltd | キャビティの形成方法、キャビティの形成装置、プログラム、配線板の製造方法、及び配線板 |
KR101514518B1 (ko) * | 2013-05-24 | 2015-04-22 | 삼성전기주식회사 | 전자부품 내장 인쇄회로기판 및 그 제조방법 |
JP6158601B2 (ja) * | 2013-06-10 | 2017-07-05 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
KR101601815B1 (ko) * | 2014-02-06 | 2016-03-10 | 삼성전기주식회사 | 임베디드 기판, 인쇄회로기판 및 그 제조 방법 |
KR102194718B1 (ko) * | 2014-10-13 | 2020-12-23 | 삼성전기주식회사 | 임베디드 기판 및 임베디드 기판의 제조 방법 |
-
2012
- 2012-10-30 KR KR1020120121205A patent/KR102042033B1/ko active IP Right Grant
-
2013
- 2013-05-09 WO PCT/KR2013/004106 patent/WO2014069733A1/en active Application Filing
- 2013-05-09 CN CN201380056959.0A patent/CN104770072B/zh active Active
- 2013-05-09 US US14/438,660 patent/US20150296624A1/en not_active Abandoned
- 2013-05-24 TW TW102118461A patent/TWI511631B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200948239A (en) * | 2008-05-13 | 2009-11-16 | Compeq Mfg Co Ltd | A printed circuit board having an embedded component and a method thereof |
Also Published As
Publication number | Publication date |
---|---|
WO2014069733A1 (en) | 2014-05-08 |
CN104770072B (zh) | 2017-12-15 |
KR102042033B1 (ko) | 2019-11-08 |
US20150296624A1 (en) | 2015-10-15 |
KR20140055006A (ko) | 2014-05-09 |
TW201417660A (zh) | 2014-05-01 |
CN104770072A (zh) | 2015-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5390346B2 (ja) | パッケージ基板の製造方法 | |
EP2654388A2 (en) | Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package | |
KR100733251B1 (ko) | 이중 전자부품이 내장된 인쇄회로기판 및 그 제조방법 | |
US9526177B2 (en) | Printed circuit board including electronic component embedded therein and method for manufacturing the same | |
TW201436660A (zh) | 多層基板及其製造方法 | |
KR102100209B1 (ko) | 배선 기판 | |
TWI566355B (zh) | 電子元件封裝結構及製作方法 | |
TWI511631B (zh) | 用於安裝晶片之印刷電路板及其製造方法 | |
TWI380419B (en) | Integrated circuit package and the method for fabricating thereof | |
JP2009289790A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
KR101548786B1 (ko) | 반도체 패키지 및 반도체 패키지 제조 방법 | |
JP5659234B2 (ja) | 部品内蔵基板 | |
KR20100096513A (ko) | 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법 | |
US20150062850A1 (en) | Printed circuit board | |
EP2750172A1 (en) | Wiring substrate | |
KR102426528B1 (ko) | 임베디드 인쇄회로기판 | |
US9392699B2 (en) | Printed circuit board and method of manufacturing the same | |
TWI538119B (zh) | 封裝裝置及其製作方法 | |
KR101022871B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR100888562B1 (ko) | 능동소자 내장형 인쇄회로기판 제조 방법 | |
KR20170038535A (ko) | 인쇄회로기판 및 그 제조방법 | |
TWI541960B (zh) | 封裝裝置及其製作方法 | |
JP2016207763A (ja) | 部品内蔵配線基板およびその製造方法 | |
KR20130039080A (ko) | 인쇄회로기판 및 그 제조 방법 | |
KR101563164B1 (ko) | 리드 프레임 |