KR20180087844A - 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20180087844A
KR20180087844A KR1020180006631A KR20180006631A KR20180087844A KR 20180087844 A KR20180087844 A KR 20180087844A KR 1020180006631 A KR1020180006631 A KR 1020180006631A KR 20180006631 A KR20180006631 A KR 20180006631A KR 20180087844 A KR20180087844 A KR 20180087844A
Authority
KR
South Korea
Prior art keywords
wiring board
shield layer
semiconductor
substrate
semiconductor package
Prior art date
Application number
KR1020180006631A
Other languages
English (en)
Other versions
KR102334782B1 (ko
Inventor
병득 장
영석 김
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180087844A publication Critical patent/KR20180087844A/ko
Application granted granted Critical
Publication of KR102334782B1 publication Critical patent/KR102334782B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Abstract

(과제) 반도체 패키지에 대해 소정의 막 두께의 실드층을 효율적으로 형성하는 것.
(해결 수단) 배선 기판 (11) 상의 반도체 칩 (12) 을 봉지제로 봉지한 반도체 패키지 (10) 의 제조 방법으로서, 측면 실드층 (17) 을 매설한 입설 위요부 (21) 가 반도체 칩의 마운트 지점을 둘러싸도록 입설한 배선 기판을 준비하고, 배선 기판에 입설 위요부의 내측에 반도체 칩을 마운트하고, 입설 위요부의 내측에 봉지 수지를 공급하여 봉지 기판 (15) 을 형성하고, 분할 예정 라인을 따라 봉지 기판을 분할하여 개개의 반도체 패키지 (10) 로 개편화하고, 반도체 패키지에 전자파를 차단하는 상면 실드층 (18) 을 형성한다.

Description

반도체 패키지의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR PACKAGE}
본 발명은, 실드 기능을 갖는 반도체 패키지의 제조 방법에 관한 것이다.
일반적으로, 휴대 전화 등의 휴대 통신 기기에 사용되는 반도체 패키지에는, 반도체 패키지로부터 전자 노이즈의 누설을 억제하는 것이 요구되고 있다. 반도체 패키지로는, 배선 기판 상에 탑재된 반도체 칩을 수지 (봉지 수지) 로 봉지하여, 수지층의 외면을 따라 실드층을 형성한 것이 알려져 있다 (예를 들어, 특허문헌 1 참조). 실드층은, 금속판 실드로 형성되는 경우도 있는데, 판 두께가 두꺼워짐으로써 기기의 소형화나 박형화의 저해 요인이 된다. 이 때문에, 스퍼터법, 스프레이 도포법, CVD (Chemical Vapor Deposition) 법, 잉크젯법, 스크린 인쇄법 등에 의해 실드층을 얇게 형성하는 기술이 제안되어 있다.
일본 공개특허공보 2012-039104호
그러나, 특허문헌 1 에 기재된 반도체 패키지는, 패키지의 측면이 상면에 대하여 대략 수직으로 형성되어 있기 때문에, 패키지의 상면과 균일한 두께로 측면에 실드층을 형성하기는 어렵다. 또한, 상기 스퍼터법 등의 실드층의 성막 방법은, 반도체 패키지에 대해 상방으로부터 실드층을 성막하는 것이기 때문에, 패키지의 측면에 대한 실드층의 성막에 긴 시간을 필요로 한다는 문제가 있었다.
따라서, 본 발명의 목적은, 소정의 막 두께의 실드층을 효율적으로 형성할 수 있는 반도체 패키지의 제조 방법을 제공하는 것이다.
본 발명에 따르면, 봉지 수지에 의해 반도체 칩이 봉지된 반도체 패키지를 제조하는 반도체 패키지의 제조 방법으로서, 배선 기판의 상면에 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 형성되어 반도체 칩을 상면에 마운트하는 복수의 마운트부와, 복수의 그 마운트부와 그 분할 예정 라인 사이에 각 그 마운트부를 둘러싸서 형성된 입설 (立設) 위요부 (圍繞部) 와, 그 입설 위요부 내에서 그 마운트부를 둘러싸서 두께 방향에 걸쳐 전자파를 차단하는 측면 실드층을 구비한 그 배선 기판을 준비하는 배선 기판 준비 공정과, 그 배선 기판 상의 그 마운트부에 복수의 반도체 칩을 마운트하는 칩 마운트 공정과, 그 반도체 칩이 마운트된 그 배선 기판의 그 입설 위요부의 내측에 봉지 수지를 공급하여 그 반도체 칩을 봉지 수지로 봉지하여 봉지 기판을 형성하는 봉지 기판 형성 공정과, 그 봉지 기판 형성 공정을 실시한 후에, 그 분할 예정 라인을 따라 그 봉지 기판을 분할하여 개개의 반도체 패키지로 개편화 (個片化) 하는 개편화 공정과, 그 봉지 기판 형성 공정을 실시한 후에, 복수의 그 반도체 패키지의 봉지 수지 상면에 전자파를 차단하는 상면 실드층을 형성하는 상면 실드층 형성 공정을 구비하는 반도체 패키지의 제조 방법이 제공된다.
이 구성에 의하면, 배선 기판의 입설 위요부 내에 반도체 칩을 둘러싸서 두께 방향에 걸쳐 전자파를 차단하도록 측면 실드층이 형성되어 있다. 따라서, 반도체 패키지의 봉지 수지 상면에 상면 실드층이 형성됨으로써, 상면 실드층 및 측면 실드층에 의해 반도체 칩의 상방 및 측방이 실드된다. 또, 반도체 패키지의 봉지 수지 상면에만 상방으로부터 상면 실드층을 형성하면 되어, 반도체 패키지에 대해 소정의 막 두께의 실드층을 효율적으로 형성할 수 있다.
바람직하게는, 그 봉지 기판 형성 공정을 실시한 후이며 또한 그 상면 실드층 형성 공정을 실시하기 전에, 그 봉지 수지의 표면을 평탄화함과 함께 그 입설 위요부 상면에 공급된 봉지 수지를 제거하고, 그 입설 위요부 내에 형성된 그 측면 실드층의 선단을 그 입설 위요부 상면에 표출시키는 제거 공정을 실시한다.
바람직하게는, 그 봉지 기판 형성 공정을 실시한 후에, 그 입설 위요부 상면에 공급된 봉지 수지를 그 측면 실드층을 따라 제거하고, 그 입설 위요부 내에 형성된 그 측면 실드층의 선단을 표출시키는 제거 공정을 추가로 구비한다.
바람직하게는, 그 배선 기판 준비 공정은, 그 배선 기판 상에, 미리 그 마운트부에 그 반도체 칩을 마운트하기 위한 개구가 형성됨과 함께 그 개구를 둘러싸는 도전재가 충전된 복수의 절연 필름을 적층 라미네이트하여 그 입설 위요부 및 그 측면 실드층을 형성한다.
바람직하게는, 그 배선 기판 준비 공정은, 그 배선 기판 상의 복수의 그 마운트부를 각각 둘러싸서 도전제로 실링하는 실링 공정과, 각 그 마운트부에 그 반도체 칩을 마운트하기 위한 개구를 복수 갖고, 그 개구를 둘러싸는 도전재를 포함하는 개구 인터포저를, 그 개구를 그 배선 기판의 그 마운트부에 각각 대응시켜 위치 결정하고 그 도전제로 접착하여 그 입설 위요부 및 그 측면 실드층을 형성하는 입설 위요부 형성 공정을 포함하고, 그 봉지 기판 형성 공정에 있어서는, 그 반도체 칩이 마운트된 그 배선 기판, 그 개구 인터포저, 그 도전제 사이를 봉지 수지로 봉지하여 그 봉지 기판을 형성한다.
바람직하게는, 그 배선 기판 준비 공정은, 그 배선 기판 상의 복수의 마운트부를 각각 둘러싸서 도전제를 간격을 두고 배치 형성하는 배치 형성 공정과, 각 그 마운트부에 그 반도체 칩을 마운트하기 위한 개구를 복수 갖고, 그 개구를 둘러싸는 도전재를 포함하는 개구 인터포저를, 그 개구를 그 배선 기판의 그 마운트부에 각각 대응시켜 위치 결정하고 그 도전제로 접착하여 그 입설 위요부 및 그 측면 실드층을 형성하는 입설 위요부 형성 공정을 포함하고, 그 도전제의 간격은, 그 전자파의 파장보다 좁게 하여 전자파를 차단하고, 그 봉지 기판 형성 공정에 있어서는, 그 반도체 칩이 마운트된 그 배선 기판, 그 개구 인터포저, 복수의 그 도전제 사이를 봉지 수지로 봉지하여 그 봉지 기판을 형성한다.
본 발명에 의하면, 배선 기판의 입설 위요부 내에, 반도체 칩을 둘러싸서 두께 방향에 걸쳐 전자파를 차단하도록 측면 실드층이 형성되어 있다. 따라서, 반도체 패키지의 봉지 수지 상면에만 상방으로부터 상면 실드층을 형성하면 되어, 반도체 패키지에 대해 소정의 막 두께의 실드층을 효율적으로 형성할 수 있다.
도 1 은, 제 1 실시형태의 반도체 패키지의 단면 모식도이다.
도 2 는, 제 1 실시형태의 배선 기판의 사시도이다.
도 3 은, 제 1 실시형태의 반도체 패키지의 제조 방법의 단면도이다.
도 4 는, 제 1 실시형태의 반도체 패키지의 제조 방법의 단면도이다.
도 5 는, 제 1 실시형태의 반도체 패키지의 제조 방법의 변형예를 나타내는 단면도이다.
도 6 은, 제 2 실시형태의 반도체 패키지의 제조 방법의 단면도이다.
도 7 은, 제 2 실시형태의 반도체 패키지의 제조 방법의 단면도이다.
도 8 은, 제 2 실시형태의 반도체 패키지의 제조 방법의 변형예를 나타내는 단면도이다.
도 9 는, 제 3 실시형태의 배선 기판 준비 공정의 일례를 나타내는 단면도이다.
도 10 은, 제 4 실시형태의 배선 기판 준비 공정의 일례를 나타내는 단면도이다.
도 11 은, 제 4 실시형태의 봉지 기판 형성 공정의 일례를 나타내는 단면도이다.
도 12 는, 제 5 실시형태의 배선 기판 준비 공정의 일례를 나타내는 단면도이다.
도 13 은, 제 5 실시형태의 봉지 기판 형성 공정의 일례를 나타내는 단면도이다.
도 14 는, 반도체 패키지의 변형예를 나타내는 단면도이다.
도 15 는, 배선 기판 준비 공정의 변형예를 나타내는 단면도이다.
이하, 첨부 도면을 참조하여, 본 실시형태의 반도체 패키지의 제조 방법에 대해서 설명한다. 도 1 은, 제 1 실시형태의 반도체 패키지의 단면 모식도이다. 또한, 이하의 실시형태는 어디까지나 일례를 나타내는 것이고, 각 공정 사이에 다른 공정을 구비해도 되고, 공정의 순서를 적절히 바꿔 넣어도 된다.
도 1 에 나타내는 바와 같이, 반도체 패키지 (10) 는, EMI (Electro-Magnetic Interference) 로 차단을 필요로 하는 모든 패키지로서, 배선 기판 (인터포저 기판) (11) 의 하면에 형성된 범프 (14) 를 개재하여 통신 기기 등에 실장된다. 배선 기판 (11) 의 상면에는 반도체 칩 (12) 이 실장되어 있고, 반도체 칩 (12) 은 배선 기판 (11) 의 상면에 충전된 봉지 수지 (16) 에 의해 봉지되어 있다. 반도체 패키지 (10) 의 배선 기판 (11) 에는, 반도체 칩 (12) 에 접속되는 전극이나 그라운드 라인을 포함하는 각종 배선이 형성되어 있다.
반도체 칩 (12) 은, 실리콘, 갈륨 비소 등의 반도체 기판 상의 디바이스마다 반도체 웨이퍼를 개편화하여 형성되고, 배선 기판 (11) 상에 본딩되어 있다. 이와 같은 반도체 패키지 (10) 는, 주위의 전자 회로 등에 대한 전자 노이즈의 누설을 방지하기 위해 실드층이 형성되어 있다. 통상적으로는, 실드층의 성막시에, 반도체 패키지 (10) 에 대해 상방으로부터 스퍼터법 등에 의해 도전막이 성막되기 때문에, 반도체 패키지 (10) 의 측면에 도전막을 성막하기는 어렵고, 실드층을 원하는 두께까지 형성하는 데 긴 시간이 걸리고 있었다.
그래서, 본 실시형태의 반도체 패키지 (10) 에서는, 배선 기판 (11) 상의 반도체 칩 (12) 을 둘러싸도록 입설 위요부 (21) 를 형성하여, 입설 위요부 (21) 내에 매설 (埋設) 된 도전재로 반도체 칩 (12) 의 주위를 실드하고 있다. 이 입설 위요부 (21) 내에는 도전재에 의해 측면 실드층 (17) 이 형성되어 있고, 반도체 패키지 (10) 의 상면에는 스퍼터법 등에 의해 상면 실드층 (18) 이 형성되어 있다. 이와 같이, 스퍼터법 등에 의해 측면에 실드층을 형성할 필요가 없기 때문에, 반도체 패키지 (10) 에 대해 소정의 막 두께의 실드층을 효율적으로 형성하는 것이 가능하게 되어 있다.
(제 1 실시형태)
이하, 도 2 내지 도 5 를 참조하여, 제 1 실시형태의 반도체 패키지의 제조 방법에 대해서 설명한다. 도 2 는, 제 1 실시형태의 배선 기판의 사시도이다. 도 3 및 도 4 는, 제 1 실시형태의 반도체 패키지의 제조 방법의 설명도이다. 도 5 는, 제 1 실시형태의 반도체 패키지의 제조 방법의 변형예를 나타내는 도면이다. 또한, 도 3a 는 배선 기판 준비 공정, 도 3b 는 칩 마운트 공정, 도 3c 는 봉지 기판 형성 공정의 각각 일례를 나타내는 도면이다. 도 4a 는 연삭 공정, 도 4b 는 개편화 공정, 도 4c 는 상면 실드층 형성 공정의 각각 일례를 나타내는 도면이다.
도 2 및 도 3a 에 나타내는 바와 같이, 먼저 배선 기판 준비 공정이 실시된다. 배선 기판 준비 공정에서는, 반도체 칩 (12) (도 3b 참조) 용으로 각종 배선이 매설된 배선 기판 (11) 이 준비된다. 배선 기판 (11) 의 상면은, 교차하는 분할 예정 라인 (22) 에 의해 격자상으로 구획되어 있고, 구획된 복수의 영역에 반도체 칩 (12) 을 마운트하는 마운트부 (23) 가 형성되어 있다. 마운트부 (23) 와 분할 예정 라인 (22) 사이에는, 마운트부 (23) 를 둘러싸도록 입설 위요부 (21) 가 형성되어 있다. 입설 위요부 (21) 는, 마운트부 (23) 에 마운트된 반도체 칩 (12) 의 두께보다 높게 입설되어 형성되어 있다.
또, 입설 위요부 (21) 의 내주면은, 마운트부 (23) 를 향하여 개구 면적이 서서히 좁아지도록 경사진 경사면 (24) 으로 되어 있다. 입설 위요부 (21) 내에는, 마운트부 (23) 를 둘러싸서 두께 방향에 걸쳐 전자 노이즈 (전자파) 를 차단하는 측면 실드층 (17) 이 형성되어 있다. 이와 같이, 배선 기판 (11) 은 상면에 오목한 형상의 캐비티 (25) 가 형성된 형상으로 되어 있고, 캐비티 (25) 의 바닥면에 마운트부 (23) 가 형성됨과 함께, 이웃하는 캐비티 (25) 사이에 입설 위요부 (21) 가 형성되어 있다. 또, 배선 기판 (11) 내에는 그라운드 라인 등의 각종 배선이 형성되어 있고, 배선 기판 (11) 의 하면에는 범프 (14) 가 배치 형성되어 있다.
도 3b 에 나타내는 바와 같이, 배선 기판 준비 공정이 실시된 후에 칩 마운트 공정이 실시된다. 칩 마운트 공정에서는, 배선 기판 (11) 상의 각 마운트부 (23) 에 각 반도체 칩 (12) 이 마운트된다. 이 경우, 반도체 칩 (12) 의 하면의 전극이 마운트부 (23) 의 상면의 전극에 직접 접속되어 플립 칩 본딩된다. 반도체 칩 (12) 과 마운트부 (23) 는 도전성 접착제 등으로 접합되어, 언더필 등으로 보강되어 있다. 반도체 칩 (12) 의 두께가 입설 위요부 (21) 의 두께보다 작기 때문에, 입설 위요부 (21) 에 매설된 측면 실드층 (17) 에 의해 반도체 칩 (12) 의 측방이 확실하게 실드되어 있다. 또한, 반도체 칩 (12) 의 두께가 입설 위요부 (21) 의 두께보다 작은 구성에 한정되지 않는다. 반도체 칩 (12) 의 두께가 입설 위요부 (21) 의 두께보다 크게 형성되어 있어도 된다. 이 경우, 후술하는 연삭 공정에서 봉지제와 함께 반도체 칩을 연삭하여 높이를 일정하게 해도 된다.
도 3c 에 나타내는 바와 같이, 칩 마운트 공정이 실시된 후에 봉지 기판 형성 공정이 실시된다. 봉지 기판 형성 공정에서는, 복수의 반도체 칩 (12) 이 마운트된 배선 기판 (11) 의 입설 위요부 (21) 의 내측에 봉지 수지 (16) 가 공급되고, 각 반도체 칩 (12) 이 봉지 수지 (16) 로 봉지되어 봉지 기판 (15) (도 4a 참조) 이 형성된다. 이 경우, 배선 기판 (11) 의 하면이 봉지용의 유지 지그 (도시 생략) 에 유지되어 있고, 배선 기판 (11) 의 상면을 덮도록 프레임형 (27) 이 배치되어 있다. 프레임형 (27) 의 상벽에는 주입구 (28) 가 개구되어 있고, 주입구 (28) 의 상방에는 봉지 수지 (16) 의 공급 노즐 (29) 이 위치 결정되어 있다.
그리고, 공급 노즐 (29) 로부터 주입구 (28) 를 통해서 배선 기판 (11) 의 상면에 봉지 수지 (16) 가 공급되어 반도체 칩 (12) 이 봉지된다. 이 상태에서, 봉지 수지 (16) 가 가열 또는 건조됨으로써 경화되어, 배선 기판 (11) 의 상면에 수지층 (13) (도 4a 참조) 이 형성된 봉지 기판 (15) 이 형성된다. 또한, 봉지 수지 (16) 는, 경화성을 갖는 것이 사용되고, 예를 들어, 에폭시 수지, 실리콘 수지, 우레탄 수지, 불포화 폴리에스테르 수지, 아크릴우레탄 수지, 또는 폴리이미드 수지 등에서 선택할 수 있다. 이와 같이 하여, 배선 기판 (11) 상의 복수의 반도체 칩 (12) 이 일괄로 봉지된다.
봉지 수지 (16) 의 공급시에는, 입설 위요부 (21) 의 내주면이 마운트부 (23) 를 향하여 경사져 있기 때문에, 경사면 (24) 을 따라 봉지 수지 (16) 가 마운트부 (23) 를 향하여 유동한다. 이 때문에, 배선 기판 (11) 에 형성된 캐비티 (25) 의 내측에 봉지 수지 (16) 를 용이하게 충전할 수 있다. 또, 입설 위요부 (21) 의 경사면 (24) 이 완만하게 경사져 있기 때문에, 봉지 수지 (16) 내에 기포가 잘 남지 않게 되어 있다. 또, 반도체 칩 (12) 이 봉지 수지 (16) 에 의해 전체적으로 봉지되기 때문에, 칩 마운트 공정의 반도체 칩 (12) 과 마운트부 (23) 사이의 언더필 등에 의한 보강을 생략해도 된다.
도 4a 에 나타내는 바와 같이, 봉지 기판 형성 공정이 실시된 후에 연삭 공정 (제거 공정) 이 실시된다. 연삭 공정에서는, 수지층 (13) 의 표면이 평탄화됨과 함께 입설 위요부 (21) 의 상면에 공급된 수지층 (13) 이 연삭에 의해 제거된다. 이 경우, 연삭 장치 (도시 생략) 의 유지 지그에 봉지 기판 (15) 이 유지되어, 봉지 기판 (15) 의 수지층 (13) 과 연삭휠 (31) 이 회전 접촉함으로써 봉지 기판 (15) 이 연삭된다. 그리고, 연삭휠 (31) 에 의해 봉지 기판 (15) 이 목표 두께까지 연삭됨으로써, 입설 위요부 (21) 내에 형성된 측면 실드층 (17) 의 상단 (선단) 이 입설 위요부 (21) 의 상면에 표출된다.
도 4b 에 나타내는 바와 같이, 연삭 공정이 실시된 후에 개편화 공정이 실시된다. 개편화 공정에서는, 분할 예정 라인을 따라 봉지 기판 (15) 이 분할되어 개개의 반도체 패키지 (10) 로 개편화된다. 이 경우, 절삭 장치 (도시 생략) 의 유지 지그에 봉지 기판 (15) 이 유지되어, 봉지 기판 (15) 의 외측에 있어서 절삭 블레이드 (33) 가 봉지 기판 (15) 의 분할 예정 라인에 대해 위치 맞춤되어 있다. 절삭 블레이드 (33) 는, 다이아몬드 지립 등을 결합제로 굳혀 원판상으로 성형되어 있고, 스핀들 (도시 생략) 의 선단에 장착되어 있다.
그리고, 봉지 기판 (15) 의 외측에서, 봉지 기판 (15) 을 절단 가능한 깊이까지 절삭 블레이드 (33) 가 내려지고, 이 절삭 블레이드 (33) 에 대하여 봉지 기판 (15) 이 수평 방향으로 절삭 이송된다. 1 개의 분할 예정 라인을 따라 봉지 기판 (15) 이 풀 커트되면, 이웃하는 분할 예정 라인에 절삭 블레이드 (33) 가 위치 맞춤되어 봉지 기판 (15) 이 풀 커트된다. 이 절단 동작이 반복됨으로써, 봉지 기판 (15) 이 분할 예정 라인을 따라 개개의 반도체 패키지 (10) 로 분할된다. 또, 상면 실드층 (18) (도 4c 참조) 의 형성 전에 봉지 기판 (15) 이 개편화되기 때문에, 절삭 블레이드 (33) 의 도전층의 부착에 의한 절삭 성능의 저하를 억제할 수 있다.
도 4c 에 나타내는 바와 같이, 개편화 공정이 실시된 후에 상면 실드층 형성 공정이 실시된다. 상면 실드층 형성 공정에서는, 복수의 반도체 패키지 (10) 의 수지층 (13) 의 상면에 전자 노이즈 (전자파) 를 차단하는 상면 실드층 (18) 이 형성된다. 이 경우, 스퍼터 장치 (도시 생략) 의 유지 지그에 반도체 패키지 (10) 가 나란히 배치되고, 반도체 패키지 (10) 에 대해 상방으로부터 도전층이 성막되어, 반도체 패키지 (10) 에 상면 실드층 (18) 이 형성된다. 반도체 패키지 (10) 의 상면에는 측면 실드층 (17) 의 상단이 표출되어 있기 때문에, 상면 실드층 (18) 과 측면 실드층 (17) 이 접속된다.
따라서, 반도체 패키지 (10) 의 상면에만 상면 실드층 (18) 을 형성하면 되기 때문에, 반도체 패키지 (10) 의 상면에 충분한 실드 효과를 발휘할 수 있을 정도의 두께로 상면 실드층 (18) 이 용이하게 성막된다. 이와 같이 하여, 반도체 칩 (12) 의 상방 및 측방이 상면 실드층 (18) 및 측면 실드층 (17) 으로 커버된 반도체 패키지 (10) 가 제조된다. 상면 실드층 (18) 이 측면 실드층 (17) 에 접속되고, 측면 실드층 (17) 이 배선 기판 (11) 의 그라운드 라인에 접속되어 있기 때문에, 반도체 패키지 (10) 에서 발생한 전자 노이즈가 그라운드 라인을 통해서 반도체 패키지 (10) 밖으로 빠져나간다.
또한, 상면 실드층 (18) 은, 구리, 티탄, 니켈, 금 등 중 하나 이상의 금속에 의해 성막된 두께 수 ㎛ 이상의 다층막이며, 예를 들어, 스퍼터법, 이온 플레이팅법, 스프레이 도포법, CVD (Chemical Vapor Deposition) 법, 잉크젯법, 스크린 인쇄법에 의해 형성된다. 또, 상면 실드층 (18) 은, 진공 분위기 하에서 상기의 다층막을 갖는 금속 필름을 반도체 패키지 (10) 의 상면에 접착하는 진공 라미네이트로 형성해도 된다. 또, 스퍼터법 등의 PVD (Physical Vapor Deposition) 법에서는, 반도체 패키지 (10) 의 상면뿐만 아니라, 실제로는 측면에도 얇게 실드층 (도시 생략) 이 형성되어 있다. 단, 반도체 패키지 (10) 의 측면에는 충분한 두께의 실드층이 형성되어 있지 않기 때문에, 본 실시형태에서는 입설 위요부 (21) 내의 배선으로 측면 실드층 (17) 이 형성되어 전자파 간섭이 효과적으로 방지되어 있다.
또한, 제 1 실시형태로서, 플립 칩 본딩한 반도체 패키지 (10) 를 제조하는 방법에 대해서 설명했지만, 이 구성에 한정되지 않는다. 도 5a 의 변형예에 나타내는 바와 같이, 와이어 (36) 를 개재하여 반도체 칩 (12) 의 전극과 배선 기판 (11) 의 전극을 접속하여 와이어 본딩한 반도체 패키지 (20) 를 제조해도 된다. 또한, 변형예의 반도체 패키지 (20) 의 제조 방법은, 본딩 방법을 제외하고 제 1 실시형태의 반도체 패키지의 제조 방법과 동일하기 때문에 설명을 생략한다.
또, 제 1 실시형태로서, 입설 위요부 (21) 의 내주면이 경사면 (24) 이 되는 구성에 대해서 설명했지만, 이 구성에 한정되지 않는다. 도 5b 의 변형예의 반도체 패키지 (30) 에 나타내는 바와 같이, 반도체 패키지의 입설 위요부 (38) 의 내주면은 연직면 (39) 으로 형성되어 있어도 된다. 이 경우, 도 5c 의 변형예의 반도체 패키지 (35) 에 나타내는 바와 같이, 플립 칩 본딩 대신에 와이어 본딩이 실시되어도 된다. 또한, 제 1 실시형태의 반도체 패키지의 제조 방법에서는, 개편화 공정 전에 상면 실드층 형성 공정이 실시되어도 된다.
이상과 같이, 제 1 실시형태의 반도체 패키지의 제조 방법에 의하면, 배선 기판 (11) 의 입설 위요부 (21) 내에 반도체 칩을 둘러싸서 두께 방향에 걸쳐 전자파를 차단하도록 측면 실드층 (17) 이 형성되어 있다. 따라서, 반도체 패키지 (10) 의 수지층 (13) 에 상면 실드층 (18) 이 형성됨으로써, 상면 실드층 (18) 및 측면 실드층 (17) 에 의해 반도체 칩 (12) 의 상방 및 측방이 실드된다. 또, 반도체 패키지 (10) 의 상면에만 상방으로부터 상면 실드층 (18) 을 형성하면 되어, 반도체 패키지 (10) 에 대해 소정의 막 두께의 실드층을 효율적으로 형성할 수 있다.
(제 2 실시형태)
도 6 내지 도 8 을 참조하여, 제 2 실시형태의 반도체 패키지의 제조 방법에 대해서 설명한다. 도 6 및 도 7 은, 제 2 실시형태의 반도체 패키지의 제조 방법의 설명도이다. 도 8 은, 제 2 실시형태의 반도체 패키지의 제조 방법의 변형예를 나타내는 도면이다. 또한, 도 6a 는 배선 기판 준비 공정, 도 6b 는 칩 마운트 공정, 도 6c 는 봉지 기판 형성 공정의 각각 일례를 나타내는 도면이다. 도 7a 는 절삭 공정, 도 7b 는 개편화 공정, 도 7c 는 상면 실드층 형성 공정의 각각 일례를 나타내는 도면이다. 또한, 제 2 실시형태에서는, 제 1 실시형태와 동일한 구성에 대해 최대한 생략하여 설명한다.
도 6a 에 나타내는 바와 같이, 먼저 배선 기판 준비 공정이 실시된다. 배선 기판 준비 공정에서는, 제 1 실시형태와 마찬가지로, 반도체 칩 (42) (도 6b 참조) 용으로 각종 배선이 매설된 배선 기판 (41) 이 준비된다. 배선 기판 (41) 에는, 반도체 칩 (42) 을 마운트하는 마운트부 (53) 가 형성됨과 함께, 마운트부 (53) 를 둘러싸는 입설 위요부 (51) 가 형성되어 있다. 입설 위요부 (51) 의 내주면은 경사면 (54) 으로 되어 있고, 입설 위요부 (51) 내에는 마운트부 (53) 를 둘러싸서 두께 방향에 걸쳐 전자 노이즈를 차단하는 측면 실드층 (47) 이 형성되어 있다. 또, 배선 기판 (41) 내에는 그라운드 라인 등의 각종 배선이 형성되고, 배선 기판 (41) 의 하면에는 범프 (44) 가 배치 형성되어 있다.
도 6b 에 나타내는 바와 같이, 배선 기판 준비 공정이 실시된 후에 칩 마운트 공정이 실시된다. 칩 마운트 공정에서는, 제 1 실시형태와 마찬가지로, 반도체 칩 (42) 의 하면의 전극이 마운트부 (53) 의 상면의 전극에 직접 접속되어 플립 칩 본딩된다. 도 6c 에 나타내는 바와 같이, 칩 마운트 공정이 실시된 후에 봉지 기판 형성 공정이 실시된다. 봉지 기판 형성 공정에서는, 제 1 실시형태와 마찬가지로, 프레임형 (57) 의 주입구 (58) 를 통해서 공급 노즐 (59) 로부터 봉지 수지 (46) 가 공급되어, 반도체 칩 (42) 이 봉지 수지 (46) 로 봉지되어 봉지 기판 (45) (도 7a 참조) 이 형성된다.
도 7a 에 나타내는 바와 같이, 봉지 기판 형성 공정이 실시된 후에 절삭 공정 (제거 공정) 이 실시된다. 절삭 공정에서는, 입설 위요부 (51) 의 상면에 공급된 수지층 (43) (봉지 수지) 이 측면 실드층 (47) 을 따라 절삭 블레이드 (61) 로 절삭된다. 이 경우, 절삭 장치 (도시 생략) 의 유지 지그에 봉지 기판 (45) 이 유지되어, 절삭 블레이드 (61) 가 봉지 기판 (45) 의 측면 실드층 (47) 의 형성 위치에 위치 맞춤되어 있다. 절삭 블레이드 (61) 는, 다이아몬드 지립 등을 결합제로 굳혀 원판상으로 성형되어 있고, 스핀들 (도시 생략) 의 선단에 장착되어 있다. 또한, 절삭 블레이드 (61) 는, 후술하는 개편화 공정의 절삭 블레이드 (61) 보다 광폭으로 형성되어 있다.
그리고, 봉지 기판 (45) 의 외측에서, 입설 위요부 (51) 의 상면의 높이 위치까지 절삭 블레이드 (61) 가 내려지고, 당해 이 절삭 블레이드 (61) 에 대해 봉지 기판 (45) 이 수평 방향으로 절삭 이송된다. 측면 실드층 (47) 을 따라 봉지 기판 (45) 에 대한 하프 커트가 반복됨으로써, 입설 위요부 (51) 의 상면으로부터 수지층 (43) 이 부분적으로 제거되어, 봉지 기판 (45) 으로부터 측면 실드층 (47) 의 상단이 표출된다. 이와 같이, 제 2 실시형태는, 절삭 공정에서 봉지 기판 (45) 에 얕은 홈을 형성하여 측면 실드층 (47) 을 부분적으로 표출시키는 점에서, 연삭 공정에서 측면 실드층을 표출시키는 제 1 실시형태와 상이하다.
도 7b 에 나타내는 바와 같이, 절삭 공정이 실시된 후에 개편화 공정이 실시된다. 개편화 공정에서는, 절삭 장치 (도시 생략) 의 유지 지그에 봉지 기판 (45) 이 유지된 상태에서, 절삭 블레이드 (63) 로 봉지 기판 (45) 이 풀 커트되어 분할 예정 라인 (얕은 홈) 을 따라 개개의 반도체 패키지 (40) 로 분할된다. 이 경우, 절삭 공정의 절삭 블레이드 (61) 보다, 얇은 폭의 절삭 블레이드 (63) 가 사용되고 있다. 또한, 트윈 다이서에 의해 개편화 공정과 절삭 공정이 동시에 실시되어, 일방의 절삭 블레이드 (61) 로 측면 실드층 (47) 이 수지층 (43) 으로부터 표출됨과 함께, 타방의 절삭 블레이드 (63) 로 봉지 기판 (45) 이 개편화되어도 된다.
도 7c 에 나타내는 바와 같이, 개편화 공정이 실시된 후에 상면 실드층 형성 공정이 실시된다. 상면 실드층 형성 공정에서는, 제 1 실시형태와 마찬가지로, 반도체 패키지 (40) 에 대해 상방으로부터 도전성 재료가 성막된다. 이 때, 반도체 패키지 (40) 는 수지층 (43) 이 부분적으로 제거됨으로써 단차 (49) 가 형성되어 있고, 반도체 패키지 (40) 의 상면과 단차 (49) 에 대해 상면 실드층 (48) 이 형성된다. 단차 (49) 의 바닥면에는 측면 실드층 (47) 의 상단이 표출되어 있기 때문에, 단차 (49) 에 도전성 재료가 성막됨으로써 상면 실드층 (48) 과 측면 실드층 (47) 이 접속된다.
이와 같이 하여, 반도체 칩 (42) 이 상면 실드층 (48) 및 측면 실드층 (47) 으로 커버된 반도체 패키지 (40) 가 제조된다. 또한, 상면 실드층 (48) 은, 구리, 티탄, 니켈, 금 등 중 하나 이상의 금속에 의해 성막된 두께 수 ㎛ 이상의 다층막이며, 예를 들어, 스퍼터법, 이온 플레이팅법, 스프레이 도포법, CVD (Chemical Vapor Deposition) 법, 잉크젯법, 스크린 인쇄법, 진공 라미네이트법에 의해 형성되어도 된다. 또, 스퍼터법 등의 PVD (Physical Vapor Deposition) 법에서는, 반도체 패키지 (40) 의 상면뿐만 아니라, 실제로는 측면에도 얇게 실드층 (도시 생략) 이 형성되어 있다. 단, 반도체 패키지 (40) 의 측면에는 충분한 두께의 실드층이 형성되어 있지 않기 때문에, 본 실시형태에서는 입설 위요부 (51) 내의 배선으로 측면 실드층 (47) 이 형성되어 전자파 간섭이 효과적으로 방지되어 있다.
또, 제 2 실시형태로서, 플립 칩 본딩한 반도체 패키지 (40) 를 제조하는 방법에 대해서 설명했지만, 이 구성에 한정되지 않는다. 도 8a 의 변형예에 나타내는 바와 같이, 와이어 (66) 를 개재하여 반도체 칩 (42) 의 전극과 배선 기판 (41) 의 전극을 접속하여 와이어 본딩한 반도체 패키지 (50) 를 제조해도 된다. 또한, 변형예의 반도체 패키지 (50) 의 제조 방법은, 본딩 방법을 제외하고 제 2 실시형태의 반도체 패키지의 제조 방법과 동일하기 때문에 설명을 생략한다.
또, 제 2 실시형태로서, 입설 위요부 (51) 의 내주면이 경사면 (54) 이 되는 구성에 대해서 설명했지만, 이 구성에 한정되지 않는다. 도 8b 의 변형예의 반도체 패키지 (60) 에 나타내는 바와 같이, 입설 위요부 (68) 의 내주면은 연직면 (69) 으로 형성되어 있어도 된다. 이 경우, 도 8c 의 변형예의 반도체 패키지 (65) 에 나타내는 바와 같이, 플립 칩 본딩 대신에 와이어 본딩이 실시되어도 된다. 또한, 제 2 실시형태의 반도체 패키지의 제조 방법에서는, 개편화 공정 전에 상면 실드층 형성 공정이 실시되어도 된다. 또, 단차 (49) 의 측면에도 실드층이 형성되어 있기 때문에, 반도체 칩 (42) 의 두께가 입설 위요부 (51) 의 두께보다 크게 형성되어 있어도, 반도체 칩 (42) 의 측방을 실드층으로 커버할 수 있다.
이상과 같이, 제 2 실시형태의 반도체 패키지의 제조 방법에 의하면, 제 1 실시형태와 마찬가지로, 반도체 패키지 (40) 에 대해 소정의 막 두께의 실드층을 효율적으로 형성할 수 있다. 또, 제거 공정으로서 연삭 공정 대신에 절삭 공정을 실시함으로써, 절삭 장치로 절삭 공정에 계속해서 개편화 공정을 실시하여 생산 효율을 향상시킬 수 있다.
(제 3 실시형태)
도 9 를 참조하여, 제 3 실시형태의 반도체 패키지의 제조 방법에 대해서 설명한다. 또한, 제 3 실시형태의 반도체 패키지의 제조 방법은, 배선 기판 준비 공정에 대해서만 제 1, 제 2 실시형태의 반도체 패키지의 제조 방법과 상이하다. 따라서, 여기서는 제 3 실시형태의 배선 기판 준비 공정에 대해서 설명한다. 도 9 는, 제 3 실시형태의 배선 기판 준비 공정의 일례를 나타내는 도면이다.
도 9 에 나타내는 바와 같이, 배선 기판 준비 공정에서는, 마운트부 (73) 에 반도체 칩 (78) 을 마운트하기 위해서 개구된 복수의 절연 필름 (74a ∼ 74d) 이 적층 라미네이트되어 입설 위요부 (75) 가 형성된다. 각 절연 필름 (74) 에는 도전재 (76a ∼ 76d) 가 환상으로 충전되어 있고, 각 절연 필름 (74a ∼ 74d) 의 도전재 (76a ∼ 76d) 의 적층에 의해 측면 실드층 (77) 이 형성된다. 이 경우, 도 9a 에 나타내는 바와 같이, 전극이나 그라운드 라인을 포함하는 배선이 형성된 베이스 기판 (72) 이 준비되어, 베이스 기판 (72) 에 대해 폴리이미드 수지 등의 절연 필름 (74a) 이 적층된다. 절연 필름 (74) 은 마운트부 (73) 에 대응하는 위치가 개구되어 있다.
도 9b 에 나타내는 바와 같이, 절연 필름 (74a) 이 감광성 수지로 형성되어 있는 경우에는, 절연 필름 (74a) 에 대해 노광 및 현상이 실시되어, 절연 필름 (74a) 의 개구의 주위에 홈이 형성된다. 절연 필름 (74a) 의 홈에 도전재 (76a) 가 충전됨으로써, 입설 위요부 (75) (도 9e 참조) 및 측면 실드층 (77) 의 1 층째가 형성된다. 또한, 절연 필름 (74a) 이 비감광성 수지로 형성되어 있는 경우에는, 레이저 가공에 의해 절연 필름 (74a) 의 개구의 주위에 홈이 형성되어도 된다. 도 9c 에 나타내는 바와 같이, 1 층째의 절연 필름 (74a) 상에 대해, 1 층째의 절연 필름 (74a) 보다 개구 사이즈가 큰 2 층째의 절연 필름 (74b) 이 적층된다.
도 9d 에 나타내는 바와 같이, 2 층째의 절연 필름 (74b) 의 개구의 주위에 홈이 형성되어, 홈에 대해 도전재 (76b) 가 충전된다. 이로써, 2 층째의 도전재 (76b) 와 1 층째의 도전재 (76a) 가 접속되어, 입설 위요부 (75) (도 9e 참조) 및 측면 실드층 (77) 의 2 층째가 형성된다. 그리고, 도 9e 에 나타내는 바와 같이, 반도체 칩 (78) 보다 입설 위요부 (75) 가 높아질 때까지, 절연 필름 (74a ∼ 74d) 의 적층과 도전재 (76a ∼ 76d) 를 반복하는 것에 의해, 마운트부 (73) 를 둘러싸도록 입설 위요부 (75) 및 측면 실드층 (77) 이 형성된다. 이 경우, 적층 수가 증가할 때마다 개구 사이즈가 커짐으로써 입설 위요부 (75) 의 내주면이 경사져 있다.
이와 같이 하여 배선 기판 (71) 이 준비되면, 상기한 제 1, 제 2 반도체 패키지의 제조 방법의 각 공정을 거쳐 반도체 패키지가 제조된다. 또한, 배선 기판 준비 공정은, 플립 칩 본딩용의 배선 기판에 한정되지 않고, 와이어 본딩용의 배선 기판의 제조에도 적용할 수 있다. 또, 입설 위요부의 내주면을 연직으로 형성하는 경우에는, 개구 사이즈가 동일한 절연 필름을 적층하도록 한다.
이상과 같이, 제 3 실시형태의 반도체 패키지의 제조 방법에 의하면, 필름 라미네이트에 의해 배선 기판 (71) 에 입설 위요부 (75) 및 측면 실드층 (77) 을 양호한 정밀도로 형성할 수 있다. 또, 제 1 실시형태와 마찬가지로, 반도체 패키지 (65) 에 대해 소정의 막 두께의 실드층을 효율적으로 형성할 수 있다.
(제 4 실시형태)
도 10 을 참조하여, 제 4 실시형태의 반도체 패키지의 제조 방법에 대해서 설명한다. 또한, 제 4 실시형태의 반도체 패키지의 제조 방법은, 배선 기판 준비 공정에 대해서만 제 1, 제 2 실시형태의 반도체 패키지의 제조 방법과 상이하다. 따라서, 여기서는 배선 기판 준비 공정에 대해 주로 설명한다. 도 10 은, 제 4 실시형태의 배선 기판 준비 공정의 일례를 나타내는 도면이다. 또한, 도 10a 및 도 10b 는 실링 공정, 도 10c 는 입설 위요부 형성 공정의 각각 일례를 나타내는 도면이다. 도 11 은, 제 4 실시형태의 봉지 기판 형성 공정의 일례를 나타내는 도면이다.
도 10a 및 도 10b 에 나타내는 바와 같이, 배선 기판 준비 공정에서는, 먼저 실링 공정이 실시된다. 실링 공정에서는, 배선 기판 (81) 상의 복수의 마운트부 (83) 가 각각 둘러싸이도록 도전제 (84) 로 실링된다. 이 경우, 전극이나 그라운드 라인을 포함하는 배선이 형성된 배선 기판 (81) 이 준비되어, 배선 기판 (81) 상의 마운트부 (83) 를 둘러싸도록 디스펜서 (도시 생략) 등으로 도전제 (84) 가 도포된다. 또한, 본 실시형태에서는, 배선 기판 (81) 에 실링하기 전에 마운트부 (83) 에 반도체 칩 (89) (도 11 참조) 이 마운트되어 있어도 된다. 또, 도전제 (84) 로 실링하는 방법은 특별히 한정되지 않고, 예를 들어, 스크린 인쇄에 의해 도전제 (84) 로 실링하도록 해도 된다.
도 10c 에 나타내는 바와 같이, 실링 공정이 실시된 후에 입설 위요부 형성 공정이 실시된다. 입설 위요부 형성 공정에서는, 배선 기판 (81) 상에 도전제 (84) 를 개재하여 개구 인터포저 (85) 가 적층된다. 개구 인터포저 (85) 는, 각 마운트부 (83) 에 반도체 칩 (89) (도 11 참조) 을 마운트하기 위해서 개구되어 있고, 각 개구를 둘러싸도록 환상의 도전재 (86) 가 형성되어 있다. 개구 인터포저 (85) 의 개구를 마운트부 (83) 에 각각 위치 결정하여, 도전제 (84) 로 개구 인터포저 (85) 가 배선 기판 (81) 에 접착됨으로써, 개구 인터포저 (85) 의 도전재 (86) 가 배선 기판 (81) 의 전극에 전기적으로 접속된다.
이로써, 마운트부 (83) 의 주위에 반도체 칩 (89) 보다 높게 입설 위요부 (87) 가 형성됨과 함께, 도전제 (84) 와 개구 인터포저 (85) 내의 도전재 (86) 에 의해 측면 실드층 (88) 이 형성된다. 배선 기판 (81) 에 대한 개구 인터포저 (85) 의 접착이라는 간이한 작업으로, 단시간에 저비용으로 입설 위요부 (87) 및 측면 실드층 (88) 을 형성할 수 있다. 또한, 도전제 (84) 는 마운트부 (83) 의 전체 둘레에 걸쳐 도포될 필요는 없고, 전자 노이즈가 차단되도록 전자파의 파장보다 좁은 간극이 형성되어 있어도 된다.
이와 같이 하여 배선 기판 (81) 이 준비되면, 상기한 제 1, 제 2 반도체 패키지의 제조 방법의 각 공정을 거쳐 반도체 패키지가 제조된다. 이 경우, 봉지 기판 형성 공정에서는, 반도체 칩 (89) 이 마운트된 배선 기판 (81), 개구 인터포저 (85), 도전제 (84) 사이가 봉지 수지 (91) 로 봉지되어 봉지 기판 (92) 이 형성된다 (도 11 참조). 이로써, 봉지 수지 (91) 에 의해 개구 인터포저 (85) 가 보강된다. 또, 배선 기판 준비 공정은, 플립 칩 본딩용의 배선 기판에 한정되지 않고, 와이어 본딩용의 배선 기판의 제조에도 적용할 수 있다.
이상과 같이, 제 4 실시형태의 반도체 패키지의 제조 방법에 의하면, 도전제 (84) 의 실링에 의해 배선 기판 (81) 에 입설 위요부 (87) 및 측면 실드층 (88) 을 단시간에 또한 저비용으로 형성할 수 있다. 또, 제 1 실시형태와 마찬가지로, 반도체 패키지에 대해 소정의 막 두께의 실드층을 효율적으로 형성할 수 있다. 또한, 도전제 (84) 는, 예를 들어 도전성을 갖는 것이면 되고, 예를 들어, 단일 원소의 메탈이어도 되고, 메탈 합금이어도 된다.
(제 5 실시형태)
도 12 를 참조하여, 제 5 실시형태의 반도체 패키지의 제조 방법에 대해서 설명한다. 또한, 제 5 실시형태의 반도체 패키지의 제조 방법은, 배선 기판 준비 공정에 대해서만 제 1, 제 2 실시형태의 반도체 패키지의 제조 방법과 상이하다. 따라서, 여기서는 배선 기판 준비 공정에 대해 주로 설명한다. 도 12 는, 제 5 실시형태의 배선 기판 준비 공정의 일례를 나타내는 도면이다. 또한, 도 12a 및 도 12b 는 배치 형성 공정, 도 12c 는 입설 위요부 형성 공정의 각각 일례를 나타내는 도면이다. 도 13 은, 제 5 실시형태의 봉지 기판 형성 공정의 일례를 나타내는 도면이다.
도 12a 및 도 12b 에 나타내는 바와 같이, 배선 기판 준비 공정에서는, 먼저 배치 형성 공정이 실시된다. 배치 형성 공정에서는, 배선 기판 (101) 상의 복수의 마운트부 (103) 를 각각 둘러싸도록 땜납 등의 복수의 도전제 (104) 가 간격을 두고 배치 형성된다. 이 경우, 전극이나 그라운드 라인을 포함하는 배선이 형성된 배선 기판 (101) 이 준비되어, 배선 기판 (101) 상의 마운트부 (103) 를 둘러싸도록 디스펜서 (도시 생략) 등으로 복수의 도전제 (104) 가 등간격으로 배치 형성된다. 또한, 본 실시형태에서는, 배선 기판 (101) 에 도전제 (104) 를 배치 형성하기 전에 마운트부 (103) 에 반도체 칩 (109) (도 13 참조) 이 마운트되어 있어도 된다. 또한, 배치 형성 공정은 이른바 납땜에 의해 실시되어도 된다.
도 12c 에 나타내는 바와 같이, 배치 형성 공정이 실시된 후에 입설 위요부 형성 공정이 실시된다. 입설 위요부 형성 공정에서는, 배선 기판 (101) 상에 복수의 도전제 (104) 를 개재하여 개구 인터포저 (105) 가 적층된다. 개구 인터포저 (105) 는, 각 마운트부 (103) 에 반도체 칩 (109) (도 13 참조) 을 마운트하기 위해서 개구되어 있고, 각 개구를 둘러싸도록 환상의 도전재 (106) 가 형성되어 있다. 개구 인터포저 (105) 의 개구를 마운트부 (103) 에 각각 위치 결정하여, 복수의 도전제 (104) 로 개구 인터포저 (105) 가 배선 기판 (101) 에 대해 접착됨으로써, 개구 인터포저 (105) 의 도전재 (106) 가 배선 기판 (101) 의 전극에 전기적으로 접속된다.
이로써, 마운트부 (103) 의 주위에 반도체 칩 (109) 보다 높게 입설 위요부 (107) 가 형성됨과 함께, 복수의 도전제 (104) 와 개구 인터포저 (105) 내의 도전재 (106) 에 의해 측면 실드층 (108) 이 형성된다. 도전제 (104) 의 간격은 전자 노이즈의 파장보다 좁게 형성되어 있기 때문에, 도전제 (104) 가 간격을 두고 배치되어 있어도 전자 노이즈가 차단된다. 배선 기판 (101) 에 대한 개구 인터포저 (105) 의 접착이라는 간이한 작업으로, 단시간에 저비용으로 입설 위요부 (107) 및 측면 실드층 (108) 을 형성할 수 있다. 또, 도전제의 간헐적인 공급에 의해 실링보다, 더욱 작업 시간을 단축시킬 수 있다.
이와 같이 하여 배선 기판 (101) 이 준비되면, 상기한 제 1, 제 2 반도체 패키지의 제조 방법의 각 공정을 거쳐 반도체 패키지가 제조된다. 이 경우, 봉지 기판 형성 공정에서는, 반도체 칩 (109) 이 마운트된 배선 기판 (101), 개구 인터포저 (105), 복수의 도전제 (104) 사이가 봉지 수지 (111) 로 봉지되어 봉지 기판 (112) 이 형성된다 (도 13 참조). 이로써, 봉지 수지 (111) 에 의해 개구 인터포저 (105) 가 보강된다. 또, 배선 기판 준비 공정은, 플립 칩 본딩용의 배선 기판에 한정되지 않고, 와이어 본딩용의 배선 기판의 제조에도 적용할 수 있다.
이상과 같이, 제 5 실시형태의 반도체 패키지의 제조 방법에 의하면, 도전제 (104) 의 간헐 공급에 의해 배선 기판 (101) 에 입설 위요부 (107) 및 측면 실드층 (108) 을 단시간에 또한 저비용으로 형성할 수 있다. 또, 제 1 실시형태와 마찬가지로, 반도체 패키지에 대해 소정의 막 두께의 실드층을 효율적으로 형성할 수 있다. 또한, 도전제 (104) 는, 예를 들어 도전성을 갖는 것이면 되고, 예를 들어, 단일 원소의 메탈이어도 되고, 메탈 합금이어도 된다.
또한, 상기의 제 1 ∼ 제 5 실시형태에 있어서는, 배선 기판에 1 개의 반도체 칩을 실장한 반도체 패키지를 예시했지만, 이 구성에 한정되지 않는다. 배선 기판에 복수의 반도체 칩을 실장한 반도체 패키지를 제조해도 된다. 예를 들어, 도 14a 에 나타내는 바와 같이, 배선 기판 (121) 에 복수 (예를 들어, 3 개) 의 반도체 칩 (122a, 122b, 122c) 을 실장하고, 반도체 칩 (122a, 122b, 122c) 을 합하여 실드한 반도체 패키지 (120) 를 제조하도록 해도 된다. 이 경우, 배선 기판 준비 공정에 있어서 복수의 반도체 칩에 대해 1 개의 마운트부 (124) 가 준비되어, 개편화 공정에 있어서 패키지 단위로 분할된다. 또한, 반도체 칩 (122a, 122b, 122c) 은 동일 기능을 가져도 되고, 상이한 기능을 가져도 된다.
또, 도 14b 에 나타내는 바와 같이, 배선 기판 (126) 에 복수 (예를 들어, 2 개) 의 반도체 칩 (127a, 127b) 을 실장하여, 반도체 칩 (127a, 127b) 을 개별적으로 실드한 반도체 패키지 (SIP) (125) 를 제조하도록 해도 된다. 이 경우, 배선 기판 준비 공정에 있어서 반도체 칩마다 마운트부 (129) 가 준비되어, 개편화 공정에 있어서 패키지 단위로 분할된다. 이로써, 반도체 칩 (127a, 127b) 사이에 측면 실드층 (128) 이 형성되어, 반도체 칩 (127a, 127b) 의 상호 간에 전자 노이즈의 영향을 방지할 수 있다. 또한, 반도체 칩 (127a, 127b) 은 동일 기능을 가져도 되고, 상이한 기능을 가져도 된다.
또, 상기의 제 3 ∼ 제 5 실시형태에 있어서는, 배선 기판 준비 공정에서 적층 라미네이트, 도전제의 실링, 도전제의 간헐 공급 등에 의해 배선 기판을 형성하는 구성으로 했으나, 이 구성에 한정되지 않는다. 배선 기판 준비 공정은, 입설 위요부 및 측면 실드층이 형성된 배선 기판을 준비 가능하면 된다. 예를 들어, 도 15 에 나타내는 바와 같이, 마운트부 (133) 를 둘러싸도록 측면 실드층 (135) 이 매설된 배선 기판 (131) 을 준비하고, 배선 기판 (131) 에 대해 드릴 (139) 등에 의한 기계 가공으로 마운트부 (133) 에 오목한 형상의 캐비티 (132) 를 형성하도록 한다. 이로써, 캐비티 (132) 의 주위에 측면 실드층 (135) 이 매설된 입설 위요부 (134) 를 형성할 수 있다.
또, 상기의 제 3 ∼ 제 5 실시형태에 있어서는, 마운트부의 주위에 반도체 칩보다 높게 입설 위요부가 형성되는 구성으로 했지만, 이 구성에 한정되지 않는다. 제 1, 제 2 실시형태와 마찬가지로 반도체 칩이 입설 위요부보다 높게 형성되어 있어도 된다.
또, 상기의 제 1 ∼ 제 5 실시형태에 있어서는, 개편화 공정이 절삭 블레이드를 사용하여 실시되었지만, 이 구성에 한정되지 않는다. 개편화 공정은, 봉지 기판을 개개의 패키지를 분할하는 구성이면 되고, 예를 들어, 프로파일러 등의 다른 가공구를 사용하여 봉지 기판을 개개의 패키지로 분할해도 되고, 어블레이션 가공 등의 레이저 가공에 의해 봉지 기판을 개개의 패키지로 분할해도 된다. 또한, 레이저 어블레이션이란, 레이저 광선의 조사 강도가 소정의 가공 임계값 이상이 되면, 고체 표면에서 전자, 열적, 광 과학적 및 역학적 에너지로 변환되고, 그 결과, 중성 원자, 분자, 정부 (正負) 의 이온, 라디칼, 클러스터, 전자, 광이 폭발적으로 방출되어, 고체 표면이 에칭되는 현상을 말한다.
또, 상기의 제 1 ∼ 5 의 실시형태에 있어서는, 연삭 공정이나 절삭 공정에 의해 봉지 기판으로부터 수지층을 제거하여 측면 실드층의 상단을 표출시키는 구성으로 했으나, 이 구성에 한정되지 않는다. 봉지 기판 형성 공정에서 입설 위요부의 내측에만 봉지 수지를 충전시킴으로써, 연삭 공정이나 절삭 공정을 생략할 수 있다.
또, 상기의 제 1 실시형태에 있어서는, 제거 공정의 가공구로서 연삭 휠을 사용하여 봉지 수지의 표면을 평탄화함과 함께 입설 위요부 상면의 봉지 수지를 제거하는 연삭 공정을 예시했지만, 이 구성에 한정되지 않는다. 제 1 실시형태의 제거 공정은, 봉지 수지의 표면을 평탄화함과 함께 입설 위요부 상면의 봉지 수지를 제거 가능한 구성이면 되고, 초강 바이트 등의 바이트 공구를 사용한 바이트 절삭으로 봉지 수지를 제거해도 되고, 광폭 블레이드를 사용한 표면 절삭으로 봉지 수지를 제거하도록 해도 된다.
또, 상기의 제 2 실시형태에 있어서는, 제거 공정의 가공구로서 절삭 블레이드를 사용하여 입설 위요부 상의 봉지 수지를 측면 실드층을 따라 절삭하는 절삭 공정을 예시했지만, 이 구성에 한정되지 않는다. 제 2 실시형태의 제거 공정은, 입설 위요부 상의 봉지 수지를 측면 실드층을 따라 제거 가능한 구성이면 되고, 예를 들어, 어블레이션 가공이나 프로파일러에 의해 봉지 수지를 제거하도록 해도 된다.
또, 상기의 제 1 ∼ 제 5 실시형태에서는, 배선 기판 준비 공정에서 범프가 배치 형성된 배선 기판이 준비되는 구성으로 했으나, 이 구성에 한정되지 않는다. 범프의 배치 형성 타이밍은 특별히 한정되지 않고, 예를 들어, 봉지 기판의 형성 후에 범프가 배치 형성되어도 된다.
또, 상기의 제 1 ∼ 제 5 실시형태에서는, 배선 기판이 각 유지 지그에 유지되어 각 공정이 실시되는 구성으로 했지만, 이 구성에 한정되지 않는다. 예를 들어, 배선 기판의 이면에 보호 테이프가 첩착 (貼着) 되고, 테이프를 개재하여 배선 기판을 기대 등 상에 재치 (載置) 한 상태에서 각 공정이 실시되어도 된다. 또한, 유지 지그는, 기판을 유지할 수 있으면 되고, 예를 들어, 포러스제의 유지면을 갖는 척 테이블이 적절히 사용되어도 된다.
또, 반도체 패키지는, 휴대 전화 등의 휴대 통신 기기에 사용되는 구성에 한정되지 않고, 카메라 등의 다른 전자 기기에 사용되어도 된다.
또, 본 실시형태 및 변형예를 설명했지만, 본 발명의 그 밖의 실시형태로서, 상기 각 실시형태 및 변형예를 전체적 또는 부분적으로 조합한 것이어도 된다.
또, 본 발명의 실시형태는 상기의 각 실시형태 및 변형예에 한정되는 것이 아니라, 본 발명의 기술적 사상의 취지를 일탈하지 않는 범위에 있어서 다양하게 변경, 치환, 변형되어도 된다. 나아가서는, 기술의 진보 또는 파생되는 다른 기술에 의해, 본 발명의 기술적 사상을 다른 방법으로 실현할 수 있으면, 그 방법을 이용하여 실시되어도 된다. 따라서, 특허 청구의 범위는, 본 발명의 기술적 사상의 범위 내에 포함될 수 있는 모든 실시형태를 커버하고 있다.
또, 본 실시형태에서는, 본 발명을 반도체 패키지의 제조 방법에 적용한 구성에 대해서 설명했는데, 소정의 막 두께의 실드층이 형성되는 다른 패키지 부품의 제조 방법에 적용하는 것도 가능하다.
이상 설명한 바와 같이, 본 발명은, 소정의 막 두께의 실드층을 효율적으로 형성할 수 있다는 효과를 갖고, 특히, 휴대 통신 기기에 사용되는 반도체 패키지의 제조 방법에 유용하다.
10, 40 : 반도체 패키지
11, 41, 71, 81, 101 : 배선 기판 (PCB)
12, 42, 78, 89, 109 : 반도체 칩
13, 43 : 수지층 (봉지 수지)
15, 45, 92, 112 : 봉지 기판
16, 46, 91, 111 : 봉지 수지
17, 47, 77, 88, 108 : 측면 실드층
18, 48 : 상면 실드층
21, 51, 75, 87, 107 : 입설 위요부
22 : 분할 예정 라인
23, 53, 73, 83, 103 : 마운트부
74 : 절연 필름
76, 86, 106 : 도전재
84, 104 : 도전제
85, 105 : 개구 인터포저

Claims (6)

  1. 봉지 수지에 의해 반도체 칩이 봉지된 반도체 패키지를 제조하는 반도체 패키지의 제조 방법으로서,
    배선 기판의 상면에 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 형성되어 반도체 칩을 상면에 마운트하는 복수의 마운트부와, 복수의 그 마운트부와 그 분할 예정 라인 사이에 각 그 마운트부를 둘러싸서 형성된 입설 위요부와, 그 입설 위요부 내에서 그 마운트부를 둘러싸서 두께 방향에 걸쳐 전자파를 차단하는 측면 실드층을 구비한 그 배선 기판을 준비하는 배선 기판 준비 공정과,
    그 배선 기판 상의 그 마운트부에 복수의 반도체 칩을 마운트하는 칩 마운트 공정과,
    그 반도체 칩이 마운트된 그 배선 기판의 그 입설 위요부의 내측에 봉지 수지를 공급하여 그 반도체 칩을 봉지 수지로 봉지하여 봉지 기판을 형성하는 봉지 기판 형성 공정과,
    그 봉지 기판 형성 공정을 실시한 후에, 그 분할 예정 라인을 따라 그 봉지 기판을 분할하여 개개의 반도체 패키지로 개편화하는 개편화 공정과,
    그 봉지 기판 형성 공정을 실시한 후에, 복수의 그 반도체 패키지의 봉지 수지 상면에 전자파를 차단하는 상면 실드층을 형성하는 상면 실드층 형성 공정을 구비하는, 반도체 패키지의 제조 방법.
  2. 제 1 항에 있어서,
    그 봉지 기판 형성 공정을 실시한 후이며 또한 그 상면 실드층 형성 공정을 실시하기 전에, 그 봉지 수지의 표면을 평탄화함과 함께 그 입설 위요부 상면에 공급된 봉지 수지를 제거하고, 그 입설 위요부 내에 형성된 그 측면 실드층의 선단을 그 입설 위요부 상면에 표출시키는 제거 공정을 추가로 구비한, 반도체 패키지의 제조 방법.
  3. 제 1 항에 있어서,
    그 봉지 기판 형성 공정을 실시한 후에, 그 입설 위요부 상면에 공급된 봉지 수지를 그 측면 실드층을 따라 제거하고, 그 입설 위요부 내에 형성된 그 측면 실드층의 선단을 표출시키는 제거 공정을 추가로 구비한, 반도체 패키지의 제조 방법.
  4. 제 1 항에 있어서,
    그 배선 기판 준비 공정은,
    그 배선 기판 상에, 미리 그 마운트부에 그 반도체 칩을 마운트하기 위한 개구가 형성됨과 함께 그 개구를 둘러싸는 도전재가 충전된 복수의 절연 필름을 적층 라미네이트하여 그 입설 위요부 및 그 측면 실드층을 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  5. 제 1 항에 있어서,
    그 배선 기판 준비 공정은,
    그 배선 기판 상의 복수의 그 마운트부를 각각 둘러싸서 도전제로 실링하는 실링 공정과,
    각 그 마운트부에 그 반도체 칩을 마운트하기 위한 개구를 복수 갖고, 그 개구를 둘러싸는 도전재를 포함하는 개구 인터포저를, 그 개구를 그 배선 기판의 그 마운트부에 각각 대응시켜 위치 결정하고 그 도전제로 접착하여 그 입설 위요부 및 그 측면 실드층을 형성하는 입설 위요부 형성 공정을 포함하고,
    그 봉지 기판 형성 공정에 있어서는, 그 반도체 칩이 마운트된 그 배선 기판, 그 개구 인터포저, 그 도전제 사이를 봉지 수지로 봉지하여 그 봉지 기판을 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  6. 제 1 항에 있어서,
    그 배선 기판 준비 공정은,
    그 배선 기판 상의 복수의 마운트부를 각각 둘러싸서 도전제를 간격을 두고 배치 형성하는 배치 형성 공정과,
    각 그 마운트부에 그 반도체 칩을 마운트하기 위한 개구를 복수 갖고, 그 개구를 둘러싸는 도전재를 포함하는 개구 인터포저를, 그 개구를 그 배선 기판의 그 마운트부에 각각 대응시켜 위치 결정하고 그 도전제로 접착하여 그 입설 위요부 및 그 측면 실드층을 형성하는 입설 위요부 형성 공정을 포함하고, 그 도전제의 간격은, 그 전자파의 파장보다 좁게 하여 전자파를 차단하고,
    그 봉지 기판 형성 공정에 있어서는, 그 반도체 칩이 마운트된 그 배선 기판, 그 개구 인터포저, 복수의 그 도전제 사이를 봉지 수지로 봉지하여 그 봉지 기판을 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020180006631A 2017-01-25 2018-01-18 반도체 패키지의 제조 방법 KR102334782B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-011165 2017-01-25
JP2017011165A JP6815880B2 (ja) 2017-01-25 2017-01-25 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
KR20180087844A true KR20180087844A (ko) 2018-08-02
KR102334782B1 KR102334782B1 (ko) 2021-12-02

Family

ID=62907155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180006631A KR102334782B1 (ko) 2017-01-25 2018-01-18 반도체 패키지의 제조 방법

Country Status (5)

Country Link
US (1) US10431555B2 (ko)
JP (1) JP6815880B2 (ko)
KR (1) KR102334782B1 (ko)
CN (1) CN108364933B (ko)
TW (1) TWI735733B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
JP7366911B2 (ja) * 2018-02-22 2023-10-23 デックスコム・インコーポレーテッド キャスタレーション貫通ビアを採用するセンサインターポーザ
US10804188B2 (en) * 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
JP7211822B2 (ja) * 2019-01-09 2023-01-24 株式会社東京精密 電子部品のポッティング方法及びそれを用いた電子装置
US11948877B2 (en) 2020-03-31 2024-04-02 Qualcomm Incorporated Hybrid package apparatus and method of fabricating
US11784130B2 (en) * 2021-08-27 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package with underfill

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332255A (ja) * 2005-05-25 2006-12-07 Alps Electric Co Ltd 電子回路ユニット、及びその製造方法
JP2009277954A (ja) * 2008-05-16 2009-11-26 Murata Mfg Co Ltd 回路モジュールの製造方法及び回路モジュール
JP2010080699A (ja) * 2008-09-26 2010-04-08 Panasonic Corp 高周波モジュールとその製造方法
JP2012039104A (ja) 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器
KR20160134435A (ko) * 2015-05-15 2016-11-23 삼성전기주식회사 전자부품 패키지 및 패키지 온 패키지 구조

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1429387A (en) * 1921-01-22 1922-09-19 Firm Gewerkschaft Hausbach Ii Flushing hopper for shallow and deep dredgers
US5352925A (en) * 1991-03-27 1994-10-04 Kokusai Electric Co., Ltd. Semiconductor device with electromagnetic shield
KR930024126A (ko) * 1992-05-12 1993-12-22 아키라 기타하라 표면실장소자와 그의 반제품
JP2001111232A (ja) * 1999-10-06 2001-04-20 Sony Corp 電子部品実装多層基板及びその製造方法
US6876071B2 (en) * 2001-06-30 2005-04-05 Texas Instruments Incorporated Masking layer in substrate cavity
JP3938742B2 (ja) * 2002-11-18 2007-06-27 Ｎｅｃエレクトロニクス株式会社 電子部品装置及びその製造方法
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
JP4799385B2 (ja) * 2006-05-11 2011-10-26 パナソニック株式会社 樹脂封止型半導体装置の製造方法およびそのための配線基板
WO2008029654A1 (en) * 2006-09-06 2008-03-13 Hitachi Metals, Ltd. Semiconductor sensor device and method for manufacturing same
JP2009059800A (ja) * 2007-08-30 2009-03-19 Toshiba Corp 小型モジュール
JP5466820B2 (ja) * 2007-10-18 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体基板、及び半導体装置の製造方法
US7718901B2 (en) * 2007-10-24 2010-05-18 Ibiden Co., Ltd. Electronic parts substrate and method for manufacturing the same
JP2009117450A (ja) * 2007-11-02 2009-05-28 Rohm Co Ltd モジュールおよびその製造方法
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2009283835A (ja) * 2008-05-26 2009-12-03 Elpida Memory Inc 半導体装置及びその製造方法
JP5203045B2 (ja) * 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
KR20100095033A (ko) * 2008-08-29 2010-08-27 이비덴 가부시키가이샤 플렉스 리지드 배선판 및 전자 디바이스
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
US8921705B2 (en) * 2008-11-28 2014-12-30 Ibiden Co., Ltd. Wiring board and fabrication method therefor
JP2010153466A (ja) * 2008-12-24 2010-07-08 Elpida Memory Inc 配線基板
JP5289996B2 (ja) * 2009-02-16 2013-09-11 日本特殊陶業株式会社 補強材付き配線基板
JP5261255B2 (ja) * 2009-03-27 2013-08-14 ルネサスエレクトロニクス株式会社 半導体装置
JP2011061004A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
JP2011165741A (ja) * 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
JP5467959B2 (ja) * 2010-07-21 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
US9337116B2 (en) * 2010-10-28 2016-05-10 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interposer for stacking and electrically connecting semiconductor die
JP2012109437A (ja) * 2010-11-18 2012-06-07 Elpida Memory Inc 半導体装置及びその製造方法
JP2012142536A (ja) * 2010-12-13 2012-07-26 Elpida Memory Inc 半導体装置及びその製造方法
CN103460821B (zh) * 2011-04-01 2016-08-10 株式会社村田制作所 元器件内置树脂基板及其制造方法
JP2013098410A (ja) * 2011-11-02 2013-05-20 Ibiden Co Ltd 多数個取り基板
KR101335378B1 (ko) * 2012-04-12 2013-12-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제작 방법
US20150236003A1 (en) * 2012-09-14 2015-08-20 Renesas Electronics Corporation Method of manufacturing semiconductor device
US9668352B2 (en) * 2013-03-15 2017-05-30 Sumitomo Electric Printed Circuits, Inc. Method of embedding a pre-assembled unit including a device into a flexible printed circuit and corresponding assembly
US20150077960A1 (en) * 2013-09-19 2015-03-19 Murata Manufacturing Co., Ltd. Low-temperature packaging methodology for electronic devices and other devices
KR101835452B1 (ko) * 2013-10-30 2018-03-08 쿄세라 코포레이션 배선 기판 및 이것을 사용한 실장 구조체
TWI509767B (zh) * 2013-12-13 2015-11-21 Universal Scient Ind Shanghai 電子封裝模組及其製造方法
US20170194300A1 (en) * 2015-05-27 2017-07-06 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2015195272A (ja) * 2014-03-31 2015-11-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
KR102245134B1 (ko) * 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지
JP2015222741A (ja) * 2014-05-22 2015-12-10 京セラサーキットソリューションズ株式会社 多数個取り配線基板およびその製造方法
US9390993B2 (en) * 2014-08-15 2016-07-12 Broadcom Corporation Semiconductor border protection sealant
JP6473595B2 (ja) * 2014-10-10 2019-02-20 イビデン株式会社 多層配線板及びその製造方法
US9554469B2 (en) * 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
US10269722B2 (en) * 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
US20160174365A1 (en) * 2014-12-15 2016-06-16 Bridge Semiconductor Corporation Wiring board with dual wiring structures integrated together and method of making the same
US9947625B2 (en) * 2014-12-15 2018-04-17 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener and method of making the same
US10306777B2 (en) * 2014-12-15 2019-05-28 Bridge Semiconductor Corporation Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
US20180261535A1 (en) * 2014-12-15 2018-09-13 Bridge Semiconductor Corp. Method of making wiring board with dual routing circuitries integrated with leadframe
TW201626531A (zh) * 2015-01-14 2016-07-16 鈺橋半導體股份有限公司 中介層嵌置於加強層中之線路板及其製作方法
WO2016144039A1 (en) * 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
US10177130B2 (en) * 2015-04-01 2019-01-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
KR20160132751A (ko) * 2015-05-11 2016-11-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US9659878B2 (en) * 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level shielding in multi-stacked fan out packages and methods of forming same
KR101933408B1 (ko) * 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
JP2017157739A (ja) * 2016-03-03 2017-09-07 イビデン株式会社 電子部品付き配線板の製造方法
US9793222B1 (en) * 2016-04-21 2017-10-17 Apple Inc. Substrate designed to provide EMI shielding
JP6832666B2 (ja) * 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
US10068854B2 (en) * 2016-10-24 2018-09-04 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US9953931B1 (en) * 2016-10-25 2018-04-24 Advanced Semiconductor Engineering, Inc Semiconductor device package and a method of manufacturing the same
JP2018074123A (ja) * 2016-11-04 2018-05-10 株式会社ディスコ ウエーハの加工方法
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332255A (ja) * 2005-05-25 2006-12-07 Alps Electric Co Ltd 電子回路ユニット、及びその製造方法
JP2009277954A (ja) * 2008-05-16 2009-11-26 Murata Mfg Co Ltd 回路モジュールの製造方法及び回路モジュール
JP2010080699A (ja) * 2008-09-26 2010-04-08 Panasonic Corp 高周波モジュールとその製造方法
JP2012039104A (ja) 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器
KR20160134435A (ko) * 2015-05-15 2016-11-23 삼성전기주식회사 전자부품 패키지 및 패키지 온 패키지 구조

Also Published As

Publication number Publication date
US10431555B2 (en) 2019-10-01
US20180211926A1 (en) 2018-07-26
CN108364933B (zh) 2023-09-19
JP6815880B2 (ja) 2021-01-20
TWI735733B (zh) 2021-08-11
CN108364933A (zh) 2018-08-03
TW201841267A (zh) 2018-11-16
KR102334782B1 (ko) 2021-12-02
JP2018120950A (ja) 2018-08-02

Similar Documents

Publication Publication Date Title
KR20180087844A (ko) 반도체 패키지의 제조 방법
US8592958B2 (en) Chip package and manufacturing method thereof
US8030750B2 (en) Semiconductor device packages with electromagnetic interference shielding
CN108735668B (zh) 半导体封装的制造方法
US10211164B2 (en) Semiconductor package manufacturing method
US20110115059A1 (en) Semiconductor Device Packages with Electromagnetic Interference Shielding
KR102346917B1 (ko) 반도체 디바이스 칩 및 반도체 디바이스 칩의 제조 방법
KR102536434B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN110323182B (zh) 板状物的加工方法
JP6955918B2 (ja) 基板の加工方法
TW202201576A (zh) 半導體封裝及其製造方法
US11387190B2 (en) Shielded electronic modules and methods of forming the same utilizing plating and double-cut singulation
JP6971093B2 (ja) マルチブレード、加工方法
JP6887326B2 (ja) 半導体パッケージの形成方法
JP2019012714A (ja) 半導体パッケージの製造方法
KR101870421B1 (ko) Ems 안테나 모듈 및 그 제조방법과 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant