KR102536434B1 - 반도체 패키지 및 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지 및 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR102536434B1
KR102536434B1 KR1020170018241A KR20170018241A KR102536434B1 KR 102536434 B1 KR102536434 B1 KR 102536434B1 KR 1020170018241 A KR1020170018241 A KR 1020170018241A KR 20170018241 A KR20170018241 A KR 20170018241A KR 102536434 B1 KR102536434 B1 KR 102536434B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor package
protective film
package
resin
Prior art date
Application number
KR1020170018241A
Other languages
English (en)
Other versions
KR20170096945A (ko
Inventor
가츠히코 스즈키
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170096945A publication Critical patent/KR20170096945A/ko
Application granted granted Critical
Publication of KR102536434B1 publication Critical patent/KR102536434B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Geometry (AREA)

Abstract

(과제) 판금 실드를 채용하지 않고 무선 시스템에 악영향을 미치는 전자파 노이즈를 차단 가능한 반도체 패키지 및 반도체 패키지의 제조 방법을 제공하는 것이다.
(해결 수단) 반도체 패키지로서, 제 1 면, 제 2 면 및 내부에 배선 패턴을 갖는 기판과, 그 기판의 제 1 면 상에 탑재된 반도체 소자와, 그 반도체 소자를 봉지하는 봉지 수지와, 그 기판의 제 2 면 상에 형성된 복수의 외부 접속 전극과, 그 봉지 수지의 상면 및 그 봉지 수지와 그 기판의 측면에 형성된 전자파를 실드하는 전자파 실드막과, 그 전자파 실드막에 전기적으로 접속되고 그 기판에 형성된 어스 배선을 구비한다.

Description

반도체 패키지 및 반도체 패키지의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지 및 반도체 패키지의 제조 방법에 관한 것이다.
최근 휴대 전화나 스마트폰 등의 휴대 무선 통신 기기에서는, 고기능화, 고성능화 등을 위해, 기기 내에 탑재되는 무선 시스템을 구성하는 SAW 디바이스나 안테나 엘리먼트 등의 전자 부품의 수가 증가하고 있다.
한편, 기기 내에 탑재되는 DRAM 이나 플래시 메모리 등의 각종 반도체 패키지의 데이터 전송 속도가 빨라지고 있고, 그 결과 각종 반도체 패키지로부터 발생하는 전자파가 노이즈로서 무선 시스템에 악영향을 미친다는 문제가 있다.
현재 이 대책으로서, 전자파 노이즈를 발생시키는 반도체 패키지를 포함하는 회로를 금속판으로 둘러싸는 판금 실드가 사용되고 있다 (예를 들어, 일본 공개특허공보 2001-44680호 및 일본 공개특허공보 2004-72051호 참조).
일본 공개특허공보 2001-44680호 일본 공개특허공보 2004-7 51호
그러나, 특허문헌 1 또는 특허문헌 2 에 기재된 바와 같은 반도체 패키지를 포함하는 회로를 금속판으로 둘러싸는 판금 실드 구조를 채용한 경우에는, 실장에 필요한 면적이 커져 버리므로, 휴대 전화나 스마트폰 등의 휴대 무선 통신 기기의 소형화나 박형화의 저해 요인이 되고 있었다.
본 발명은 이와 같은 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 판금 실드를 채용하지 않고 무선 시스템에 악영향을 미치는 전자파 노이즈를 차단 가능한 반도체 패키지 및 반도체 패키지의 제조 방법을 제공하는 것이다.
청구항 1 에 기재된 발명에 의하면, 반도체 패키지로서, 제 1 면, 제 2 면 및 내부에 배선 패턴을 갖는 기판과, 그 기판의 제 1 면 상에 탑재된 반도체 소자와, 그 반도체 소자를 봉지하는 봉지 수지와, 그 기판의 제 2 면 상에 형성된 복수의 외부 접속 전극과, 그 봉지 수지의 상면 및 그 봉지 수지와 그 기판의 측면에 형성된 전자파를 실드하는 전자파 실드막과, 그 전자파 실드막에 전기적으로 접속되고, 그 기판에 형성된 어스 배선을 구비한 것을 특징으로 하는 반도체 패키지가 제공된다.
청구항 2 에 기재된 발명에 의하면, 청구항 1 에 기재된 반도체 패키지의 제조 방법으로서, 격자상으로 형성된 복수의 분할 예정 라인으로 구획된 각 영역에 반도체 소자가 배치 형성되어 수지로 봉지되고, 수지 봉지된 제 1 면과 반대측의 제 2 면에 형성된 복수의 외부 접속 전극을 구비한 패키지 기판을 준비하는 패키지 기판 준비 공정과, 그 패키지 기판의 그 외부 접속 전극이 형성된 제 2 면의 전체면에 액상 수지를 도포하여 보호막을 형성하는 보호막 피복 공정과, 그 패키지 기판을 분할 예정 라인을 따라 절삭 블레이드에 의해 절삭하여, 그 패키지 기판을 개개의 반도체 패키지로 분할하는 분할 공정과, 분할된 그 반도체 패키지의 그 봉지 수지의 상면 및 그 반도체 패키지의 측면에 금속막을 피복하여 전자파를 차단하는 실드막을 형성하는 전자파 실드막 형성 공정과, 그 반도체 패키지의 그 외부 접속 전극이 형성된 제 2 면에 피복된 보호막을 제거하는 보호막 제거 공정을 구비한 것을 특징으로 하는 반도체 패키지의 제조 방법이 제공된다.
본 발명에 의하면, 반도체 패키지의 수지 봉지된 상면 및 기판을 포함하는 측면에 금속막으로 이루어지는 전자파 실드막을 피복하고, 또한 반도체 패키지가 마더 보드에 실장되었을 때, 전자파 실드막이 접지되는 구조를 취함으로써, 판금 실드를 사용하지 않고 무선 시스템에 악영향을 미치지 않는 반도체 패키지를 제공할 수 있다.
도 1(A) 는 패키지 기판의 평면도, 도 1(B) 는 패키지 기판의 이면도이다.
도 2 는, 패키지 기판의 일부 확대 단면도이다.
도 3 은, 보호막 피복 공정의 일례를 나타내는 사시도이다.
도 4(A) 는 분할 공정을 나타내는 패키지 기판의 일부 확대 단면도, 도 4(B) 는 분할 공정으로 분할된 반도체 패키지의 단면도이다.
도 5(A) 는 전자파 실드막 형성 공정 실시 후의 반도체 패키지의 단면도, 도 5(B) 는 보호막 제거 공정 실시 후의 반도체 패키지의 단면도이다.
도 6(A) 는 일부 보호막 제거 공정을 나타내는 패키지 기판의 일부 확대 단면도, 도 6(B) 는 일부 보호막 제거 공정 실시 후의 분할 공정을 나타내는 패키지 기판의 일부 확대 단면도이다.
도 7 은, 접지 구조를 나타내는 반도체 패키지의 단면도이다.
이하, 본 발명의 실시형태를 도면을 참조하여 상세하게 설명한다. 도 1(A) 를 참조하면, 반도체 패키지가 BGA (Ball Grid Array) 인 패키지 기판의 평면도가 나타나 있다. 도 1(B) 는 패키지 기판의 이면도이다.
패키지 기판 (11) 은, 사각형상의 수지 기판 (13) 을 갖고 있고, 수지 기판 (13) 의 외주 잉여 영역 (15) 및 피디바이스 영역 (15a) 에 의해 둘러싸인 영역에는, 도시된 예에서는 3 개의 디바이스 영역 (17a, 17b, 17c) 이 존재한다. 본 실시형태에서는 기판 (13) 은 수지로 형성되어 있지만, 수지 기판 (13) 을 대신하여 실리콘 기판을 채용하도록 해도 된다.
각 디바이스 영역 (17a, 17b, 17c) 에 있어서는, 서로 직교하도록 형성된 복수의 분할 예정 라인 (19) 에 의해 구획된 각 영역에 디바이스 배치 형성부 (21) 가 형성되고, 디바이스 배치 형성부 (21) 에는, 도 2 에 나타내는 바와 같이, 복수의 범프 (25) 를 갖는 반도체 소자 (23) 가 배치 형성되어 있다.
도 1(B) 에 나타내는 바와 같이, 각 디바이스 영역 (17a, 17b, 17c) 에 대응하는 기판 (13) 의 제 1 면 (13a) 은 봉지 수지 (몰드 수지) (18) 로 봉지되어 있다. 기판 (13) 의 제 1 면 (13a), 제 2 면 (13b) 및 그 내부에는 배선 패턴 (도체 패턴) (14) 이 형성되어 있다.
도 2 에 가장 잘 나타난 바와 같이, 기판 (13) 의 제 2 면 (13b) 에는 기판 (13) 내의 배선 패턴 (14) 에 접속된 복수의 외부 접속 전극 (범프) (16) 이 형성되어 있다. 도 1(A) 에 가장 잘 나타난 바와 같이, 각 반도체 소자 (23) 에 대응하여 반도체 소자 (23) 의 4 변을 따르도록 복수의 외부 접속 전극 (16) 이 형성되어 있다.
다음으로, 본 발명 실시형태에 관련된 반도체 패키지의 제조 방법에 대해 설명한다. 먼저, 도 1 에 나타내는 바와 같이, 격자상으로 형성된 복수의 분할 예정 라인 (19) 으로 구획된 기판 상의 각 영역 (21) 에 반도체 소자 (23) 가 배치 형성되어 수지 (18) 로 봉지되고, 수지 봉지된 면과 반대측의 면에 형성된 복수의 외부 접속 전극 (범프) (16) 을 구비한 패키지 기판 (11) 을 준비하는 패키지 기판 준비 공정을 실시한다.
이어서, 도 3 에 나타내는 바와 같이, 패키지 기판 (11) 의 외부 접속 전극 (16) 이 형성된 면 (제 2 면) (13b) 의 전체면에 액상 수지 도포 장치 (20) 로부터 액상 수지 (22) 를 도포하고, 도 4(A) 에 나타내는 바와 같이, 기판 (13) 의 제 2 면 (13b) 에 보호막 (24) 을 형성하는 보호막 피복 공정을 실시한다. 보호막 피복 공정은, 종래 공지된 스크린 인쇄법, 스프레이 코팅법, 라미네이트법, 스핀 코팅법, 잉크젯법, 증착법 등에 의해 실시할 수 있다.
보호막 피복 공정을 실시한 후, 패키지 기판 (11) 의 봉지 수지 (18) 측을, 도 4(A) 에 나타내는 바와 같이 다이싱 테이프 (T1) 에 첩착 (貼着) 하고, 다이싱 테이프 (T1) 의 외주부를 도시하지 않은 고리형 프레임에 첩착하여, 패키지 기판 (11) 을 다이싱 테이프 (T1) 를 통해 고리형 프레임으로 지지하는 패키지 기판 지지 공정을 실시한다.
이어서, 절삭 장치의 척 테이블에서 다이싱 테이프 (T1) 를 통해 패키지 기판 (11) 을 흡인 유지하고, 도 4(A) 에 나타내는 바와 같이, 절삭 장치의 절삭 블레이드 (26) 에 의해 패키지 기판 (11) 의 세로 방향 및 가로 방향으로 신장되는 모든 분할 예정 라인 (19) 을 절삭하여, 패키지 기판 (11) 을 개개의 반도체 패키지 (27) 로 분할하는 분할 공정을 실시한다. 이 분할 공정에서는, 절삭 블레이드 (26) 를 분할 예정 라인 (19) 을 따라 다이싱 테이프 (T1) 까지 잘라 패키지 기판 (11) 을 풀커트한다.
분할 공정을 실시한 후 반도체 패키지 (27) 의 상하를 반전시키고, 도 4(B) 에 나타내는 바와 같이, 반도체 패키지 (27) 의 보호막 (24) 측을 다이싱 테이프 (T2) 에 첩착하고, 다이싱 테이프 (T2) 의 외주를 도시하지 않은 프레임에 첩착하여, 다이싱 테이프 (T2) 를 통해 복수의 반도체 패키지 (27) 를 프레임으로 지지하는 반도체 패키지 지지 공정을 실시한다.
반도체 패키지 지지 공정을 실시한 후, 다이싱 테이프 (T2) 에 지지된 복수의 반도체 패키지 (27) 를 증착로 안으로 반입하고, CVD (Chemical Vapor Deposition) 또는 PVD (Physical Vapor Deposition) 에 의해, 도 5(A) 에 나타내는 바와 같이, 반도체 패키지 (27) 의 상면 및 측면에 금속막을 피복하여 전자파를 차단하는 전자파 실드막 (28) 을 형성하는 전자파 실드막 형성 공정을 실시한다.
이 전자파 실드막 (28) 은, 봉지 수지 (18) 의 상면 및 봉지 수지 (18) 와 기판 (13) 의 측면에 형성한다. 전자파 실드막 (28) 의 두께는, 예를 들어 2 ㎛ ∼ 10 ㎛ 의 범위가 바람직하고, 보다 바람직하게는 3 ㎛ ∼ 8 ㎛ 이다. 전자파 실드막 (28) 을 형성하는 금속으로는, 예를 들어, 구리, 알루미늄, 니켈, 스테인리스강 등을 채용 가능하다.
전자파 실드막 형성 공정 실시 후, 반도체 패키지 (27) 의 외부 접속 전극 (16) 이 형성된 면 (제 2 면) (13b) 에 피복된 보호막 (24) 을 제거하는 보호막 제거 공정을 실시한다. 도 5(B) 는, 보호막 제거 공정 실시 후의 반도체 패키지 (27) 의 단면도를 나타내고 있다.
이 상태에서는, 도 5(B) 에는 특별히 도시되어 있지 않지만, 도 7(A) 에 나타내는 바와 같이, 전자파 실드막 (28) 은 기판 (13) 의 제 2 면 (13b) 에 형성된 어스용 배선 (14a) 에 전기적으로 접속되어 있다.
따라서, 반도체 패키지 (27) 를 외부 접속 전극 (16) 을 개재하여 마더 보드에 플립 칩 실장하면, 전자파 실드막 (28) 은, 어스용 배선 (14a) 및 외부 접속 전극 (16) 을 통해 도시하지 않은 마더 보드의 접지 패턴에 전기적으로 접속되어, 전자파 실드막 (28) 이 접지되게 된다.
다음으로, 본 발명 제 2 실시형태의 분할 공정 및 전자파 실드막 형성 공정을 도 6(A) ∼ 도 7(B) 를 참조하여 설명한다. 본 실시형태의 분할 공정에서는, 먼저 도 6(A) 에 나타내는 바와 같이, 레이저 가공 장치의 가공 헤드 (집광기) (30) 로부터 레이저 빔 (32) 을 조사하여, 분할 예정 라인 (19) 상의 보호막 (24) 을 제거하는 일부 보호막 제거 공정을 실시한다.
레이저 빔 (32) 은 보호막 (24) 에 대하여 흡수성을 갖는 파장의 레이저 빔이 바람직하고, 예를 들어 YAG 레이저의 제 3 고조파 (파장 355 ㎚) 를 채용 가능하다. 여기에서, 일부 보호막 제거 공정에서는, 분할 예정 라인 (19) 을 따라 보호막 (24) 을 절삭 블레이드 (26) 의 폭보다 넓은 폭 제거할 필요가 있기 때문에, 레이저 빔 (32) 을 분할 예정 라인 (19) 을 따라 그 폭방향으로 소정 거리 이동하면서 레이저 빔 (32) 을 복수 패스 주사하여, 모든 분할 예정 라인 (19) 을 따라 절삭 블레이드 (26) 의 두께보다 넓은 폭 보호막을 제거한다.
일부 보호막 제거 공정 실시 후, 도 6(B) 에 나타내는 바와 같이, 패키지 기판 (11) 의 분할 예정 라인 (19) 을 따라 절삭 블레이드 (26) 에 의해 패키지 기판 (11) 을 절삭하여, 패키지 기판 (11) 을 개개의 반도체 패키지 (27) 로 분할하는 분할 공정을 실시한다.
분할 공정 실시 후, 도 4(B) 에 나타내는 것과 동일하게, 반도체 패키지 (27) 의 상하를 반전시켜 패키지 기판 (11) 의 보호막 (24) 측을 다이싱 테이프 (T2) 에 첩착하고, CVD 법 또는 PVD 법 등에 의해 도 7(B) 에 나타내는 바와 같이, 반도체 패키지 (27) 의 수지 봉지된 상면 및 봉지 수지 (18) 및 기판 (13) 의 측면에 금속막을 피복하여 전자파 실드막 (18) 을 형성하는 전자파 실드막 형성 공정을 실시한다.
본 실시형태의 경우에는, 도 6(A) 에 나타내는 일부 보호막 제거 공정에 의해 분할 예정 라인 (19) 을 따라 소정 폭의 보호막 (24) 이 제거되어 있기 때문에, 도 7(B) 에 나타내는 바와 같이, 전자파 실드막 (28) 이 기판 (13) 의 제 2 면 (13b) 까지 돌아 들어가서 형성된다.
따라서, 전자파 실드막 (28) 이 어스용 배선 (14b), 외부 접속 전극 (16) 을 통해 마더 보드의 접지 패턴에 접지된다. 본 실시형태는, 어스용 배선 (14b) 이 기판 (13) 의 측면까지 신장되지 않은 반도체 패키지 (27) 에 대하여 유효하다.
11 : 패키지 기판
13 : 기판
14 : 배선 패턴
14a, 14b : 어스용 배선
16 : 외부 접속 전극 (범프)
17a, 17b, 17c : 디바이스 영역
18 : 봉지 수지
19 : 분할 예정 라인
20 : 액상 수지 도포 장치
21 : 디바이스 배치 형성부
23 : 반도체 소자
24 : 보호막
25 : 범프
26 : 절삭 블레이드
27 : 반도체 패키지
28 : 전자파 실드막
30 : 레이저 가공 헤드 (집광기)
32 : 레이저 빔

Claims (3)

  1. 제 1 면, 제 2 면 및 내부에 배선 패턴을 갖는 기판과,
    상기 기판의 제 1 면 상에 탑재된 반도체 소자와,
    상기 반도체 소자를 봉지하는 봉지 수지와,
    상기 기판의 제 2 면 상에 형성된 복수의 외부 접속 전극과,
    상기 봉지 수지의 상면 및 상기 봉지 수지와 상기 기판의 측면에 형성된 전자파를 실드하는 전자파 실드막과,
    상기 전자파 실드막에 전기적으로 접속되고, 상기 기판에 형성된 어스 배선을 구비하는 반도체 패키지의 제조 방법으로서,
    격자상으로 형성된 복수의 분할 예정 라인으로 구획된 각 영역에 반도체 소자가 배치 형성되어 수지로 봉지되고, 수지 봉지된 제 1 면과 반대측의 제 2 면에 형성된 복수의 외부 접속 전극을 구비한 패키지 기판을 준비하는 패키지 기판 준비 공정과,
    상기 패키지 기판의 상기 외부 접속 전극이 형성된 제 2 면의 전체면에 액상 수지를 도포하여 보호막을 형성하는 보호막 피복 공정과,
    상기 패키지 기판의 상기 분할 예정 라인을 따라, 상기 분할 예정 라인 상의 상기 보호막을 부분적으로 제거하는 일부 보호막 제거 공정과,
    상기 패키지 기판을 분할 예정 라인을 따라 절삭 블레이드에 의해 절삭하여, 상기 패키지 기판을 개개의 반도체 패키지로 분할하는 분할 공정과,
    분할된 상기 반도체 패키지의 상기 봉지 수지의 상면 및 상기 반도체 패키지의 측면에 금속막을 피복하여 전자파를 차단하는 실드막을 형성하는 전자파 실드막 형성 공정과,
    상기 반도체 패키지의 상기 외부 접속 전극이 형성된 제 2 면에 피복된 보호막을 제거하는 보호막 제거 공정을 구비하고,
    상기 일부 보호막 제거 공정은,
    레이저 빔의 조사에 의해 상기 보호막을 상기 절삭 블레이드의 두께보다 넓은 폭으로 제거하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  2. 삭제
  3. 삭제
KR1020170018241A 2016-02-17 2017-02-09 반도체 패키지 및 반도체 패키지의 제조 방법 KR102536434B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-028287 2016-02-17
JP2016028287A JP6679162B2 (ja) 2016-02-17 2016-02-17 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
KR20170096945A KR20170096945A (ko) 2017-08-25
KR102536434B1 true KR102536434B1 (ko) 2023-05-24

Family

ID=59562246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170018241A KR102536434B1 (ko) 2016-02-17 2017-02-09 반도체 패키지 및 반도체 패키지의 제조 방법

Country Status (5)

Country Link
US (1) US10269724B2 (ko)
JP (1) JP6679162B2 (ko)
KR (1) KR102536434B1 (ko)
SG (1) SG10201700762PA (ko)
TW (1) TWI731025B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6745136B2 (ja) * 2016-05-16 2020-08-26 株式会社アルバック 電子部品の製造方法および処理システム
US11437298B2 (en) * 2017-09-14 2022-09-06 Shindengen Electric Manufacturing Co., Ltd. Electronic module and method for manufacturing electronic module
CN109727933B (zh) * 2018-12-24 2021-07-13 通富微电子股份有限公司 一种半导体封装方法及半导体封装器件
WO2020184180A1 (ja) * 2019-03-08 2020-09-17 株式会社村田製作所 電子部品の製造方法及び電子部品
KR20210062433A (ko) 2019-11-21 2021-05-31 삼성전기주식회사 전자 소자 모듈
US11862550B2 (en) * 2021-09-30 2024-01-02 Advanced Semiconductor Engineering, Inc. Electronic package structure and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100112756A1 (en) * 2008-11-06 2010-05-06 Amrine Craig S Integrated circuit package formation
KR101674322B1 (ko) * 2015-11-18 2016-11-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044680A (ja) 1999-08-02 2001-02-16 Nec Saitama Ltd 電磁波シールド方法および電磁波シールドケース
JP2004072051A (ja) 2002-08-09 2004-03-04 Kitagawa Ind Co Ltd シールド構造及びその形成方法
JP5324191B2 (ja) * 2008-11-07 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP5565548B2 (ja) * 2009-03-23 2014-08-06 Ｔｄｋ株式会社 樹脂封止型電子部品及びその製造方法
JP2011155112A (ja) * 2010-01-27 2011-08-11 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2012160579A (ja) * 2011-01-31 2012-08-23 Toshiba Corp 半導体装置およびその製造方法
KR20120131530A (ko) * 2011-05-25 2012-12-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP5400094B2 (ja) * 2011-06-02 2014-01-29 力成科技股▲分▼有限公司 半導体パッケージ及びその実装方法
JP2014183181A (ja) * 2013-03-19 2014-09-29 Tdk Corp 電子部品モジュール及びその製造方法
CN104347533B (zh) * 2013-08-01 2020-05-26 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP2015115552A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
JP2015154032A (ja) * 2014-02-19 2015-08-24 株式会社東芝 配線基板とそれを用いた半導体装置
TWI585937B (zh) * 2014-08-01 2017-06-01 乾坤科技股份有限公司 具有順形電磁屏蔽結構的半導體封裝件及其製作方法
WO2016102066A1 (en) * 2014-12-22 2016-06-30 Atotech Deutschland Gmbh Method for electromagnetic shielding and thermal management of active components
JP2016146395A (ja) * 2015-02-06 2016-08-12 株式会社テラプローブ 半導体装置の製造方法及び半導体装置
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US9653407B2 (en) * 2015-07-02 2017-05-16 Advanced Semiconductor Engineering, Inc. Semiconductor device packages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100112756A1 (en) * 2008-11-06 2010-05-06 Amrine Craig S Integrated circuit package formation
KR101674322B1 (ko) * 2015-11-18 2016-11-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Also Published As

Publication number Publication date
TW201740512A (zh) 2017-11-16
KR20170096945A (ko) 2017-08-25
SG10201700762PA (en) 2017-09-28
US10269724B2 (en) 2019-04-23
US20170236786A1 (en) 2017-08-17
JP2017147341A (ja) 2017-08-24
TWI731025B (zh) 2021-06-21
JP6679162B2 (ja) 2020-04-15

Similar Documents

Publication Publication Date Title
KR102536434B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR102346917B1 (ko) 반도체 디바이스 칩 및 반도체 디바이스 칩의 제조 방법
US8592958B2 (en) Chip package and manufacturing method thereof
KR102470354B1 (ko) 전자 소자 모듈
KR102258874B1 (ko) 레이저 어블레이션을 사용하여 부분적인 emi 차폐 제거 반도체 장치
KR20230034994A (ko) 반도체 장치 및 그 제조 방법
US20110006408A1 (en) Chip package and manufacturing method thereof
US8008753B1 (en) System and method to reduce shorting of radio frequency (RF) shielding
JP6571124B2 (ja) 電子部品モジュールの製造方法
US20140367160A1 (en) Electric magnetic shielding structure in packages
JP6815880B2 (ja) 半導体パッケージの製造方法
KR20180107877A (ko) 반도체 패키지 및 그의 제조 방법
KR102520212B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR102505198B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101870421B1 (ko) Ems 안테나 모듈 및 그 제조방법과 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant