KR20100095033A - 플렉스 리지드 배선판 및 전자 디바이스 - Google Patents

플렉스 리지드 배선판 및 전자 디바이스 Download PDF

Info

Publication number
KR20100095033A
KR20100095033A KR1020107017241A KR20107017241A KR20100095033A KR 20100095033 A KR20100095033 A KR 20100095033A KR 1020107017241 A KR1020107017241 A KR 1020107017241A KR 20107017241 A KR20107017241 A KR 20107017241A KR 20100095033 A KR20100095033 A KR 20100095033A
Authority
KR
South Korea
Prior art keywords
wiring board
rigid
printed wiring
conductor
flex
Prior art date
Application number
KR1020107017241A
Other languages
English (en)
Inventor
카츠미 사기사카
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20100095033A publication Critical patent/KR20100095033A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/052—Branched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09109—Locally detached layers, e.g. in multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09245—Crossing layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10265—Metallic coils or springs, e.g. as part of a connection element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은 리지드 인쇄 배선판 (11, 12)와, 연성 기재를 갖는 연성 인쇄 배선판 (13)을 구비하는 플렉스 리지드 배선판 (10)에 관한 것이며, 연성 인쇄 배선판 (13)은 연성 기재 위에 제1 도체를 갖고, 리지드 인쇄 배선판 (11, 12)는 제2 도체를 갖고, 제1 도체와 제2 도체는 전기적으로 접속되어 있다. 또한, 연성 인쇄 배선판 (13)은 리지드 인쇄 배선판 (11, 12)와 접속된다. 또한, 연성 인쇄 배선판 (13)은 그 접속 개소로부터, 리지드 인쇄 배선판 (11, 12)의 외형의 변에 대하여 예각 또는 둔각의 각도 (θ11, θ12, θ21, θ22)를 갖는 방향으로 연장 설치되어 있다.

Description

플렉스 리지드 배선판 및 전자 디바이스{FLEX-RIGID WIRING BOARD AND ELECTRONIC DEVICE}
본 발명은, 일부가 연성(flexible) 기판으로 구성된 절곡 가능한 플렉스 리지드(flex-rigid) 배선판, 및 상기 플렉스 리지드 배선판을 사용한 전자 디바이스에 관한 것이다.
종래, 전자 부품이 실장된 리지드 기판이 임의의 패키지(PKG)에 밀봉되어 있으며, 예를 들면 핀 접속이나 땜납 접속에 의해 마더보드 위에 실장된 전자 디바이스가 알려져 있다. 예를 들면, 특허문헌 1에 마더보드 위에 실장된 복수의 리지드 기판을 서로 전기적으로 접속하는 구조가 개시되어 있다. 상세하게는, 도 40에 나타낸 바와 같이 마더보드 (1000) 위에 실장된 각 리지드 기판 (1001), (1002)의 표면에 커넥터 (1004a), (1004b)를 설치한다. 또한, 커넥터 (1004a), (1004b)에 의해 연성 기판 (1003)을 접속한다. 이렇게 하여, 이들 리지드 기판 (1001), (1002), 및 그 표면에 실장된 전자 부품 (1005a), (1005b)를 연성 기판 (1003)을 통해 서로 전기적으로 접속한다. 이 구조는, 공중 하이웨이 구조라고 불린다.
일본 특허 공개 제2004-186375호 공보
특허문헌 1에 기재된 플렉스 리지드 배선판에서는, 연성 기판이 리지드 기판의 한 변에 접속된다. 또한, 리지드 기판의 한 변과 연성 기판이 직교한다. 그 때문에, 연성 기판의 폭을 넓히고자 하여도 리지드 기판의 크기로 제한된다. 즉, 연성 기판의 폭은, 최대로도 리지드 기판의 한 변의 길이와 동일한 폭밖에 확보할 수 없다.
본 발명은, 이러한 실정을 감안하여 이루어진 것이며, 보다 넓은 연성 기판의 폭을 확보할 수 있는 플렉스 리지드 배선판 및 전자 디바이스를 제공하는 것을 목적으로 한다. 또한, 본 발명은, 신호 지연을 억제하는 것을 다른 목적으로 한다.
본 발명의 제1 관점에 따른 플렉스 리지드 배선판은, 리지드 인쇄 배선판과, 연성 기재를 갖는 연성 인쇄 배선판을 구비하는 플렉스 리지드 배선판이며, 상기 연성 인쇄 배선판은 상기 연성 기재 위에 제1 도체를 갖고, 상기 리지드 인쇄 배선판은 제2 도체를 갖고, 상기 제1 도체와 상기 제2 도체는 전기적으로 접속되어 있고, 상기 연성 인쇄 배선판은 상기 리지드 인쇄 배선판과 접속되고, 그 접속 개소로부터, 상기 리지드 인쇄 배선판의 외형의 변에 대하여 예각 또는 둔각의 각도를 갖는 방향으로 연장 설치되어 이루어지는 것을 특징으로 한다.
본 발명의 제2 관점에 따른 플렉스 리지드 배선판은, 리지드 인쇄 배선판과, 연성 기재를 갖는 연성 인쇄 배선판을 구비하는 플렉스 리지드 배선판이며, 상기 연성 인쇄 배선판은 상기 연성 기재 위에 제1 도체를 갖고, 상기 리지드 인쇄 배선판은 제2 도체를 갖고, 상기 리지드 인쇄 배선판은 상기 제2 도체로 이루어지는 단자를 갖고, 또한 상기 연성 인쇄 배선판은 상기 제1 도체를 가짐과 동시에, 상기 리지드 인쇄 배선판의 적어도 서로 인접하는 두 변에는 상기 연성 인쇄 배선판이 접속되어 이루어지며, 상기 제1 도체와 상기 단자가 전기적으로 접속되어 이루어지는 것을 특징으로 한다.
본 발명의 제3 관점에 따른 전자 디바이스는, 상기 플렉스 리지드 배선판이 보드 접속 단자에 의해 마더보드에 실장된 것을 특징으로 한다.
본 발명에 따르면, 보다 넓은 연성 기판의 폭을 확보할 수 있는 플렉스 리지드 배선판 및 전자 디바이스를 제공할 수 있다. 또한, 리지드 인쇄 배선판에 대하여 연성 인쇄 배선판을 비스듬히 배치하여, 신호 경로의 단축을 도모함으로써 신호 지연을 억제할 수 있다.
[도 1] 본 발명의 한 실시 형태에 따른 플렉스 리지드 배선판의 평면도이다.
[도 2] 도 1의 (A1-A1) 단면도이다.
[도 3A] 본 발명의 한 실시 형태에 따른 플렉스 리지드 배선판의 레이아웃예를 나타낸 도면이다.
[도 3B] 비교를 위한 레이아웃예를 나타낸 도면이다.
[도 4] 연성 인쇄 배선판의 단면도이다.
[도 5] 플렉스 리지드 배선판의 단면도이다.
[도 6] 도 5의 일부 확대도이다.
[도 7] 복수의 제품에 공통된 웨이퍼로부터 연성 인쇄 배선판을 적출하는 공정을 설명하기 위한 도면이다.
[도 8] 복수의 제품에 공통된 웨이퍼로부터 제1 및 제2 절연층을 적출하는 공정을 설명하기 위한 도면이다.
[도 9] 복수의 제품에 공통된 웨이퍼로부터 세퍼레이터를 적출하는 공정을 설명하기 위한 도면이다.
[도 10] 리지드 인쇄 배선판의 코어를 제조하는 공정을 설명하기 위한 도면이다.
[도 11A] 제1층을 형성하는 공정을 설명하기 위한 도면이다.
[도 11B] 제1층을 형성하는 공정을 설명하기 위한 도면이다.
[도 11C] 제1층을 형성하는 공정을 설명하기 위한 도면이다.
[도 11D] 제1층을 형성하는 공정을 설명하기 위한 도면이다.
[도 11E] 제1층을 형성하는 공정을 설명하기 위한 도면이다.
[도 11F] 제1층을 형성하는 공정을 설명하기 위한 도면이다.
[도 12A] 제2층을 형성하는 공정을 설명하기 위한 도면이다.
[도 12B] 제2층을 형성하는 공정을 설명하기 위한 도면이다.
[도 12C] 제2층을 형성하는 공정을 설명하기 위한 도면이다.
[도 12D] 제2층을 형성하는 공정을 설명하기 위한 도면이다.
[도 13] 복수의 제품에 공통된 웨이퍼로부터 제3 및 제4 상층 절연층을 적출하는 공정을 설명하기 위한 도면이다.
[도 14A] 제3층을 형성하는 공정을 설명하기 위한 도면이다.
[도 14B] 제3층을 형성하는 공정을 설명하기 위한 도면이다.
[도 14C] 제3층을 형성하는 공정을 설명하기 위한 도면이다.
[도 14D] 제3층을 형성하는 공정을 설명하기 위한 도면이다.
[도 15A] 제4층을 형성하는 공정을 설명하기 위한 도면이다.
[도 15B] 제4층을 형성하는 공정을 설명하기 위한 도면이다.
[도 15C] 제4층을 형성하는 공정을 설명하기 위한 도면이다.
[도 15D] 제4층을 형성하는 공정을 설명하기 위한 도면이다.
[도 15E] 제4층을 형성하는 공정을 설명하기 위한 도면이다.
[도 16A] 연성 인쇄 배선판의 일부(중앙부)를 노출시키는 공정을 설명하기 위한 도면이다.
[도 16B] 연성 인쇄 배선판의 중앙부를 노출시킨 후의 상태를 나타낸 도면이다.
[도 16C] 잔존하는 구리를 제거한 후의 상태를 나타낸 도면이다.
[도 17] 3개 이상의 리지드 인쇄 배선판을 갖는 플렉스 리지드 배선판의 예를 나타낸 도면이다.
[도 18] 3개 이상의 리지드 인쇄 배선판을 갖는 플렉스 리지드 배선판의 변형예를 나타낸 도면이다.
[도 19] 리지드 인쇄 배선판의 배치에 따른 변형예를 나타낸 도면이다.
[도 20] 분지 개소를 갖는 연성 인쇄 배선판의 예를 나타낸 도면이다.
[도 21] 분지 개소를 갖는 연성 인쇄 배선판의 변형예를 나타낸 도면이다.
[도 22] 연성 인쇄 배선판이 리지드 인쇄 배선판의 한 변에만 비스듬히 접속된 플렉스 리지드 배선판의 예를 나타낸 도면이다.
[도 23] 연성 인쇄 배선판이 리지드 인쇄 배선판의 한 변에만 비스듬히 접속된 플렉스 리지드 배선판의 변형예를 나타낸 도면이다.
[도 24] 분지된 연성 인쇄 배선판을 갖는 플렉스 리지드 배선판의 예를 나타낸 도면이다.
[도 25] 분지된 연성 인쇄 배선판을 갖는 플렉스 리지드 배선판의 변형예를 나타낸 도면이다.
[도 26] 리지드 인쇄 배선판의 두께 방향(상하)으로 이동하여 배치된 2개 이상의 연성 인쇄 배선판을 갖는 플렉스 리지드 배선판의 예를 나타낸 도면이다.
[도 27] 도 26의 (A1-A1) 단면의 일례를 나타낸 단면도이다.
[도 28] 도 26의 (A1-A1) 단면의 변형예를 나타낸 단면도이다.
[도 29A] 리지드 인쇄 배선판의 두께 방향(상하)으로 이동하여 배치된 2개 이상의 연성 인쇄 배선판을 갖는 플렉스 리지드 배선판의 변형예를 나타낸 도면이다.
[도 29B] 리지드 인쇄 배선판의 두께 방향(상하)으로 이동하여 배치된 2개 이상의 연성 인쇄 배선판을 갖는 플렉스 리지드 배선판의 변형예를 나타낸 도면이다.
[도 30A] 도 29A 또는 도 29B의 (A1-A1) 단면도이다.
[도 30B] 도 29A 또는 도 29B의 (A2-A2) 단면도이다.
[도 31A] 팬 아웃(fan out) 도체 패턴을 갖는 플렉스 리지드 배선판의 예를 나타낸 도면이다.
[도 31B] 부품 접속면으로부터 보드 접속면을 향해 비아(via) 간격이 넓어지는 형태를 갖는 플렉스 리지드 배선판의 예를 나타낸 도면이다.
[도 32] 플렉스 리지드 배선판의 실장 방식의 변형예를 나타낸 도면이다.
[도 33] 플렉스 리지드 배선판의 실장 방식의 변형예를 나타낸 도면이다.
[도 34] 플렉스 리지드 배선판의 실장 방식의 변형예를 나타낸 도면이다.
[도 35] 플렉스 리지드 배선판의 실장 방식의 변형예를 나타낸 도면이다.
[도 36] 플렉스 리지드 배선판의 실장 방식의 변형예를 나타낸 도면이다.
[도 37A] 리지드 인쇄 배선판과 연성 인쇄 배선판의 접속 구조를 나타낸 도면이다.
[도 37B] 리지드 인쇄 배선판과 연성 인쇄 배선판의 접속 구조의 변형예를 나타낸 도면이다.
[도 37C] 리지드 인쇄 배선판과 연성 인쇄 배선판의 접속 구조의 변형예를 나타낸 도면이다.
[도 38] 플렉스 리지드 배선판의 변형예를 나타낸 단면도이다.
[도 39] 플라잉 테일(flying tail) 구조를 갖는 플렉스 리지드 배선판의 예를 나타낸 도면이다.
[도 40] 공중 하이웨이 구조의 플렉스 리지드 배선판의 일례를 나타낸 단면도면이다.
[부호의 설명]
10: 플렉스 리지드 배선판
11, 12, 14, 16: 리지드 기판(리지드 인쇄 배선판)
13, 15: 연성 기판(연성 인쇄 배선판)
13a, 15a, 1302a, 1304a: 배선 패턴
13b, 15b, 1302b, 1302d, 1304b, 1304d: 접속 패드
100: 마더보드
101: 패키지
111, 113: 절연층
112: 리지드 기재
114, 115, 144, 145, 172, 173: 상층 절연층
116, 119, 121, 141, 146, 147, 174, 175: 비아
117, 142: 배선 패턴
118, 143: 인출 패턴
120, 122, 148, 149: 도체
123, 124, 150, 151, 176, 177: 도체 패턴
125: 수지
131: 기재(연성 기재)
132, 133: 도체층
134, 135: 절연막
136, 137: 실드(shield)층
138, 139: 커버레이(coverlay)
163: 관통 구멍(쓰루홀)
178: 전극(보드 접속 단자)
179: 전극(부품 접속 단자)
200: 팬 아웃 도체 패턴
201, 202: 비아 패턴
298, 299: 솔더(solder) 레지스트
501, 501a, 501b, 502, 502a, 502b, 504, 506: 전자 부품
511, 521, 541: 단자
510a, 510b, 520a 내지 520c, 540a, 540b: 단자열
1302, 1304, 1306: 분지로
1302c, 1304c: 분지 배선
이하, 본 발명의 한 실시 형태에 따른 플렉스 리지드 배선판 및 전자 디바이스에 대하여 설명한다.
본 실시 형태에 따른 전자 디바이스는, 도 1 및 도 2(도 1의 (A1-A1) 단면도)에 평면 구조 및 단면 구조를 각각 나타낸 바와 같이, 플렉스 리지드 배선판 (10)과, 예를 들면 직사각형의 패키지 (101)을 갖는다. 플렉스 리지드 배선판 (10)은, 리지드 기판인 마더보드 (100)의 표면에 예를 들면 납땜에 의해 표면 실장 방식으로 실장되고, 패키지 (101)에 밀봉되어 있다. 마더보드 (100)은, 인쇄 회로판을 복수개 부착할 수 있는 크기를 갖는다. 여기서는, 마더보드 (100)으로서 리지드 기판 (11), (12)보다 배선 피치가 큰(피치 폭이 넓은) 리지드 인쇄 배선판을 사용하고 있다. 또한, 마더보드 (100)은, 인쇄 회로판과 접속할 수 있는 접속용 단자를 부착한 인쇄 배선판이다. 마더보드 (100)에는, 확장 보드(도터(daughter)보드) 등도 포함된다.
또한, 패키지 (101)의 형상은 임의이다. 예를 들면, 정사각형의 패키지 (101)일 수도 있다. 또한, 패키지 (101)의 재료도 임의이다. 예를 들면, 금속 또는 세라믹 또는 플라스틱 등으로 이루어지는 패키지를 사용할 수 있다. 또한, 패키지 (101)의 종류도 임의이다. 예를 들면, DIP, QFP, PGA, BGA, CSP 등, 임의의 패키지를 사용할 수 있다. 또한, 플렉스 리지드 배선판 (10)의 실장 방식도 임의이다. 예를 들면, 삽입 실장 방식(핀 접속)에 의해 실장할 수도 있다.
플렉스 리지드 배선판 (10)은 도 1에 나타낸 바와 같이, 제1 리지드 기판 (11) 및 제2 리지드 기판 (12)(모두, 예를 들면 "30 cm변(角)"의 정사각형의 리지드 인쇄 배선판)와, 연성 기판 (13)(연성 인쇄 배선판)으로 구성된다. 제1 리지드 기판 (11)과 제2 리지드 기판 (12)는, 서로 연성 기판 (13)을 사이에 두고 대향 배치되어 있다. 제1 및 제2 리지드 기판 (11) 및 (12)는, 연성 기판 (13)의 수평 방향으로 배치되어 있다. 연성 기판 (13)의 양쪽 단부는, 예를 들면 제1 단자열 (510a), (520a) 및 제2 단자열 (510b), (520b)에 대응하는 V자 절단 형상(도 1 중의 파선 참조)으로 한다. 또한, 제1 및 제2 리지드 기판 (11) 및 (12), 및 연성 기판 (13)의 형상(외형)은 임의이다. 이들 기판은 예를 들면 육각 형상 등, 다른 다각 형상일 수도 있다.
제1 및 제2 리지드 기판 (11) 및 (12)는 기판 절단면(직교하는 두 변)의 방향을 각각 X축, Y축으로 하면, 이들 X축 및 Y축의 사이, 상세하게는 경사 "45°" 또는 "135°"의 방향으로 대향하여 배치되어 있다. 또한, 이들 리지드 기판 (11) 및 (12)에 끼워지는 연성 기판 (13)은, 리지드 기판 (11), (12)와의 접속 개소로부터 리지드 기판 (11), (12)의 각 변(연성 기판 (13)과의 접속변)에 대하여, 예를 들면 "135°"의 각도 (θ11), (θ12), (θ21), (θ22)를 갖는 방향으로 연장된 양태로 설치(연장 설치)되어 있다. 이러한 배치로 함으로써, 연성 기판 (13)의 폭(버스(bus) 폭)을 확대할 수 있다. 또한, 그 결과, 신호수의 증대 등이 가능해진다.
상세하게는, 예를 들면 도 3A 및 도 3B 중의 X 좌표 (P1) 및 (P2)에 제1,제2 리지드 기판 (11), (12)를 배치하는 경우, 도 3B에 나타낸 바와 같이 X축 방향에 따라 리지드 기판 (11), (12)를 배치하는 것보다도, 도 3A에 나타낸 바와 같이 X축에 각도(예를 들면 "45°")를 부여하여 리지드 기판 (11), (12)를 비스듬히 배치하는 것이 연성 기판 (13)의 폭 (d1)(버스 폭)을 크게 할 수 있다. 예를 들면 "30 cm변"의 리지드 기판 (11), (12)이면, 도 3B의 경우 최대 "30 mm"의 버스 폭밖에 확보할 수 없지만, 도 3A의 배치에서는 각도 (θ11), (θ12), (θ21), (θ22)가 "135°"이기 때문에, 그의 약 "1.414배"의 버스 폭을 확보할 수 있다. 각도 (θ11), (θ12), (θ21), (θ22)를 "135° (또는 45°)"로 설정함으로써, 다른 각도에 비해 보다 큰 버스 폭을 확보할 수 있다.
제1 및 제2 리지드 기판 (11) 및 (12)는 도 1에 나타낸 바와 같이, 서로 직교하는 두 변(상세하게는 연성 기판 (13)과의 접속변)에 제1 단자열 (510a), (520a) 및 제2 단자열 (510b), (520b)를 갖는다. 제1 리지드 기판 (11)의 제1 단자열 (510a) 및 제2 단자열 (510b)는 복수의 단자 (511)로, 또한 제2 리지드 기판 (12)의 제1 단자열 (520a) 및 제2 단자열 (520b)는 복수의 단자 (521)로 각각 구성되어 있다. 이들 제1 단자열 (510a), (520a) 및 제2 단자열 (510b), (520b)는, 리지드 기판 (11), (12)의 각 변(X축 또는 Y축)에 평행하게 배열되어 있기 때문에, 그 열의 방향과 연성 기판 (13)의 길이 방향(연장 설치 방향) 사이의 각도도 상기 각도 (θ11), (θ12), (θ21), (θ22)(예를 들면 "135°")와 동일하다.
또한, 연성 기판 (13)의 표면에는, 제1 리지드 기판 (11)의 회로 패턴과 제2 리지드 기판 (12)의 회로 패턴을 접속하기 위한 스트라이프상의 배선 패턴 (13a)가 형성되어 있다. 배선 패턴 (13a)는, 연성 기판 (13)의 길이 방향(리지드 기판 (11), (12)의 접속 방향)에 평행한 패턴을 갖는다. 또한, 이들 배선 패턴 (13a)의 각 양쪽 단부에는, 각각 접속 패드 (13b)가 형성되어 있다. 또한, 이들 접속 패드 (13b)가 각 단자 (511) 및 (521)에 전기적으로 접속됨으로써, 제1 및 제2 리지드 기판 (11) 및 (12)의 회로 패턴끼리 전기적으로 접속되어 있다.
연성 기판 (13)은, 리지드 기판 (11), (12) 중 어떠한 곳에도 그 기판의 두 변에 접속되어 있다. 또한, 그 표면에는, 이들 각 변의 단자열 (510a), (510b), (520a), (520b)에 각각 전기적으로 접속되는 배선 패턴 (13a)를 갖는다. 이와 같이, 연성 기판 (13)을 리지드 기판의 복수개의 변에 접속함으로써, 보다 넓은 연성 기판 (13)의 폭(버스 폭)을 확보하는 것이 가능해진다.
제1, 제2 리지드 기판 (11), (12)의 표면에는, 전자 부품이 실장되어 있다. 구체적으로는, 도 1 및 도 2에 나타낸 바와 같이 제1 리지드 기판 (11)의 표면에는 예를 들면 CPU로 이루어지는 전자 부품 (501)이, 제2 리지드 기판 (12)의 표면에는 예를 들면 메모리로 이루어지는 전자 부품 (502)가 각각 예를 들면 플립 칩 접속에 의해 실장되어 있다. 또한, 제1, 제2 리지드 기판 (11), (12)의 표면 및 내부에는, 전자 부품 (501), (502)에 전기적으로 접속되는 임의의 회로 패턴이 형성되어 있다. 또한, 전자 부품 (501), (502)는, 예를 들면 IC 회로(예를 들면 그래픽 프로세서 등) 등의 능동 부품으로 한정되지 않으며, 예를 들면 저항, 콘덴서(캐패시터), 코일 등의 수동 부품일 수도 있다. 또한, 전자 부품 (501) 및 (502)의 실장 방식은 임의이며, 예를 들면 와이어 본딩에 의한 접속일 수도 있다.
연성 기판 (13)은, 예를 들면 도 4에 그의 상세한 구조를 나타낸 바와 같이 기재 (131)과, 도체층 (132) 및 (133)과, 절연막 (134) 및 (135)와, 실드층 (136) 및 (137)과, 커버레이 (138) 및 (139)가 적층된 구조를 갖는다.
기재 (131)은 절연성 연성 시트, 예를 들면 두께 "20 내지 50 ㎛", 바람직하게는 "30 ㎛" 정도의 두께의 폴리이미드 시트로 구성된다.
도체층 (132) 및 (133)은, 예를 들면 두께 "5 내지 15 ㎛" 정도의 구리 패턴으로 이루어진다. 도체층 (132) 및 (133)은, 기재 (131)의 표리에 각각 형성됨으로써 상술한 스트라이프상의 배선 패턴 (13a)(도 1)를 구성한다.
절연막 (134) 및 (135)는, 두께 "5 내지 15 ㎛" 정도의 폴리이미드막 등으로 구성된다. 절연막 (134) 및 (135)는, 도체층 (132) 및 (133)을 외부로부터 절연한다.
실드층 (136) 및 (137)은 도전층, 예를 들면 은 페이스트의 경화 피막으로 구성된다. 실드층 (136) 및 (137)은, 외부로부터 도체층 (132) 및 (133)으로의 전자 노이즈 및 도체층 (132), (133)으로부터 외부로의 전자 노이즈를 실드한다.
커버레이 (138) 및 (139)는, 두께 "5 내지 15 ㎛" 정도의 폴리이미드 등의 절연막으로 구성된다. 커버레이 (138) 및 (139)는, 연성 기판 (13) 전체를 외부로부터 절연함과 동시에 보호한다.
한편, 리지드 기판 (11) 및 (12)는 각각 도 5에 나타낸 바와 같이 리지드 기재 (112)와, 제1 및 제2 절연층 (111) 및 (113)과, 제1 및 제2 상층 절연층 (144) 및 (114)와, 제3 및 제4 상층 절연층 (145) 및 (115)와, 제5 및 제6 상층 절연층 (172) 및 (173)이 적층되어 구성되어 있다.
리지드 기재 (112)는 리지드 기판 (11) 및 (12)에 강성을 제공하는 것이다. 리지드 기재 (112)는, 유리 에폭시 수지 등의 리지드 절연 재료로 구성된다. 리지드 기재 (112)는, 연성 기판 (13)과 수평 방향으로 이격하여 배치되어 있다. 리지드 기재 (112)는, 연성 기판 (13)과 거의 동일한 두께를 갖는다. 또한, 리지드 기재 (112)의 표리에는, 각각 예를 들면 구리로 이루어지는 도체 패턴 (112a), (112b)가 형성되어 있다. 이들 도체 패턴 (112a) 및 (112b)는, 각각 소정의 개소에서 보다 상층의 도체(배선)와 전기적으로 접속되어 있다.
제1 및 제2 절연층 (111) 및 (113)은, 프리프레그(prepreg)를 경화시켜 구성되어 있다. 제1 및 제2 절연층 (111) 및 (113)은 각각 "50 내지 100 ㎛", 바람직하게는 "50 ㎛" 정도의 두께를 갖는다. 또한, 프리프레그는 수지가 로우 플로우(low-flow) 특성을 갖는 것이 바람직하다. 이러한 프리프레그는 에폭시 수지를 유리 섬유 직물에 함침시킨 후, 수지를 열경화시키고, 미리 경화도를 진행시킴으로써 제조할 수 있다. 그러나, 유리 섬유 직물에 점도가 높은 수지를 함침시키거나, 유리 섬유 직물에 무기 충전재(예를 들면, 실리카 충전재)를 포함하는 수지를 함침시키거나, 유리 섬유 직물의 수지 함침량을 감소시킴으로써 프리프레그를 제조하는 것도 가능하다.
리지드 기재 (112), 및 제1 및 제2 절연층 (111) 및 (113)은 리지드 기판 (11) 및 (12)의 코어를 구성하고, 리지드 기판 (11) 및 (12)를 지지하고 있다. 이 코어 부분에는, 기판 양면(2개의 주요면)의 도체 패턴을 서로 전기적으로 접속하는 관통 구멍(쓰루홀) (163)이 형성되어 있다.
리지드 기판 (11), (12)와 연성 기판 (13)은 리지드 기판 (11), (12)의 코어 부분에서 접속되어 있다. 또한, 제1 및 제2 절연층 (111) 및 (113)이 연성 기판 (13)의 한쪽 단부를 끼워 지지 및 고정하고 있다. 구체적으로는, 도 6에 도 5 중의 영역 (R11)(제1 리지드 기판 (11)과 연성 기판 (13)의 접합 부분)을 확대하여 나타낸 바와 같이, 제1 및 제2 절연층 (111) 및 (113)이 리지드 기재 (112)와 연성 기판 (13)을 표리 양측으로부터 피복함과 동시에, 연성 기판 (13)의 일부를 노출하고 있다. 이들 제1 및 제2 절연층 (111) 및 (113)은, 연성 기판 (13)의 표면에 설치된 커버레이 (138) 및 (139)와 중합하고 있다.
또한, 리지드 기판 (12)와 연성 기판 (13)의 접속 부분의 구조는, 리지드 기판 (11)과 연성 기판 (13)의 접속 부분의 구조와 동일하다. 그 때문에, 여기서는 리지드 기판 (11)과 연성 기판 (13)의 접속 부분의 구조(도 6)에 대해서만 상세히 설명하고, 다른 접속 부분에 대해서는 그의 상세한 설명을 생략한다.
리지드 기재 (112)와, 연성 기판 (13)과, 제1 및 제2 절연층 (111) 및 (113)에 의해 구획되는 공간(이들 부재간의 공극)에는, 도 6에 나타낸 바와 같이 수지 (125)가 충전되어 있다. 수지 (125)는, 예를 들면 제조시에 제1 및 제2 절연층 (111) 및 (113)을 구성하는 로우 플로우 프리프레그로부터 삼출된 것이며, 제1 및 제2 절연층 (111) 및 (113)과 일체로 경화되어 있다.
제1 및 제2 절연층 (111) 및 (113)의, 연성 기판 (13)의 도체층 (132) 및 (133)의 접속 패드 (13b)에 각각 대향하는 각 부분에는 비아(컨택트홀) (141), (116)이 형성되어 있다. 연성 기판 (13) 중, 비아 (141) 및 (116)에 각각 대향하는 각 부분(도 1에 나타낸 접속 패드 (13b)가 형성되어 있는 부분)은, 연성 기판 (13)의 실드층 (136) 및 (137), 커버레이 (138) 및 (139)가 제거되어 있다. 비아 (141) 및 (116)은, 연성 기판 (13)의 절연막 (134) 및 (135)를 각각 관통하여, 도체층 (132), (133)으로 이루어지는 각 접속 패드 (13b)를 노출하고 있다.
비아 (141) 및 (116)의 각 내면에는, 각각 구리 도금 등으로 형성된 배선 패턴(도체층) (142), (117)이 형성되어 있다. 이들 배선 패턴 (142) 및 (117)의 도금 피막은, 단자 (511)에서 각각 연성 기판 (13)의 도체층 (132), (133)의 각 접속 패드 (13b)에 접속되어 있다. 또한, 비아 (141) 및 (116)에는 각각 수지가 충전되어 있다. 이들 비아 (141) 및 (116) 내의 수지는, 예를 들면 프레스에 의해 상층 절연층(상층 절연층 (144), (114))의 수지가 압출됨으로써 충전된다. 또한, 제1 및 제2 절연층 (111) 및 (113)의 각 상면에는, 각각 배선 패턴 (142), (117)에 접속된 인출 패턴 (143), (118)이 형성되어 있다. 이들 인출 패턴 (143) 및 (118)은, 각각 예를 들면 구리 도금층으로 구성된다. 또한, 제1 및 제2 절연층 (111) 및 (113)의 각 연성 기판 (13)측 단부, 즉 연성 기판 (13)과 리지드 기재 (112)의 경계보다도 연성 기판 (13)측의 위치에는, 각각 외부로부터 절연된 도체 패턴 (151), (124)가 배치되어 있다. 이들 도체 패턴 (151) 및 (124)에 의해, 리지드 기판 (11) 내에서 발생한 열을 효과적으로 방열할 수 있다.
이와 같이, 본 실시 형태에 따른 플렉스 리지드 배선판 (10)에서는, 리지드 기판 (11), (12)와 연성 기판 (13)이 단자 (511) 및 (521) 각각에서 커넥터에 상관없이 전기적으로 접속되어 있다. 즉, 연성 기판 (13)이 리지드 기판 (11), (12) 각각에 삽입(매립)됨으로써, 이 삽입 부분(매립된 부분)에서 연성 기판 (13)이 각 리지드 기판에 각각 전기적으로 접속되어 있다(도 6 참조). 그 때문에, 낙하 등에 의해 충격을 받은 경우에도, 커넥터가 분리되어 접촉 불량이 발생하지 않는다.
또한, 연성 기판 (13)의 일부가 리지드 기판 (11), (12)에 매립되어 있다. 이에 따라, 연성 기판 (13)과 리지드 기판 (11), (12)가 전기적으로 접속되어 있는 개소의 표리 양면이 리지드 기판 (11), (12)에 의해 접착 및 보강되게 된다. 그 때문에, 플렉스 리지드 배선판 (10)이 낙하에 의해 충격을 받은 경우, 또는 온도 환경이 변화되어 리지드 기판 (11), (12)와 연성 기판 (13)의 CTE(열선팽창율)의 차에 의해 응력이 발생한 경우에도, 연성 기판 (13)과 리지드 기판 (11), (12)의 전기적인 접속을 확보하는 것이 가능해진다.
이러한 의미에서, 플렉스 리지드 배선판 (10)은 커넥터 접속의 기판에 비해 보다 신뢰성이 높은 전기적 접속을 갖는다.
또한, 연성 기판 (13)으로 접속하기 때문에, 리지드 기판 (11) 및 (12)의 접속에 커넥터나 지그(jig)가 불필요하다. 이에 따라, 제조 비용 등의 감소가 가능해진다.
또한, 연성 기판 (13)은 각각 부분 플렉스 리지드 배선판을 구성하고 있다. 즉, 연성 기판 (13)은 리지드 기판 (11), (12)에 부분적으로 매립되어 있다. 그 때문에, 리지드 기판 (11) 및 (12)의 설계를 크게 변경하지 않고, 리지드 기판 (11) 및 (12)를 서로 전기적으로 접속할 수 있다. 또한, 기판 내부에서 접속되어 있기 때문에, 상술한 공중 하이웨이 구조(도 40)에 비해 기판 표면에 넓은 실장 영역이 확보되며, 보다 많은 전자 부품의 실장이 가능해진다.
또한, 연성 기판 (13)의 도체층 (132), (133)과 리지드 기판 (11), (12)의 배선 패턴 (142), (117)은 테이퍼형의 비아에 의해 접속되어 있다. 그 때문에, 기판 표면에 직교하는 방향으로 연장된 관통 구멍에 의한 접속에 비해 충격을 받았을 때 응력이 분산되고, 균열 등이 발생하기 어렵다. 또한, 이들 도체층 (132), (133)과 배선 패턴 (142), (117)은 도금 피막에 의해 접속되어 있기 때문에, 접속 부분의 신뢰성이 높다. 또한, 비아 (141) 및 (116) 내에 각각 수지가 충전되기 때문에, 접속 신뢰성이 높아진다.
제1 및 제2 절연층 (111) 및 (113)의 각 상면에는, 도 6에 나타낸 바와 같이 각각 제1, 제2 상층 절연층 (144), (114)가 적층되어 있다. 제1, 제2 상층 절연층 (144), (114)에는, 인출 패턴 (143), (118)에 각각 접속되는 비아(제1 상층 비아) (146), (119)가 각각 형성되어 있다. 또한, 이들 비아 (146), (119)에는, 각각 예를 들면 구리로 이루어지는 도체 (148), (120)이 충전되어 있다. 또한, 제1 및 제2 상층 절연층 (144) 및 (114)는, 각각 예를 들면 수지를 유리 섬유 직물 등에 함침한 프리프레그를 경화시켜 구성된다.
또한, 제1 및 제2 상층 절연층 (144) 및 (114)의 각 상면에는, 각각 제3, 제4 상층 절연층 (145), (115)가 적층되어 있다. 이들 제3 및 제4 상층 절연층 (145) 및 (115)도, 각각 예를 들면 수지를 유리 섬유 직물 등에 함침한 프리프레그를 경화시켜 구성된다. 제3, 제4 상층 절연층 (145), (115)에는, 비아 (146), (119)에 각각 접속하는 비아(제2 상층 비아) (147), (121)이 각각 형성되어 있다. 이들 비아 (147), (121)에는, 각각 예를 들면 구리로 이루어지는 도체 (149), (122)가 충전되어 있다. 또한, 이들 도체 (149), (122)는 각각 도체 (148), (120)과 전기적으로 접속되어 있다. 이렇게 하여, 비아 (146) 및 (147), (119) 및 (121)에 의해 필드ㆍ빌드업ㆍ비아(filled build-up via)가 형성되어 있다.
제3 및 제4 상층 절연층 (145) 및 (115)의 각 상면에는, 각각 도체 패턴(회로 패턴) (150), (123)이 형성되어 있다. 또한, 이 도체 패턴 (150), (123)의 소정 개소에 각각 비아 (147), (121)이 접속된다. 이에 따라, 배선 패턴 (117), 인출 패턴 (118), 도체 (120) 및 도체 (122)를 통해 도체층 (133)과 도체 패턴 (123)이, 또한 배선 패턴 (142), 인출 패턴 (143), 도체 (148) 및 도체 (149)를 통해 도체층 (132)와 도체 패턴 (150)이 각각 전기적으로 접속되어 있다.
제3 및 제4 상층 절연층 (145) 및 (115)의 각 상면에는, 도 5에 나타낸 바와 같이 제5, 제6 상층 절연층 (172), (173)이 적층되어 있다. 이들 제5 및 제6 상층 절연층 (172) 및 (173)도, 각각 예를 들면 수지를 유리 섬유 직물 등에 함침한 프리프레그를 경화시켜 구성된다.
제5, 제6 상층 절연층 (172), (173)에는, 비아 (147), (121)에 각각 접속하는 비아 (174), (175)가 각각 형성되어 있다. 또한, 이들 비아 (174), (175) 내를 포함하여 기판의 표리에, 예를 들면 구리로 이루어지는 도체 패턴 (176), (177)이 각각 형성되어 있다. 이들 도체 패턴 (176), (177)은, 각각 도체 (149), (122)와 전기적으로 접속되어 있다. 또한, 기판 표리에는 각각 패터닝된 솔더 레지스트 (298), (299)가 설치되어 있다.
또한, 도체 패턴 (176), (177)의 소정 개소에는, 각각 예를 들면 화학 금 도금에 의해 전극 (178), (179)(보드 접속 단자 및 부품 접속 단자)가 형성되어 있다. 이러한 접속 단자가 제1 및 제2 리지드 기판 (11) 및 (12) 각 기판의 양면에 각각 설치되어 있다.
이러한 플렉스 리지드 배선판 (10)이 리지드 기판인 마더보드 (100)의 표면에 실장됨으로써, 전자 디바이스가 형성되어 있다. 이러한 전자 디바이스는 플렉스 리지드 배선판 (10)측에서 연성 기판 (13)에 의해 보강되어 있기 때문에, 낙하 등에 의해 충격을 받은 경우에도 마더보드 (100)측으로의 충격이 감소된다. 이렇게 하여, 마더보드 (100)에 균열 등이 발생하기 어렵게 되어 있다.
플렉스 리지드 배선판 (10)에서 전자 부품 (501) 및 (502)는, 예를 들면 도 2, 도 5 및 도 6에 나타낸 바와 같이 각각 신호선에 의해 서로 전기적으로 접속되어 있다. 이 신호선은 플렉스 리지드 배선판 (10) 내의 도체, 즉 배선 패턴 (117), (142), 인출 패턴 (118), (143), 도체 (120), (122), (148), (149), 도체 패턴 (123), (124), (150), (151), (176), (177), 도체층 (132), (133) 등으로 구성된다. 전자 부품 (501) 및 (502)는, 이러한 신호선을 통해 상호의 신호 교환을 가능하게 하고 있다.
단, 이 신호선은 관통 구멍 (163)을 회피한 경로에 의해, 전자 부품 (501)과 전자 부품 (502)를 서로 전기적으로 접속하고 있다. 그 때문에, 이들 전자 부품 (501) 및 (502) 사이의 신호는 기판의 표측(리지드 기판의 코어를 경계로 전자 부품측)만으로 전달되며, 그 표측으로부터 이면(동일한 코어를 경계로 마더보드 (100)측)으로는 전달되지 않는다. 즉, 이 신호는, 예를 들면 전자 부품 (502)(메모리)로부터, 예를 들면 도 2 중에 화살표 (L1)로 나타낸 바와 같이, 도체 (122), (120), 인출 패턴 (118), 배선 패턴 (117), 도체층 (133), 배선 패턴 (117), 인출 패턴 (118), 도체 (120), (122)(상세하게는 도 5 및 도 6 참조)를 순서대로 통과하여, 전자 부품 (501)(논리 연산 기능을 갖는 CPU)에 전달된다. 이러한 구조로 함으로써, 전자 부품 사이의 신호 전달 경로가 마더보드 (100)을 우회하지 않고 짧아진다. 또한, 신호 전달 경로가 짧아짐으로써, 기생 용량 등이 감소한다. 그 때문에, 전자 부품 사이에서 고속 신호의 전달이 가능해진다. 또한, 신호 전달 경로가 짧아짐으로써, 신호에 포함되는 노이즈도 감소한다.
한편, 전자 부품 (501) 및 (502)의 전원은, 각각 마더보드 (100)으로부터 공급된다. 즉, 플렉스 리지드 배선판 (10) 내의 도체가 마더보드 (100)으로부터 전자 부품 (501), (502) 각각으로 전원을 공급하기 위한 전원선을 형성하고 있다. 이 전원선은, 예를 들면 도 2 중에 화살표 (L2)로 나타낸 바와 같이 도체 (149), (148), 관통 구멍 (163), 도체 (120), (122)(상세하게는 도 5 참조)의 경로에 의해, 전자 부품 (501), (502)로 각각 전원을 공급한다. 이러한 구조로 함으로써, 전자 부품 (501), (502)에 각각 필요한 전원을 공급하면서, 이들 전자 부품 (501) 및 (502) 사이에서 고속 신호의 전달이 가능해진다.
이러한 플렉스 리지드 배선판 (10)의 제조시에는, 우선 연성 기판 (13)(도 4)을 제조한다. 구체적으로는, 소정 크기로 가공한 폴리이미드로 이루어지는 기재 (131)의 양면에 구리막을 형성한다. 이어서, 구리막을 패터닝함으로써, 배선 패턴 (13a) 및 접속 패드 (13b)(도 1)를 구비하는 도체층 (132) 및 (133)을 형성한다. 또한, 도체층 (132), (133)의 각 표면에 각각 적층하는 형태로, 예를 들면 폴리이미드로 이루어지는 절연막 (134), (135)를 형성한다. 또한, 이들 절연막 (134) 및 (135)에는, 연성 기판 (13)의 단부를 제외하고 은 페이스트를 도포하며, 도포한 은 페이스트를 경화시켜 실드층 (136), (137)을 형성한다. 이어서, 이들 실드층 (136), (137)의 각 표면을 덮도록 커버레이 (138) 및 (139)를 형성한다. 또한, 실드층 (136), (137)과 커버레이 (138), (139)는, 접속 패드 (13b)를 회피하여 형성된다.
이러한 일련의 공정을 거쳐서, 상기 도 4에 나타낸 적층 구조를 갖는 웨이퍼가 완성된다. 이 웨이퍼는, 복수의 제품에 공통된 재료로서 사용된다. 즉, 도 7에 나타낸 바와 같이, 이 웨이퍼를 예를 들면 레이저 등에 의해 소정의 크기 및 형상으로 절단함으로써, 소정의 크기, 소정의 형상인 연성 기판 (13)이 얻어진다. 이 때, 필요에 따라, 연성 기판 (13)의 외형을 제1 단자열 (510a), (520a) 및 제2 단자열 (510b), (520b)에 대응하는 형상(도 1 중의 파선 참조)으로 한다.
이어서, 이렇게 하여 제조된 연성 기판 (13)과 제1, 제2 리지드 기판 (11), (12)를 각각 접합한다. 이 연성 기판 (13)과 리지드 기판 (11), (12)의 접합시에는, 예를 들면 도 8에 나타낸 바와 같이 복수의 제품에 공통된 웨이퍼를 예를 들면 레이저 등에 의해 절단하여, 소정의 크기인 제1 및 제2 절연층 (111) 및 (113)을 준비한다. 또한, 예를 들면 도 9에 나타낸 바와 같이, 복수의 제품에 공통된 웨이퍼를 예를 들면 레이저 등에 의해 절단하여, 소정의 크기인 세퍼레이터 (291)을 준비한다.
또한, 리지드 기판 (11) 및 (12)의 코어가 되는 리지드 기재 (112)도, 예를 들면 도 10에 나타낸 바와 같이 복수의 제품에 공통된 웨이퍼 (110)으로 제조한다. 즉, 웨이퍼 (110)의 표리에, 각각 예를 들면 구리로 이루어지는 도체막 (110a), (110b)를 형성한 후, 예를 들면 소정의 리소그래피 공정(전처리, 라미네이트, 노광, 현상, 에칭, 막 박리, 내층 검사 등)을 거침으로써 이들 도체막 (110a), (110b)를 각각 패터닝한다. 이렇게 하여, 도체 패턴 (112a), (112b)를 형성한다.
이어서, 예를 들면 레이저 등에 의해 웨이퍼 (110)의 소정의 부분을 제거하여, 리지드 기판 (11) 및 (12)의 리지드 기재 (112)를 얻는다. 그 후, 이렇게 하여 제조된 리지드 기재 (112)의 도체 패턴 표면을 처리하여 조화면을 형성한다.
또한, 리지드 기재 (112)는, 예를 들면 "50 내지 150 ㎛", 바람직하게는 "100 ㎛" 정도의 두께의 유리 에폭시 기재로 구성된다. 또한, 제1 및 제2 절연층 (111) 및 (113)은, 예를 들면 "20 내지 50 ㎛"의 두께의 프리프레그로 구성된다. 또한, 세퍼레이터 (291)은, 예를 들면 경화시킨 프리프레그, 또는 폴리이미드 필름 등으로 구성된다.
또한, 제1 및 제2 절연층 (111) 및 (113)의 두께는, 예를 들면 리지드 기판 (11) 및 (12)를 그 표리에서 대조적인 구조로 하기 위해, 동일한 정도의 두께로 설정한다. 세퍼레이터 (291)의 두께는, 제2 절연층 (113)의 두께와 동일한 정도로 설정한다. 리지드 기재 (112)의 두께와 연성 기판 (13)의 두께는, 대략 동일한 것이 바람직하다. 이렇게 함으로써, 리지드 기재 (112)와 커버레이 (138) 및 (139) 사이에 존재하는 공극에 수지 (125)가 충전되며, 연성 기판 (13)과 리지드 기재 (112)를 보다 확실하게 접합할 수 있게 된다.
이어서, 도 7, 도 8 및 도 10의 공정에서 절단한 제1 및 제2 절연층 (111) 및 (113), 리지드 기재 (112) 및 연성 기판 (13)을 위치 정렬하여, 예를 들면 도 11A에 나타낸 바와 같이 배치한다. 이 때, 연성 기판 (13)의 각 단부는, 제1 및 제2 절연층 (111) 및 (113)의 사이에 끼워 위치 정렬한다.
또한, 예를 들면 도 11B에 나타낸 바와 같이, 도 9의 공정에서 절단한 세퍼레이터 (291)을 리지드 기판 (11)과 리지드 기판 (12) 사이에 노출된 연성 기판 (13)의 한쪽면(예를 들면 상측)에 제2 절연층 (113)과 나란히 배치한다. 또한, 그 외측에(표리에 각각) 예를 들면 구리로 이루어지는 도체막 (161), (162)를 배치한다. 세퍼레이터 (291)은, 예를 들면 접착제에 의해 고정한다. 이러한 구조이면, 세퍼레이터 (291)이 도체막 (162)를 지지하기 때문에, 연성 기판 (13)과 도체막 (162) 사이의 공극에 도금액이 스며들어 동박이 찢어진다는 등의 문제점을 방지 또는 억제할 수 있다.
이어서, 이렇게 하여 위치 정렬한 상태(도 11B)에서, 이 구조체를 예를 들면 도 11C에 나타낸 바와 같이 가압 프레스한다. 이 때, 제1 및 제2 절연층 (111) 및 (113)을 구성하는 각 프리프레그로부터 각각 수지 (125)가 압출된다. 이에 따라, 상기 도 6에 나타낸 바와 같이, 리지드 기재 (112)와 연성 기판 (13) 사이의 공극이 수지 (125)로 충전된다. 이와 같이, 공극에 수지 (125)가 충전됨으로써, 연성 기판 (13)과 리지드 기재 (112)가 확실하게 접착된다. 이러한 가압 프레스는, 예를 들면 하이드로 프레스 장치를 사용하여, 온도 섭씨 "200도", 압력 "40 kgf", 가압 시간 "3 시간" 정도의 조건으로 행한다.
이어서, 전체를 가열하고, 제1 및 제2 절연층 (111) 및 (113)을 구성하는 프리프레그 및 수지 (125)를 경화시켜 일체화한다. 이 때, 연성 기판 (13)의 커버레이 (138) 및 (139)(도 6)과, 제1 및 제2 절연층 (111) 및 (113)의 수지는 중합한다. 절연층 (111) 및 (113)의 수지를 중합함으로써, 비아 (141) 및 (116)(후속 공정에서 형성)의 주위가 수지로 고정된다. 이에 따라, 비아 (141)과 도체층 (132)(또는 비아 (116)과 도체층 (133))의 각 접속 부위의 접속 신뢰성이 향상된다.
이어서, 예를 들면 소정의 전처리를 행한 후, 예를 들면 CO2 레이저 가공 장치로부터 CO2 레이저를 조사함으로써, 도 11D에 나타낸 바와 같이 관통 구멍 (163)을 형성한다. 이 때, 연성 기판 (13)(도 6)의 도체층 (132), (133)과 리지드 기판 (11), (12)를 각각 접속하기 위한 비아 (116), (141)(예를 들면 IVH(Interstitial Via Hole))도 형성한다.
이어서, 데스미어(desmear)(스미어 제거), 소프트 에칭을 행한 후, 예를 들면 도 11E에 나타낸 바와 같이 PN 도금(예를 들면, 화학 구리 도금 및 전기 구리 도금)을 행한다. 이에 따라, 구조체 전체의 표면에 구리 도금을 실시한다. 또한, 이 구리 도금에 의한 구리와 기존의 도체막 (161), (162)가 일체가 되어, 비아 (116) 및 (141) 내 및 관통 구멍 (163) 내도 포함하여 기판 전체의 표면에 구리막 (171)이 형성된다. 이 때, 연성 기판 (13)은 도체막 (161) 및 (162)로 덮여 있으며, 도금액에 직접 접촉하지 않는다. 따라서, 연성 기판 (13)이 도금액에 의해 손상되지 않는다.
이어서, 예를 들면 소정의 리소그래피 공정(전처리, 라미네이트, 노광, 현상, 에칭, 막 박리, 내층 검사 등)을 거침으로써, 도 11F에 나타낸 바와 같이 기판 표면의 구리막 (171)을 패터닝한다. 이에 따라, 연성 기판 (13)(도 6)의 도체층 (132), (133)에 각각 접속되는 배선 패턴 (142), (117) 및 인출 패턴 (143), (118), 나아가서는 도체 패턴 (151), (124)가 형성된다. 이 때, 제1 및 제2 절연층 (111) 및 (113)의 각 연성 기판 (13)측 단부에는, 각각 동박을 잔존시킨다. 또한, 그 후, 동박 표면을 처리하여 조화면을 형성한다.
이어서, 예를 들면 도 12A에 나타낸 바와 같이, 그 결과물의 표리에 각각 제1, 제2 상층 절연층 (144), (114)를 배치한다. 또한, 그 외측에, 예를 들면 구리로 이루어지는 도체막 (114a), (144a)를 배치한다. 이어서, 도 12B에 나타낸 바와 같이 이 구조체를 가압 프레스한다. 이 때, 제1 및 제2 상층 절연층 (114) 및 (144)를 구성하는 각 프리프레그로부터의 수지에 의해 비아 (116) 및 (141)이 충전된다. 또한, 그 후, 예를 들면 가열 처리 등에 의해 프리프레그 및 비아 내의 수지를 경화시켜, 제1 및 제2 상층 절연층 (144) 및 (114)를 고화시킨다.
이어서, 예를 들면 하프 에칭에 의해 소정의 두께까지 도체막 (114a) 및 (144a)를 각각 박막화한다. 또한, 소정의 전처리를 행한 후, 예를 들면 레이저에 의해 제1 상층 절연층 (144)에 비아 (146)을, 제2 상층 절연층 (114)에 비아 (119) 및 절단 라인 (292)를 각각 형성한다. 또한, 데스미어(스미어 제거), 소프트 에칭을 행한 후, 예를 들면 도 12C에 나타낸 바와 같이 PN 도금(예를 들면, 화학 구리 도금 및 전기 구리 도금)을 행한다. 이에 따라, 이들 비아 (146) 및 (119) 내, 절단 라인 (292) 내에 도체를 형성한다. 또한, 이 도체는, 도전 페이스트(예를 들면, 도전 입자 함유 열경화 수지)를 예를 들면 스크린 인쇄법으로 인쇄함으로써 형성할 수도 있다.
이어서, 예를 들면 하프 에칭에 의해 소정의 두께까지 기판 표면의 도체막을 얇게 한다. 그 후, 예를 들면 소정의 리소그래피 공정(전처리, 라미네이트, 노광, 현상, 에칭, 막 박리, 내층 검사 등)을 거침으로써 도 12D에 나타낸 바와 같이 기판 표면의 도체막을 패터닝한다. 이에 따라, 도체 (148) 및 (120)이 형성된다. 또한, 절단 라인 (292) 내의 도체는, 에칭에 의해 제거된다. 이어서, 도체 표면을 처리하여 조화면을 형성한다.
여기서, 다음 공정의 설명 전에, 이 공정에 앞서서 행해지는 공정에 대하여 설명한다. 즉, 다음 공정에 앞서서, 도 13에 나타낸 바와 같이 복수의 제품에 공통된 웨이퍼를 예를 들면 레이저 등에 의해 절단하여, 소정의 크기인 제3 및 제4 상층 절연층 (145) 및 (115)를 형성한다.
또한, 이어지는 공정에서는 도 14A에 나타낸 바와 같이, 기판 표리에 도 13의 공정에서 절단한 제3 및 제4 상층 절연층 (145) 및 (115)를 배치한다. 또한, 그 외측에(표리에 각각) 예를 들면 구리로 이루어지는 도체막 (145a), (115a)를 배치한다. 이 도 14A에 나타낸 바와 같이, 제4 상층 절연층 (115)는 절단 라인 (292)의 상측에 간극을 두고 배치한다. 그 후, 예를 들면 가열하여, 제3 및 제4 상층 절연층 (145) 및 (115)를 고화시킨다. 또한, 제3 및 제4 상층 절연층 (145) 및 (115)는, 각각 예를 들면 유리 섬유 직물에 수지를 함침하여 구성된 통상적인 프리프레그로 구성된다.
이어서, 도 14B에 나타낸 바와 같이 결과물을 프레스한다. 그 후, 예를 들면 하프 에칭에 의해 소정의 두께까지 도체막 (145a) 및 (115a)를 각각 박막화한다. 또한, 소정의 전처리를 행한 후, 예를 들면 레이저에 의해 제3 및 제4 상층 절연층 (145), (115)에 각각 비아 (147), (121)을 형성한다. 또한, 데스미어(스미어 제거), 소프트 에칭을 행한 후, 예를 들면 도 14C에 나타낸 바와 같이 PN 도금(예를 들면, 화학 구리 도금 및 전기 구리 도금)을 행한다. 이에 따라, 이들 비아 (147) 및 (121) 내에 도체를 충전한다. 이와 같이, 비아 (147) 및 (121)의 내부를 동일한 도전 페이스트 재료로 충전함으로써, 비아 (147) 및 (121)의 열응력이 가해졌을 때의 접속 신뢰성을 향상시킬 수 있다. 또한, 이 도체는, 도전 페이스트(예를 들면 도전 입자 함유 열경화 수지)를 예를 들면 스크린 인쇄법으로 인쇄함으로써 형성할 수도 있다.
이어서, 예를 들면 하프 에칭에 의해 소정의 두께까지 기판 표면의 도체막을 얇게 한다. 그 후, 예를 들면 소정의 리소그래피 공정(전처리, 라미네이트, 노광, 현상, 에칭, 막 박리, 내층 검사 등)을 거침으로써 기판 표면의 구리막을 패터닝한다. 이에 따라, 도 14D에 나타낸 바와 같이 도체 (149) 및 (122), 도체 패턴 (150) 및 (123)이 형성된다. 그 후, 도체 표면을 처리하여 조화면을 형성한다.
이어서, 도 15A에 나타낸 바와 같이, 결과물의 표리에 제5 및 제6 상층 절연층 (172) 및 (173)을 배치한다. 또한, 그 외측에(표리에 각각) 예를 들면 구리로 이루어지는 도체막 (172a) 및 (173a)를 배치한다. 또한, 제5 및 제6 상층 절연층 (172) 및 (173)은, 각각 예를 들면 유리 섬유 직물에 수지를 함침하여 구성된 프리프레그로 구성된다.
이어서, 도 15B에 나타낸 바와 같이 프레스한다. 그 후, 예를 들면 하프 에칭에 의해 소정의 두께까지 도체막 (172a) 및 (173a)를 각각 박막화한다. 또한, 소정의 전처리를 행한 후, 레이저광 등에 의해 제5, 제6 상층 절연층 (172), (173)에 각각 비아 (174), (175)를 형성함과 동시에, 도 15C에 나타낸 바와 같이 도 15B 중에 파선으로 나타내는 각 부의 절연층, 즉 세퍼레이터 (291)의 단부(제2 절연층 (113)과 세퍼레이터 (291)의 경계 부분)의 절연층을 제거하여, 절단 라인(절흔) (294a) 내지 (294c)를 형성한다. 이 때, 절단 라인 (294a) 내지 (294c)는, 예를 들면 도체 패턴 (151) 및 (124)를 스토퍼(stopper)로서 형성(절단)한다. 이 때, 스토퍼로서 사용하는 도체 패턴 (151) 및 (124)를 어느 정도 절단하도록 에너지 또는 조사 시간을 조정할 수도 있다.
이어서, PN 도금(예를 들면, 화학 구리 도금 및 전기 구리 도금)을 행함으로써, 비아 (174) 및 (175) 내도 포함하여 기판 전체의 표면에 도체를 형성한다. 이어서, 예를 들면 하프 에칭에 의해 소정의 두께까지 기판 표면의 도체막을 얇게 한다. 그 후, 예를 들면 소정의 리소그래피 공정(전처리, 라미네이트, 노광, 현상, 에칭, 막 박리 등)을 거침으로써 기판 표면의 동박을 패터닝한다. 이렇게 하여, 도 15D에 나타낸 바와 같이 도체 패턴 (176) 및 (177)을 형성한다. 또한, 패턴 형성 후, 그 패턴을 검사한다.
이어서, 예를 들면 스크린 인쇄에 의해 기판 전체의 표면에 솔더 레지스트를 형성한다. 또한, 도 15E에 나타낸 바와 같이 소정의 리소그래피 공정을 거침으로써, 이 솔더 레지스트를 패터닝한다. 그 후, 예를 들면 가열하여, 패터닝한 솔더 레지스트 (298) 및 (299)를 경화시킨다.
이어서, 세퍼레이터 (291)의 단부(도 15B 중의 파선 참조) 등에 천공 및 외형 가공을 행한 후, 도 16A에 나타낸 바와 같이 구조체 (301) 및 (302)를 연성 기판 (13)으로부터 박리하여 제거한다. 이 때, 세퍼레이터 (291)이 배치되어 있기 때문에 분리가 용이하다. 또한, 구조체 (301) 및 (302)가 다른 부분으로부터 분리(제거)될 때, 도체 패턴 (151)은 연성 기판 (13)의 커버레이 (138)에 프레스에 의해 압박되어 있는 것에 지나지 않고, 고착되어 있지는 않다(도 11C 참조). 그 때문에, 구조체 (301) 및 (302)와 함께 도체 패턴 (151)의 일부(연성 기판 (13)과 접촉하는 부분)도 제거된다.
이렇게 하여, 연성 기판 (13)의 중앙부를 노출시킴으로써, 연성 기판 (13)의 표리(절연층의 적층 방향)에 연성 기판 (13)을 휘기(구부리기) 위한 스페이스(영역 (R1) 및 (R2))가 형성된다. 이에 따라, 플렉스 리지드 배선판 (10)을 그 연성 기판 (13)의 부분에서 절곡하는 것 등이 가능해진다.
제거된 부분(영역 (R1) 및 (R2))에 면하는 각 절연층의 선단 부분에는, 예를 들면 도 16B 중에 파선으로 나타낸 바와 같이 도체 패턴 (124) 및 (151)이 잔존한다. 이 잔존하는 구리는 필요에 따라 도 16C에 나타낸 바와 같이, 예를 들면 마스크 에칭(전처리, 라미네이트, 노광, 현상, 에칭, 막 박리 등)에 의해 제거한다.
이렇게 하여, 연성 기판 (13)과 리지드 기판 (11), (12)가 접합된다. 이어서, 예를 들면 화학 금 도금에 의해 전극 (178), (179)를 형성한다. 그 후, 외형 가공, 휘어짐 수정, 통전 검사, 외관 검사 및 최종 검사를 거쳐서 상기 도 5에 나타낸 플렉스 리지드 배선판 (10)이 완성된다. 이 플렉스 리지드 배선판 (10)은, 상술한 바와 같이 리지드 기판의 코어부(제1 및 제2 절연층 (111) 및 (113)) 사이에 연성 기판 (13)의 단부가 끼워지고, 리지드 기판 (11), (12)의 각 랜드와 연성 기판 (13)의 각 접속 패드가 각각 도금 피막에 의해 접속된 구조를 갖는다.
또한, 이 플렉스 리지드 배선판 (10), 특히 리지드 기판 (11), (12)의 각 표면에 각각 전자 부품 (501), (502)를 실장한다. 또한, 상기 도 2에 나타낸 바와 같은 패키지 (101)에 밀봉한 후, 마더보드 (100) 위에 실장함으로써 본 발명의 한 실시 형태에 따른 전자 디바이스가 완성된다.
이상, 본 발명의 한 실시 형태에 따른 플렉스 리지드 배선판 및 전자 디바이스에 대하여 설명했지만, 본 발명은 상기 실시 형태로 한정되지 않는다.
3개 이상의 리지드 기판을 접속할 수도 있다. 예를 들면 도 17에 나타낸 바와 같이, 2개의 연성 기판 (13), (15)를 사용하여 CPU(전자 부품 (501))를 탑재한 제1 리지드 기판 (11)과, 메모리, 그래픽 프로세서(전자 부품 (502), (504))를 각각 탑재한 제2, 제3 리지드 기판 (12), (14)를 각각 전기적으로 접속할 수도 있다. 이 도 17의 예에서는, 상기 실시 형태와 마찬가지로 각도 (θ11), (θ12), (θ21), (θ22)=135°의 방향으로 연장 설치된 연성 기판 (13)을 사이에 두고, 제1 리지드 기판 (11)과 제2 리지드 기판 (12)가 비스듬히 접속되어 있다. 단, 제2 단자열 (510b)의 일부를 제3 리지드 기판 (14)와의 접속을 위해 분배하고, 연성 기판 (15)의 배선 패턴 (15a) 및 그 양쪽 단부의 접속 패드 (15b)에 의해 제2 단자열 (510b)의 단자 (511)과 리지드 기판 (14)의 단자 (541)(단자열 (540a))을 전기적으로 접속하고 있다. 제1 리지드 기판 (11)과 제3 리지드 기판 (14)는, 각 기판의 변(연성 기판 (15)와의 접속변)에 대하여 "90°"의 각도 (θ13), (θ41)을 갖는 방향으로 연장 설치된 연성 기판 (15)를 사이에 두고, X축 방향(도 3A, 도 3B 참조)으로 똑바로 접속되어 있다.
상기 도 17의 예에서는, 제1 리지드 기판 (11)에 연성 기판 (13)을 비스듬히 접속함으로써, 비스듬히 배치된 리지드 기판 (11) 및 (12)를 직접(리지드 기판 (14)를 통하지 않고) 접속하고 있다. 이렇게 하여 리지드 기판 (11) 및 (12)를 직접 접속함으로써, CPU(전자 부품 (501))와 메모리(전자 부품 (502)) 사이의 거리가 짧아지기 때문에, 이들 전자 부품 사이의 통신 속도를 빠르게 할 수 있다.
또한, 도 18에 나타낸 바와 같이, 리지드 기판 (11), (12)와 함께 제3 리지드 기판 (14)도 비스듬히 접속할 수 있다. 이 도 18의 예에서는, 제2 리지드 기판 (12)의 세 변에 제1 내지 제3 단자열 (520a) 내지 (520c)를 설치하여, 제2 리지드 기판 (12)의 제1 단자열 (520a)의 일부 및 제2 단자열 (520b)를 제1 리지드 기판 (11)의 제1 및 제2 단자열 (510a) 및 (510b)에 비스듬히 접속하고, 제2 리지드 기판 (12)의 제1 단자열 (520a)의 일부(나머지) 및 제3 단자열 (520c)를 제3 리지드 기판 (14)의 제1 및 제2 단자열 (540a) 및 (540b)에 비스듬히 접속하고 있다.
도 19에 나타낸 바와 같이 X축 방향으로 배치된 리지드 기판 (11) 및 (12)(도 3B 참조)를 접속하기 위해, 각 기판에 비스듬히 접속된 연성 기판 (13)을 사용할 수도 있다. 이 도 19의 예에서는, V자 형상으로 굴곡된 연성 기판 (13)에 의해 리지드 기판 (11) 및 (12)를 접속하고 있으며, 각도 (θ11), (θ12), (θ21), (θ22)는 예를 들면 "135°"이다. 이러한 구성에서도, 연성 기판 (13)의 폭(버스 폭)을 확대할 수 있다. 또한, 그 결과, 신호수의 증대 등이 가능해진다.
복수의 연성 기판을 사용하지 않고, 분지 개소를 갖는 1개의 연성 기판에 의해 3개 이상의 리지드 기판을 전기적으로 접속할 수도 있다. 예를 들면 도 20에 나타낸 바와 같이, 1개의 분지 개소에서 2개의 분지로 (1302) 및 (1304)로 분지된 연성 기판 (13)에 의해, 제1 내지 제3 리지드 기판 (11), (12), (14)를 전기적으로 접속할 수도 있다. 이 도 20에 나타낸 예에서는, 연성 기판 (13)의 한쪽 단부(분지 전의 부분)가 리지드 기판 (11)에 비스듬히(각도 (θ11), (θ12)=135°) 접속되고, 분지로 (1302), (1304)가 리지드 기판 (12), (14)에 똑바로(각도 (θ21), (θ41)=90°) 접속되어 있다. 또한, 분지로 (1302)의 배선 패턴 (1302a) 및 그 양쪽 단부의 접속 패드 (1302b)에 의해, 제1 단자열 (510a)(제1 리지드 기판 (11))와 단자열 (520a)(제2 리지드 기판 (12))가 전기적으로 접속되고, 또한 분지로 (1304)의 배선 패턴 (1304a) 및 그 양쪽 단부의 접속 패드 (1304b)에 의해, 제2 단자열 (510b)(제1 리지드 기판 (11))와 단자열 (540a)(제3 리지드 기판 (14))가 전기적으로 접속되어 있다.
또한, 이 경우, 도 21에 나타낸 바와 같이, 제2 및 제3 리지드 기판 (12) 및 (14)에 공통된 배선을 연성 기판 (13)의 분지 형태에 대응하여 분지시켜, 배선 패턴 (13a)의 한쪽 단부(분지 전의 부분)를 접속 패드 (13b)에 의해 단자 (511)(제1 리지드 기판 (11))에, 또한 분지 배선 (1302c), (1304c)를 접속 패드 (1302d), (1304d)에 의해 단자 (521), (541)(제2, 제3 리지드 기판 (12), (14))에 각각 접속할 수도 있다.
상기 실시 형태에서는, 연성 기판이 리지드 기판의 두 변에 비스듬히 접속되는 예를 나타내었다. 그러나, 이것으로 한정되지 않으며, 연성 기판이 리지드 기판의 한 변에만 비스듬히 접속된 경우에도 상술한 버스 폭을 확대하는 효과가 얻어진다.
예를 들면 도 22에 나타낸 바와 같이, 연성 기판 (13)과 리지드 기판 (11), (12)의 접속 각도 (θ11a), (θ11b), (θ21a), (θ21b)(리지드 기판 (11), (12)의 접속변과 연성 기판 (13)의 각도)를 예각 또는 둔각으로 설정함으로써, 연성 기판 (13)의 폭(버스 폭)을 확대할 수 있다. 또한, 이 도 22의 예에서는 각도 (θ11a) 및 (θ21a)를 "150°"로, 각도 (θ11b) 및 (θ21b)를 "30°"로 각각 설정하고 있다. 또한, 연성 기판 (13)의 배선 패턴 (13a)의 간격이 좁아지는 것에 대응하여, 리지드 기판 (12)의 단자열을 2열(단자열 (520a) 및 (520b))로 배치하고 있다.
또한, 예를 들면 도 23에 나타낸 바와 같이 각도 (θ11a) 및 (θ21a)를 "90°"로 설정하여, 연성 기판 (13)의 배선 패턴 (13a)의 간격을 도 22의 예보다 넓게 할 수도 있다.
연성 인쇄 배선판이 적어도 1개소의 분지 개소를 갖는 구조로 할 수도 있다. 예를 들면 도 24에 나타낸 바와 같이, 연성 기판 (13)을 2개의 분지로 (1302), (1304)로 분지시키고, 그 각 분지 개소에 각각 리지드 기판 (12), (14)를 접속할 수도 있다. 또한, 이 도 24의 예에서는, 리지드 기판 (14)의 접속 개소의 각도 (θ101a)를 "135°"로, 각도 (θ101b)를 "45°"로 각각 설정하고 있다.
또한, 예를 들면 도 25에 나타낸 바와 같이 3개의 분지로 (1302), (1304), (1306)으로 분지시키고, 그 각 분지 개소에 각각 리지드 기판 (12), (14), (16)(각각 전자 부품 (502), (504), (506)을 실장)을 접속할 수도 있다. 분지의 수는 임의이다.
접속 각도 또는 분지 각도는, 예각 또는 둔각이면 임의이다. 따라서, 이들 각도는 상술한 30°, 45°, 135°, 150° 이외에 60°, 120° 등일 수도 있다.
단일 리지드 인쇄 배선판에, 복수의 연성 인쇄 배선판이 그 리지드 인쇄 배선판의 두께 방향(상하)으로 이동하여 각각 접속된 구조일 수도 있다.
예를 들면 도 26(평면도) 및 도 27(도 26의 (A1-A1) 단면도)에 나타낸 바와 같이, 연성 기판 (13) 및 (15)가 소정의 간격을 두고 상하로 중첩되도록 배치되며, 그 한쪽 단부가 리지드 기판 (11)에, 다른쪽 단부가 리지드 기판 (12)에 각각 접속된 구조로 할 수도 있다.
또는, 예를 들면 도 26(평면도) 및 도 28(도 26의 (A1-A1) 단면도)에 나타낸 바와 같이, 연성 기판 (13) 및 (15)의 한쪽 단부가 공통된 리지드 기판 (11)에 접속되며, 연성 기판 (13)의 다른쪽 단부가 리지드 기판 (12)에, 또한 연성 기판 (15)의 다른쪽 단부가 리지드 기판 (14)에 각각 접속된 구조로 할 수도 있다. 이 예에서는, 리지드 기판 (12) 및 (14)가 소정의 간격을 두고 상하로 중첩되도록 배치되어 있다.
또한, 예를 들면 도 29A 또는 도 29B에 나타낸 바와 같이, 리지드 기판 (11) 및 (12)(또는 리지드 기판 (11), (12), (14))의 두께 방향(상하)으로 이동하여 배치된 연성 기판 (13) 및 (15)를 교차하도록 배치할 수도 있다. 도 30A 및 도 30B는 도 29A 및 도 29B에 공통된 단면도이며, 도 30A는 (A1-A1) 단면도, 도 30B는 (A2-A2) 단면도를 나타낸다.
도 31A에 나타낸 바와 같이, 리지드 기판 (11) 및 (12) 중의 도체 패턴이 부품 접속 단자(전극 (179))로부터 보드 접속 단자(전극 (178))에 걸쳐서 팬 아웃(fan out)하는 형태(팬 아웃 도체 패턴 (200))를 갖는 구조로 할 수도 있다. 구체적으로 이 도 31A에 나타낸 플렉스 리지드 배선판 (10)에서는, 부품 접속 단자간의 평균 거리가 보드 접속 단자간의 평균 거리보다 작다. 여기서, 부품 접속 단자간의 평균 거리란, 전자 부품 (501)이 접속되어 있는 부품 접속 단자(전극 (179))간의 평균값이고, 보드 접속 단자간의 평균 거리란, 마더보드 (100)에 접속되어 있는 보드 접속 단자(전극 (178))간의 평균값이다.
또한, 도 31B에 나타낸 바와 같이 리지드 기판 (11) 및 (12)의 각 층에 복수의 비아가 형성되며, 이들 복수의 비아간의 간격(예를 들면 평균 거리)이 부품 접속 단자(전극 (179))가 설치된 한쪽 주요면으로부터 보드 접속 단자(전극 (178))가 설치된 다른쪽 주요면을 향해 넓어지는 형태(비아 패턴 (201), (202))를 갖는 구조로 할 수도 있다.
이들 구조에 따르면, 마더보드 (100)에 리지드 기판 (11) 및 (12)를 통해 마더보드 (100)보다 피치 폭이 좁은 고밀도 배선의 전자 부품 (501a), (501b), (502a) 및 (502b)를 실장하는 것이 가능해진다.
플렉스 리지드 배선판 (10)을 마더보드 (100)에 실장하는 경우, 패키지 (101)을 통하지 않고 베어(bare) 칩을 직접 실장할 수도 있다. 예를 들면 도 32에 나타낸 바와 같이, 예를 들면 도전성 접착제 (100a)에 의해 마더보드 (100) 위에 베어 칩을 플립 칩 접속할 수도 있다. 또는, 예를 들면 도 33에 나타낸 바와 같이, 스프링 (100b)를 통해 마더보드 (100) 위에 베어 칩을 실장할 수도 있다. 또는, 예를 들면 도 34에 나타낸 바와 같이, 와이어 (100c)를 통해 와이어 본딩으로 마더보드 (100) 위에 베어 칩을 실장할 수도 있다. 또는, 예를 들면 도 35에 나타낸 바와 같이 마더보드 (100)의 상층까지 빌드업하여, 단면 관통 구멍(도금 관통 구멍) (100d)로 양 기판을 전기적으로 접속할 수도 있다. 또한, 커넥터에 의해 양 기판을 전기적으로 접속할 수도 있다. 양 기판의 실장 방법은 임의이다.
또한, 양 기판을 전기적으로 접속하는 전극이나 배선의 재질 등도 임의이다. 예를 들면 ACF(Anisotropic Conductive Film) 접속, 또는 Au-Au 접속에 의해 양 기판을 서로 전기적으로 접속할 수도 있다. ACF 접속에 따르면, 접속하기 위한 플렉스 리지드 배선판 (10)과 마더보드 (100)의 위치 정렬을 용이하게 행할 수 있다. 또한, Au-Au 접속에 따르면, 부식에 강한 접속부를 형성할 수 있다.
도 36에 나타낸 바와 같이, 플렉스 리지드 배선판 (10)의 표면에 실장된 전자 부품 (501a) 및 (502a)뿐만 아니라, 플렉스 리지드 배선판 (10)의 내부에 전자 부품 (501b) 및 (502b)를 배치할 수도 있다. 이러한 전자 부품을 내장하는 플렉스 리지드 배선판 (10)에 따르면, 전자 디바이스의 고기능화가 가능해진다. 또한, 전자 부품 (501b) 및 (502b)는, 예를 들면 IC 회로 등의 능동 부품 이외에, 예를 들면 저항, 콘덴서(캐패시터), 코일 등의 수동 부품일 수도 있다.
상기 실시 형태에 있어서, 각 층의 재질, 크기, 층수 등은 임의로 변경 가능하다. 예를 들면, 프리프레그 대신에 RCF(Resin Coated Cupper Foil)를 사용할 수도 있다.
또한, 상기 실시 형태에서는 도 37A에 나타낸 바와 같이, 제2 상층 절연층 (114)(절연 수지)가 충전된 컨포말 비아(conformal via)에 의해 리지드 기판 (11), (12)와 연성 기판 (13)을 각각 전기적으로 접속한다(상세하게는 도 6 참조). 그러나, 이것으로 한정되지 않으며, 예를 들면 도 37B에 나타낸 바와 같이 양 기판을 관통 구멍 접속할 수도 있다. 그러나, 이러한 구조이면, 낙하 등에 의한 충격이 관통 구멍의 내벽 부분에 집중하게 되어, 컨포말 비아에 비해 관통 구멍의 견부에 균열이 발생하기 쉬워진다. 이외에, 예를 들면 도 37C에 나타낸 바와 같이 비아 (116)에 도체 (117a)를 충전하고, 양 기판을 필드 비아(filled via) 접속할 수도 있다. 이러한 구조이면, 낙하 등에 의한 충격을 받는 부분이 비아 전체가 되어, 컨포말 비아에 비해 균열이 발생하기 어려워진다. 또한, 상기 컨포말 비아 내 또는 관통 구멍 내에는 도전 수지를 충전할 수도 있다.
또한, 도 38에 나타낸 바와 같이, 리지드 기판 (11)은 코어 표리의 한쪽에만 도체(배선층)를 갖는 것일 수도 있다(다른 리지드 기판도 동일함).
또한, 도 39에 나타낸 바와 같이 제1 리지드 기판 (11)과 제2 리지드 기판 (12)를 접속하지 않고, 예를 들면 리지드 기판 (11)로부터 연성 기판 (13)이 테일 형상으로 나와 있는 구조, 소위 플라잉 테일 구조로 할 수도 있다. 이 도 39의 예에서는, 내층 패턴의 일부를 리지드 기판 (11)로부터 인출하여, 연성 기판 (13)의 선단에 형성된 단자 (13c)에 의해 다른 기판이나 기기에 전기적으로 접속할 수 있도록 되어 있다.
이상, 본 발명의 실시 형태에 대하여 설명했지만, 설계상의 사정이나 기타 요인에 따라 필요로 되는 다양한 수정이나 조합은, "청구항"에 기재되어 있는 발명이나 "발명의 실시 형태"에 기재되어 있는 구체예에 대응하는 발명의 범위에 포함되는 것으로 이해해야 한다.
본 출원은, 2008년 8월 29일에 출원된 미국 특허 가출원 제61/093052호에 기초한다. 본 명세서 중에 미국 특허 가출원 제61/093052호의 명세서, 특허 청구의 범위, 도면 전체를 참조로서 도입한다.
본 발명은, 일부가 연성 기판으로 구성된 절곡 가능한 플렉스 리지드 배선판, 및 플렉스 리지드 배선판을 사용한 전자 디바이스에 적용 가능하다.

Claims (32)

  1. 리지드 인쇄 배선판과,
    연성 기재를 갖는 연성 인쇄 배선판
    을 구비하는 플렉스 리지드 배선판이며,
    상기 연성 인쇄 배선판은 상기 연성 기재 위에 제1 도체를 갖고,
    상기 리지드 인쇄 배선판은 제2 도체를 갖고,
    상기 제1 도체와 상기 제2 도체는 전기적으로 접속되어 있고,
    상기 연성 인쇄 배선판은 상기 리지드 인쇄 배선판과 접속되고, 그 접속 개소로부터 상기 리지드 인쇄 배선판의 외형의 변에 대하여 예각 또는 둔각의 각도를 갖는 방향으로 연장 설치되어 이루어지는
    것을 특징으로 하는 플렉스 리지드 배선판.
  2. 제1항에 있어서, 상기 리지드 인쇄 배선판의 외형은 사각 형상인
    것을 특징으로 하는 플렉스 리지드 배선판.
  3. 제1항에 있어서, 상기 예각은 45°이고, 상기 둔각은 135°인
    것을 특징으로 하는 플렉스 리지드 배선판.
  4. 제1항에 있어서, 상기 연성 인쇄 배선판은 적어도 1개소의 분지 개소를 갖는
    것을 특징으로 하는 플렉스 리지드 배선판.
  5. 제1항에 있어서, 상기 리지드 인쇄 배선판에는 적어도 2개 이상의 리지드 인쇄 배선판이 접속되어 있는
    것을 특징으로 하는 플렉스 리지드 배선판.
  6. 제1항에 있어서, 제2 연성 인쇄 배선판을 추가로 구비하고,
    상기 리지드 인쇄 배선판에는, 상기 연성 인쇄 배선판과 상기 제2 연성 인쇄 배선판이 상기 리지드 인쇄 배선판의 두께 방향으로 이동하여 각각 접속되어 있는
    것을 특징으로 하는 플렉스 리지드 배선판.
  7. 제1항에 있어서, 상기 연성 인쇄 배선판의 적어도 일부가 상기 리지드 인쇄 배선판에 매립되어 있고, 상기 매립된 부분에서 상기 제1 도체와 상기 제2 도체가 전기적으로 접속되어 있는
    것을 특징으로 하는 플렉스 리지드 배선판.
  8. 제1항에 있어서, 상기 연성 인쇄 배선판과 상기 리지드 인쇄 배선판을 피복하며, 상기 연성 인쇄 배선판의 적어도 일부를 노출하는 절연층을 구비하고,
    상기 절연층 위에는 도체 패턴이 형성되어 있고,
    상기 제1 도체와 상기 절연층 위의 도체 패턴은 도금 피막에 의해 접속되어 있는
    것을 특징으로 하는 플렉스 리지드 배선판.
  9. 제1항에 있어서, 상기 리지드 인쇄 배선판의 한쪽 주요면에는 상기 리지드 인쇄 배선판에 전자 부품을 실장하기 위한 복수의 부품 접속 단자가, 다른쪽 주요면에는 복수의 보드 접속 단자가 각각 설치되어 있고,
    상기 부품 접속 단자간의 평균 거리는 상기 보드 접속 단자간의 평균 거리보다 작은
    것을 특징으로 하는 플렉스 리지드 배선판.
  10. 제9항에 있어서, 상기 리지드 인쇄 배선판에는 복수의 비아가 형성되어 있고,
    상기 복수의 비아간의 간격은 상기 한쪽 주요면으로부터 상기 다른쪽 주요면을 향해 넓어지고 있는
    것을 특징으로 하는 플렉스 리지드 배선판.
  11. 제1항에 있어서, 상기 리지드 인쇄 배선판은, 상기 플렉스 리지드 배선판을 마더보드에 실장하기 위한 보드 접속 단자를 갖는
    것을 특징으로 하는 플렉스 리지드 배선판.
  12. 제11항에 있어서, 상기 리지드 인쇄 배선판의 표면에는 상기 리지드 인쇄 배선판에 전자 부품을 실장하기 위한 부품 접속 단자가 설치되어 있고,
    상기 제2 도체는, 상기 부품 접속 단자로부터 상기 보드 접속 단자에 걸쳐서 팬 아웃하는 형태를 갖는
    것을 특징으로 하는 플렉스 리지드 배선판.
  13. 제11항에 기재된 플렉스 리지드 배선판이 상기 보드 접속 단자에 의해 마더보드에 실장된
    것을 특징으로 하는 전자 디바이스.
  14. 제13항에 있어서, 상기 리지드 인쇄 배선판의 표면에 적어도 1개의 전자 부품이 실장된
    것을 특징으로 하는 전자 디바이스.
  15. 제14항에 있어서, 상기 전자 부품은 논리 연산 기능을 갖는 것인
    것을 특징으로 하는 전자 디바이스.
  16. 리지드 인쇄 배선판과,
    연성 기재를 갖는 연성 인쇄 배선판
    을 구비하는 플렉스 리지드 배선판이며,
    상기 연성 인쇄 배선판은 상기 연성 기재 위에 제1 도체를 갖고,
    상기 리지드 인쇄 배선판은 제2 도체를 갖고,
    상기 리지드 인쇄 배선판은 상기 제2 도체로 이루어지는 단자를 갖고,
    또한 상기 연성 인쇄 배선판은 상기 제1 도체를 가짐과 동시에, 상기 리지드 인쇄 배선판의 적어도 서로 인접하는 두 변에는 상기 연성 인쇄 배선판이 접속되어 이루어지고,
    상기 제1 도체와 상기 단자가 전기적으로 접속되어 이루어지는
    것을 특징으로 하는 플렉스 리지드 배선판.
  17. 제16항에 있어서, 상기 리지드 인쇄 배선판의 외형은 사각 형상인
    것을 특징으로 하는 플렉스 리지드 배선판.
  18. 제16항에 있어서, 상기 연성 인쇄 배선판은 상기 리지드 인쇄 배선판과의 접속 개소로부터, 상기 리지드 인쇄 배선판의 외형의 변에 대하여 예각 또는 둔각의 각도를 갖는 방향으로 연장 설치되어 이루어지는
    것을 특징으로 하는 플렉스 리지드 배선판.
  19. 제18항에 있어서, 상기 예각은 45°이고, 상기 둔각은 135°인
    것을 특징으로 하는 플렉스 리지드 배선판.
  20. 제16항에 있어서, 상기 연성 인쇄 배선판은 적어도 1개소의 분지 개소를 갖는
    것을 특징으로 하는 플렉스 리지드 배선판.
  21. 제16항에 있어서, 상기 제2 도체로 이루어지는 단자는 단자열인
    것을 특징으로 하는 플렉스 리지드 배선판.
  22. 제16항에 있어서, 상기 리지드 인쇄 배선판에는 적어도 2개 이상의 리지드 인쇄 배선판이 접속되어 있는
    것을 특징으로 하는 플렉스 리지드 배선판.
  23. 제16항에 있어서, 제2 연성 인쇄 배선판을 추가로 구비하고,
    상기 리지드 인쇄 배선판에는, 상기 연성 인쇄 배선판과 상기 제2 연성 인쇄 배선판이 상기 리지드 인쇄 배선판의 두께 방향으로 이동하여 각각 접속되어 있는
    것을 특징으로 하는 플렉스 리지드 배선판.
  24. 제16항에 있어서, 상기 연성 인쇄 배선판의 적어도 일부가 상기 리지드 인쇄 배선판에 매립되어 있고, 상기 매립된 부분에서 상기 제1 도체와 상기 제2 도체가 전기적으로 접속되어 있는
    것을 특징으로 하는 플렉스 리지드 배선판.
  25. 제16항에 있어서, 상기 연성 인쇄 배선판과 상기 리지드 인쇄 배선판을 피복하며, 상기 연성 인쇄 배선판의 적어도 일부를 노출하는 절연층을 구비하고,
    상기 절연층 위에는 도체 패턴이 형성되어 있고,
    상기 제1 도체와 상기 절연층 위의 도체 패턴은 도금 피막에 의해 접속되어 있는
    것을 특징으로 하는 플렉스 리지드 배선판.
  26. 제16항에 있어서, 상기 리지드 인쇄 배선판의 한쪽 주요면에는 상기 리지드 인쇄 배선판에 전자 부품을 실장하기 위한 복수의 부품 접속 단자가, 다른쪽 주요면에는 복수의 보드 접속 단자가 각각 설치되어 있고,
    상기 부품 접속 단자간의 평균 거리는 상기 보드 접속 단자간의 평균 거리보다 작은
    것을 특징으로 하는 플렉스 리지드 배선판.
  27. 제26항에 있어서, 상기 리지드 인쇄 배선판에는 복수의 비아가 형성되어 있고,
    상기 복수의 비아간의 간격은 상기 한쪽 주요면으로부터 상기 다른쪽 주요면을 향해 넓어지고 있는
    것을 특징으로 하는 플렉스 리지드 배선판.
  28. 제16항에 있어서, 상기 리지드 인쇄 배선판은, 상기 플렉스 리지드 배선판을 마더보드에 실장하기 위한 보드 접속 단자를 갖는
    것을 특징으로 하는 플렉스 리지드 배선판.
  29. 제28항에 있어서, 상기 리지드 인쇄 배선판의 표면에는 상기 리지드 인쇄 배선판에 전자 부품을 실장하기 위한 부품 접속 단자가 설치되어 있고,
    상기 제2 도체는 상기 부품 접속 단자로부터 상기 보드 접속 단자에 걸쳐서 팬 아웃하는 형태를 갖는
    것을 특징으로 하는 플렉스 리지드 배선판.
  30. 제28항에 기재된 플렉스 리지드 배선판이 상기 보드 접속 단자에 의해 마더보드에 실장된
    것을 특징으로 하는 전자 디바이스.
  31. 제30항에 있어서, 상기 리지드 인쇄 배선판의 표면에 적어도 1개의 전자 부품이 실장된
    것을 특징으로 하는 전자 디바이스.
  32. 제31항에 있어서, 상기 전자 부품은 논리 연산 기능을 갖는 것인
    것을 특징으로 하는 전자 디바이스.
KR1020107017241A 2008-08-29 2008-12-19 플렉스 리지드 배선판 및 전자 디바이스 KR20100095033A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9305208P 2008-08-29 2008-08-29
US61/093,052 2008-08-29

Publications (1)

Publication Number Publication Date
KR20100095033A true KR20100095033A (ko) 2010-08-27

Family

ID=41720961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107017241A KR20100095033A (ko) 2008-08-29 2008-12-19 플렉스 리지드 배선판 및 전자 디바이스

Country Status (6)

Country Link
US (1) US20100051326A1 (ko)
JP (1) JP5097827B2 (ko)
KR (1) KR20100095033A (ko)
CN (1) CN102113425B (ko)
TW (1) TWI387408B (ko)
WO (1) WO2010023773A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5106341B2 (ja) * 2008-10-02 2012-12-26 株式会社ジャパンディスプレイイースト 表示装置
KR101051491B1 (ko) 2009-10-28 2011-07-22 삼성전기주식회사 다층 경연성 인쇄회로기판 및 다층 경연성 인쇄회로기판의 제조방법
US20120325524A1 (en) * 2011-06-23 2012-12-27 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
JP5787021B2 (ja) 2012-02-23 2015-09-30 株式会社村田製作所 樹脂多層基板
CN103687284B (zh) * 2013-12-11 2017-02-15 广州兴森快捷电路科技有限公司 飞尾结构的刚挠结合线路板及其制作方法
KR20150125424A (ko) * 2014-04-30 2015-11-09 삼성전기주식회사 강연성 인쇄회로기판 및 강연성 인쇄회로기판의 제조 방법
JP2016066710A (ja) * 2014-09-25 2016-04-28 イビデン株式会社 フレックスリジッド配線板
EP3232743A4 (en) * 2014-12-08 2018-09-19 Fujikura, Ltd. Stretchable substrate
CN104853542B (zh) * 2015-04-17 2018-07-06 广州杰赛科技股份有限公司 一种刚挠结合板的制作方法
KR20170009652A (ko) * 2015-07-17 2017-01-25 삼성전자주식회사 배선 기판 및 이를 포함하는 메모리 시스템
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
CN111511100B (zh) * 2019-01-30 2021-09-24 京东方科技集团股份有限公司 柔性电路板及制作方法、电子装置模组及电子装置
TWI701982B (zh) 2019-05-14 2020-08-11 欣興電子股份有限公司 電路板結構及其製造方法
CN111954366B (zh) * 2019-05-17 2022-04-01 欣兴电子股份有限公司 电路板结构及其制造方法
TWI726427B (zh) 2019-09-27 2021-05-01 友達光電股份有限公司 元件基板
CN111010820A (zh) * 2019-12-27 2020-04-14 上海嘉捷通电路科技股份有限公司 一种软板区重叠设计的软硬结合板制作方法
WO2021142599A1 (zh) * 2020-01-14 2021-07-22 深圳市大疆创新科技有限公司 一种芯片封装结构及封装方法
JP7438905B2 (ja) * 2020-09-17 2024-02-27 株式会社東芝 ディスク装置
TWI808614B (zh) * 2022-01-17 2023-07-11 大陸商廣東則成科技有限公司 軟硬複合板的製程

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2946726C2 (de) * 1979-11-20 1982-05-19 Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern Leiterplatte mit starren und flexiblen Bereichen und Verfahren zu deren Herstellung
US5097390A (en) * 1986-12-10 1992-03-17 Interflex Corporation Printed circuit and fabrication of same
US4923406A (en) * 1988-11-17 1990-05-08 Magnetic Peripherals Inc. Spindle motor flex cable
US5009605A (en) * 1990-03-13 1991-04-23 Hughes Aircraft Company Flat electrical connector assembly with precisely aligned soldering traces
US5121297A (en) * 1990-12-31 1992-06-09 Compaq Computer Corporation Flexible printed circuits
JP3371441B2 (ja) * 1992-04-02 2003-01-27 ソニー株式会社 カメラの光学ブロック
JPH0723267A (ja) * 1993-06-30 1995-01-24 Sony Corp 電子機器及び撮像装置
JPH11330656A (ja) * 1998-05-18 1999-11-30 Seiko Precision Inc プリント基板の接合構造
US6099745A (en) * 1998-06-05 2000-08-08 Parlex Corporation Rigid/flex printed circuit board and manufacturing method therefor
JP2000082340A (ja) * 1998-09-02 2000-03-21 Furukawa Electric Co Ltd:The ワイヤハーネス
US6193526B1 (en) * 1999-02-16 2001-02-27 Hubbell Incorporated Wiring unit with angled insulation displacement contacts
US6543131B1 (en) * 1999-03-10 2003-04-08 Tessera, Inc. Microelectronic joining processes with temporary securement
US6774474B1 (en) * 1999-11-10 2004-08-10 International Business Machines Corporation Partially captured oriented interconnections for BGA packages and a method of forming the interconnections
US6384890B1 (en) * 1999-11-15 2002-05-07 National Semiconductor Corporation Connection assembly for reflective liquid crystal projection with branched PCB display
WO2004012488A1 (ja) * 2002-07-25 2004-02-05 Fujitsu Limited マルチワイヤ基板及びその製造方法、並びに、マルチワイヤ基板を有する電子機器
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
DE102005012404B4 (de) * 2005-03-17 2007-05-03 Siemens Ag Leiterplatte
JP2008004908A (ja) * 2006-03-20 2008-01-10 Sumitomo Bakelite Co Ltd 回路板
JP4893175B2 (ja) * 2006-03-20 2012-03-07 住友ベークライト株式会社 回路板
US7265719B1 (en) * 2006-05-11 2007-09-04 Ball Aerospace & Technologies Corp. Packaging technique for antenna systems
JP4254883B2 (ja) * 2006-05-29 2009-04-15 エプソンイメージングデバイス株式会社 配線基板、実装構造体及びその製造方法
US8071883B2 (en) * 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
EP2268112B1 (en) * 2006-10-24 2012-08-22 Ibiden Co., Ltd. Method of manufacturing a flex-rigid wiring board

Also Published As

Publication number Publication date
WO2010023773A1 (ja) 2010-03-04
CN102113425B (zh) 2013-05-08
JPWO2010023773A1 (ja) 2012-01-26
CN102113425A (zh) 2011-06-29
TW201010536A (en) 2010-03-01
JP5097827B2 (ja) 2012-12-12
US20100051326A1 (en) 2010-03-04
TWI387408B (zh) 2013-02-21

Similar Documents

Publication Publication Date Title
JP5097827B2 (ja) フレックスリジッド配線板及び電子デバイス
US8238109B2 (en) Flex-rigid wiring board and electronic device
US8609991B2 (en) Flex-rigid wiring board and method for manufacturing the same
US8383948B2 (en) Flex-rigid wiring board and method for manufacturing the same
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
US8275223B2 (en) Opto-electrical hybrid wiring board and method for manufacturing the same
US8677612B2 (en) Method for manufacturing flex-rigid wiring board
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
US9345142B2 (en) Chip embedded board and method of manufacturing the same
US10383224B2 (en) Method of manufacturing flexible printed circuit board with component mounting section for mounting electronic component and flexible cable sections extending in different directions from the component mounting section
US20160316557A1 (en) Printed circuit board, manufacturing method thereof and electronic component module
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application