JP5622517B2 - 保護カバー付きデバイスの製造方法 - Google Patents
保護カバー付きデバイスの製造方法 Download PDFInfo
- Publication number
- JP5622517B2 JP5622517B2 JP2010230540A JP2010230540A JP5622517B2 JP 5622517 B2 JP5622517 B2 JP 5622517B2 JP 2010230540 A JP2010230540 A JP 2010230540A JP 2010230540 A JP2010230540 A JP 2010230540A JP 5622517 B2 JP5622517 B2 JP 5622517B2
- Authority
- JP
- Japan
- Prior art keywords
- protective cover
- wafer
- groove
- region
- outer peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001681 protective effect Effects 0.000 title claims description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 title claims description 7
- 238000005520 cutting process Methods 0.000 claims description 34
- 230000002093 peripheral effect Effects 0.000 claims description 23
- 238000002360 preparation method Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Micromachines (AREA)
- Dicing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
Description
(1)第一方向にのびる複数の第一分割予定ラインと第一方向に交差する第二方向にのびる複数の第二分割予定ラインとで区画された各領域にデバイスが形成されたデバイス領域と、デバイス領域を囲繞する外周余剰領域とを備え、デバイス上には第一方向に並んだ複数のボンディングパッドが形成されたデバイスウェーハを準備するデバイスウェーハ準備ステップ、
(2)デバイスウェーハのボンディングパッドに対応し、かつ、外周余剰領域に対応する外周縁を除いた保護カバーウェーハ上の領域に切削ブレードを用いて貫通溝を形成する保護カバーウェーハ加工ステップ、
(3)デバイスウェーハのボンディングパッドに貫通溝を対応させて、デバイスウェーハのデバイスが形成された面に該保護カバーウェーハを貼り合わせ、ボンディングパッドが貫通溝を介して露出した状態の貼り合せウェーハを形成する貼り合わせステップ、
(4)貼り合せウェーハを第一分割予定ライン及び第二分割予定ラインに沿って分割する分割ステップ。
まず、図1に示すデバイスウェーハ1を準備する。このデバイスウェーハ1の表面10には、第一方向にのびる複数の第一分割予定ライン11aと、第一方向に交差する第二方向にのびる複数の第二分割予定ライン11bが形成されている。そして、第一分割予定ライン11aと第二分割予定ライン11bとによって区画された領域にデバイス12が形成されている。デバイス12は、MEMS構造を有している。デバイス12の周縁部には、結晶方位識別用のマークであるノッチ14が形成されている。以下では、デバイス12が形成された領域をデバイス領域10a、デバイス領域10aを囲繞しデバイスが形成されていない領域を外周余剰領域10bと称する。
次に、例えば図2に示す保護カバーウェーハ2を準備する。この保護カバーウェーハ2は、表面20に所定の加工を行った後に、表面20をデバイスウェーハ1の表面10に貼り合わせるものであり、デバイスウェーハ1とほぼ同じ大きさに形成され、周縁部には、デバイスウェーハ1と貼り合せる際の位置決めに用いる位置決めマーク23が形成されている。
保護カバーウェーハ加工ステップの後、図5示すように、デバイスウェーハ1のデバイス形成面である表面10に保護カバーウェーハ2の溝形成面である表面20を対面させ、ノッチ14と位置決めマーク23とを位置合わせしてボンド剤などによってこれらを貼りあわせる。このとき、図6に示すように、ボンディングパッド13が貫通溝22a、22bに収容されるようにする。そうすると、ボンディングパッド13が貫通溝22a、22bを介して露出した状態の貼り合わせウェーハ4が形成される。
貼り合わせステップの後、貼り合わせウェーハ4を第一分割予定ライン11a及び第二分割予定ライン11bに沿って切断して個々の保護カバー付きデバイスに分割する。図7に示すように、第一分割予定ライン11aに切削ブレード5を切り込ませて貼り合わせウェーハ4と切削ブレード5とを水平方向に相対移動させることにより、第一分割予定ライン11aに沿ってデバイスウェーハ1の裏面にまで貫通する溝50を形成する。また、貼り合わせウェーハ4を水平方向に90度回転させ、すべての第二分割予定ライン11bに沿って切削ブレード5で同様に切削することにより、個々の保護カバー付きデバイス6が形成される。第一分割予定ライン11a及び第二分割予定ライン11bの切削時は、外周縁24も含めて切削を行う。
10:表面 10a:デバイス領域 10b:外周余剰領域
11a:第一分割予定ライン 11b:第二分割予定ライン
12:デバイス
13:ボンディングパッド 13a、13b:ボンディングパッド列
14:ノッチ
2:保護カバーウェーハ
20:表面 22a、22b:貫通溝
21:裏面 210:凹部 211:環状凸部
23:位置決めマーク 24:外周縁
25a、25b:切削溝
30:切削ブレード 31:チャックテーブル
4:貼り合わせウェーハ
5:切削ブレード 50:溝 51:砥石
6:保護カバー付きデバイス
Claims (3)
- 保護カバー付きデバイスの製造方法であって、
第一方向にのびる複数の第一分割予定ラインと該第一方向に交差する第二方向にのびる複数の第二分割予定ラインとで区画された各領域にデバイスが形成されたデバイス領域と、該デバイス領域を囲繞する外周余剰領域とを備え、該デバイス上には該第一方向に並んだ複数のボンディングパッドが形成されたデバイスウェーハを準備するデバイスウェーハ準備ステップと、
該デバイスウェーハの該ボンディングパッドに対応し、かつ、該外周余剰領域に対応する外周縁を除いた保護カバーウェーハ上の領域に切削ブレードを用いて貫通溝を形成する保護カバーウェーハ加工ステップと、
該デバイスウェーハの該ボンディングパッドに該貫通溝を対応させて、該デバイスウェーハの該デバイスが形成された面に該保護カバーウェーハを貼り合わせ、該ボンディングパッドが該貫通溝を介して露出した状態の貼り合せウェーハを形成する貼り合わせステップと、
該貼り合せウェーハを該第一分割予定ライン及び該第二分割予定ラインに沿って分割する分割ステップと、
を備える保護カバー付きデバイスの製造方法。 - 前記保護カバーウェーハ加工ステップでは、前記貫通溝を形成する前に、前記保護カバーウェーハ裏面の中央を研削して凹部を形成するとともに該凹部を囲繞し前記外周縁に対応する環状凸部を形成する、
請求項1に記載の保護カバー付きデバイスの製造方法。 - 前記保護カバーウェーハ加工ステップでは、保護カバーウェーハ表面の前記ボンディングパッドに対応した領域に前記切削ブレードで切削溝を形成した後、該保護カバーウェーハ裏面の中央を該切削溝に至る深さまで研削して凹部を形成するとともに該凹部を囲繞し前記外周縁に対応した環状凸部を形成することで、該切削溝を該凹部底面に露出させて前記貫通溝とする、
請求項1に記載の保護カバー付きデバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010230540A JP5622517B2 (ja) | 2010-10-13 | 2010-10-13 | 保護カバー付きデバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010230540A JP5622517B2 (ja) | 2010-10-13 | 2010-10-13 | 保護カバー付きデバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012081559A JP2012081559A (ja) | 2012-04-26 |
JP5622517B2 true JP5622517B2 (ja) | 2014-11-12 |
Family
ID=46240975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010230540A Active JP5622517B2 (ja) | 2010-10-13 | 2010-10-13 | 保護カバー付きデバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5622517B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4241160B2 (ja) * | 2002-04-22 | 2009-03-18 | 富士フイルム株式会社 | 固体撮像装置の製造方法 |
JP4407800B2 (ja) * | 2002-11-27 | 2010-02-03 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2005056998A (ja) * | 2003-08-01 | 2005-03-03 | Fuji Photo Film Co Ltd | 固体撮像装置およびその製造方法 |
JP2010087081A (ja) * | 2008-09-30 | 2010-04-15 | Fujifilm Corp | 固体撮像装置の製造方法 |
JP2010103327A (ja) * | 2008-10-24 | 2010-05-06 | Disco Abrasive Syst Ltd | デバイスの製造方法 |
-
2010
- 2010-10-13 JP JP2010230540A patent/JP5622517B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012081559A (ja) | 2012-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5465042B2 (ja) | パッケージ基板の加工方法 | |
CN105097482B (zh) | 晶片的加工方法 | |
CN107275234B (zh) | 封装晶片的制造方法和器件芯片的制造方法 | |
JP2010225976A (ja) | 積層ウェーハの分割方法 | |
JP6298723B2 (ja) | 貼り合わせウェーハ形成方法 | |
JP6339828B2 (ja) | ウエーハの加工方法 | |
JP5881504B2 (ja) | ウエーハの加工方法 | |
KR101058922B1 (ko) | 범프들이 형성되어 있는 웨이퍼를 처리하는 웨이퍼 처리 방법 | |
JP2015041687A (ja) | ウエーハの加工方法 | |
JP6200765B2 (ja) | パッケージ基板の加工方法 | |
JP5936312B2 (ja) | 半導体ウエーハの加工方法 | |
JP5622517B2 (ja) | 保護カバー付きデバイスの製造方法 | |
JP5711931B2 (ja) | 保護カバー付きデバイスの製造方法 | |
JP5875267B2 (ja) | 積層ウェーハの加工方法 | |
US10269639B2 (en) | Method of manufacturing packaged wafer | |
JP5711932B2 (ja) | 保護カバー付きデバイスの製造方法 | |
JP2008192762A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6625386B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6084114B2 (ja) | パッケージ基板の加工方法 | |
JP5041692B2 (ja) | 特殊形状の結晶方位識別部が形成されたウェーハ | |
JP2007157974A (ja) | 半導体装置の製造方法及び半導体装置 | |
US20160376145A1 (en) | Method for manufacturing a micromechanical structure and a component having this micromechanical stucture | |
JP4874769B2 (ja) | 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法 | |
CN113582131A (zh) | 晶圆级封装方法及晶圆级封装结构 | |
JP6063641B2 (ja) | ウエーハ保護部材 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5622517 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |