CN113582131A - 晶圆级封装方法及晶圆级封装结构 - Google Patents

晶圆级封装方法及晶圆级封装结构 Download PDF

Info

Publication number
CN113582131A
CN113582131A CN202110852989.9A CN202110852989A CN113582131A CN 113582131 A CN113582131 A CN 113582131A CN 202110852989 A CN202110852989 A CN 202110852989A CN 113582131 A CN113582131 A CN 113582131A
Authority
CN
China
Prior art keywords
wafer
metal
sealing ring
metal sealing
level packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110852989.9A
Other languages
English (en)
Inventor
王红海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202110852989.9A priority Critical patent/CN113582131A/zh
Publication of CN113582131A publication Critical patent/CN113582131A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

本发明提供了一种晶圆级封装方法及晶圆级封装结构，通过将下层晶圆的第一金属密封圈的内边缘比上层晶圆的第二金属密封圈的内边缘向内延伸1mm以上，来使得上下两层晶圆有足够的工艺窗口来保证第一金属密封圈和第二金属密封圈之间的金属键合，然后对上层晶圆切边时保留要求距离的第二金属密封圈，由此，既能保证键合和切边后的晶圆级封装结构的密封效果，防止水汽、划片液等进入，又解决了后续划片时晶圆级封装结构边缘划不开的问题，且无需增加工艺制程，能够增加有效芯片的可用数量。

Description

晶圆级封装方法及晶圆级封装结构
技术领域
本发明涉及晶圆封装技术领域，特别涉及一种晶圆级封装方法及晶圆级封装结构。
背景技术
MEMS(Micro-Electro-Mechanical Systems，微机电系统)等器件的晶圆级封装，通常是提供具有金属键合垫的下层晶圆和具有金属键合垫的上层晶圆，并将下层晶圆和上层晶圆的金属键合垫对接在一起进行金属键合，且下层晶圆和上层晶圆的边缘之间通过框胶或者金属密封圈等结构结合到一起，以防止后续的划片工艺中出现因晶圆边缘不密封而导致水气、划片液进入晶圆内部造成芯片失效等问题，之后进行划片工艺，以形成若干独立的芯片(die)。
然而，现有的晶圆级封装技术，在划片时，容易出现晶圆边缘划不开的问题，进而导致晶圆针测(即CP测试)时撞针、取芯片困难等问题。
发明内容
本发明的目的在于提供一种晶圆级封装方法及晶圆级封装结构，既能够保证晶圆键合和切边后的气密性，又能避免划片时晶圆边缘划不开的问题。
为解决上述技术问题，本发明提供一种晶圆级封装方法，其包括以下步骤：
提供边缘区域中形成有第一金属密封圈的下层晶圆以及边缘区域中形成有第二金属密封圈的上层晶圆；
将所述第一金属密封圈与所述第二金属密封圈进行金属键合，以使得所述上层晶圆和所述下层晶圆形成晶圆级封装结构，且所述金属键合后，所述第二金属密封圈暴露出所述第一金属密封圈的1mm以上宽度的内边缘；
在与所述第一金属密封圈的内边缘相距要求距离的位置，对所述晶圆级封装结构中的上层晶圆进行切边；
对切边后的所述晶圆级封装结构进行划片，以获得相应的若干芯片。
可选地，所述上层晶圆的边缘区域为外低内高的台阶结构，在将所述第一金属密封圈与所述第二金属密封圈进行金属键合之后，所述台阶结构使得所述第二金属密封圈的外边缘与所述第一金属密封圈的外边缘之间具有缝隙，且所述要求距离使得对所述晶圆级封装结构中的上层晶圆进行切边时能切除所述缝隙。
可选地，所述下层晶圆和所述上层晶圆均具有被边缘区域所围的内部区域，对所述晶圆级封装结构中的上层晶圆进行切边之后，剩余的键合在一起的所述第一金属密封圈和所述第二金属密封圈保持所述下层晶圆和所述上层晶圆的内部区域的密封。
可选地，所述下层晶圆的内部区域中还形成有第一金属键合垫，所述上层晶圆内部区域中还形成有第二金属键合垫，在将所述第一金属密封圈与所述第二金属密封圈进行金属键合的同时，还将所述第二金属键合垫与所述第一金属键合垫进行金属键合。
可选地，将所述第二金属键合垫与所述第一金属键合垫进行金属键合之后，所述上层晶圆和所述下层晶圆的内部区域之间形成位于所述第二金属键合垫与所述第一金属键合垫的内边缘以内的空腔。
可选地，在将所述第一金属密封圈与所述第二金属密封圈进行金属键合之后，且在对所述晶圆级封装结构中的上层晶圆进行切边之前或之后，还对所述上层晶圆背向所述下层晶圆的一面进行减薄。
可选地，所述要求距离为0.3mm～0.5mm。
基于同一发明构思，本发明还提供一种晶圆级封装结构，其包括：
下层晶圆，所述下层晶圆的边缘区域中形成有第一金属密封圈；
上层晶圆，所述上层晶圆的边缘区域中形成有第二金属密封圈，所述上层晶圆的外边缘、所述第一金属密封圈的外边缘均与所述第二金属密封圈的外边缘对齐，所述第一金属密封圈与所述第二金属密封圈键合在一起，且所述第二金属密封圈暴露出所述第一金属密封圈的1mm以上宽度的内边缘；
其中，所述晶圆级封装结构在所述第二金属密封圈的内边缘以内的区域中形成有若干个需要通过划片来分离的芯片。
可选地，所述下层晶圆和所述上层晶圆均具有被边缘区域所围的内部区域，所述下层晶圆的内部区域中还形成有第一金属键合垫，所述上层晶圆内部区域中还形成有第二金属键合垫，所述第二金属键合垫与所述第一金属键合垫键合在一起，且所述上层晶圆和所述下层晶圆的内部区域之间形成位于所述第二金属键合垫与所述第一金属键合垫的内边缘以内的空腔。
可选地，所述第一金属密封圈的宽度为0.3mm～0.5mm。
与现有技术相比，本发明的技术方案至少具有以下有益效果之一：
1、通过将下层晶圆的第一金属密封圈的内边缘比上层晶圆的第二金属密封圈的内边缘向内延伸1mm以上，来使得上下两层晶圆有足够的工艺窗口来保证第一金属密封圈和第二金属密封圈之间的金属键合，然后对上层晶圆切边时保留要求距离的第二金属密封圈，由此，既能保证键合和切边后的晶圆级封装结构的密封效果，防止水汽、划片液等进入，又解决了后续划片时晶圆级封装结构边缘划不开的问题。
2、无需增加工艺制程，能够增加有效芯片的可用数量。
附图说明
图1是现有技术中一种无密封圈的晶圆级封装方法中的器件结构剖面示意图。
图2是现有技术中一种有密封圈的晶圆级封装方法中的器件结构剖面示意图。
图3是现有技术中的晶圆级封装方法中划片后在晶圆边缘出现硅条残留的扫描电镜(SEM)图。
图4是本发明一实施例的晶圆级封装方法流程图。
图5是本发明一实施例的晶圆级封装方法中的器件结构剖面示意图。
图6是在第二金属密封圈和第一金属密封圈的宽度相同时进行晶圆级封装过程中的器件结构剖面示意图。
图7是在第二金属密封圈的宽度大于第一金属密封圈的宽度时进行晶圆级封装过程中的器件结构剖面示意图。
图8是本发明另一实施例的晶圆级封装方法中的器件结构剖面示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为"在…上"、"连接到"其它元件或层时，其可以直接地在其它元件或层上、连接其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为"直接在…上"、"直接连接到"其它元件或层时，则不存在居间的元件或层。尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在……之下”、“在下面”、“下面的”、“在……之上”、“在上面”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在……之下”、“在下面”、“下面的”元件或特征将取向为在其它元件或特征“上”。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，现有技术中一种无密封圈的晶圆级封装方法一般是：首先，将具有第二金属键合垫201的上层晶圆200放置到具有第一金属键合垫101的下层晶圆100上，并将第二金属键合垫201和第一金属键合垫101进行金属键合；然后，在键合的第二金属键合垫201和第一金属键合垫101外围灌胶，以通过密封胶300来保证两层晶圆键合后内部的芯片功能区的气密性；之后，通过对上层晶圆200的背面进行研磨减薄，以有利于划片；接着，对上层晶圆200的背面进行划片，以划开上层晶圆200，形成若干分离的芯片(die)。
上述的这种无密封圈的晶圆级封装方法，虽然在对上层晶圆200的背面进行研磨减薄后保证了晶圆边缘密封，但是在划片工艺中，由于晶圆边缘的密封胶300较厚，容易出现边缘区域划不开的情况，造成如图3所示的硅条残留200a问题，进而导致晶圆针测(即CP测试)时容易撞针、取芯片困难等问题，且影响有效芯片的可用数量。
请参考图2，现有技术中一种有密封圈的晶圆级封装方法一般是：首先，将具有第二金属键合垫201和第二金属密封圈202的上层晶圆200放置到具有第一金属键合垫101和第一金属密封圈102的下层晶圆100上，并将第二金属键合垫201和第一金属键合垫101进行金属键合，同时将第二金属密封圈202和第一金属密封圈102进行金属键合；然后，从上层晶圆200的背面对上层晶圆200进行切边或者进行研磨减薄；接着，对上层晶圆200的背面进行划片，以划开上层晶圆200，形成若干分离的芯片(die)。
上述的这种有密封圈的晶圆级封装方法，虽然在对上层晶圆200的背面进行划片之前，先从上层晶圆200的背面对上层晶圆200进行切边或者进行研磨减薄，且保证了晶圆边缘密封，但是由于晶圆边缘的密封圈宽度较大、厚度较厚，因此在划片工艺中容易出现边缘区域划不开的情况，造成如图3所示的硅条残留200a问题，进而导致晶圆针测(即CP测试)时容易撞针、取芯片困难等问题，且影响有效芯片的可用数量。
基于此，本发明提供一种晶圆级封装方法，既能够保证键合切边后晶圆边缘的密封性，又能够使晶圆切边后的密封圈宽度不会造成划片时划不开的问题。
请参考图4，本发明一实施例提供一种晶圆级封装方法，包括以下步骤：
S1，提供边缘区域中形成有第一金属密封圈的下层晶圆以及边缘区域中形成有第二金属密封圈的上层晶圆；
S2，将所述第一金属密封圈与所述第二金属密封圈进行金属键合，以使得所述上层晶圆和所述下层晶圆形成晶圆级封装结构，且所述金属键合后，所述第二金属密封圈暴露出所述第一金属密封圈的1mm以上宽度的内边缘；
S3，在与所述第一金属密封圈的内边缘相距要求距离的位置，对所述晶圆级封装结构中的上层晶圆进行切边；
S4，对切边后的所述晶圆级封装结构进行划片，以获得相应的若干芯片。
请参考图5，在步骤S1中，提供待金属键合的下层晶圆400和上层晶圆500。其中，下层晶圆400具有边缘区域(未图示)以及边缘区域所围的内部区域(未图示)，下层晶圆400内部区域中形成有若干个芯片(或者呈为芯片功能区)，这些芯片需要在后续通过划片工艺进行分离，下层晶圆400的边缘区域中形成有第一金属密封圈401，第一金属密封圈401密封环绕所有芯片所在的内部区域，所述第一金属密封圈401的内边缘靠近下层晶圆400内部区域的最外圈的芯片的外边缘，且与这些芯片的外边缘相距要求的距离(未图示)。上层晶圆500可以是常用的盖板晶圆，其也具有边缘区域(未图示)以及边缘区域所围的内部区域(未图示)，上层晶圆500的边缘区域中形成有第二金属密封圈501，第二金属密封圈501密封环绕上层晶圆500的内部区域，所述第二金属密封圈501的内边缘靠近上层晶圆500对应下层晶圆400的最外圈的芯片的区域的外边缘，且与该区域相距要求的距离(未图示)。
可选地，下层晶圆400可以是MEMS器件晶圆，其芯片为MEMS芯片，上层晶圆500的内部区域具有用于形成下层晶圆400的MEMS芯片所需的工作空间和工作环境的空腔600，所述上层晶圆500的空腔与下层晶圆400的内部区域中的MEMS芯片一一对应，在步骤S2的金属键合之后，所述上层晶圆500的空腔600罩在下层晶圆400的内部区域中的相应MEMS芯片上，以为该MEMS芯片提供相应的工作空间和/或工作环境。
可选地，所述第二金属密封圈501与所述第一金属密封圈401的材料相同，可以是单层金属，如钛、钽、铜、镍、金、锡或银等，还可以是多层金属层叠的结构，如包括钛、钽、铜、镍、金、锡、银等中的至少两种。
可选地，所述第二金属密封圈501与所述第一金属密封圈401的形状相同，可以为圆环或圆角方环或圆角多边环或不规则形状的环形等等。
可选地，所述第二金属密封圈501的不同位置处的宽度相同或不同，所述第一金属密封圈401的不同位置处的宽度相同或不同，但是需要满足以下条件：在步骤S2中将所述第一金属密封圈与所述第二金属密封圈进行金属键合之后，在任意位置处，所述第一金属密封圈401的1mm以上宽度(即W2≥1mm)的内边缘被所述第二金属密封圈501暴露出来。进一步地，还可以满足以下条件：所述第二金属密封圈501任意位置处的宽度W1均大于0.3mm，以保证切边后第二金属密封圈501任意位置处能保留下来相应的宽度，进而保证切边后两晶圆之间的密封性。
可选地，所述上层晶圆500的边缘区域为外低内高的台阶结构，在步骤S2中，将所述第一金属密封圈401与所述第二金属密封圈501进行金属键合之后，所述台阶结构使得所述第二金属密封圈501的外边缘与所述第一金属密封圈401的外边缘之间具有缝隙501a，一方面，该缝隙501a有利于步骤S3的切边工艺的位置定位和实施，降低切割密封圈时的负担及应力等，易于切割道中的多余硅条的去除，另一方面，当上层晶圆500具有空腔600时，该缝隙501a还可以缓解步骤S2中的金属键合时，由于空腔600导致的上层晶圆500的应力，削减翘曲度，提高两层晶圆的键合效果。
在步骤S2中，首先，将上层晶圆500具有第二金属密封圈501的一面朝向下层晶圆400具有第一金属密封圈401的一面并对准，然后，将所述第一金属密封圈401与所述第二金属密封圈501进行金属键合，以将上层晶圆500键合到下层晶圆400上，形成晶圆级封装结构。且进行金属键合后，所述第一金属密封圈401的1mm以上宽度的内边缘被所述第二金属密封圈501暴露出来，即W2≥1mm。W2的设置，能使得上下两层晶圆有足够的工艺窗口来保证第一金属密封圈401和第二金属密封圈501之间的金属键合，允许两者有对准偏差，且能保证键合后的晶圆级封装结构的密封效果，防止水汽、划片液等进入。
在步骤S3中，从上层晶圆500背向下层晶圆400的一面，对上层晶圆500进行切边处理，切边的位置在与所述第二金属密封圈501的内边缘相距要求距离W1的位置。该切边工艺可以切除上层晶圆500和下层晶圆400的外边缘之间的缝隙501a，且要求：剩余的键合在一起的所述第一金属密封圈401和所述第二金属密封圈501，既能够保持所述下层晶圆400和所述上层晶圆500的内部区域的密封，又能够避免后续划片时晶圆级封装结构边缘划不开的问题。
其中，切边后，剩余的所述第一金属密封圈401、所述第二金属密封圈501和上层晶圆500的外边缘基本上是上下对齐的。
需要说明的是，由于步骤S2中，在金属键合后，需要第一金属密封圈401的1mm以上的内边缘被第二金属密封圈501暴露出来，且在步骤S3中切边后需要第二金属密封圈501的宽度剩余要求宽度(或者说第二金属密封圈501的内边缘与切边位置之间具有要求距离)W1，因此，在步骤S1中在上层晶圆500上形成第二金属密封圈501以及在下层晶圆400上形成第一金属密封圈401，需要保证第一金属密封圈401和第二金属密封圈501的宽度能够满足步骤S2和步骤S3对第一金属密封圈401和第二金属密封圈501的宽度的需求，且允许步骤S2中将第一金属密封圈401和第二金属密封圈501对准时存在一定的对准偏差，也允许步骤S3中切边时存在一定的对准偏差，这些对准偏差均不会影响键合和切边后的气密性，也均不会造成切边后产生硅条残留的问题。
优选地，在步骤S1中形成的所述第一金属密封圈401的宽度本身就比第二金属密封圈501的宽度大1mm以上，以最大程度的保证本发明的技术方案的实施效果。这是因为，请参考图6，当步骤S1中形成的所述第一金属密封圈401的宽度与第二金属密封圈501的宽度基本相同时，一旦第二金属密封圈501相对第一金属密封圈401向内错位，产生对准偏差D，且该对准偏差D大于或者等于步骤S3中的要求距离W1时，在步骤S3中切边后就会将第一金属密封圈401完全切除，造成气密性失效进而导致器件因水汽等问题失效；请参考图7，而当步骤S1中形成的所述第一金属密封圈401的宽度小于第二金属密封圈501的宽度，且一旦第二金属密封圈501相对第一金属密封圈401的内边缘向内延伸的宽度大于或者等于步骤S3中的要求距离W1时，在步骤S3中切边后也会将第一金属密封圈401完全切除，造成气密性失效进而导致器件因水汽等问题失效。
进一步地，在步骤S2中，将上层晶圆500具有第二金属密封圈501的一面朝向下层晶圆400具有第一金属密封圈401的一面并对准时，所述第一金属密封圈401的外边缘与所述第二金属密封圈501的外边缘基本上是上下对齐的，且在步骤S1中形成的所述第一金属密封圈401的宽度本身就比第二金属密封圈501的宽度大1mm以上。
可选地，步骤S3中的要求距离W1为0.3mm～0.5mm，即步骤S3中对上层晶圆500进行切边后，剩余的所述第二金属密封圈501的宽度为W1，剩余的所述第一金属密封圈401的宽度为W1+W2，且W1＝0.3mm～0.5mm，W2≥1mm。
其中，步骤S3中切边剩余的所述第二金属密封圈的宽度为0.3mm～0.5mm，能够在给切边工艺提供足够的工艺窗口，保证切边后的密封效果，并尽可能地降低划片难度。
可选地，在完成步骤S2之后，且在进行步骤S3之前，对所述晶圆级封装结构中的上层晶圆500背向所述下层晶圆400的一面进行研磨减薄，以进一步降低划片应力和难度。
在步骤S4中，从上层晶圆500的背面沿切割道对晶圆级封装结构进行划片，以形成若干分离的芯片。
可选地，步骤S4中的划片的深度足以贯穿上层晶圆500且进一步贯穿键合在一起的第一金属密封圈401和第二金属密封圈501，可以停止在下层晶圆400的顶面上，也可以深入到下层晶圆400的部分或者全部厚度中，以形成若干分离的芯片。
由于剩余的第二金属密封圈501的宽度较小，即剩余的第二金属密封圈501和第一金属密封圈401的结合面积较小，由此在划片过程中可以很容易地使得多余的硅条被划去，避免晶圆边缘划不开的问题。
可选地，在划片后对芯片进行针测，以测试芯片的性能是否符合要求。
请参考图8，本发明的另一实施例提供一种晶圆级封装方法，其也包括如上所述的步骤S1～S4，其与图5所示的实施例的区别主要在于，在步骤S1中，提供的下层晶圆400的内部区域中还形成有第一金属键合垫402，提供的上层晶圆500内部区域中还形成有第二金属键合垫502，在将下层晶圆400的第一金属密封圈401与上层晶圆500的第二金属密封圈501进行金属键合的同时，还将所述第二金属键合垫502与所述第一金属键合垫402进行金属键合。
可选地，当本实施例的晶圆级键合方法用于MEMS器件的芯片制造时，在步骤S2中，将所述第二金属键合垫502与所述第一金属键合垫402进行金属键合之后，所述上层晶圆500和所述下层晶圆400的内部区域之间还形成了位于所述第二金属键合垫502与所述第一金属键合垫402的内边缘以内的空腔。
综上所述，本发明的技术方案，由于在金属键合后使得下层晶圆的第一金属密封圈的1mm以上宽度的内边缘被上层晶圆的第二金属密封圈暴露出来，且在与第二金属密封圈的内边缘相距要求距离的位置进行切边，使得剩余的第二金属密封圈具有较小的宽度且能够与下方的第一金属密封圈键合在一起，一方面可以保证切边后的气密性，另一方面能够避免后续划片工艺中出现晶圆边缘划不开的问题，进而可以避免因划片后的硅条残留而导致针测(即CP测试)时撞针、取芯片困难等问题，提高了芯片的有效数量。
基于同一发明构思，请参考图5，本发明一实施例还提供一种晶圆级封装结构，包括：
下层晶圆400，所述下层晶圆400的边缘区域中形成有第一金属密封圈401；
上层晶圆500，所述上层晶圆500的边缘区域中形成有第二金属密封圈501，所述上层晶圆500的外边缘、所述第一金属密封圈401的外边缘均与所述第二金属密封圈501的外边缘对齐，所述第一金属密封圈401与所述第二金属密封圈501键合在一起，且所述第一金属密封圈401的1mm以上宽度的内边缘被所述第二金属密封圈501暴露出来；
其中，所述晶圆级封装结构在所述第一金属密封圈401的内边缘以内的区域中形成有若干个需要通过划片来分离的芯片。
可选地，请参考图8，所述下层晶圆400和所述上层晶圆500均具有被边缘区域所围的内部区域，所述下层晶圆400的内部区域中还形成有第一金属键合垫402，第一金属键合垫402与第一金属密封圈401间隔所需距离，所述上层晶圆500的内部区域中还形成有第二金属键合垫502，第二金属键合垫502与第二金属密封圈501间隔所需距离，所述第二金属键合垫502与所述第一金属键合垫402键合在一起，且所述上层晶圆500和所述下层晶圆400的内部区域之间形成位于所述第二金属键合垫502与所述第一金属键合垫402的内边缘以内的空腔(未图示)。进一步可选地，下层晶圆400可以是MEMS器件晶圆，其内部区域中形成的若干芯片为MEMS芯片，上层晶圆500的内部区域具有用于形成下层晶圆400的MEMS芯片所需的工作空间和工作环境的空腔，所述上层晶圆500的空腔与下层晶圆400的内部区域中的MEMS芯片一一对应，所述第二金属键合垫502与所述第一金属键合垫402键合(即金属键合)之后，所述上层晶圆500的空腔罩在下层晶圆400的内部区域中的相应MEMS芯片上，以为该MEMS芯片提供相应的工作空间和/或工作环境。
本实施例的晶圆级封装结构，其优选地采用本发明的晶圆级封装方法来制作，此时其为经过上述步骤S3切边后的结构，能够满足气密性要求，且能够在划片后没有硅条残留，且能够得到较大的芯片有效数量。
本实施例的晶圆级封装结构也可以采用本领域技术人员熟知的其他方法来实现，本发明对此并不做具体限制。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。

Claims (10)

1.一种晶圆级封装方法，其特征在于，包括：
提供边缘区域中形成有第一金属密封圈的下层晶圆以及边缘区域中形成有第二金属密封圈的上层晶圆；
将所述第一金属密封圈与所述第二金属密封圈进行金属键合，以使得所述上层晶圆和所述下层晶圆形成晶圆级封装结构，且所述金属键合后，所述第二金属密封圈暴露出所述第一金属密封圈的1mm以上宽度的内边缘；
在与所述第二金属密封圈的内边缘相距要求距离的位置，对所述晶圆级封装结构中的上层晶圆进行切边；
对切边后的所述晶圆级封装结构进行划片，以获得相应的若干芯片。
2.如权利要求1所述的晶圆级封装方法，其特征在于，所述上层晶圆的边缘区域为外低内高的台阶结构，在将所述第一金属密封圈与所述第二金属密封圈进行金属键合之后，所述台阶结构使得所述第二金属密封圈的外边缘与所述第一金属密封圈的外边缘之间具有缝隙，且所述要求距离使得对所述晶圆级封装结构中的上层晶圆进行切边时能切除所述缝隙。
3.如权利要求1所述的晶圆级封装方法，其特征在于，所述下层晶圆和所述上层晶圆均具有被边缘区域所围的内部区域，对所述晶圆级封装结构中的上层晶圆进行切边之后，剩余的键合在一起的所述第一金属密封圈和所述第二金属密封圈保持所述下层晶圆和所述上层晶圆的内部区域的密封。
4.如权利要求3所述的晶圆级封装方法，其特征在于，所述下层晶圆的内部区域中还形成有第一金属键合垫，所述上层晶圆内部区域中还形成有第二金属键合垫，在将所述第一金属密封圈与所述第二金属密封圈进行金属键合的同时，还将所述第二金属键合垫与所述第一金属键合垫进行金属键合。
5.如权利要求3所述的晶圆级封装方法，其特征在于，将所述第二金属键合垫与所述第一金属键合垫进行金属键合之后，所述上层晶圆和所述下层晶圆的内部区域之间形成位于所述第二金属键合垫与所述第一金属键合垫的内边缘以内的空腔。
6.如权利要求1所述的晶圆级封装方法，其特征在于，在将所述第一金属密封圈与所述第二金属密封圈进行金属键合之后，且在对所述晶圆级封装结构中的上层晶圆进行切边之前或之后，还对所述上层晶圆背向所述下层晶圆的一面进行减薄。
7.如权利要求1-6中任一项所述的晶圆级封装方法，其特征在于，所述要求距离为0.3mm～0.5mm。
8.一种晶圆级封装结构，其特征在于，包括：
下层晶圆，所述下层晶圆的边缘区域中形成有第一金属密封圈；
上层晶圆，所述上层晶圆的边缘区域中形成有第二金属密封圈，所述上层晶圆的外边缘、所述第一金属密封圈的外边缘均与所述第二金属密封圈的外边缘对齐，所述第一金属密封圈与所述第二金属密封圈键合在一起，且所述第二金属密封圈暴露出所述第一金属密封圈的1mm以上宽度的内边缘；
其中，所述晶圆级封装结构在所述第二金属密封圈的内边缘以内的区域中形成有若干个需要通过划片来分离的芯片。
9.如权利要求8所述的晶圆级封装结构，其特征在于，所述下层晶圆和所述上层晶圆均具有被边缘区域所围的内部区域，所述下层晶圆的内部区域中还形成有第一金属键合垫，所述上层晶圆内部区域中还形成有第二金属键合垫，所述第二金属键合垫与所述第一金属键合垫键合在一起，且所述上层晶圆和所述下层晶圆的内部区域之间形成位于所述第二金属键合垫与所述第一金属键合垫的内边缘以内的空腔。
10.如权利要求8所述的晶圆级封装结构，其特征在于，所述第二金属密封圈的宽度为0.3mm～0.5mm。
CN202110852989.9A 2021-07-27 2021-07-27 晶圆级封装方法及晶圆级封装结构 Pending CN113582131A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110852989.9A CN113582131A (zh) 2021-07-27 2021-07-27 晶圆级封装方法及晶圆级封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110852989.9A CN113582131A (zh) 2021-07-27 2021-07-27 晶圆级封装方法及晶圆级封装结构

Publications (1)

Publication Number Publication Date
CN113582131A true CN113582131A (zh) 2021-11-02

Family

ID=78250766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110852989.9A Pending CN113582131A (zh) 2021-07-27 2021-07-27 晶圆级封装方法及晶圆级封装结构

Country Status (1)

Country Link
CN (1) CN113582131A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020090756A1 (en) * 2000-10-04 2002-07-11 Masamoto Tago Semiconductor device and method of manufacturing the same
WO2010054875A1 (de) * 2008-11-14 2010-05-20 Robert Bosch Gmbh Anordnung von mindestens zwei wafern mit einer bondverbindung und verfahren zur herstellung einer solchen anordnung
CN103579156A (zh) * 2012-08-01 2014-02-12 罗伯特·博世有限公司 用于热压键合的键合垫，用于制造键合垫的方法和构件
CN103964365A (zh) * 2013-02-05 2014-08-06 台湾积体电路制造股份有限公司 用于密封环结构的方法和装置
CN103979481A (zh) * 2014-05-28 2014-08-13 杭州士兰集成电路有限公司 Mems铝锗键合结构及其制造方法
CN104051441A (zh) * 2013-03-13 2014-09-17 新加坡商格罗方德半导体私人有限公司 晶圆堆栈防护密封件
CN105070668A (zh) * 2015-08-06 2015-11-18 武汉新芯集成电路制造有限公司 一种晶圆级芯片封装方法
CN105271108A (zh) * 2015-09-10 2016-01-27 武汉新芯集成电路制造有限公司 一种晶圆的键合方法
US20190031502A1 (en) * 2016-02-11 2019-01-31 Agency For Science, Technology And Research SEAL RING FOR AL-Ge BONDING
CN110189985A (zh) * 2019-06-19 2019-08-30 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020090756A1 (en) * 2000-10-04 2002-07-11 Masamoto Tago Semiconductor device and method of manufacturing the same
WO2010054875A1 (de) * 2008-11-14 2010-05-20 Robert Bosch Gmbh Anordnung von mindestens zwei wafern mit einer bondverbindung und verfahren zur herstellung einer solchen anordnung
CN103579156A (zh) * 2012-08-01 2014-02-12 罗伯特·博世有限公司 用于热压键合的键合垫，用于制造键合垫的方法和构件
CN103964365A (zh) * 2013-02-05 2014-08-06 台湾积体电路制造股份有限公司 用于密封环结构的方法和装置
CN104051441A (zh) * 2013-03-13 2014-09-17 新加坡商格罗方德半导体私人有限公司 晶圆堆栈防护密封件
CN103979481A (zh) * 2014-05-28 2014-08-13 杭州士兰集成电路有限公司 Mems铝锗键合结构及其制造方法
CN105070668A (zh) * 2015-08-06 2015-11-18 武汉新芯集成电路制造有限公司 一种晶圆级芯片封装方法
CN105271108A (zh) * 2015-09-10 2016-01-27 武汉新芯集成电路制造有限公司 一种晶圆的键合方法
US20190031502A1 (en) * 2016-02-11 2019-01-31 Agency For Science, Technology And Research SEAL RING FOR AL-Ge BONDING
CN110189985A (zh) * 2019-06-19 2019-08-30 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法

Similar Documents

Publication Publication Date Title
US10741505B2 (en) Method of manufacturing semiconductor device and semiconductor device
US11302579B2 (en) Composite wafer, semiconductor device and electronic component
JP3455762B2 (ja) 半導体装置およびその製造方法
US7482251B1 (en) Etch before grind for semiconductor die singulation
US8148240B2 (en) Method of manufacturing semiconductor chips
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
US6791197B1 (en) Reducing layer separation and cracking in semiconductor devices
TW200917442A (en) Crack resistant semiconductor package and method of fabricating the same
JP2002100588A (ja) 半導体装置の製造方法
JP4198966B2 (ja) 半導体装置の製造方法
JP4342832B2 (ja) 半導体装置およびその製造方法
US20110193200A1 (en) Semiconductor wafer chip scale package test flow and dicing process
US9070672B2 (en) Semiconductor device packaging structure and packaging method
JP2004055852A (ja) 半導体装置及びその製造方法
US9917011B2 (en) Semiconductor wafer, semiconductor device diced from semiconductor wafer, and method for manufacturing semiconductor device
US20050208738A1 (en) Semiconductor device and method of manufacturing the same
JP2001203172A (ja) 半導体素子を半導体ウェーハから切り離すための装置
JP2001523046A (ja) 回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハ
US20080233714A1 (en) Method for fabricating semiconductor device
US9961777B2 (en) Method for cutting a carrier for electrical components
CN109273406B (zh) 晶圆级芯片的封装方法
CN113582131A (zh) 晶圆级封装方法及晶圆级封装结构
TWI525763B (zh) 晶片封裝體及其形成方法
US20210253421A1 (en) Method with mechanical dicing process for producing mems components
US11222808B2 (en) Method of removing carrier plate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination