CN1207778C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1207778C CN1207778C CN01801959.5A CN01801959A CN1207778C CN 1207778 C CN1207778 C CN 1207778C CN 01801959 A CN01801959 A CN 01801959A CN 1207778 C CN1207778 C CN 1207778C
- Authority
- CN
- China
- Prior art keywords
- fuse
- insulated substrate
- wire pattern
- lead
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000011888 foil Substances 0.000 claims abstract description 14
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 239000011159 matrix material Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 12
- 229920003002 synthetic resin Polymers 0.000 claims description 7
- 239000000057 synthetic resin Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 6
- 230000001105 regulatory effect Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000012360 testing method Methods 0.000 description 14
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及包含集成电路的半导体器件(10)，集成电路连接到绝缘基板(11)的一个面上。在该面上配置有第一导线图形(12)，集成电路的连接导线(4)连接到此导线图形(12)上，图形(12)与配置在基板(11)的另一面上的第二导线图形(13)电连接，图形(13)上配置有接触凸点5。本发明的器件(10)配置有一个或多个熔断器(6)及一个电子元件(7)。通过熔断器(6)可以调节元件(7)的特性，元件(7)构成集成电路的一部分，熔断器(6)构成绝缘基板(11)上导线图形(12)和(13)的一部分。这种器件体积很小，易于制造，价格低廉。无需对最终使用者提供有关校准器件(10)的任何资料。熔断器(6)优选采用有集束部分的导线印制线(6)，集束部分的优选位置是在以矩阵形式的接触凸点(5)之间。基板(11)优选采用箔片(11)。
Description
技术领域
本发明涉及一种半导体器件，该器件包含装配有一个或多个半导体元件的半导体本体，这些半导体元件具有一个或多个装配有连接导线的接触区。半导体本体连接到绝缘基板的一个面上。在绝缘基板的这个面上装配有由导线连接的第一导线图形，并且在电路上接通第二导线图形，第二导线图形处于绝缘基板的另一个面上，并且装配有接触凸点。这一半导体器件体积小、价格低廉并且易于制造，被用于无线电通信等领域。本发明还涉及到这种器件的制造方法。
背景技术
该种器件在1998年3月10公布的美国专利说明书US5,726,489中被公开。该文件描述了一种器件，其中集成电路的连接区设置在绝缘薄膜的导线图形上，绝缘薄膜的另一个面上有包含接触凸点的导线图形，接触凸点连接到薄膜的另一个面的导线图形上。
上述器件存在的缺陷是不太适合某些集成电路，特别不适合制造完成后需要校准的集成电路。这一需要使该器件较为昂贵，并且小型化程度不够。
发明内容
因此，本发明的目的是提供一种器件，非常适合于必须校准的集成电路。而且，该器件体积小巧，价格低廉。
为了达到这一目的，第一段中所述本发明的器件具有如下特性：该器件装配有一个或多个熔断器(fuse)及一个电子元件，通过熔断器可以调节电子元件的性能，电子元件构成半导体本体的一部分，熔断器则构成绝缘基板上导线图形之一的一部分。首先，作为出发点，本发明认为各种通常采用的校准方法引起了上述问题。在这些通常采用的方法中，校准装置被引入半导体本体，例如PROM(＝可编程序的只读存储器)、熔断器或齐纳二极管(Zebner diode)等用于调节电子元件的装置。采用这些方法占用了半导体本体的一部分表面，造成器件不太小巧，价格也不太低廉。采用PROM还有另外的缺点，即校准必须由顾客完成，因而必须提供(测试)资料。此外，采用PROM还需要专门的工序，使得集成电路的制造过程更为昂贵。采用齐纳二极管或熔断器也同样存在这些缺点。而且，本发明还认为熔断器可以容易地设置在绝缘基板的一个导线图形中。这样做不会使器件更贵或更大，也不会存在上述已知方法的进一步的缺点。此外，本发明的器件还有如下优点：在集成电路与连接导线用绝缘合成树脂包封层包封之后，就能恰当地进行元件调节。采用合成树脂包封层的原因是熔断器的熔化可能造成集成电路的污染。此外，成品的校准更为可靠，因而更为精确。
在优选实施方案中，熔断器成为第二导线图形的一部分。因此，可以预见到，一方面熔断器可装置在半导体本体上，使器件非常小巧；此外，熔断器又保持在可能存在的半导体本体及连接导线的合成树脂包封层之外。熔断器最好是包含集束(constriction)在一起的导线印制线(conductor track)，并且设置在两个接触凸点之间。这样做可以使熔断器的熔化简单易行，即通电就能熔化。此外，在器件的测试阶段，就可以很容易地使用通常的测试设备，进行这项操作。接触凸点可用于接通连接熔断器的电路。
在一个非常重要的实施方案中，绝缘基板包含一个绝缘箔。除了使用薄箔片可使器件非常小巧这一事实之外，使用箔片还可使熔断器应用于非常窄的导线印制线，例如5～50μm之间，这是采用尽可能小的电流和功率来熔化熔断器的必要条件。熔断器的适宜厚度范围为：0.1～2μm。这样做可以预防由所述熔断器的熔化引起的对器件的损坏。箔片的适宜的厚度范围为50μm～200μm。优选地，接触凸点最好是以二维矩阵形式装置在基板上。这样可以使大量熔断器装配在自由选定的位置上。
在一个特别适宜的实施方案中，电子元件包含一些可通过开关来短路的分元件，开关连接到一个译码器电路，译码器电路连接到熔断器。通过熔断器，可将二进制信号传送到译码器电路。译码器电路用于转换通过熔断器编码的数据，以便控制校准元件的开关。译码器电路有两组输入，即熔断器的固有输入和由测试装置控制的信号输入。在标准模式中，译码器读取熔断器；在测试模式中，译码器读取信号输入。举例来说，校准过程是这样发生的：译码器进入测试模式，元件由测试装备控制。能够产生元件最佳值的译码器设置作为软件信息存入测试装置。这些最佳值以后用来对熔断器编程。最后，校准的结果在标准模式中进行检查。这时从熔断器读取校准设置，其结果必须与先前在测试模式中得出的结果相吻合。
半导体本体的底面最好是固定在绝缘基板上，而且连接导线最好是用金属丝连接。这样做的优点是：可以更好地保护安装在基板上、最好是柔性基板上的集成电路和导线图形之间的电气连接，以防损坏，例如，这样做就胜过将集成电路的工作顶面直接固定在基板上。半导体本体及金属丝连接最好包裹在电气绝缘的合成树脂中。
一种半导体器件的制造方法，其中有一个或多个半导体元件在半导体本体中形成，该器件装备有一个或多个接触区，接触区具备连接导线，半导体本体被固定在绝缘基板的一个面上，在该面上装配有第一导线图形，连接导线连接到此图形并在电路上接通设置在绝缘基板的另一个面上的第二导线图形，并且装备有接触凸点，该半导体器件的制造方法的特征在于该器件装备有一个或多个熔断器和一个电子元件，元件的特性可以利用熔断器加以调节，元件在半导体本体中形成，熔断器装置在绝缘基板的导线图形上形成。最好以箔片作为绝缘基板，熔断器则采取导线印制线的形式，而在两个接触凸点之间集束在一起。
参照下文所描述的实施方案，本发明的这些特性及其他方面的特性就能明显地表示出来，并且能够解释清楚。
附图说明
在附图中：
图1示意性地示出根据本发明的器件的一个实施方案的截面视图，截面与厚度方向成直角。
图2和图3分别示意性地示出图1所示器件的俯视图和底视图。
图4示意性地示出图1中所示器件的部分电路。
附图只是示意，没有按比例画。为了表示清楚，特别加大了厚度方向尺寸的比例。只要有可能，对应的区域或零件都标上了相同的参考编号。
具体实施方式
图1是本发明器件的一个实施方案的截面示意图，截面与厚度方向成直角。图2和图3分别是图1所示器件的俯视和底视示意图。器件10包含半导体本体1，在此方案中为硅集成电路，它包含一个或多个半导体元件2，半导体元件上装配有一个或多个接触区3，而接触区上设置有连接导线4。集成电路通过粘结层21固定在绝缘基板11上。基板11的两个面上配置有导线图形12、13，两个面上的导线图形通过穿通连线14互相连接，并且分别和集成电路的连接导线4与接触凸点5相连接。通过接触凸点5，该器件固定在印刷电路板30上，印刷电路板30上设置有互相连接的导线图形31、32。
本发明的器件包含一个或多个熔断器6和一个电子元件7，在此实例中为电阻7。电子元件7有一项性能，即尺寸，可以通过熔断器6加以调节。电子元件7构成半导体本体1的一部分，熔断器6设置在基板11上的导线图形12、13中。带有可调元件7的集成电路合乎多种用途的需要。因此，集成电路可满足严格的技术要求。本实例采用可调电阻7，可非常精确地设定基准电压，即比仅仅在集成电路本身制造工序的精度和再现性的基础上可能达到的更为精确。举例来说，这一点在必须馈送非常精确的电压的电路中是必要的，比如用于移动电话的集成电路。大家都知道，通过装置于半导体本体1的PROM或者通过装置于该半导体本体的熔断器或齐纳二极管，可以进行这一校准。但是，这样存在严重的不利情况，例如集成电路变得不太小巧并且更为昂贵。在本发明的器件中，这些缺点被克服了，或者说至少基本上被克服。导线图形12、13中引入的熔断器6已经安装在基板11上，不会增加成本，因而器件10仍然小巧，半导体本体1也不会变得更加昂贵。电子元件7，此例中为电阻7，能够很容易地与半导体本体1结合起来，无需特别的工序步骤。
在本实例中，熔断器6设置在基板11下面的导线图形13上。因此，可以预见到，熔断器6可设置在基板11的位置，这样可以使器件10体积小巧，并且免受熔断器6和半导体本体11间的干扰。熔断器6包含导线印制线，导线印制线在两个接触凸点5之间有集束部分，在这种情况下，这两个接触凸点5成为接触凸点5二维矩阵的一部分。这些接触凸点可用来在器件10的测试阶段熔化熔断器6，所用测试设备为所述测试阶段通常使用的设备。此处所用基板11是厚度为0.1mm～2mm的箔片。采用这种薄箔的重要优点在于：薄箔之上的导线图形12、13可以具有非常精细的几何形状，这对于熔断器6的制备十分有利，熔断器可以迅速熔化，而无(由于电的或热的)损坏器件10以及半导体本体1的危险。
图4为图1所示器件10的半导体本体1的部分示意图。电阻7被分成可通过晶体管18进行短路的分电阻17。晶体管18与一个译码器开关8耦合，译码器开关8在图中仅有简略表示，该开关8被连接到属于导线图形12的连接区12A、12B和12C。这样做可以在测试阶段通过纯电子方式探索电阻7的最佳设定，而无需采取不可逆措施，例如熔断器6的熔化。在找到该最佳设定后，相应的熔断器6就可以熔化了。其后，器件的最终使用者可以简单地引用这一最佳设定，而不必参考专门资料。所有这些将参照图2和图3进行说明。
译码器电路8，见图2，经金属丝9连接至连接区12A到12E。导线印制线15从该连接区一直延伸到馈通14。馈通14借助于其他导线印制线16连接到基板11另一面的接触凸点5上，见图3，接触凸点设置为矩阵形式，各图中所表示的只是接触凸点的一部分。在有些接触凸点之间有束集在一起的导线印制线16，这些印制线就构成熔断器6。在本实例中，有些接触凸点与通过“普通”导线印制线19互相连接。按此方式，三个连接区12B、12C、12D连接到熔断器6B、6C、6D，熔断器可以有8种熔化方式，与下列8个二进制代码：000、100、010、001、110、011、101、111相对应。于是，代码实际上存储在熔断器6中。当器件10通电连接时，例如为了在该器件中存储软件，校准元件7所必须要的正确代码就可由(最终)使用者自动传递到译码器电路8。在本实例中，连接区12E起信号连接区的作用，通过一个电阻，例如100kΩ，接地，此电阻未在附图中表示出来。由此得出：熔断器6B、6C、6D如已熔化，就对应于0；熔断器6B、6C、6D如未熔化，则对应于1。
本实例中的器件10按如下方式制备。半导体本体1按通常方式装备所需电路。在这种情况下，电路包含晶体管2、可调电阻7、译码器电路8。其次，通过粘结层将半导体本体粘结到箔片11上，粘结层应是良好的热导体，可以是也可以不是电导体。箔片11已预先装备了所需的导线图形12、13和馈通14，下面的导线图形13装备了接触凸点5的矩阵，在接触凸点5之间的所需位置上安装了熔断器6。之后，例如通过热压的方式，在集成电路和导线图形12之间形成金属丝连接4、9。然后，把装备有集成电路的箔片11放入一个浇铸设备，在此设备中集成电路和金属丝4、9被包裹上合成树脂包封层20，在这种情况下为环氧合成树脂20。然后把箔片11锯成小片，每一片包含一个集成电路。在以后的测试阶段期间，使用晶体管18，可以确定元件7的最佳校准方式。与此相对应，以后熔断器6就会熔化或不熔化。然后，装配有集成电路的每一个箔片11就准备就绪，可以最终装配了，例如装配在PCB30上。
本发明不局限在此处所描述的实例，因为，在本发明的范围之内，本领域熟练技术人员可提出很多工艺上的变化和修改。例如，可能采用其它尺寸和材料，还可能采用不同的几何形状。对于此处所描述的制造方法来说，也可能有变化和修改。举例来说，对本发明中提到的电子元件，也可以用可调电容代替可调电阻。部分电子元件可能用并联代替串联。更进一步来说，绝缘基板上的一个或多个导线图形可能是多层图形，这样可以使导线图形交叉布置。熔断器和接触凸点的数量可能少于本实例所提出的数量。
此处所提的实例中，由三个熔断器、四个接触区及接触凸点、以及译码器电路中所谓“拉倒(pull down)”电阻形成三个校准位。另一项重要修改和所谓的“小键盘(key pad)”译码电路有关。例如，在该小键盘译码电路中，四个校准位可由四个熔断器以及仅仅四个接触区和接触凸点构成。在这种情况下，两个这样的区域构成信号输入，另外两个构成熔断器输入。熔断器输入中的每一个都通过两个并列的熔断器与信号输入中的一个相连接。
Claims (10)
1.一种半导体器件(10)，该器件包含：
-具有半导体本体(1)的集成电路，在半导体本体(1)的一个上表面上装备有一个或多个半导体元件(2)，半导体元件(2)具有装备着连接导线(4)的一个或多个接触区(3)，
-绝缘基板(11)，所述半导体本体(1)被固定到该绝缘基板(11)的一个上表面上，该绝缘基板(11)在所述上表面上设置有第一导线图形(12)，此导线图形(12)和连接导线(4)相连接，并与设置在绝缘基板(11)的底表面上的第二导线图形(13)电连接，该第二导线图形(13)装备有接触凸点(5)；
其特征在于：
-该器件装备有一个或多个熔断器(6)并且该熔断器(6)构成绝缘基板(11)上导线图形(12、13)之一的部分
-所述集成电路设置有一个电子元件(7)，该电子元件(7)的特性可以通过熔断器(6)进行调节。
2.权利要求1的半导体器件(10)，其特征在于熔断器(6)形成第二导线图形(13)的部分。
3.权利要求1或权利要求2的半导体器件(10)，其特征在于熔断器(6)包含导线印制线(15)，导线印制线(15)在两个接触凸点(5)之间有集束部分。
4.权利要求1的半导体器件(10)，其特征在于绝缘基板(11)是一个绝缘箔(11)。
5.权利要求1的半导体器件(10)，其特征在于接触凸点(5)以矩阵的形式存在。
6.权利要求1的半导体器件(10)，其特征在于：
-电子元件(7)包含多个分元件(17)，
-译码器电路(8)和多个开关(18)被连接在熔断器(6)和所述分元件之间，译码器电路(8)和熔断器(6)通过其他连接导线(9)连接，通过所述其他连接导线(9)可将二进制信号传送到译码器电路(8)，
-译码器电路(8)用来基于来自熔断器(6)的二进制信号控制所述开关(18)，和
-所述开关用于使所述分元件短路。
7.权利要求1或者2的半导体器件(10)，其特征在于半导体本体(1)的底面固定在绝缘基板(11)上，并且连接导线(4、9)包含导电金属丝(4、9)。
8.权利要求1或者2的半导体器件(10)，其特征在于半导体本体(1)和连接导线(4、9)被包裹在电气绝缘的合成树脂包封层(20)中。
9.一种制造半导体器件(10)的方法，包括
-在半导体本体(1)中形成集成电路，所述集成电路包括一个或多个半导体元件(2)和一个或多个接触区(3)，
-设置通向接触区(3)的连接导线(4)，
-设置在一个上表面上有第一导线图形(12)的绝缘基板(11)，此第一导线图形(12)与设置在绝缘基板(11)的底表面上的第二导线图形(13)电连接，该第二导线图形(13)装备有接触凸点(5)，
-将半导体本体(1)固定到所述绝缘基板(11)的上表面，
-将所述连接导线(4)连接到所述绝缘基板(11)的第一导线图形(12)，
其特征在于：
-该器件装备有一个或多个熔断器(6)，所述熔断器(6)在绝缘基板(11)上构成导线图形(12，13)之一的部分，和
-该集成电路装备有一个电子元件(7)，通过熔断器(6)可以调节元件(7)的特性。
10.权利要求9的方法，其特征在于箔片(11)被用于绝缘基板(11)，熔断器(6)以导线印制线(15)的形式被提供，并在两个接触凸点(5)之间有集束部分。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00201684 | 2000-05-11 | ||
| EP00201684.8 | 2000-05-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1386303A CN1386303A (zh) | 2002-12-18 |
| CN1207778C true CN1207778C (zh) | 2005-06-22 |
Family
ID=8171480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN01801959.5A Expired - Lifetime CN1207778C (zh) | 2000-05-11 | 2001-04-23 | 半导体器件及其制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6590284B2 (zh) |
| EP (1) | EP1287557B1 (zh) |
| JP (1) | JP2003533048A (zh) |
| CN (1) | CN1207778C (zh) |
| AT (1) | ATE457083T1 (zh) |
| DE (1) | DE60141242D1 (zh) |
| WO (1) | WO2001086718A2 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7242199B2 (en) * | 2005-04-21 | 2007-07-10 | Hewlett-Packard Development Company, L.P. | Active interconnects and control points in integrated circuits |
| US7693596B2 (en) * | 2005-12-14 | 2010-04-06 | Dell Products L.P. | System and method for configuring information handling system integrated circuits |
| US8253526B2 (en) * | 2007-05-07 | 2012-08-28 | Texas Instruments Incorporated | Termination compensation for differential signals on glass |
| KR20100104855A (ko) * | 2009-03-19 | 2010-09-29 | 삼성전자주식회사 | 퓨즈를 포함하는 반도체 소자 패키지 |
| US9378443B2 (en) | 2009-05-14 | 2016-06-28 | Ascensia Diabetes Care Holding Ag | Calibration coded sensors and apparatus, systems and methods for reading same |
| WO2012064648A1 (en) * | 2010-11-12 | 2012-05-18 | Bayer Healthcare Llc | Auto-coded analyte sensors and apparatus, systems, and methods for detecting same |
| US20230206368A1 (en) * | 2021-12-29 | 2023-06-29 | Advanced Micro Devices, Inc. | Disabling selected ip |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3881175A (en) * | 1973-12-26 | 1975-04-29 | Lsi Systems Inc | Integrated circuit SOS memory subsystem and method of making same |
| US6222212B1 (en) * | 1994-01-27 | 2001-04-24 | Integrated Device Technology, Inc. | Semiconductor device having programmable interconnect layers |
| JP2546192B2 (ja) * | 1994-09-30 | 1996-10-23 | 日本電気株式会社 | フィルムキャリア半導体装置 |
| JPH08242046A (ja) * | 1995-03-03 | 1996-09-17 | Rohm Co Ltd | 温度ヒューズ付き半導体装置の構造 |
| US5914649A (en) * | 1997-03-28 | 1999-06-22 | Hitachi Chemical Company, Ltd. | Chip fuse and process for production thereof |
| JPH11163217A (ja) * | 1997-09-08 | 1999-06-18 | Shinko Electric Ind Co Ltd | 半導体装置 |
| JPH11154717A (ja) * | 1997-11-20 | 1999-06-08 | Citizen Watch Co Ltd | 半導体装置 |
| JPH11346061A (ja) * | 1998-06-02 | 1999-12-14 | Hitachi Ltd | コンデンサ内蔵回路基板およびその製造方法 |
| JP2000049250A (ja) * | 1998-07-30 | 2000-02-18 | Toshiba Microelectronics Corp | 半導体装置 |
-
2001
- 2001-04-23 DE DE60141242T patent/DE60141242D1/de not_active Expired - Lifetime
- 2001-04-23 CN CN01801959.5A patent/CN1207778C/zh not_active Expired - Lifetime
- 2001-04-23 JP JP2001582836A patent/JP2003533048A/ja active Pending
- 2001-04-23 WO PCT/EP2001/004567 patent/WO2001086718A2/en active Application Filing
- 2001-04-23 AT AT01933867T patent/ATE457083T1/de not_active IP Right Cessation
- 2001-04-23 EP EP01933867A patent/EP1287557B1/en not_active Expired - Lifetime
- 2001-05-08 US US09/851,444 patent/US6590284B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE60141242D1 (de) | 2010-03-25 |
| JP2003533048A (ja) | 2003-11-05 |
| US6590284B2 (en) | 2003-07-08 |
| CN1386303A (zh) | 2002-12-18 |
| ATE457083T1 (de) | 2010-02-15 |
| EP1287557A2 (en) | 2003-03-05 |
| US20010052646A1 (en) | 2001-12-20 |
| WO2001086718A2 (en) | 2001-11-15 |
| WO2001086718A3 (en) | 2002-04-04 |
| EP1287557B1 (en) | 2010-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5572409A (en) | Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board | |
| CN100539135C (zh) | 立体电路装置、使用它的电子机器及其制造方法 | |
| US5537108A (en) | Method and structure for programming fuses | |
| US5808351A (en) | Programmable/reprogramable structure using fuses and antifuses | |
| EP0817267B1 (en) | Semiconductor package including a multilayer substrate | |
| US7089652B2 (en) | Method of manufacturing flip chip resistor | |
| US20090101400A1 (en) | Method for manufacturing component-embedded substrate and component-embedded substrate | |
| CN1207778C (zh) | 半导体器件及其制造方法 | |
| US5813881A (en) | Programmable cable and cable adapter using fuses and antifuses | |
| EP1648207B1 (en) | Capacitive/Resistive devices, high dielectric constant organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof | |
| US20120307466A1 (en) | Component-embedded substrate | |
| EP1095385B1 (en) | Electric component buried in multilayer pcb | |
| US5283947A (en) | Method of mounting electronic components on a circuit board | |
| US20110211321A1 (en) | Multilayer circuit board and method of manufacturing the same | |
| CN100499969C (zh) | 具有内置电路元件的组件及其制造方法 | |
| US7231706B2 (en) | Method of manufacturing an anisotropic conductive film | |
| CN101247699B (zh) | 电路板、内埋在电路板内的可调式电阻及其制造方法 | |
| CN107230536A (zh) | 表面安装型电阻器 | |
| KR20030011574A (ko) | 비접촉형 ｉｃ 카드 및 그에 이용되는 평면 코일 | |
| US6278356B1 (en) | Flat, built-in resistors and capacitors for a printed circuit board | |
| JP3930222B2 (ja) | 半導体装置の製造方法 | |
| CN1431776A (zh) | 表面声波滤波器模块 | |
| CN1232293A (zh) | 安装电子部件的结构和方法 | |
| GB2176654A (en) | Printed circuit decoupling topography and method | |
| KR100897316B1 (ko) | 인쇄회로기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD. Effective date: 20070831 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20070831 Address after: Holland Ian Deho Finn Patentee after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Patentee before: Koninklike Philips Electronics N. V. |
|
| ASS | Succession or assignment of patent right |
Owner name: TAIWAN SEMICONDUCTOR MFG Free format text: FORMER OWNER: NXP CO., LTD. Effective date: 20091023 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20091023 Address after: Hsinchu Science Park, Taiwan, China eight Hsinchu Road, force six Patentee after: Taiwan Semiconductor Manufacturing Co., Ltd. Address before: Holland Ian Deho Finn Patentee before: Koninkl Philips Electronics NV |
|
| CX01 | Expiry of patent term |
Granted publication date: 20050622 |
|
| CX01 | Expiry of patent term |