CN101276763A - 具有集成热沉的集成电路装置 - Google Patents

具有集成热沉的集成电路装置 Download PDF

Info

Publication number
CN101276763A
CN101276763A CNA2007101381049A CN200710138104A CN101276763A CN 101276763 A CN101276763 A CN 101276763A CN A2007101381049 A CNA2007101381049 A CN A2007101381049A CN 200710138104 A CN200710138104 A CN 200710138104A CN 101276763 A CN101276763 A CN 101276763A
Authority
CN
China
Prior art keywords
metal level
metal
wafer
metal layer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101381049A
Other languages
English (en)
Inventor
Y·C·侯
S·M·杨
S·M·陈
W·K·滕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of CN101276763A publication Critical patent/CN101276763A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

具有集成热沉的集成电路装置。描述了一种以晶片级在集成电路装置的背面形成集成热沉的方法。在晶片的背面淀积第一金属层。在该第一金属层上淀积第二金属层。可选地，在该第二金属层上淀积第三金属层。第一金属层、第二金属层以及可选的第三金属层形成用于晶片的集成热沉。当晶片被切割成多个半导体装置时，每个半导体装置具有在其背面形成的集成热沉，包括第一金属层、第二金属层和可选的第三金属层。可选地，每个半导体装置通过焊球凸点或键合引线与引线框相连，以形成集成电路(IC)封装体。

Description

具有集成热沉的集成电路装置
技术领域
本发明一般地涉及集成电路(IC)装置的封装。尤其是，本发明涉及在芯片背面形成集成热沉。
背景技术
存在很多用于封装集成电路装置的常规工艺。很多封装技术使用从金属板冲压或刻蚀的引线框来提供与外部装置的电学互连。芯片通过键合引线、焊球凸点或其他合适的电连接与引线框的部分电学相连。一般地，芯片、引线框以及键合引线或焊球凸点然后被封装到模型中，同时留下引线框的所选部分暴露，以便于与外部装置的电连接。
因为IC装置在操作过程中可能变热，有时将热沉焊接或粘合到芯片上，以帮助从芯片吸收和消散热量。效率高的热沉对于IC装置是很重要的，因为更快的装置冷却速率一般会导致更高的装置性能和稳定性。
尽管现有的热沉技术工作良好，仍在继续努力以研发用于从IC装置消散热量的更高效的设计和方法。
发明内容
一般而言，本发明涉及芯片背面上的集成热沉的形成。在个别方案中，描述了一种封装系统，它通过焊球凸点或键合引线将芯片及其集成热沉连接到引线框。
一个实施例中，描述了一种用于在IC装置的背面上形成集成热沉的晶片级方法。该方法包括在晶片的背面上淀积第一金属层，在该第一金属层上淀积第二金属层，以及可选地，在该第二金属层上淀积第三金属层。该多个金属层形成了在晶片背面上集成形成的热沉。当晶片被切割成多个半导体装置时，每个半导体装置具有集成热沉，所述集成热沉包括芯片背面上形成的多个金属层。
在一些优选实施例中，热沉的第一层通过溅射形成，且第二层是至少部分地通过电镀形成的相当厚的块层(mass layer)。各种执行方案中，在电镀之前，可以通过溅射淀积第二金属材料的晶种层(seedlayer)。一些实施例中，第一金属层可以是从诸如钛、钛-钨或镍-钒之类的材料形成的附着层；较厚的、电镀的第二金属层可以由铜或铝形成。因为铜和铝都容易腐蚀，在很多应用中还希望在块层上提供由诸如钛、钛-钨或镍-钒之类材料形成的不腐蚀(或较不腐蚀)保护层。该保护层不需要特别厚，并且由此在很多应用中可以通过溅射形成。
基于特定设计的需要，各层的厚度可以大范围地变化。举例来说，2000埃以下的厚度适于附着层和保护层。约10000到100000埃范围的厚度可以很好地用作块层。
另一实施例中，描述了一种集成电路(IC)封装体，该封装体包含具有集成热沉的芯片。该IC封装体包括具有集成热沉的半导体装置，该装置通过焊球凸点或键合引线连接到引线框。半导体装置的至少一部分、引线框以及焊球凸点或键合引线封装在密封剂例如制模材料中。形成集成热沉的金属材料的外层暴露于环境，从而使热量从芯片中传导出来。
下面，结合附图将在详述中更详细地描述本发明的这些和其他特征、方案以及优势。
附图说明
为更好地理解本发明，将结合附图进行下面的详述，附图中：
图1示出了晶片的有效表面，其上具有多个焊球凸点。
图2是以晶片级在集成电路装置的背面上形成集成热沉的方法的流程图。
图3A-3H示出了在晶片的背面上形成集成热沉的步骤。
图4A-4C示出了典型的引线框面板。
图5是在引线框上封装具有集成热沉的半导体装置的方法的流程图。
图6A-6C示出了在引线框上封装具有集成热沉的半导体装置的步骤。
贯穿附图，相同的参考数字表示相应的部分。
具体实施方式
本发明一般涉及集成电路(IC)装置的封装。尤其是，本发明涉及在芯片的背面上形成集成热沉。
下面的描述中，提出很多特定细节以提供本发明的彻底的理解。然而，对于本领域技术人员而言，很明显，可以不使用这些特定细节的一些或全部来实施本发明。在其他实例中，为避免本发明不必要的混淆，没有详细描述已知的工艺步骤。
图1示出了晶片100的有效表面，其上具有形成的多个焊球凸点120。晶片100由诸如硅之类的半导体材料形成。晶片100包括多个芯片110。在图示中，仅示出了几个芯片。然而，熟悉本领域的人员应当理解，现有技术的晶片上具有数百个、数千个或数万个芯片，并且希望在未来的晶片中将获得更高的装置密度。一般地，晶片100上的每个芯片110上具有很多I/O焊盘(通常称为键合焊盘)。在倒装芯片装置中，可以在键合焊盘上形成下凸点金属堆以支撑直接安装在I/O焊盘上的焊球凸点120。其他装置中，焊球凸点可以相对于键合焊盘再分布。
根据一个备选实施例，键合引线可用于在封装步骤中将每个独立的IC装置连接到引线框。这种情况下，每个键合引线的一端与相关的键合焊盘thermosonically焊接，且另一端固定到引线框或其他合适的结构。键合引线一般由金形成，但也可以由诸如铝或铜之类的导电材料形成。
图2是根据本发明的一个实施例，以晶片级在集成电路装置的背面上形成集成热沉的方法的流程图。图2的步骤对应于图3A-3H，图3A-3H示出了在晶片的背面上形成集成热沉的步骤。这些步骤应用于图1所述的晶片100的类型。
首先，在晶片的背面上淀积第一层金属材料(图2的步骤210)。图3A示出了晶片100的剖面图，该晶片的有效表面上形成多个焊球凸点120。举例来说，图3A示出了晶片100的部分，它的有效表面朝下。
图3B示出了晶片100的部分的剖面图，该晶片的背面上淀积有一层金属材料330。根据一个实施例，第一金属层330被溅射到晶片100的背面。溅射是一种常用于薄膜淀积的物理工艺。溅射工艺中，由于高能离子材料的轰击，固态靶材料的原子喷射到气相中。
第一层金属材料330帮助使后续的金属材料层附着到晶片100。例如，诸如钛、钛-钨、或镍-钒这类的金属材料可以很好地用作附着层。基于特定应用的需求，第一金属层的厚度可以大范围地变化。例如，在所述实施例中，大约100到900埃范围的厚度工作良好。优选地，第一金属层330覆盖晶片100的整个背面。
接着，在该第一层金属材料上淀积第二层金属材料(图2的步骤220)。图3C和3D示出了晶片100的部分的剖面图，该晶片背面淀积有两层金属材料330、340。根据一个实施例，淀积第二层金属材料340可以分两步完成。首先，在第一层金属材料330上溅射第二金属材料的薄的晶种层341。该步骤在图3C中示出。例如，对于晶种层来说，约1000到1500埃范围的厚度工作良好(尽管应当理解的是，也可以使用更厚或更薄的晶种层)。
其次，在薄层341上电镀第二金属材料的厚层342。薄层341和厚层342一起形成第二层金属材料340。电镀(Platting)是一种表面覆盖技术，其中金属被淀积到导电表面。电镀比溅射更节约成本，因此当淀积金属材料厚层时一般是优选的。该步骤在图3D中示出。例如，在所述实施例中，第二金属材料厚层342的厚度约为10000到50000埃范围，使得第二金属层340的总厚度约为10000到60000埃范围。
很多不同的材料可以用作第二(块)层。例如，诸如铜或铝之类的金属材料可以很好地用作第二层340。优选地，第二金属层340覆盖整个第一金属层330。
接着，在第二层金属材料上淀积第三层金属材料(图2的步骤230)。图3E示出了晶片100的部分的剖面图，其背面淀积了三层金属材料330、340、350。根据一个实施例，在第二金属层340上溅射该第三金属层350。
该第三层金属材料350有助于防止第二层金属材料340被腐蚀。例如，不腐蚀或最低程度腐蚀的金属材料，例如钛、钛-钨、或镍-钒可以很好地用作该保护层。在所述实施例中，该第三金属层的厚度约为1000到1500埃范围。优选地，该第三金属层350覆盖整个第二金属层340。
根据一个备选实施例，在金属材料的块(第二)层上没有淀积保护层。这种情况下，第二金属层暴露，且因此取决于使用的材料，可能容易腐蚀第二金属层。然而，很多情况下，在较大的系统中安装所述芯片或封装体的实体具有容易移去的能力，或具有能够处理这种腐蚀的能力，所以在一些应用中腐蚀并不是特别关心的问题。
第一金属层330、第二金属层340和(当存在时)第三金属层350一起形成基片100的背面上的集成热沉。
在形成集成热沉之后，晶片可以以常规方式进一步处理并切割。所述实施例中，晶片安装在定位带上，使得晶片的有效表面面对定位带(图2的步骤240)。图3F示出了安装在定位带360上的晶片100部分的剖面图。现在晶片100准备切割成各个IC装置(图2的步骤250)。切割后，每个独立的IC装置具有在其背面形成的集成热沉。
晶片可以以很多方式切割。图3G和3H是在合适的切割操作过程中晶片100部分的顺序示意性剖面图。所述实施例中，晶片100的切割是两步工艺。首先，从晶片的背面部分地穿过晶片100形成相对较宽的切口370。该初始切口完全穿透热沉(即，层330、340、350)、并部分地穿过下面的半导体材料延伸。该步骤在图3G中示出。例如，较宽切口370的宽度为1到2密耳(1密耳＝1.0×10-3英寸＝25.4微米；1微米＝1.0×10-6米)范围，并穿过晶片100延伸大约40％到60％。
其次，制备完全穿透剩余晶片100的较窄切口371。该步骤在图3H中示出。例如，较窄切口371具有约0.8到1密耳的宽度。从较宽切口370到较窄切口371的台阶状的过渡点372形成了锁定机制，该机制可以在后续封装步骤中使用。此时，晶片切割成多个IC装置，且每个IC装置可以被封装。
一个实施例中，所述具有集成热沉的芯片用于引线上倒装芯片(FLOP)类型的封装体。图4A-4C示出了适用于封装根据本发明各个实施例的集成电路的代表性引线框面板400。
图4A示出了布置成条形形式的引线框面板400的示意性顶视图。引线框面板400可以配置为金属结构，该金属结构具有很多装置区域的二维阵列402。如后面更详细的图4B-4C所示，每个二维阵列402包括多个装置区域404，每个装置区域都配置成用于单个I C封装体，且每个装置区域都通过精密系杆(tie bar)406相连。在封装过程中，一个或多个半导体芯片被固定到每个装置区域404，在那里它们可以经过电连接、封装和成型工艺，得出独立的IC封装体。
为了使这些工艺变简单，每个装置区域404包括多个引线408，每个引线在一端由系杆406支撑。如图4C所示，引线408包括导电焊盘412以提供导电的接触区域，从而电学地连接引线到芯片上的相关焊球凸点或键合引线。尽管描述和示出了特定的引线框面板布置400，所述发明可以应用到很多不同类型的其他引线框面板或条形结构。
图5示出了在引线框上封装具有集成热沉的半导体装置的方法的流程。图5的步骤对应于图6A-6C，图6A-6C示出了在引线框上封装具有集成热沉的半导体装置的步骤。
首先，从定位带上移去每个半导体装置(图5的步骤510)。一些实施例中，可以使用UV可释放定位带，且在这种实施例中，定位带可以暴露于紫外(UV)光，以帮助释放独立的半导体装置。图6A示出了半导体装置610的剖面图，该半导体装置具有在其芯片100的背面上形成的集成热沉330、340、350以及其芯片100的有效表面上形成的多个焊球凸点120。该半导体装置是在图2的步骤250中从对晶片切割获得的半导体装置之一。
接着，半导体装置被连接到引线框(图5的步骤520)。图6B示出了图6A的半导体装置610，它通过焊球凸点120连接到引线框680。根据一个实施例，半导体装置610位于引线框680的顶部，其芯片100的有效表面朝下，且每个焊球凸点120与相应的引线接触相连。为形成永久的连接，通过将半导体装置610和引线框680放置到烘箱中，焊球凸点120可以软熔(reflow)。加热导致焊球凸点120软熔，且在焊球凸点120冷却之后，在IC装置和引线框之间形成永久键合。
根据一个备选实施例，键合引线可用于电学地连接单个半导体装置到引线框。
接着，根据一个实施例，半导体装置的至少一部分、焊球凸点以及引线框封装在密封剂中，同时留下最上面金属层形成的集成热沉的表面暴露(图5的步骤530)。
图6C示出了被封装在诸如塑料之类的制模材料690中的部分半导体装置和引线框680。这种情况下，集成热沉具有三层金属层330、340、350。这样，第三金属层350暴露，以向环境释放热量。备选地，如果集成热沉只有两个金属层330、340，则第二金属层340暴露。使用两种不同尺寸的锯(saw)切割晶片形成的台阶状锁定机制372有助于在密封剂内部锁定半导体装置。
最后，使封装的集成电路装置和引线框成型为多个封装体(图5的步骤540)。每个封装体包含引线框上的具有集成热沉的集成电路装置，并部分地封装在密封剂中。同样，图6C示出了这种封装体。
本发明具有若干优点。例如，芯片的背面上形成的集成热沉在IC装置处于操作中时增加了热的消散。此外使用倒装芯片封装的焊球凸点增加了电流传输能力。
为解释目的，上述说明使用了特定的术语以提供本发明的彻底的理解。然而，对本领域技术人员来说，很明显，为实施本发明并不需要这些特定细节。这样，本发明上述描述的特定实施例用于说明和描述目的。它们不是排他性的或将本发明限制于所公开的特定形式。对本领域技术人员来说，很明显，考虑上述教导可以进行很多修改和变化。例如，图6A所示的半导体装置可以使用任意类型的暴露的芯片封装或暴露的热沉封装技术来进行封装，例如双列直插封装(DIP)或四方扁平封装(QFN)。热沉的厚度可以基于IC封装体的厚度决定。
选择和描述了实施例以最好地理解本发明的原理和它的实际应用，从而使本领域技术人员能够最好地利用本发明以及针对预期的特定用途而做出各种改进的实施例。意图在于，本发明的范围由下面的权利要求书和它们的等效表述限定。

Claims (23)

1. 一种在集成电路装置的背面上形成集成热沉的晶片级方法，该方法包括：
在包含很多集成电路芯片的晶片的背面上淀积第一金属层；
在该第一金属层上淀积第二金属层；以及
在淀积第一和第二金属层之后，将晶片切割成多个集成电路装置，以及
其中对于多个集成电路装置的每个集成电路装置，第一金属层的一部分和第二金属层的一部分相结合，以形成与芯片集成形成的热沉。
2. 如权利要求1所述的方法，其中在晶片的背面上淀积第一金属层包括：
在晶片的背面上溅射一层第一金属材料。
3. 如权利要求1所述的方法，其中在第一金属层上淀积第二金属层包括：
在第一金属层上溅射第一层第二金属材料，其中该第一层第二金属材料具有约1000到1500埃范围的厚度；以及
在该第一层第二金属材料上电镀第二层第二金属材料，其中该第二层第二金属材料具有约10000到50000埃范围的厚度。
4. 如权利要求1所述的方法，还包括：
在晶片切割之前，在第二金属层上淀积第三金属层，由此在切割之后，芯片上的第三金属层部分形成与芯片集成形成的热沉的一部分。
5. 如权利要求4所述的方法，其中在第二金属层上淀积第三金属层包括：
在第二金属层上溅射一层第三金属材料。
6. 如权利要求4所述的方法，其中
第一金属层选自钛、钛-钨和镍-钒，
第二金属层选自铜和铝，
第三金属层选自钛、钛-钨和镍-钒，以及
所述晶片是硅。
7. 如权利要求4所述的方法，其中
第一金属层具有约300到900埃范围的厚度；
第二金属层具有约10000到60000埃范围的厚度；以及
第三金属层具有约1000到1500埃范围的厚度。
8. 如权利要求4所述的方法，其中晶片切割包括：
第一切割操作，从晶片的背面开始，并以第一宽度完全穿透第三、第二和第一金属层切割，且仅部分地穿过晶片切割；以及
第二切割操作，以比第一宽度窄的第二宽度完全穿透晶片切割，其中第一宽度和第二宽度之间的差异在每个集成电路装置的外围形成台阶，当封装所述集成电路时，该台阶可用作锁定机制。
9. 如权利要求8所述的方法，其中
第一宽度为1到1.2毫米，且第二宽度为0.8到1毫米，以及
以第一宽度部分地穿过晶片切割，以切割穿过晶片厚度的40％到60％。
10. 如权利要求4所述的方法，还包括在对晶片进行切割之前，在晶片的有效表面上形成多个焊球凸点。
11. 如权利要求10所述的方法，还包括：
对于多个集成电路装置的每个集成电路装置，通过焊接多个焊球凸点的每一个焊球凸点到多个引线接触的相应引线接触，将集成电路装置连接到具有多个引线接触的引线框。
12. 如权利要求11所述的方法，还包括：
对于多个集成电路装置的每个集成电路装置，在密封剂中封装芯片、热沉、多个焊球凸点、以及至少一部分引线框，同时使第三金属层部分形成的热沉表面暴露。
13. 如权利要求4所述的方法，还包括：
在对晶片、第一金属层、第二金属层和第三金属层进行切割之前，将晶片安装在定位带上，使得晶片的背面避开定位带；以及
在对晶片、第一金属层、第二金属层和第三金属层进行切割之后，从定位带中移去多个集成电路装置。
14. 一种半导体装置，包括：
芯片，具有有效表面、背面以及在有效表面上形成的多个输入/输出(I/O)焊盘；
在芯片的背面上淀积的第一金属层；以及
在该第一金属层上淀积的第二金属层；
其中该第一金属层用于使该第二金属层附着到芯片，且该第一金属层和该第二金属层相结合，以形成与芯片集成形成的热沉。
15. 如权利要求14所述的半导体装置，还包括：
在第二金属层上淀积的第三金属层，
其中该第三金属层有助于保护第二金属层，并和第一金属层以及第二金属相结合，以形成与芯片集成形成的热沉。
16. 如权利要求15所述的半导体装置，其中：
第一金属层覆盖芯片的整个背面，
第二金属层覆盖整个第一金属层，和
第三金属层覆盖整个第二金属层。
17. 如权利要求15所述的半导体装置，其中：
所述芯片是硅，
第一金属层选自钛、钛-钨和镍-钒，
第二金属层选自铜和铝，以及
第三金属层选自钛、钛-钨和镍-钒。
18. 如权利要求15所述的半导体装置，其中
第一金属层具有约300到900埃范围的厚度；
第二金属层具有约10000到60000埃范围的厚度；以及
第三金属层具有约1000到1500埃范围的厚度。
19. 如权利要求14所述的半导体装置，还包括：
多个焊球凸点，每个焊球凸点形成在相关的I/O焊盘上。
20. 如权利要求14所述的半导体装置，还包括：
多个引线，每个引线形成在相关的I/O焊盘上。
21. 一种集成电路封装体，包括：
一种半导体装置，包括：
芯片，具有有效表面、背面以及在有效表面上形成的多个I/O焊盘，多个焊球凸点中的每个焊球凸点形成在相关的I/O焊盘上，
在该芯片的背面上淀积的第一金属层，以及
在该第一金属层上淀积的第二金属层，其中
该第一金属层用于将该第二金属层附着到芯片，以及
该第一金属层和第二金属层相结合，以形成与芯片集成形成的热沉；
具有多个引线接触的引线框，其中至少一些引线接触通过它们相关的焊球凸点焊接到相关的I/O焊盘；以及
密封剂，用于封装芯片、热沉、多个焊球凸点、以及至少一部分引线框，同时使第二金属层形成的热沉的一个表面暴露。
22. 如权利要求21所述的集成电路封装体，其中
该半导体装置还包括在第二金属层上淀积的第三金属层，
其中该第三金属层有助于保护第二金属层，并和第一金属层以及第二金属相结合，以形成与该芯片集成形成的热沉，以及
密封剂留下第三金属层形成的热沉的一个表面，使该表面暴露。
23. 如权利要求22所述的集成电路封装体，其中该半导体装置具有包括第三金属层、第二金属层、第一金属层和芯片第一部分的第一宽度，包括芯片第二部分的第二宽度，其中第一宽度比第二宽度窄，且第一宽度和第二宽度之间的差异在每个半导体装置的外围形成台阶，当封装时，该台阶可用作所述半导体装置的锁定机制。
CNA2007101381049A 2007-03-26 2007-07-26 具有集成热沉的集成电路装置 Pending CN101276763A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/691371 2007-03-26
US11/691,371 US20080242003A1 (en) 2007-03-26 2007-03-26 Integrated circuit devices with integral heat sinks

Publications (1)

Publication Number Publication Date
CN101276763A true CN101276763A (zh) 2008-10-01

Family

ID=39795128

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101381049A Pending CN101276763A (zh) 2007-03-26 2007-07-26 具有集成热沉的集成电路装置

Country Status (3)

Country Link
US (1) US20080242003A1 (zh)
KR (1) KR20080087619A (zh)
CN (1) CN101276763A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569208A (zh) * 2010-12-31 2012-07-11 三星电子株式会社 半导体封装及其制造方法
CN103730440A (zh) * 2013-12-05 2014-04-16 南通富士通微电子股份有限公司 封装结构
CN103730428A (zh) * 2013-12-05 2014-04-16 南通富士通微电子股份有限公司 封装结构
CN103745958A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 封装结构
CN103824785A (zh) * 2013-12-05 2014-05-28 南通富士通微电子股份有限公司 封装结构的形成方法
CN103890904A (zh) * 2011-08-16 2014-06-25 先进模拟科技公司 包含绝缘体上硅的半导体封装体
CN103915355A (zh) * 2013-12-05 2014-07-09 南通富士通微电子股份有限公司 封装结构的形成方法
CN106876351A (zh) * 2017-03-01 2017-06-20 西安电子科技大学 一种射频功率半导体器件的金属互联结构及制作方法
CN111211479A (zh) * 2018-11-21 2020-05-29 深圳市中光工业技术研究院 半导体激光器芯片及其制备方法
CN112509998A (zh) * 2020-11-18 2021-03-16 杰群电子科技（东莞）有限公司 一种高功率半导体产品晶圆级封装工艺及半导体产品

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5165207B2 (ja) * 2006-03-29 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP2009099838A (ja) * 2007-10-18 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
US8980743B2 (en) * 2012-06-12 2015-03-17 Flipchip International Llc Method for applying a final metal layer for wafer level packaging and associated device
US10720495B2 (en) * 2014-06-12 2020-07-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10302634A (ja) * 1997-04-22 1998-11-13 Futaba Corp 蛍光表示管用単結晶半導体ウエハーの加工方法
US6448632B1 (en) * 2000-08-28 2002-09-10 National Semiconductor Corporation Metal coated markings on integrated circuit devices
US6916688B1 (en) * 2002-12-05 2005-07-12 National Semiconductor Corporation Apparatus and method for a wafer level chip scale package heat sink
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
TWI320583B (en) * 2003-12-26 2010-02-11 Advanced Semiconductor Eng Process for backside grinding a bumped wafer

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569208A (zh) * 2010-12-31 2012-07-11 三星电子株式会社 半导体封装及其制造方法
CN102569208B (zh) * 2010-12-31 2017-04-12 三星电子株式会社 半导体封装及其制造方法
US9059072B2 (en) 2010-12-31 2015-06-16 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same
CN103890904A (zh) * 2011-08-16 2014-06-25 先进模拟科技公司 包含绝缘体上硅的半导体封装体
CN103890904B (zh) * 2011-08-16 2016-09-28 先进模拟科技公司 包含绝缘体上硅的半导体封装体
CN103824785B (zh) * 2013-12-05 2017-01-11 南通富士通微电子股份有限公司 封装结构的形成方法
CN103915355B (zh) * 2013-12-05 2017-01-25 通富微电子股份有限公司 封装结构的形成方法
CN103730428A (zh) * 2013-12-05 2014-04-16 南通富士通微电子股份有限公司 封装结构
US9397070B2 (en) 2013-12-05 2016-07-19 Nantong Fujitsu Microelectronics Co., Ltd. Method for forming package structure
CN103745958B (zh) * 2013-12-05 2016-08-17 南通富士通微电子股份有限公司 封装结构
CN103745958A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 封装结构
CN103915355A (zh) * 2013-12-05 2014-07-09 南通富士通微电子股份有限公司 封装结构的形成方法
CN103824785A (zh) * 2013-12-05 2014-05-28 南通富士通微电子股份有限公司 封装结构的形成方法
US9485868B2 (en) 2013-12-05 2016-11-01 Nantong Fujitsu Microelectronics Co., Ltd. Package structure
CN103730440B (zh) * 2013-12-05 2017-03-01 通富微电子股份有限公司 封装结构
CN103730440A (zh) * 2013-12-05 2014-04-16 南通富士通微电子股份有限公司 封装结构
CN106876351A (zh) * 2017-03-01 2017-06-20 西安电子科技大学 一种射频功率半导体器件的金属互联结构及制作方法
CN106876351B (zh) * 2017-03-01 2019-04-23 西安电子科技大学 一种射频功率半导体器件的金属互联结构及制作方法
CN111211479A (zh) * 2018-11-21 2020-05-29 深圳市中光工业技术研究院 半导体激光器芯片及其制备方法
CN112509998A (zh) * 2020-11-18 2021-03-16 杰群电子科技（东莞）有限公司 一种高功率半导体产品晶圆级封装工艺及半导体产品

Also Published As

Publication number Publication date
US20080242003A1 (en) 2008-10-02
KR20080087619A (ko) 2008-10-01

Similar Documents

Publication Publication Date Title
CN101276763A (zh) 具有集成热沉的集成电路装置
US8410592B2 (en) Semiconductor device and method for producing the same
US7759777B2 (en) Semiconductor module
US7768075B2 (en) Semiconductor die packages using thin dies and metal substrates
US7508012B2 (en) Electronic component and method for its assembly
US7944048B2 (en) Chip scale package for power devices and method for making the same
US7705470B2 (en) Semiconductor switching module and method
US8895367B2 (en) Fabrication method of semiconductor package
US20070108564A1 (en) Thermally enhanced power semiconductor package system
JP2006203195A (ja) 窒化ガリウム半導体デバイス用のパッケージ
US9653355B2 (en) Flip chip package structure and fabrication process thereof
US20180158758A1 (en) Leadframe and method of manufacturing the same
JP6662602B2 (ja) 半導体装置の製造方法および半導体装置
US10937767B2 (en) Chip packaging method and device with packaged chips
US7632712B2 (en) Method of fabricating a power semiconductor module
US20090236705A1 (en) Apparatus and method for series connection of two die or chips in single electronics package
US20130292813A1 (en) Multi-chip flip chip package and manufacturing method thereof
US10978374B2 (en) Semiconductor package for discharging heat generated by semiconductor chip
US20190189584A1 (en) Semiconductor device and method for manufacturing the same
US9947553B2 (en) Manufacturing method of semiconductor device and semiconductor device
US20220028699A1 (en) Chip-substrate composite semiconductor device
CN112864224A (zh) 具有薄半导体管芯的半导体器件
KR20190107455A (ko) 재배선 구조를 갖는 반도체 소자와 웨이퍼 레벨 패키지 및 그 제조 방법
JP4862991B2 (ja) 半導体装置の製造方法
US11276624B2 (en) Semiconductor device power metallization layer with stress-relieving heat sink structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081001