JP5605497B2

JP5605497B2 - 基板、デュプレクサ及び基板モジュール

Info

Publication number: JP5605497B2
Application number: JP2013502386A
Authority: JP
Inventors: 忠治竹村; 秀司大和; 孝紀上嶋; 壮央竹内
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2011-03-03
Filing date: 2012-02-29
Publication date: 2014-10-15
Anticipated expiration: 2032-02-29
Also published as: DE112012001081T5; JPWO2012118111A1; US20130307637A1; WO2012118111A1; CN103404026A; DE112012001081B4; CN103404026B; US9083313B2

Description

本発明は、基板、デュプレクサ及び基板モジュール及びその製造方法に関し、より特定的には、高周波側フィルタ部品及び低周波側フィルタ部品が実装される基板、デュプレクサ及び基板モジュールに関する。

従来のデュプレクサとしては、例えば、特許文献１に記載の分波器が知られている。特許文献１に記載のデュプレクサは、送信用弾性表面波フィルタ及び受信用弾性表面波フィルタが一主面に併設された圧電基板が回路基板に実装されることにより構成されている。このような回路基板は、例えば、無線通信機器のマザーボードに実装される。

ところで、特許文献１に記載の分波器では、回路基板は、送信用弾性表面波フィルタと受信用弾性表面波フィルタとを整合させるためのインダクタパターンを内蔵している。このように、回路基板内において、インダクタパターンのような配線が設けられていると、送信用の信号経路と受信用の信号経路とが近接して電磁気的に結合しやすくなる。その結果、送信用の高周波信号が受信用の信号経路に侵入し、送受信間のアイソレーション特性が低下するおそれがある。

特開２００９−２９０６０６号公報

そこで、本発明の目的は、高周波側の信号経路と低周波側の信号経路との間のアイソレーション特性を向上させることができる基板、デュプレクサ及び基板モジュールを提供することである。

本発明の一形態に係る基板は、高周波側フィルタ部品及び低周波側フィルタ部品が実装され、デュプレクサの一部を構成する基板であって、互いに対向する第１の主面及び第２の主面を有する基板本体と、前記第１の主面上に設けられ、かつ、前記高周波側フィルタ部品又は前記低周波側フィルタ部品との接続に用いられる複数の第１の実装電極と、前記第２の主面上に設けられ、かつ、前記デュプレクサが実装される実装基板との接続に用いられる複数の第２の実装電極であって、前記第１の主面の法線方向から平面視したときに、それぞれが前記複数の第１の実装電極と重なっている第２の実装電極と、前記第１の実装電極に接続されている第１のビアホール導体であって、前記基板本体内において前記第１の主面の法線方向に延在している第１のビアホール導体と、前記第２の実装電極に接続されている第２のビアホール導体であって、前記基板本体内において前記第１の主面の法線方向に延在している第２のビアホール導体と、前記基板本体に内蔵され、かつ、前記第１のビアホール導体と前記第２のビアホール導体と接続を中継している接続導体と、を備えており、前記第１の主面の法線方向から平面視したときに重なり合っている前記第１の実装電極と前記第２の実装電極とは電気的に接続されており、前記第１のビアホール導体、前記第２のビアホール導体及び前記接続導体は、前記複数の第１の実装電極及び前記複数の第２の実装電極に対応するように設けられており、前記基板は、複数の絶縁体層が積層されて構成されており、隣り合う前記接続導体同士は、異なる前記絶縁体層上に設けられていること、を特徴とする。

本発明の第１の形態に係るデュプレクサは、実装基板に実装されるデュプレクサであって、基板と、前記基板の前記第１の主面上に実装されている高周波側フィルタ部品と、前記基板の前記第１の主面上に実装されている低周波側フィルタ部品と、を備えており、前記基板は、互いに対向する第１の主面及び第２の主面を有する基板本体と、前記第１の主面上に設けられ、かつ、前記高周波側フィルタ部品又は前記低周波側フィルタ部品との接続に用いられる複数の第１の実装電極と、前記第２の主面上に設けられ、かつ、前記実装基板との接続に用いられる複数の第２の実装電極であって、前記第１の主面の法線方向から平面視したときに、それぞれが前記複数の第１の実装電極と重なっている第２の実装電極と、を備えており、前記第１の主面の法線方向から平面視したときに重なり合っている前記第１の実装電極と前記第２の実装電極とは電気的に接続されており、前記低周波側フィルタ部品は、前記第１の実装電極に接続される複数の第２のグランド電極を、含んでおり、前記複数の第２のグランド電極同士は、前記低周波側フィルタ部品において電気的に接続されておらず、前記第２のグランド電極と接続される前記第１の実装電極の面積は、前記低周波側フィルタ部品が実装される際に用いられる前記第１の実装電極の内の該第２のグランド電極と接続されない前記第１の実装電極の面積よりも大きいこと、を特徴とする。
本発明の第２の形態に係るデュプレクサは、実装基板に実装されるデュプレクサであって、基板と、前記基板の前記第１の主面上に実装されている高周波側フィルタ部品と、前記基板の前記第１の主面上に実装されている低周波側フィルタ部品と、を備えており、前記基板は、互いに対向する第１の主面及び第２の主面を有する基板本体と、前記第１の主面上に設けられ、かつ、前記高周波側フィルタ部品又は前記低周波側フィルタ部品との接続に用いられる複数の第１の実装電極と、前記第２の主面上に設けられ、かつ、前記実装基板との接続に用いられる複数の第２の実装電極であって、前記第１の主面の法線方向から平面視したときに、それぞれが前記複数の第１の実装電極と重なっている第２の実装電極と、を備えており、前記第１の主面の法線方向から平面視したときに重なり合っている前記第１の実装電極と前記第２の実装電極とは電気的に接続されており、前記低周波側フィルタ部品は、前記第１の実装電極に接続される複数の第２のグランド電極を、含んでおり、前記複数の第２のグランド電極同士は、前記低周波側フィルタ部品において電気的に接続されておらず、前記第２のグランド電極と接続される前記第１の実装電極に接続されている前記第２の実装電極の面積は、前記低周波側フィルタ部品が実装される際に用いられる前記第１の実装電極の内の該第２のグランド電極と接続されない前記第１の実装電極に接続されている前記第２の実装電極の面積よりも大きいこと、を特徴とする。
本発明の第３の形態に係るデュプレクサは、実装基板に実装されるデュプレクサであって、基板と、前記基板の前記第１の主面上に実装されている高周波側フィルタ部品と、前記基板の前記第１の主面上に実装されている低周波側フィルタ部品と、を備えており、前記基板は、互いに対向する第１の主面及び第２の主面を有する基板本体と、前記第１の主面上に設けられ、かつ、前記高周波側フィルタ部品又は前記低周波側フィルタ部品との接続に用いられる複数の第１の実装電極と、前記第２の主面上に設けられ、かつ、前記実装基板との接続に用いられる複数の第２の実装電極であって、前記第１の主面の法線方向から平面視したときに、それぞれが前記複数の第１の実装電極と重なっている第２の実装電極と、を備えており、前記第１の主面の法線方向から平面視したときに重なり合っている前記第１の実装電極と前記第２の実装電極とは電気的に接続されており、前記高周波側フィルタ部品は、前記第１の実装電極に接続される複数の第１のグランド電極を、含んでおり、前記複数の第１のグランド電極同士は、前記高周波側フィルタ部品において電気的に接続されておらず、前記第１のグランド電極と接続される前記第１の実装電極の面積は、前記高周波側フィルタ部品が実装される際に用いられる前記第１の実装電極の内の該第１のグランド電極と接続されない前記第１の実装電極の面積よりも大きいこと、を特徴とする。
本発明の第４の形態に係るデュプレクサは、実装基板に実装されるデュプレクサであって、基板と、前記基板の前記第１の主面上に実装されている高周波側フィルタ部品と、前記基板の前記第１の主面上に実装されている低周波側フィルタ部品と、を備えており、前記基板は、互いに対向する第１の主面及び第２の主面を有する基板本体と、前記第１の主面上に設けられ、かつ、前記高周波側フィルタ部品又は前記低周波側フィルタ部品との接続に用いられる複数の第１の実装電極と、前記第２の主面上に設けられ、かつ、前記実装基板との接続に用いられる複数の第２の実装電極であって、前記第１の主面の法線方向から平面視したときに、それぞれが前記複数の第１の実装電極と重なっている第２の実装電極と、を備えており、前記第１の主面の法線方向から平面視したときに重なり合っている前記第１の実装電極と前記第２の実装電極とは電気的に接続されており、前記高周波側フィルタ部品は、前記第１の実装電極に接続される複数の第１のグランド電極を、含んでおり、前記複数の第１のグランド電極同士は、前記高周波側フィルタ部品において電気的に接続されておらず、前記第１のグランド電極と接続される前記第１の実装電極に接続されている前記第２の実装電極の面積は、前記高周波側フィルタ部品が実装される際に用いられる前記第１の実装電極の内の該第１のグランド電極と接続されない前記第１の実装電極に接続されている前記第２の実装電極の面積よりも大きいこと、を特徴とする。
本発明の第５の形態に係るデュプレクサは、実装基板に実装されるデュプレクサであって、基板と、前記基板の前記第１の主面上に実装されている高周波側フィルタ部品と、前記基板の前記第１の主面上に実装されている低周波側フィルタ部品と、を備えており、前記基板は、互いに対向する第１の主面及び第２の主面を有する基板本体と、前記第１の主面上に設けられ、かつ、前記高周波側フィルタ部品又は前記低周波側フィルタ部品との接続に用いられる複数の第１の実装電極と、前記第２の主面上に設けられ、かつ、前記実装基板との接続に用いられる複数の第２の実装電極であって、前記第１の主面の法線方向から平面視したときに、それぞれが前記複数の第１の実装電極と重なっている第２の実装電極と、を備えており、前記第１の主面の法線方向から平面視したときに重なり合っている前記第１の実装電極と前記第２の実装電極とは電気的に接続されており、前記低周波側フィルタ部品は、前記第１の実装電極に接続される複数の第２のグランド電極を、含んでおり、前記複数の第２のグランド電極同士は、前記低周波側フィルタ部品において電気的に接続されておらず、前記第１のグランド電極と接続される前記第１の実装電極の面積は、前記高周波側フィルタ部品が実装される際に用いられる前記第１の実装電極の内の該第１のグランド電極と接続されない前記第１の実装電極の面積よりも大きいこと、を特徴とする。
本発明の第６の形態に係るデュプレクサは、実装基板に実装されるデュプレクサであって、基板と、前記基板の前記第１の主面上に実装されている高周波側フィルタ部品と、前記基板の前記第１の主面上に実装されている低周波側フィルタ部品と、を備えており、前記基板は、互いに対向する第１の主面及び第２の主面を有する基板本体と、前記第１の主面上に設けられ、かつ、前記高周波側フィルタ部品又は前記低周波側フィルタ部品との接続に用いられる複数の第１の実装電極と、前記第２の主面上に設けられ、かつ、前記実装基板との接続に用いられる複数の第２の実装電極であって、前記第１の主面の法線方向から平面視したときに、それぞれが前記複数の第１の実装電極と重なっている第２の実装電極と、を備えており、前記第１の主面の法線方向から平面視したときに重なり合っている前記第１の実装電極と前記第２の実装電極とは電気的に接続されており、前記低周波側フィルタ部品は、前記第１の実装電極に接続される複数の第２のグランド電極を、含んでおり、前記複数の第２のグランド電極同士は、前記低周波側フィルタ部品において電気的に接続されておらず、前記第１のグランド電極と接続される前記第１の実装電極に接続されている前記第２の実装電極の面積は、前記高周波側フィルタ部品が実装される際に用いられる前記第１の実装電極の内の該第１のグランド電極と接続されない前記第１の実装電極に接続されている前記第２の実装電極の面積よりも大きいこと、を特徴とする。

本発明の一形態に係る基板モジュールは、実装基板と、前記実装基板上に実装される前記デュプレクサと、を備えていること、を特徴とする。

本発明によれば、高周波側の信号経路と低周波側の信号経路との間のアイソレーション特性を向上させることができる。

本発明の一実施形態に係る基板モジュールの外観斜視図である。図１の基板モジュールの回路構成を示した図である。基板モジュールに内蔵されているデュプレクサの外観斜視図である。ＳＡＷフィルタの外観斜視図である。ＳＡＷフィルタの内部構成を示した図である。ＳＡＷフィルタの配線図である。パッケージ基板の分解斜視図である。第２のモデルに相当する基板モジュールの回路構成を示した図である。コンピュータシミュレーションの結果を示したグラフである。第１の変形例に係るパッケージ基板の透視図である。第２の変形例に係るパッケージ基板の透視図である。ＳＡＷフィルタの内部構成を示した図である。ＳＡＷフィルタの配線図である。第３の変形例に係るパッケージ基板の平面図である。第４の変形例に係るパッケージ基板の平面図である。第５の変形例に係るパッケージ基板の平面図である。第６の変形例に係るパッケージ基板の平面図である。第７の変形例に係るパッケージ基板の平面図である。第８の変形例に係るパッケージ基板の平面図である。第１の変形例に係る基板モジュールの断面構造図である。第２の変形例に係る基板モジュールの断面構造図である。第３の変形例に係る基板モジュールの断面構造図である。第４の変形例に係る基板モジュールの断面構造図である。第５の変形例に係る基板モジュールの断面構造図である。第５の変形例に係る基板モジュールのデュプレクサを平面視した図である。

以下に、本発明の実施形態に係るパッケージ基板、デュプレクサ及び基板モジュールについて図面を参照しながら説明する。

（基板モジュールの構成）
以下に、本発明の一実施形態に係る基板モジュールの構成について図面を参照しながら説明する。図１は、本発明の一実施形態に係る基板モジュール１０の外観斜視図である。図２は、図１の基板モジュール１０の回路構成を示した図である。図３は、基板モジュール１０に内蔵されているデュプレクサ１４の外観斜視図である。以下では、略直方体状をなす基板モジュール１０において、高さ方向をｚ軸方向と定義する。また、ｚ軸方向から平面視したときの長辺方向をｘ軸方向と定義し、短辺方向をｙ軸方向と定義する。ｘ軸、ｙ軸、ｚ軸は、互いに直交している。

基板モジュール１０は、図１及び図２に示すように、実装基板１２、デュプレクサ１４、整合素子１６ａ〜１６ｄ及び封止樹脂２０を備えている。実装基板１２は、図１に示すように、複数の絶縁体層が積層されてなる長方形状の多層回路基板であり、携帯電話のマザーボードに実装される。実装基板１２は、ｚ軸方向の正方向側の主面に設けられているランド電極であって、デュプレクサ１４及び整合素子１６ａ〜１６ｄの実装のために用いられるランド電極（図示せず）を有している。

デュプレクサ１４は、図示しないアンテナが受信した相対的に高い周波数を有する受信信号を、基板モジュール１０に設けられている受信回路（図示せず）に出力し、基板モジュール１０に設けられている送信回路（図示せず）から出力されてきた相対的に低い周波数を有する送信信号を、アンテナへと出力する分波回路である。デュプレクサ１４は、図１に示すように、実装基板１２のｚ軸方向の正方向側の主面上に実装され、図３に示すように、パッケージ基板３０、ＳＡＷフィルタ（高周波側フィルタ部品及び低周波側フィルタ部品）３２ａ，３２ｂ及び封止樹脂３４を備えている。なお、送信信号の周波数の方が、受信信号の周波数よりも高くてもよい。

ＳＡＷフィルタ３２ａは、図２に示すように、送信回路とアンテナとの間に設けられており、相対的に低い周波数を有する送信信号を送信回路からアンテナへと通過させ、相対的に高い周波数を有する受信信号をアンテナから送信回路へと通過させない特性を有している。ＳＡＷフィルタ３２ｂは、図２に示すように、アンテナと受信回路との間に設けられており、相対的に高い周波数を有する受信信号をアンテナから受信回路へと通過させ、相対的に低い周波数を有する送信信号を送信回路から受信回路へと通過させない特性を有している。

以下に、ＳＡＷフィルタ３２ａ，３２ｂの構成について図面を参照しながら説明する。なお、ＳＡＷフィルタ３２ａ，３２ｂの基本構造は略同じであるので、ＳＡＷフィルタ３２ｂを例にとって説明する。図４は、ＳＡＷフィルタ３２ａ，３２ｂの外観斜視図である。図５は、ＳＡＷフィルタ３２ｂの内部構成を示した図である。図６は、ＳＡＷフィルタ３２ｂの配線図である。図６では、信号線を太線で示し、グランド線を細線で示してある。信号線とは、受信信号が伝送される配線を意味し、グランド線とは、接地電位に保たれる配線を意味する。

ＳＡＷフィルタ３２ｂは、図４ないし図６に示すように、圧電基板６４、ランド電極６６（６６ａ〜６６ｆ）、縦結合部７０，７４、並列トラップ７６，７８及び直列トラップ８０，８２を備えている。圧電基板６４は、ＬｉＴａＯ₃やＬｉＮｂＯ₃、水晶等から構成されている長方形状の基板である。

ランド電極６６は、図４に示すように、圧電基板６４のｚ軸方向の負方向側の主面上に設けられている。より詳細には、ランド電極６６ａ〜６６ｃは、ｙ軸方向の負方向側の辺に沿って、ｘ軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。ランド電極６６ｄ〜６６ｆは、ｙ軸方向の正方向側の辺に沿って、ｘ軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。そして、ランド電極６６ａ，６６ｃ，６６ｅは、図２に示すように、実装基板１２及びパッケージ基板３０を介して接地されている。ランド電極６６ｂは、パッケージ基板３０を介してアンテナに接続されている。ランド電極６６ｄ，６６ｆはそれぞれ、パッケージ基板３０を介して受信回路に接続されている。

ランド電極６６ｄ，６６ｂ間には、図５及び図６に示すように、縦結合部７０及び直列トラップ８０が直列に接続されている。縦結合部７０は、対向部７０ａ〜７０ｆにより構成されている。対向部７０ａ，７０ｃ，７０ｄ，７０ｆはそれぞれ、ランド電極６６ｅに接続されているグランド線と直列トラップ８０を介してランド電極６６ｂに接続されている信号線とがｚ軸方向に対向することにより構成されている。対向部７０ｂ，７０ｅはそれぞれ、ランド電極６６ｄに接続されている信号線とランド電極６６ｅに接続されているグランド線とがｚ軸方向に対向することにより構成されている。そして、対向部７０ａ〜７０ｆは、ｙ軸方向の負方向側から正方向側へとこの順に並んでいる。

直列トラップ８０は、縦結合部７０とランド電極６６ｂとの間に直列に接続されている共振子である。並列トラップ７６は、ランド電極６６ｄとランド電極６６ａとの間に直列に接続されている共振子である。

ランド電極６６ｆ，６６ｂ間には、縦結合部７４及び直列トラップ８２が直列に接続されている。縦結合部７４は、対向部７４ａ〜７４ｆにより構成されている。対向部７４ａ，７４ｃ，７４ｄ，７４ｆは、ランド電極６６ｅに接続されているグランド線と直列トラップ８２を介してランド電極６６ｂに接続されている信号線とがｚ軸方向に対向することにより構成されている。対向部７４ｂ，７４ｅは、ランド電極６６ｆに接続されている信号線とランド電極６６ｅに接続されているグランド線とがｚ軸方向に対向することにより構成されている。そして、対向部７４ａ〜７４ｆは、ｙ軸方向の負方向側から正方向側へとこの順に並んでいる。

直列トラップ８２は、縦結合部７４とランド電極６６ｂとの間に直列に接続されている共振子である。並列トラップ７８は、ランド電極６６ｆとランド電極６６ｃとの間に直列に接続されている共振子である。

また、図５及び図６に示すように、接地されるランド電極６６ａ，６６ｃ，６６ｅは、互いにグランド線によって接続されていない。すなわち、ランド電極６６ａ，６６ｃ，６６ｅは、ＳＡＷフィルタ３２ｂにおいて電気的に接続されていない。

以上のように構成されたＳＡＷフィルタ３２ｂの動作は以下に説明するとおりである。ランド電極６６ｂから直列トラップ８０を介して受信信号が入力してくると、対向部７０ａ，７０ｃ，７０ｄ，７０ｆにおいて弾性表面波が発生する。弾性表面波は、圧電基板６４の表面を進行する。対向部７０ｂ，７０ｅは、対向部７０ａ，７０ｃ，７０ｄ，７０ｆにおいて発生した弾性表面波を受信信号に変換する。この後、受信信号は、ランド電極６６ｄを介してＳＡＷフィルタ３２ｂ外へと出力する。

また、ランド電極６６ｂから入力された受信信号は、直列トラップ８２を介して対向部７４ａ，７４ｃ，７４ｄ，７４ｆに入力され、該対向部７４ａ，７４ｃ，７４ｄ，７４ｆにおいて弾性表面波が発生する。弾性表面波は、圧電基板６４の表面を進行する。対向部７４ｂ，７４ｅは、対向部７４ａ，７４ｃ，７４ｄ，７４ｆにおいて発生した弾性表面波を受信信号に変換する。この後、受信信号は、ランド電極６６ｆを介してＳＡＷフィルタ３２ｂ外へと出力する。なお、対向部７４を通過する信号は、対向部７０を通過する信号に対して位相が１８０度異なっている。これにより、これらの信号は、差動伝送信号となっている。

パッケージ基板３０は、ＳＡＷフィルタ３２ａ，３２ｂが実装され、デュプレクサ１４の一部を構成している。図７は、パッケージ基板３０の分解斜視図である。

パッケージ基板３０は、図７に示すように、基板本体３９、ランド電極４１（４１ａ〜４１ｆ），４５（４５ａ〜４５ｆ），５４（５４ａ〜５４ｆ），５６（５６ａ〜５６ｆ）、接続導体５０（５０ａ〜５０ｆ），５２（５２ａ〜５２ｆ）及びビアホール導体ｂ（ｂ１〜ｂ３６）を備えている。

基板本体３９は、アルミナからなる絶縁体層４０ａ〜４０ｃが積層されることにより構成されている長方形状の多層配線基板である。基板本体３９は、図７に示すように、互いに対向する主面Ｓ１，Ｓ２を有している。主面Ｓ１は、ｚ軸方向の正方向側に位置する面であり、主面Ｓ２は、ｚ軸方向の負方向側に位置する面である。また、絶縁体層４０のｚ軸方向の正方向側の主面を表面と呼び、絶縁体層４０のｚ軸方向の負方向側の主面を裏面と呼ぶ。

ランド電極４１（４１ａ〜４１ｆ）は、図７に示すように、主面Ｓ１上（すなわち、絶縁体層４０ａの表面上）に設けられ、かつ、ＳＡＷフィルタ３２ａとの接続に用いられる。より詳細には、ランド電極４１ａ〜４１ｃは、主面Ｓ１のｙ軸方向の負方向側の辺に沿って、ｘ軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。ランド電極４１ｄ〜４１ｆは、主面Ｓ１のｙ軸方向の両側の辺の中間に位置する直線に沿って、ｘ軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。

また、ランド電極４１（４１ａ〜４１ｆ）は、図７に示すように、実装部４２（４２ａ〜４２ｆ）及び接続部４４（４４ａ〜４４ｆ）を含んでいる。実装部４２は、長方形状をなしており、ＳＡＷフィルタ３２ａとの接続に用いられる。実装部４２ａ〜４２ｆはそれぞれ、ランド電極６２ａ〜６２ｆ（図２及び図４参照）に半田などによって接続される。接続部４４は、実装部４２の４辺のいずれかから突出する突起である。接続部４４には、後述するビアホール導体ｂが接続される。

ランド電極５４（５４ａ〜５４ｆ）は、図７に示すように、主面Ｓ２上（すなわち、絶縁体層４０ｃの裏面上）に設けられ、かつ、実装基板１２との接続に用いられる長方形状の電極である。すなわち、ランド電極５４は、実装基板１２のｚ軸方向の正方向側の主面上に設けられているランド電極（図示せず）に半田等によって接続されている。具体的には、ランド電極５４ａ，５４ｂ，５４ｅ，５４ｆは、図２に示すように、実装基板１２のランド電極を介して接地されている。ランド電極５４ｃは、図２に示すように、実装基板１２のランド電極を介して送信回路に接続されている。ランド電極５４ｄは、図２に示すように、実装基板１２のランド電極を介してアンテナに接続されている。

ランド電極５４ａ〜５４ｃは、主面Ｓ２のｙ軸方向の負方向側の辺に沿って、ｘ軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。ランド電極５４ｄ〜５４ｆは、主面Ｓ２のｙ軸方向の両側の辺の中間に位置する直線に沿って、ｘ軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。

また、ランド電極５４ａ〜５４ｆはそれぞれ、ｚ軸方向（すなわち、主面Ｓ１の法線方向）から平面視したときに、ランド電極４１ａ〜４１ｆと重なっている。本実施形態では、ランド電極４１ａ〜４１ｆはそれぞれ、主面Ｓ１の法線方向から平面視したときに、実装部４２ａ〜４２ｆと重なっている。

更に、主面Ｓ１の法線方向から平面視したときに重なり合っているランド電極４１ａ〜４１ｆとランド電極５４ａ〜５４ｆとは電気的に接続されている。以下に、ランド電極４１，５４の接続について説明する。

ビアホール導体ｂ１〜ｂ６はそれぞれ、絶縁体層４０ａを貫通するようにｚ軸方向に延在している。そして、ビアホール導体ｂ１〜ｂ６はそれぞれ、接続部４４ａ〜４４ｆ（ランド電極４１ａ〜４１ｆ）に接続されている。

ビアホール導体ｂ１３〜ｂ１８はそれぞれ、絶縁体層４０ｂを貫通するようにｚ軸方向に延在している。ビアホール導体ｂ２５〜ｂ３０はそれぞれ、絶縁体層４０ｃを貫通するようにｚ軸方向に延在している。ビアホール導体ｂ１３，ｂ２５は、直列に接続されることにより１本のビアホール導体を構成している。ビアホール導体ｂ１４，ｂ２６は、直列に接続されることにより１本のビアホール導体を構成している。ビアホール導体ｂ１５，ｂ２７は、直列に接続されることにより１本のビアホール導体を構成している。ビアホール導体ｂ１６，ｂ２８は、直列に接続されることにより１本のビアホール導体を構成している。ビアホール導体ｂ１７，ｂ２９は、直列に接続されることにより１本のビアホール導体を構成している。ビアホール導体ｂ１８，ｂ３０は、直列に接続されることにより１本のビアホール導体を構成している。そして、ビアホール導体ｂ２５〜ｂ３０はそれぞれ、ランド電極５４ａ〜５４ｆに接続されている。

接続導体５０（５０ａ〜５０ｆ）は、絶縁体層４０ｂの表面上に設けられている。すなわち、接続導体５０は、基板本体３９に内蔵されている。そして、接続導体５０の一端は、ｚ軸方向から平面視したときに、接続部４４と重なっている。接続導体５０の他端は、ｚ軸方向から平面視したときに、ランド電極５４と重なっている。これにより、接続導体５０ａ〜５０ｆはそれぞれ、ビアホール導体ｂ１〜ｂ６とビアホール導体ｂ１３〜ｂ１８との接続を中継している。よって、主面Ｓ１の法線方向から平面視したときに重なり合っているランド電極４１ａ〜４１ｆとランド電極５４ａ〜５４ｆとは電気的に接続されている。

ランド電極４５（４５ａ〜４５ｆ）は、図７に示すように、主面Ｓ１上（すなわち、絶縁体層４０ａの表面上）に設けられ、かつ、ＳＡＷフィルタ３２ｂとの接続に用いられる。より詳細には、ランド電極４５ａ〜４５ｃは、主面Ｓ１のｙ軸方向の両側の辺の中間に位置する直線に沿って、ｘ軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。ランド電極４５ｄ〜４５ｆは、主面Ｓ１のｙ軸方向の正方向側の辺に沿って、ｘ軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。

また、ランド電極４５（４５ａ〜４５ｆ）は、図７に示すように、実装部４６（４６ａ〜４６ｆ）及び接続部４８（４８ａ〜４８ｆ）を含んでいる。実装部４６は、長方形状をなしており、ＳＡＷフィルタ３２ｂとの接続に用いられる。実装部４６ａ〜４６ｆはそれぞれ、ランド電極６６ａ〜６６ｆ（図２及び図４参照）に半田などによって接続される。接続部４８は、実装部４６の４辺のいずれかから突出する突起である。接続部４８には、後述するビアホール導体ｂが接続される。

ランド電極５６（５６ａ〜５６ｆ）は、図７に示すように、主面Ｓ２上（すなわち、絶縁体層４０ｃの裏面上）に設けられ、かつ、実装基板１２との接続に用いられる長方形状の電極である。すなわち、ランド５６は、実装基板１２のｚ軸方向の正方向側の主面上に設けられているランド電極（図示せず）に半田等によって接続されている。具体的には、ランド電極５６ａ，５６ｃ，５６ｅは、図２に示すように、実装基板１２のランド電極を介して接地されている。ランド電極５６ｂは、図２に示すように、実装基板１２のランド電極を介してアンテナに接続されている。ランド電極５６ｄは、図２に示すように、実装基板１２のランド電極を介して第１の受信回路に接続されている。ランド電極５６ｆは、図２に示すように、実装基板１２のランド電極を介して第２の受信回路に接続されている。

ランド電極５６ａ〜５６ｃは、主面Ｓ２のｙ軸方向の両側の辺の中間に位置する直線に沿って、ｘ軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。ランド電極５６ｄ〜５６ｆは、主面Ｓ２のｙ軸方向の正方向側の辺に沿って、ｘ軸方向の負方向側から正方向側へとこの順に並ぶように設けられている。

また、ランド電極５６ａ〜５６ｆはそれぞれ、ｚ軸方向（すなわち、主面Ｓ１の法線方向）から平面視したときに、ランド電極４５ａ〜４５ｆと重なっている。本実施形態では、ランド電極５６ａ〜５６ｆはそれぞれ、主面Ｓ１の法線方向から平面視したときに、実装部４６ａ〜４６ｆと重なっている。

更に、主面Ｓ１の法線方向から平面視したときに重なり合っているランド電極４５ａ〜４５ｆとランド電極５６ａ〜５６ｆとは電気的に接続されている。以下に、ランド電極４５，５６の接続について説明する。

ビアホール導体ｂ７〜ｂ１２はそれぞれ、絶縁体層４０ａを貫通するようにｚ軸方向に延在している。そして、ビアホール導体ｂ７〜ｂ１２はそれぞれ、接続部４８ａ〜４８ｆ（ランド電極４５ａ〜４５ｆ）に接続されている。

ビアホール導体ｂ１９〜ｂ２４はそれぞれ、絶縁体層４０ｂを貫通するようにｚ軸方向に延在している。ビアホール導体ｂ３１〜ｂ３６はそれぞれ、絶縁体層４０ｃを貫通するようにｚ軸方向に延在している。ビアホール導体ｂ１９，ｂ３１は、直列に接続されることにより１本のビアホール導体を構成している。ビアホール導体ｂ２０，ｂ３２は、直列に接続されることにより１本のビアホール導体を構成している。ビアホール導体ｂ２１，ｂ３３は、直列に接続されることにより１本のビアホール導体を構成している。ビアホール導体ｂ２２，ｂ３４は、直列に接続されることにより１本のビアホール導体を構成している。ビアホール導体ｂ２３，ｂ３５は、直列に接続されることにより１本のビアホール導体を構成している。ビアホール導体ｂ２４，ｂ３６は、直列に接続されることにより１本のビアホール導体を構成している。そして、ビアホール導体ｂ３１〜ｂ３６はそれぞれ、ランド電極５６ａ〜５６ｆに接続されている。

接続導体５２（５２ａ〜５２ｆ）は、絶縁体層４０ｂの表面上に設けられている。すなわち、接続導体５２は、基板本体３９に内蔵されている。そして、接続導体５２の一端は、ｚ軸方向から平面視したときに、接続部４８と重なっている。接続導体５２の他端は、ｚ軸方向から平面視したときに、ランド電極５６と重なっている。これにより、接続導体５２ａ〜５２ｆはそれぞれ、ビアホール導体ｂ７〜ｂ１２とビアホール導体ｂ１９〜ｂ２４との接続を中継している。よって、主面Ｓ１の法線方向から平面視したときに重なり合っているランド電極４５ａ〜４５ｆとランド電極５６ａ〜５６ｆとは電気的に接続されている。

ここで、ランド電極４１ａ〜４１ｆ，４５ａ〜４５ｆは、基板本体３９において、電気的に接続されていない。また、ランド電極５４ａ〜５４ｆ，５６ａ〜５６ｆは、基板本体３９において、電気的に接続されていない。

封止樹脂３４は、例えば、エポキシ樹脂により構成され、図３に示すように、パッケージ基板３０の主面Ｓ１及びＳＡＷフィルタ３２ａ，３２ｂを覆うように設けられている。これにより、ＳＡＷフィルタ３２ａ，３２ｂは、封止樹脂３４により保護されている。

整合素子１６ａ〜１６ｄは、図１に示すように、実装基板１２のｚ軸方向の正方向側の主面上に実装され、実装基板１２とデュプレクサ１４との間のインピーダンス整合を取るためのチップ型電子部品である。整合素子１６ａ，１６ｂ，１６ｃは、図２に示すように、ランド電極５４ａ，５４ｃ，５６ｂとグランドとの間に直列接続されているコイルである。整合素子１６ｄは、ランド電極５６ｄ及び第１の受信回路を接続する信号線と、ランド電極５６ｆ及び第２の受信回路を接続する信号線との間に接続されているコイルである。

封止樹脂２０は、実装基板１２のｚ軸方向の正方向側の主面、デュプレクサ１４及び整合素子１６ａ〜１６ｄを覆うように設けられている。これにより、デュプレクサ１４及び整合素子１６ａ〜１６ｄが保護されている。

以上のように構成された基板モジュール１０は、以下に説明するように動作する。基板モジュール１０が搭載された無線通信機器から送信信号が送信される場合には、送信回路は、送信信号を生成する。送信信号は、デュプレクサ１４を通過してアンテナへと伝送される。ここで、デュプレクサ１４のＳＡＷフィルタ３２ａは、ランド電極６２ｃとランド電極６２ｄとの間において送信信号を通過させ、ランド電極６２ｃとランド電極６２ｄとの間において受信信号を通過させない特性を有している。よって、アンテナが受信した受信信号は、ランド電極６２ｄからＳＡＷフィルタ３２ａに入力しても、ランド電極６２ｃから出力できない。よって、送信回路に受信信号が侵入することが抑制される。

また、基板モジュール１０が搭載された無線通信機器が受信信号を受信する場合には、アンテナは、受信信号を受信する。受信信号は、デュプレクサ１４を通過して受信回路へと伝送される。ここで、デュプレクサ１４のＳＡＷフィルタ３２ｂは、ランド電極６６ｂから入力した受信信号をランド電極６６ｄとランド電極６６ｆからそれぞれ逆位相に分離して出力する特性を有している。よって、送信回路が生成した送信信号は、ランド電極６６ｂからＳＡＷフィルタ３２ｂに入力しても、ランド電極６２ｄから出力できない。同様に、アンテナが受信した受信信号は、ランド電極６６ｂからＳＡＷフィルタ３２ｂに入力しても、ランド電極６２ｄ，６６ｆから出力できない。よって、受信回路に送信信号が侵入することが抑制される。

（効果）
以上のようなパッケージ基板３０、デュプレクサ１４及び基板モジュール１０によれば、デュプレクサ１４内において送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性を向上させることができる。より詳細には、特許文献１に記載の分波器では、回路基板は、送信用弾性表面波フィルタと受信用弾性表面波フィルタとを整合させるためのインダクタパターンを内蔵している。このように、回路基板内において、インダクタパターンのような配線が設けられていると、送信用の信号経路と受信用の信号経路とが近接して電磁気的に結合しやすくなる。その結果、送信用の高周波信号が受信用の信号経路に侵入し、送受信間のアイソレーション特性が低下するおそれがある。

そこで、パッケージ基板３０では、主面Ｓ１の法線方向から平面視したときに重なり合っているランド電極４１ａ〜４１ｆ，４５ａ〜４５ｆとランド電極５４ａ〜５４ｆ，５６ａ〜５６ｆとは電気的に接続されている。これにより、ランド電極４１ａ〜４１ｆ，４５ａ〜４５ｆとランド電極５４ａ〜５４ｆ，５６ａ〜５６ｆとの接続のために、パッケージ基板３０内に比較的に長い配線を設ける必要がない。よって、パッケージ基板３０内において、送信信号の信号経路と受信信号の信号経路とが近接したり交差したりすることがなくなる。その結果、送信信号の信号経路と受信信号の信号経路とが電磁気的に結合することが抑制され、送受信間のアイソレーション特性の低下が抑制される。

また、パッケージ基板３０、デュプレクサ１４及び基板モジュール１０によれば、以下の理由によっても、デュプレクサ１４内において送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性を向上させることができる。より詳細には、パッケージ基板３０では、ランド電極４１ａ〜４１ｆ，４５ａ〜４５ｆは、基板本体３９において、電気的に接続されていない。また、ランド電極５４ａ〜５４ｆ，５６ａ〜５６ｆは、基板本体３９において、電気的に接続されていない。すなわち、接地されるランド電極４１ａ，４１ｂ，４１ｅ，４１ｆ，４５ａ，４５ｃ，４５ｅは、基板本体３９において電気的に接続されていない。接地されるランド電極５４ａ，５４ｂ，５４ｅ，５４ｆ，５６ａ，５６ｃ，５６ｅは、基板本体３９において電気的に接続されていない。これにより、例えば、送信信号は、接地されるランド電極４５ａを介してパッケージ基板３０内に侵入しても、接地されるランド電極４１ａ，４１ｂ，４１ｅ，４１ｆ，４５ｃ，４５ｅへと伝送されない。そのため、送信信号は、ランド電極４１ａ，４１ｂ，４１ｅ，４１ｆ，４５ｃ，４５ｅを介して、受信回路に接続されているランド電極４５ｄ，４５ｆに侵入することが抑制される。その結果、デュプレクサ１４及び基板モジュール１０によれば、デュプレクサ１４内において送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性を向上させることができる。

また、パッケージ基板３０、デュプレクサ１４及び基板モジュール１０によれば、以下の理由によっても、デュプレクサ１４内において送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性を向上させることができる。より詳細には、パッケージ基板３０では、ランド電極４１ａ〜４１ｆ，４５ａ〜４５ｆは、基板本体３９において、電気的に接続されていない。また、ランド電極５４ａ〜５４ｆ，５６ａ〜５６ｆは、基板本体３９において、電気的に接続されていない。そのため、ランド電極５４ａ〜５４ｆ，５６ａ〜５６ｆ間の接続が必要な場合には、該接続は、実装基板１２内において行われる。実装基板１２はパッケージ基板３０よりも大きいので、接続のための配線を離して配置されることが可能である。その結果、送信信号の信号経路と受信信号の信号経路とが近接することが抑制され、送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性が向上する。

また、パッケージ基板３０、デュプレクサ１４及び基板モジュール１０によれば、以下の理由によっても、デュプレクサ１４内において送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性を向上させることができる。より詳細には、接続導体５０ａ〜５０ｆはそれぞれ、ビアホール導体ｂ１〜ｂ６とビアホール導体ｂ１３〜ｂ１８との接続を中継している。また、接続導体５２ａ〜５２ｆはそれぞれ、ビアホール導体ｂ７〜ｂ１２とビアホール導体ｂ１９〜ｂ２４との接続を中継している。よって、接続導体５０，５２により、送信信号の信号経路と受信信号の信号経路との間隔をパッケージ基板３０内において大きくすることができる。よって、パッケージ基板３０、デュプレクサ１４及び基板モジュール１０によれば、デュプレクサ１４内において送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性を向上させることができる。

また、パッケージ基板３０では、ビアホール導体ｂ１〜ｂ１２、ビアホール導体ｂ１３〜ｂ３６及び接続導体５０ａ〜５０ｆ，５２ａ〜５２ｆは、ランド電極４１ａ〜４１ｆ，４５ａ〜４５ｆ及びランド電極５４ａ〜５４ｆ，５６ａ〜５６ｆに対応するように設けられている。そして、接続導体５０ａ〜５０ｆ，５２ａ〜５２ｆは、基板本体３９において互いに電気的に接続されていない。よって、パッケージ基板３０、デュプレクサ１４及び基板モジュール１０によれば、デュプレクサ１４内において送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性を向上させることができる。

また、パッケージ基板３０、デュプレクサ１４及び基板モジュール１０によれば、デュプレクサ１４内において送信信号の信号経路及び受信信号の信号経路の設計自由度が高くなる。前記の通り、ランド電極５４ａ〜５４ｆ，５６ａ〜５６ｆ間の接続が必要な場合には、該接続は、実装基板１２内において行われる。実装基板１２はパッケージ基板３０よりも大きいので、接続のための配線を高い自由度で設計することが可能である。

パッケージ基板３０、デュプレクサ１４及び基板モジュール１０では、パッケージ基板３０とＳＡＷフィルタ３２ａ，３２ｂとの間の接続不良が発生することが抑制される。より詳細には、ビアホール導体ｂは、絶縁体層４０ａにビアホールを形成し、該ビアホール内に導体を充填することにより形成される。そのため、主面Ｓ１において、ビアホール導体ｂが設けられた部分には凹凸が発生しやすい。このような凹凸が発生した部分において、ＳＡＷフィルタ３２ａ，３２ｂとパッケージ基板３０とが接続されると、これらの間で接続不良が発生するおそれがある。そこで、パッケージ基板３０では、ランド電極４１，４５は、図７に示すように、実装部４２，４６及び接続部４４，４８を含んでいる。そして、実装部４２，４６は、ＳＡＷフィルタ３２ａ，３２ｂとの接続に用いられる。また、接続部４４，４８は、ビアホール導体ｂが接続される。すなわち、ランド電極４１，４５では、ＳＡＷフィルタ３２ａ，３２ｂが接続される部分とビアホール導体ｂが接続される部分とが別々に設けられている。ＳＡＷフィルタ３２ａ，３２ｂとの接続に用いられる実装部４２，４６には、ビアホール導体ｂが接続されていないので、凹凸が発生しにくい。よって、パッケージ基板３０、デュプレクサ１４及び基板モジュール１０では、パッケージ基板３０とＳＡＷフィルタ３２ａ，３２ｂとの間の接続不良が発生することが抑制される。

（コンピュータシミュレーション）
本願発明者は、パッケージ基板３０、デュプレクサ１４及び基板モジュール１０が奏する効果をより明確にするために、以下に説明するコンピュータシミュレーションを行った。より詳細には、本願発明者は、図２に示す基板モジュール１０を第１のモデルとして作成し、以下に説明する基板モジュールを第２のモデルとして作成した。そして、第１のモデル及び第２のモデルにおいて、送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性を算出した。

まず、第２のモデルについて図面を参照しながら説明する。図８は、第２のモデルに相当する基板モジュール１１０の回路構成を示した図である。なお、図８において、図２と同じ構成については同じ参照符号を付した。

基板モジュール１１０では、ランド電極４１ｄ，４５ｂとが接続されている。また、ランド電極４１ｅ，４１ｆ，４５ａ，４５ｃ，４５ｅが接続されている。また、図示しないが、実装基板１２とデュプレクサ１４とのインピーダンス整合のためのコイルとなる配線がパッケージ基板１３０内に設けられている。

図９は、コンピュータシミュレーションの結果を示したグラフである。図９（ａ）は、ランド電極５４ｃからランド電極５６ｆの挿入損失と周波数との関係を示したグラフである。図９（ｂ）は、ランド電極５４ｃからランド電極５６ｄの挿入損失と周波数との関係を示したグラフである。

図９（ａ）及び図９（ｂ）に示すように、送信信号の周波数帯域において、第１のモデルの挿入損失の方が第２のモデルの挿入損失よりも大きくなっていることが分かる。よって、第１のモデルでは第２のモデルよりも、送信信号が受信回路に侵入しにくいことが分かる。すなわち、第１のモデルの方が第２のモデルよりも送受信間のアイソレーション特性が優れていることが分かる。

（第１の変形例に係るパッケージ基板）
以下に、第１の変形例に係るパッケージ基板について図面を参照しながら説明する。図１０は、第１の変形例に係るパッケージ基板３０ａの透視図である。

パッケージ基板３０とパッケージ基板３０ａとの相違点は、接続導体５０，５２の有無である。より詳細には、パッケージ基板３０ａでは、ランド電極４１，４５とランド電極５４，５６とはそれぞれ、ｚ軸方向に延在しているビアホール導体ｂ１〜ｂ１２により接続されている。パッケージ基板３０ａによれば、接続導体５０，５２が設けられていないので、基板本体３９を単層構造にでき、基板の製造コストを低減できると共に、基板モジュールを低背化することができる。また、基板本体３９が単層であるので、パッケージ基板３０ａのうねりや反りを抑制できる。その結果、パッケージ基板３０ａの製造コストを低減することが可能となる。

なお、パッケージ基板３０ａでは、ランド電極４１，４５とランド電極５４，５６とはそれぞれ、１本のビアホール導体により接続されている。しかしながら、ランド電極４１，４５とランド電極５４，５６とはそれぞれ、複数本のビアホール導体ｂにより接続されていてもよい。また、全てのランド電極４１，４５とランド電極５４，５６との間が複数本のビアホール導体ｂにより接続されている必要はなく、一部のランド電極４１，４５とランド電極５４，５６との間が複数本のビアホール導体ｂにより接続されていればよい。

また、パッケージ基板３０ａにおけるランド電極４１，４５は、長方形状をなしているが、図７に示すように、実装部４２，４６及び接続部４４，４８を含んでいてもよい。

（第２の変形例に係るパッケージ基板）
以下に、第２の変形例に係るパッケージ基板について図面を参照しながら説明する。図１１は、第２の変形例に係るパッケージ基板３０ｂの透視図である。

パッケージ基板３０ｂとパッケージ基板３０ａとの相違点は、ランド電極４１，４５，５４，５６の有無である。より詳細には、パッケージ基板３０ｂでは、ランド電極４１，４５，５４，５６が設けられていない。よって、ビアホール導体ｂ１〜ｂ１２のｚ軸方向の正方向側の端面が、ＳＡＷフィルタ３２ａ，３２ｂとの接続のための実装電極として機能し、ビアホール導体ｂ１〜ｂ１２のｚ軸方向の負方向側の端面が、実装基板１２との接続のための実装電極として機能する。すなわち、ＳＡＷフィルタ３２ａ，３２ｂのランド電極６２，６６は、ビアホール導体ｂ１〜ｂ１２のｚ軸方向の正方向側の端面に直接に接続される。また、実装基板１２のランド電極は、ビアホール導体ｂ１〜ｂ１２のｚ軸方向の負方向側の端面に直接に接続される。

パッケージ基板３０ｂによれば、ランド電極４１，４５，５４，５６が設けられていないので、製造工程数を減らすことが可能となる。

また、ビアホール導体ｂ１〜ｂ１２の端面は、ランド電極４１，４５，５４，５６よりも小さい。そのため、ビアホール導体ｂ１〜ｂ１２同士を近づけても、ビアホール導体ｂ１〜ｂ１２間でショートが発生しにくい。よって、パッケージ基板３０ｂによれば、ＳＡＷフィルタ３２ａ，３２ｂのランド電極６２，６６のピッチや実装基板１２のランド電極のピッチが狭くなった場合であっても、パッケージ基板３０ｂとＳＡＷフィルタ３２ａ，３２ｂ及び実装基板１２とを接続することが可能である。

（変形例に係るＳＡＷフィルタ）
以下に、変形例に係るＳＡＷフィルタ３２'ａ，３２'ｂについて図面を参照しながら説明する。以下では、ＳＡＷフィルタ３２'ｂを例にとって説明する。図１２は、ＳＡＷフィルタ３２'ｂの内部構成を示した図である。図１３は、ＳＡＷフィルタ３２'ｂの配線図である。

ＳＡＷフィルタ３２ｂとＳＡＷフィルタ３２'ｂとの相違点は、ＳＡＷフィルタ３２'ｂにおいてグランド線の一部が取り除かれている点である。より詳細には、図１２及び図１３に示すように、対向部７０ａ，７０ｂ間を接続するグランド線、対向部７０ｅ，７０ｆ間を接続するグランド線、対向部７４ａ，７４ｂ間を接続するグランド線及び対向部７４ｅ，７４ｆ間を接続するグランド線が取り除かれている。これにより、浮遊容量や寄生インダクタンスの発生を低減することができ、アイソレーション特性を向上させることができる。

（第３の変形例に係るパッケージ基板）
以下に、第３の変形例に係るパッケージ基板について図面を参照しながら説明する。図１４は、第３の変形例に係るパッケージ基板３０ｃの平面図である。

パッケージ基板３０ｃとパッケージ基板３０ａとの相違点は、ランド電極４１，４５のサイズである。より詳細には、パッケージ基板３０ｃでは、ランド電極４１，４５のサイズが均一ではない。ランド電極６６ａ，６６ｃ，６６ｅと接続されるランド電極４５ａ，４５ｃ，４５ｅの面積は、ＳＡＷフィルタ部品３２ｂが実装される際に用いられるランド電極６６ａ〜６６ｆの内のランド電極６６ａ，６６ｃ，６６ｅと接続されないランド電極４５ｂ，４５ｄ，４５ｆの面積よりも大きい。

また、ランド電極６６ａ，６６ｃ，６６ｅと接続されるランド電極４５ａ，４５ｃ，４５ｅに接続されているランド電極５６ａ，５６ｃ，５６ｅの面積は、ＳＡＷフィルタ部品３２ｂが実装される際に用いられるランド電極６６ａ〜６６ｆの内のランド電極６６ａ，６６ｃ，６６ｅと接続されないランド電極４５ｂ，４５ｄ，４５ｆに接続されているランド電極５６ｂ，５６ｄ，５６ｆの面積よりも大きい。

以上のように、グランド電位に保たれるランド電極４５ａ，４５ｃ，４５ｅの面積を、他のランド電極４５ｂ，４５ｄ，４５ｆの面積よりも大きくすることによって、ランド電極４１ａ，４１ｃ，４１ｆ側から送信信号がランド電極４５ｂ，４５ｄ，４５ｆに侵入することが抑制される。その結果、送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性が向上する。

また、グランド電位に保たれるランド電極５６ａ，５６ｃ，５６ｅの面積を、他のランド電極５６ｂ，５６ｄ，５６ｆの面積よりも大きくすることによって、ランド電極５４ａ，５４ｃ，５４ｅ側から送信信号がランド電極５６ｂ，５６ｄ，５６ｆに侵入することが抑制される。その結果、送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性が向上する。

更に、パッケージ基板３０ｃでは、ランド電極４５ａ，４５ｃ，４５ｅ，５６ａ，５６ｃ，５６ｅのそれぞれには、複数のビアホール導体ｂ７−１〜ｂ７−３，ｂ９−１〜ｂ９−３，ｂ１１−１〜ｂ１１−４が接続されている。そのため、ランド電極４５ａ，４５ｃ，４５ｅ，５６ａ，５６ｃ，５６ｅがより確実にグランド電位に保たれるようになる。その結果、送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性が向上する。

更に、ランド電極４５ａ，４５ｃ，４５ｅ，５６ａ，５６ｃ，５６ｅがより確実にグランド電位に保たれることにより、送信信号の信号経路と受信信号の信号経路との間の電磁界結合の発生が抑制される。

（第４の変形例に係るパッケージ基板）
以下に、第４の変形例に係るパッケージ基板について図面を参照しながら説明する。図１５は、第４の変形例に係るパッケージ基板３０ｄの平面図である。

パッケージ基板３０ｄとパッケージ基板３０ａとの相違点は、ランド電極４１，４５のサイズである。より詳細には、パッケージ基板３０ｄでは、ランド電極４１，４５のサイズが均一ではない。ランド電極６２ｂ，６２ｄ，６２ｆと接続されるランド電極４１ｂ，４１ｄ，４１ｆの面積は、ＳＡＷフィルタ部品３２ａが実装される際に用いられるランド電極６２ａ〜６２ｆの内のランド電極６２ｂ，６２ｄ，６２ｆと接続されないランド電極４１ａ，４１ｃ，４１ｅの面積よりも大きい。

また、ランド電極６２ｂ，６２ｄ，６２ｆと接続されるランド電極４１ｂ，４１ｄ，４１ｆに接続されているランド電極５４ｂ，５４ｄ，５４ｆの面積は、ＳＡＷフィルタ部品３２ａが実装される際に用いられるランド電極６２ａ〜６２ｆの内のランド電極６２ｂ，６２ｄ，６２ｆと接続されないランド電極４１ａ，４１ｃ，４１ｅに接続されているランド電極５４ａ，５４ｃ，５４ｅの面積よりも大きい。

以上のように、グランド電位に保たれるランド電極４１ｂ，４１ｄ，４１ｆの面積を、他のランド電極４１ａ，４１ｃ，４１ｅの面積よりも大きくすることによって、ランド電極４５ｂ，４５ｄ，４５ｅ側から受信信号がランド電極４１ａ，４１ｃ，４１ｅに侵入することが抑制される。その結果、送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性が向上する。

また、グランド電位に保たれるランド電極５４ｂ，５４ｄ，５４ｆの面積を、他のランド電極５４ａ，５４ｃ，５４ｅの面積よりも大きくすることによって、ランド電極５６ｂ，５６ｄ，５６ｆ側から受信信号がランド電極５４ａ，５４ｃ，５４ｅに侵入することが抑制される。その結果、送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性が向上する。

更に、パッケージ基板３０ｄでは、ランド電極４１ｂ，４１ｄ，４１ｆ，５４ｂ，５４ｄ，５４ｆのそれぞれには、複数のビアホール導体ｂ２−１〜ｂ２−４，ｂ４−１〜ｂ４−３，ｂ６−１〜ｂ６−２が接続されている。そのため、ランド電極４１ｂ，４１ｄ，４１ｆ，５４ｂ，５４ｄ，５４ｆがより確実にグランド電位に保たれるようになる。その結果、送信信号の信号経路と受信信号の信号経路との間のアイソレーション特性が向上する。

更に、ランド電極４１ｂ，４１ｄ，４１ｆ，５４ｂ，５４ｄ，５４ｆがより確実にグランド電位に保たれることにより、送信信号の信号経路と受信信号の信号経路との間の電磁界結合の発生が抑制される。

（第５の変形例に係るパッケージ基板）
以下に、第５の変形例に係るパッケージ基板について図面を参照しながら説明する。図１６は、第５の変形例に係るパッケージ基板３０ｅの平面図である。

図１６（ａ）に示すように、ランド電極４１ｂ，４１ｄ，４１ｆ，４５ａ，４５ｃ，４５ｅの面積は、ランド電極４１ａ，４１ｃ，４１ｅ，４５ｂ，４５ｄ，４５ｆの面積よりも大きくてもよい。

同様に、図１６（ｂ）に示すように、ランド電極５４ｂ，５４ｄ，５４ｆ，５６ａ，５６ｃ，５６ｅの面積は、ランド電極５４ａ，５４ｃ，５４ｅ，５６ｂ，５６ｄ，５６ｆの面積よりも大きくてもよい。

（第６の変形例に係るパッケージ基板）
以下に、第６の変形例に係るパッケージ基板について図面を参照しながら説明する。図１７は、第６の変形例に係るパッケージ基板３０ｆの平面図である。

パッケージ基板３０ｆとパッケージ基板３０ａとの相違点は、ランド電極４５の角に面取りが施されている点である。より詳細には、ランド電極６６ａ，６６ｃ，６６ｅと接続されるランド電極４５ａ，４５ｃ，４５ｅは、互いに対向している角において面取りが施されている。ここでの面取りとは、ランド電極４５ａ，４５ｃ，４５ｅの角が、直線的にカットされていることを意味する。

また、ランド電極６６ａ，６６ｃ，６６ｅと接続されるランド電極４５ａ，４５ｃ，４５ｅに接続されているランド電極５６ａ，５６ｃ，５６ｅは、互いに対向している角において面取りが施されている。

以上のようなパッケージ基板３０ｆによれば、ランド電極４５ａ，４５ｃ，４５ｅ間の距離が大きくなる。これにより、ランド電極４５同士が実装時に短絡することが抑制される。

（第７の変形例に係るパッケージ基板）
以下に、第７の変形例に係るパッケージ基板について図面を参照しながら説明する。図１８は、第７の変形例に係るパッケージ基板３０ｇの平面図である。

パッケージ基板３０ｇとパッケージ基板３０ｆとの相違点は、ランド電極４５ｂ，５６ｂの角に面取りが施されている点である。より詳細には、ランド電極４５ｂのｙ軸方向の負方向側の辺の両端に位置する角に面取りが施されている。これにより、ランド電極４５ｂのｘ軸方向の負方向側の辺がランド電極４５ａのｘ軸方向の正方向側の辺に対向している部分の長さＬ１が短くなる。同様に、ランド電極４５ｂのｘ軸方向の正方向側の辺がランド電極４５ｃのｘ軸方向の負方向側の辺に対向している部分の長さＬ１が短くなる。これにより、ランド電極４５ｂとランド電極４５ａ，４５ｃとの間に発生する浮遊容量が低減される。

ランド電極５６ｂのｙ軸方向の負方向側の辺の両端に位置する角に面取りが施されている。これにより、ランド電極５６ｂのｘ軸方向の負方向側の辺がランド電極５６ａのｘ軸方向の正方向側の辺に対向している部分の長さＬ２が短くなる。同様に、ランド電極５６ｂのｘ軸方向の正方向側の辺がランド電極５６ｃのｘ軸方向の負方向側の辺に対向している部分の長さＬ２が短くなる。これにより、ランド電極５６ｂとランド電極５６ａ，５６ｃとの間に発生する浮遊容量が低減される。

（第８の変形例に係るパッケージ基板）
以下に、第８の変形例に係るパッケージ基板について図面を参照しながら説明する。図１９は、第８の変形例に係るパッケージ基板３０ｈの平面図である。

パッケージ基板３０ｈとパッケージ基板３０ｇとの相違点は、ランド電極４５ｂ，５６ｂの角に丸く面取りが施されている点である。これにより、ランド電極４５ｂのｘ軸方向の負方向側の辺がランド電極４５ａのｘ軸方向の正方向側の辺に対向している部分の長さＬ１がより短くなる。同様に、ランド電極４５ｂのｘ軸方向の正方向側の辺がランド電極４５ｃのｘ軸方向の負方向側の辺に対向している部分の長さＬ１がより短くなる。これにより、ランド電極４５ｂとランド電極４５ａ，４５ｃとの間に発生する浮遊容量がより低減される。

更に、ランド電極５６ｂのｘ軸方向の負方向側の辺がランド電極５６ａのｘ軸方向の正方向側の辺に対向している部分の長さＬ２がより短くなる。同様に、ランド電極５６ｂのｘ軸方向の正方向側の辺がランド電極５６ｃのｘ軸方向の負方向側の辺に対向している部分の長さＬ２がより短くなる。これにより、ランド電極５６ｂとランド電極５６ａ，５６ｃとの間に発生する浮遊容量がより低減される。

（第１の変形例に係る基板モジュール）
次に、第１の変形例に係る基板モジュール１０ａについて図面を参照しながら説明する。図２０は、第１の変形例に係る基板モジュール１０ａの断面構造図である。

基板モジュール１０は、図２に示すように、整合素子１６ａ〜１６ｄを備えている。整合素子１６ａ〜１６ｄは、図１に示すように、基板モジュール１０では、実装基板１２上に実装されている。一方、基板モジュール１０ａでは、実装基板１２は、デュプレクサ１４との間でインピーダンス整合を取るための複数の整合素子１６ａ〜１６ｄの内の一部の整合素子１６ａ，１６ｂを内蔵している。一方、複数の整合素子１６ａ〜１６ｄの内の一部の整合素子１６ｃ，１６ｄは、実装基板１２上に実装されている。そして、整合素子１６ｂと整合素子１６ｃとの間には、実装基板１２内の設けられているグランド経路Ｒ３であって、グランド電位に保たれたグランド経路Ｒ４が設けられている。

より詳細には、実装基板１２は、基板本体１２ａ及びアンテナ経路Ｒ１、受信経路Ｒ２−１，Ｒ２−２、送信経路Ｒ３、グランド経路Ｒ４及び外部電極９０ａ〜９０ｄを備えている。基板本体１２ａは、複数の絶縁体層が積層されてなる多層基板である。

外部電極９０ａ〜９０ｄは、基板本体１２ａのｚ軸方向の負方向側の主面に設けられており、携帯電話のマザーボードに基板モジュール１０が実装される際に用いられる。外部電極９０ａには、マザーボードに設けられているアンテナが接続される。外部電極９０ｂには、マザーボードに設けられている送信回路が接続される。外部電極９０ｃには、マザーボードに設けられているグランド電極が接続される。外部電極９０ｄには、マザーボードに設けられている受信回路が接続される。

アンテナ経路Ｒ１−１は、ビアホール導体及び導体層により構成されており、ＳＡＷフィルタ３２ａ，３２ｂと整合素子１６ｃとの間の電気的な接続を中継している。アンテナ経路Ｒ１−２は、ビアホール導体及び導体層により構成されており、整合素子１６ｃと外部電極９０ａとの間の電気的な接続を中継している。

受信経路Ｒ２−１は、ビアホール導体及び導体層により構成されており、ＳＡＷフィルタ３２ｂと整合素子１６ｄとの間の電気的な接続を中継している。受信経路Ｒ２−２は、ビアホール導体により構成されており、整合素子１６ｄと外部電極９０ｄとの間の電気的な接続を中継している。

送信経路Ｒ３は、ビアホール導体及び導体層により構成されており、外部電極９０ｂとＳＡＷフィルタ３２ａとの間の電気的な接続を中継している。送信経路Ｒ３は、蛇行することによって整合素子１６ｂを構成している。なお、送信経路Ｒ３の導体層が螺旋状やミアンダ状等をなしていてもよい。

グランド経路Ｒ４は、ビアホール導体及び導体層により構成されており、外部電極９０ｃに接続されている。グランド経路Ｒ４は、蛇行することによって整合素子１６ａを構成している。なお、グランド経路Ｒ４の導体層が螺旋状やミアンダ状等をなしていてもよい。

ここで、グランド経路Ｒ４は、図２０に示すように、送信経路Ｒ３により構成されている整合素子１６ｂと、基板本体１２ａ上に実装されている整合素子１６ｃとの間に延在している。これにより、アンテナ経路Ｒ１−１，Ｒ１−２と送信経路Ｒ３との間のアイソレーションの向上が図られている。

（第２の変形例に係る基板モジュール）
次に、第２の変形例に係る基板モジュール１０ｂについて図面を参照しながら説明する。図２１は、第２の変形例に係る基板モジュール１０ｂの断面構造図である。

基板モジュール１０ｂと基板モジュール１０ａとの相違点は、整合素子１６ｃが実装基板１２内に設けられているか否かである。基板モジュール１０ｂでは、アンテナ経路Ｒ１は、ビアホール導体及び導体層により構成されており、ＳＡＷフィルタ３２ａ，３２ｂと外部電極９０ａとの間の電気的な接続を中継している。そして、アンテナ経路Ｒ１は、蛇行することによって整合素子１６ｃを構成している。なお、アンテナ経路Ｒ１の導体層が螺旋状やミアンダ状等をなしていてもよい。

また、送信経路Ｒ３により構成されている整合素子１６ｂとアンテナ経路Ｒ１により構成されている整合素子１６ｃとは隣り合っている。そして、整合素子１６ｂと整合素子１６ｃとは異なる絶縁体層に設けられている。これにより、整合素子１６ｂと整合素子１６ｃとが電磁気的に結合することが抑制されている。

また、整合素子１６ｃが実装基板１２内に内蔵されているので、基板モジュール１０ｂの小型化が図られる。

（第３の変形例に係る基板モジュール）
次に、第３の変形例に係る基板モジュール１０ｃについて図面を参照しながら説明する。図２２は、第３の変形例に係る基板モジュール１０ｃの断面構造図である。

基板モジュール１０ｃと基板モジュール１０ｂとの相違点は、整合素子１６ｃの位置である。より詳細には、基板モジュール１０ｃの整合素子１６ｃは、基板モジュール１０ｃの整合素子１６ｃよりも整合素子１６ｂから離れた位置に設けられている。より詳細には、基板モジュール１０ｃでは、ｚ軸方向から平面視したときに、整合素子１６ｃと整合素子１６ｂとは重なっていない。これにより、整合素子１６ｂと整合素子１６ｃとが電磁気的に結合することがより効果的に抑制される。

（第４の変形例に係る基板モジュール）
次に、第４の変形例に係る基板モジュール１０ｄについて図面を参照しながら説明する。図２３は、第４の変形例に係る基板モジュール１０ｄの断面構造図である。

基板モジュール１０ｄと基板モジュール１０ｂとの相違点は、グランド経路Ｒ４の形状である。より詳細には、基板モジュール１０ｄでは、グランド経路Ｒ４は、隣り合う整合素子１６ｂと整合素子１６ｄとの間に設けられている。これにより、整合素子１６ｂと整合素子１６ｃとが電磁気的に結合することがより効果的に抑制される。

（第５の変形例に係る基板モジュール）
次に、第５の変形例に係る基板モジュール１０ｅについて図面を参照しながら説明する。図２４は、第５の変形例に係る基板モジュール１０ｅの断面構造図である。図２５は、第５の変形例に係る基板モジュール１０ｅのデュプレクサ１４を平面視した図である。

基板モジュール１０ｅの実装基板１２は、図２４に示すように、基板本体１２ａ及びアンテナ経路Ｒ１−３，Ｒ１−４、受信経路Ｒ２−１，Ｒ２−２、送信経路Ｒ３、グランド経路Ｒ４及び外部電極９０ａ〜９０ｄを備えている。基板本体１２ａは、複数の絶縁体層が積層されてなる多層基板である。

外部電極９０ａ〜９０ｄは、基板本体１２ａのｚ軸方向の負方向側の主面に設けられており、携帯電話のマザーボードに基板モジュール１０ｅが実装される際に用いられる。外部電極９０ａには、マザーボードに設けられているアンテナが接続される。外部電極９０ｂには、マザーボードに設けられている送信回路が接続される。外部電極９０ｃには、マザーボードに設けられているグランド電極が接続される。外部電極９０ｄには、マザーボードに設けられている受信回路が接続される。

アンテナ経路Ｒ１−３は、ビアホール導体及び導体層により構成されており、ＳＡＷフィルタ３２ａと外部電極９０ａとの間の電気的な接続を中継している。アンテナ経路Ｒ１−４は、ビアホール導体及び導体層により構成されており、ＳＡＷフィルタ３２ｂと外部電極９０ａとの間の電気的な接続を中継している。アンテナ経路Ｒ１−３とアンテナ経路Ｒ１−４とは、合流していると共に、外部電極９０ａに接続されている。

ところで、送信経路Ｒ３、アンテナ経路Ｒ１−３，Ｒ１−４及び受信経路Ｒ２−１，Ｒ２−２はそれぞれ、図２５に示すように、配線導体Ｌ１〜Ｌ５により構成されている。すなわち、実装基板１２は、配線導体Ｌ１〜Ｌ５を更に備えている。

配線導体Ｌ１〜Ｌ５はそれぞれ、図２５に示すように、デュプレクサ１４のランド電極５４ｃ，５４ｄ，５６ｂ，５６ｄ，５６ｆに電気的に接続されている。なお、図２５では、ランド５４ａ，５４ｂ，５４ｅ，５４ｆ，５６ａ，５６ｃ，５６ｅに接続されている配線導体については省略してある。

配線導体Ｌ１は、配線部ａ１，ａ２を含んでいる。配線部ａ１，ａ２は、基板本体１２ａ内に設けられている線状の導体層である。配線部ａ１の一端はランド電極５４ｃに接続されている。配線部ａ２は、図２４及び図２５に示すように、ビアホール導体を介して配線部ａ１の他端に接続されている。これにより、配線ａ１と配線ａ２とは、基板本体１２ａ内において、異なる絶縁体層に設けられている。また、図２５に示すように、配線ａ２の線幅ｗ２は、配線ａ１の線幅ｗ１よりも太い。

配線導体Ｌ２は、配線部ａ３，ａ４を含んでいる。配線部ａ３，ａ４は、基板本体１２ａ内に設けられている線状の導体層である。配線部ａ３の一端はランド電極５４ｄに接続されている。配線部ａ４は、図２４及び図２５に示すように、ビアホール導体を介して配線部ａ３の他端に接続されている。これにより、配線ａ３と配線ａ４とは、基板本体１２ａ内において、異なる絶縁体層に設けられている。また、図２５に示すように、配線ａ４の線幅ｗ２は、配線ａ３の線幅ｗ１よりも太い。

配線導体Ｌ３は、配線部ａ５，ａ６を含んでいる。配線部ａ５，ａ６は、基板本体１２ａ内に設けられている線状の導体層である。配線部ａ５の一端はランド電極５６ｂに接続されている。配線部ａ６は、図２４及び図２５に示すように、ビアホール導体を介して配線部ａ５の他端に接続されている。これにより、配線ａ５と配線ａ６とは、基板本体１２ａ内において、異なる絶縁体層に設けられている。また、図２５に示すように、配線ａ６の線幅ｗ２は、配線ａ５の線幅ｗ１よりも太い。

配線導体Ｌ４は、配線部ａ７，ａ８を含んでいる。配線部ａ７，ａ８は、基板本体１２ａ内に設けられている線状の導体層である。配線部ａ７の一端はランド電極５６ｄに接続されている。配線部ａ８は、図２４及び図２５に示すように、ビアホール導体を介して配線部ａ７の他端に接続されている。これにより、配線ａ７と配線ａ８とは、基板本体１２ａ内において、異なる絶縁体層に設けられている。また、図２５に示すように、配線ａ８の線幅ｗ２は、配線ａ７の線幅ｗ１よりも太い。

配線導体Ｌ５は、配線部ａ９，ａ１０を含んでいる。配線部ａ９，ａ１０は、基板本体１２ａ内に設けられている線状の導体層である。配線部ａ９の一端はランド電極５６ｆに接続されている。配線部ａ１０は、図２４及び図２５に示すように、ビアホール導体を介して配線部ａ９の他端に接続されている。これにより、配線ａ９と配線ａ１０とは、基板本体１２ａ内において、異なる絶縁体層に設けられている。また、図２５に示すように、配線ａ１０の線幅ｗ２は、配線ａ９の線幅ｗ１よりも太い。

以上のように構成された基板モジュール１０ｅによれば、アイソレーション特性を向上させることができる。より詳細には、基板モジュール１０ｅの小型化が図られると、ランド電極５４，５６同士が近接し、配線導体Ｌ１〜Ｌ５同士が近接する。この場合、電力の高い送信信号が、ランド電極５６ｄ，５６ｆから受信回路に進入するおそれがある。そのため、アイソレーション特性の劣化が発生しやすい。

そこで、基板モジュール１０ｅでは、配線部ａ１，ａ３，ａ５，ａ７，ａ９がそれぞれ、一端においてランド電極５４ｃ，５４ｄ，５６ｂ，５６ｄ，５６ｆに接続されている。更に、配線部ａ２，ａ４，ａ６，ａ８，ａ１０がそれぞれ、配線部ａ１，ａ３，ａ５，ａ７，ａ９の他端に接続され、配線部ａ１，ａ３，ａ５，ａ７，ａ９の線幅ｗ１よりも太い線幅ｗ２を有している。これにより、ランド電極５４ｃ，５４ｄ，５６ｂ，５６ｄ，５６ｆ近傍において、配線導体Ｌ１〜Ｌ５の間隔が広くなる。その結果、配線導体Ｌ１〜Ｌ５間のアイソレーション特性が向上する。

また、基板モジュール１０ｅでは、デュプレクサ３０の前段又は後段において、アンプやスイッチＩＣ等が接続されることがある。そこで、配線部ａ１，ａ３，ａ５，ａ７，ａ９の線幅ｗ１を配線部ａ２，ａ４，ａ６，ａ８，ａ１０の線幅ｗ２よりも細くすることによって、アンプやスイッチＩＣ等と配線部ａ１，ａ３，ａ５，ａ７，ａ９との間でインピーダンス整合をとることができる。

また、基板モジュール１０ｅでは、配線導体Ｌ１〜Ｌ５のインピーダンス整合を容易に取ることができる。より詳細には、配線部ａ１，ａ３，ａ５，ａ７，ａ９と配線部ａ２，ａ４，ａ６，ａ８，ａ１０とが異なる絶縁体層に設けられているので、配線部ａ１，ａ３，ａ５，ａ７，ａ９と配線部ａ２，ａ４，ａ６，ａ８，ａ１０との間に絶縁体層が存在するようになる。よって、配線部ａ１，ａ３，ａ５，ａ７，ａ９と配線部ａ２，ａ４，ａ６，ａ８，ａ１０とのインピーダンス整合に絶縁体層の誘電率を利用することが可能となる。これにより、配線導体Ｌ１〜Ｌ５のインピーダンス整合を容易に取ることができる。

また、送信信号が伝送される配線部ａ１と受信信号が伝送される配線部ａ７，ａ９とを異なる絶縁体層に設けることにより、配線導体Ｌ１と配線導体Ｌ４，Ｌ５との間隔を大きくすることができる。その結果、送信信号がランド電極５６ｄ，５６ｆから受信信号に進入することが抑制される。すなわち、アイソレーション特性の向上が図られる。

なお、受信回路に接続されている配線導体Ｌ４，Ｌ５において、配線部ａ７，ａ９の線幅ｗ１を配線部ａ８，ａ１０の線幅ｗ２よりも細くし、送信回路に接続されている配線導体Ｌ１において、配線部ａ１の線幅ｗ１と配線部ａ２の線幅ｗ２とを等しくしてもよい。このような構成によっても、送信信号がランド電極５６ｄ，５６ｆから受信信号に進入することが抑制される。すなわち、アイソレーション特性の向上が図られる。また、送信回路に接続されている配線導体Ｌ１において、配線部ａ１の線幅ｗ１が配線部ａ２の線幅ｗ２よりも細くなっていないので、送信信号の伝送時の損失が低減される。

（その他の実施形態）
本発明に係るパッケージ基板、デュプレクサ及び基板モジュールは、前記実施形態及び前記変形例に示したものに限らず、その要旨の範囲内において変形可能である。

なお、パッケージ基板３０では、ランド電極４１，４５は、実装部４２，４６及び接続部４４，４８を含んでおり、ランド電極５４，５６は、長方形状をなしている。しかしながら、ランド電極５４，５６も、パッケージ基板３０のランド電極と同様に、実装部及び接続部を含んでいてもよい。この場合には、ランド電極５４，５６の接続部に、ビアホール導体ｂ２５〜ｂ３６が接続される。

また、パッケージ基板３０では、接続導体５０，５２は全て絶縁体層４０ｂの表面上に設けられている。しかしながら、基板本体３９が４層以上の絶縁体層４０により構成される場合には、隣り合う接続導体５０，５２同士は、異なる絶縁体層４０上に設けられていることが好ましい。これにより、接続導体５０，５２間の距離を大きくすることができ、デュプレクサ１４内において送信信号の信号経路と第１の受信信号の信号経路と第２の受信信号の信号経路との間のアイソレーション特性を向上させることができる。

なお、ＳＡＷフィルタ３２ａにおいて、ＳＡＷフィルタ３２ｂと同様に、接地されるランド電極６２ａ，６２ｃ，６２ｄ，６２ｆは、互いにグランド線によって接続されていなくてもよい。すなわち、ランド電極６２ａ，６２ｃ，６２ｄ，６２ｆは、ＳＡＷフィルタ３２ａにおいて電気的に接続されていなくてもよい。

以上のように、本発明は、基板、デュプレクサ及び基板モジュールに有用であり、高周波側の信号経路と低周波側の信号経路との間のアイソレーション特性を向上させることができる点において優れている。

ｂ１〜ｂ３６ビアホール導体
Ｌ１〜Ｌ５配線導体
ａ１〜ａ１０配線部
１０，１０ａ〜１０ｅ基板モジュール
１２実装基板
１４デュプレクサ
１６ａ〜１６ｄ整合素子
３０，３０ａ〜３０ｈパッケージ基板
３２ａ，３２ｂ，３２'ａ，３２'ｂＳＡＷフィルタ
３９基板本体
４０ａ〜４０ｃ絶縁体層
４１ａ〜４１ｆ，４５ａ〜４５ｆ，５４ａ〜５４ｆ，５６ａ〜５６ｆ，６２ａ〜６２ｆ，６６ａ〜６６ｆランド電極
４２ａ〜４２ｆ，４６ａ〜４６ｆ実装部
４４ａ〜４４ｆ，４８ａ〜４８ｆ接続部
５０ａ〜５０ｆ，５２ａ〜５２ｆ接続導体
６４圧電基板
７０，７４縦結合部
７０ａ〜７０ｆ，７４ａ〜７４ｆ対向部

Claims

高周波側フィルタ部品及び低周波側フィルタ部品が実装され、デュプレクサの一部を構成する基板であって、
互いに対向する第１の主面及び第２の主面を有する基板本体と、
前記第１の主面上に設けられ、かつ、前記高周波側フィルタ部品又は前記低周波側フィルタ部品との接続に用いられる複数の第１の実装電極と、
前記第２の主面上に設けられ、かつ、前記デュプレクサが実装される実装基板との接続に用いられる複数の第２の実装電極であって、前記第１の主面の法線方向から平面視したときに、それぞれが前記複数の第１の実装電極と重なっている第２の実装電極と、
前記第１の実装電極に接続されている第１のビアホール導体であって、前記基板本体内において前記第１の主面の法線方向に延在している第１のビアホール導体と、
前記第２の実装電極に接続されている第２のビアホール導体であって、前記基板本体内において前記第１の主面の法線方向に延在している第２のビアホール導体と、
前記基板本体に内蔵され、かつ、前記第１のビアホール導体と前記第２のビアホール導体と接続を中継している接続導体と、
を備えており、
前記第１の主面の法線方向から平面視したときに重なり合っている前記第１の実装電極と前記第２の実装電極とは電気的に接続されており、
前記第１のビアホール導体、前記第２のビアホール導体及び前記接続導体は、前記複数の第１の実装電極及び前記複数の第２の実装電極に対応するように設けられており、
前記基板は、複数の絶縁体層が積層されて構成されており、
隣り合う前記接続導体同士は、異なる前記絶縁体層上に設けられていること、
を特徴とする基板。
前記複数の第１の実装電極同士は、前記基板本体において、電気的に接続されておらず、
前記複数の第２の実装電極同士は、前記基板本体において、電気的に接続されていないこと、
を特徴とする請求項１に記載の基板。
前記基板は、
前記第１の実装電極に接続されている第１のビアホール導体であって、前記基板本体内において前記第１の主面の法線方向に延在している第１のビアホール導体を、
更に備えており、
前記第１の実装電極は、
前記高周波側フィルタ部品又は前記低周波側フィルタ部品との接続に用いられる第１の実装部と、
前記第１のビアホール導体が接続されている第１の接続部と、
を含んでいること、
を特徴とする請求項１又は請求項２のいずれかに記載の基板。
前記基板は、
前記第２の実装電極に接続されている第２のビアホール導体であって、前記基板本体内において前記第１の主面の法線方向に延在している第２のビアホール導体を、
更に備えており、
前記第２の実装電極は、
前記実装基板との接続に用いられる第２の実装部と、
前記第２のビアホール導体が接続されている第２の接続部と、
を含んでいること、
を特徴とする請求項１ないし請求項３のいずれかに記載の基板。
前記第１のビアホール導体、前記第２のビアホール導体及び前記接続導体は、前記複数の第１の実装電極及び前記複数の第２の実装電極に対応するように設けられており、
前記複数の接続導体同士は、前記基板本体において、互いに電気的に接続されていないこと、
を特徴とする請求項１ないし請求項４のいずれかに記載の基板。
実装基板に実装されるデュプレクサであって、
基板と、
前記基板の前記第１の主面上に実装されている高周波側フィルタ部品と、
前記基板の前記第１の主面上に実装されている低周波側フィルタ部品と、
を備えており、
前記基板は、
互いに対向する第１の主面及び第２の主面を有する基板本体と、
前記第１の主面上に設けられ、かつ、前記高周波側フィルタ部品又は前記低周波側フィルタ部品との接続に用いられる複数の第１の実装電極と、
前記第２の主面上に設けられ、かつ、前記実装基板との接続に用いられる複数の第２の実装電極であって、前記第１の主面の法線方向から平面視したときに、それぞれが前記複数の第１の実装電極と重なっている第２の実装電極と、
を備えており、
前記第１の主面の法線方向から平面視したときに重なり合っている前記第１の実装電極と前記第２の実装電極とは電気的に接続されており、
前記低周波側フィルタ部品は、
前記第１の実装電極に接続される複数の第２のグランド電極を、
含んでおり、
前記複数の第２のグランド電極同士は、前記低周波側フィルタ部品において電気的に接続されておらず、
前記第２のグランド電極と接続される前記第１の実装電極の面積は、前記低周波側フィルタ部品が実装される際に用いられる前記第１の実装電極の内の該第２のグランド電極と接続されない前記第１の実装電極の面積よりも大きいこと、
を特徴とするデュプレクサ。
実装基板に実装されるデュプレクサであって、
基板と、
前記基板の前記第１の主面上に実装されている高周波側フィルタ部品と、
前記基板の前記第１の主面上に実装されている低周波側フィルタ部品と、
を備えており、
前記基板は、
互いに対向する第１の主面及び第２の主面を有する基板本体と、
前記第１の主面上に設けられ、かつ、前記高周波側フィルタ部品又は前記低周波側フィルタ部品との接続に用いられる複数の第１の実装電極と、
前記第２の主面上に設けられ、かつ、前記実装基板との接続に用いられる複数の第２の実装電極であって、前記第１の主面の法線方向から平面視したときに、それぞれが前記複数の第１の実装電極と重なっている第２の実装電極と、
を備えており、
前記第１の主面の法線方向から平面視したときに重なり合っている前記第１の実装電極と前記第２の実装電極とは電気的に接続されており、
前記低周波側フィルタ部品は、
前記第１の実装電極に接続される複数の第２のグランド電極を、
含んでおり、
前記複数の第２のグランド電極同士は、前記低周波側フィルタ部品において電気的に接続されておらず、
前記第２のグランド電極と接続される前記第１の実装電極に接続されている前記第２の実装電極の面積は、前記低周波側フィルタ部品が実装される際に用いられる前記第１の実装電極の内の該第２のグランド電極と接続されない前記第１の実装電極に接続されている前記第２の実装電極の面積よりも大きいこと、
を特徴とするデュプレクサ。
実装基板に実装されるデュプレクサであって、
基板と、
前記基板の前記第１の主面上に実装されている高周波側フィルタ部品と、
前記基板の前記第１の主面上に実装されている低周波側フィルタ部品と、
を備えており、
前記基板は、
互いに対向する第１の主面及び第２の主面を有する基板本体と、
前記第１の主面上に設けられ、かつ、前記高周波側フィルタ部品又は前記低周波側フィルタ部品との接続に用いられる複数の第１の実装電極と、
前記第２の主面上に設けられ、かつ、前記実装基板との接続に用いられる複数の第２の実装電極であって、前記第１の主面の法線方向から平面視したときに、それぞれが前記複数の第１の実装電極と重なっている第２の実装電極と、
を備えており、
前記第１の主面の法線方向から平面視したときに重なり合っている前記第１の実装電極と前記第２の実装電極とは電気的に接続されており、
前記高周波側フィルタ部品は、
前記第１の実装電極に接続される複数の第１のグランド電極を、
含んでおり、
前記複数の第１のグランド電極同士は、前記高周波側フィルタ部品において電気的に接続されておらず、
前記第１のグランド電極と接続される前記第１の実装電極の面積は、前記高周波側フィルタ部品が実装される際に用いられる前記第１の実装電極の内の該第１のグランド電極と接続されない前記第１の実装電極の面積よりも大きいこと、
を特徴とするデュプレクサ。
実装基板に実装されるデュプレクサであって、
基板と、
前記基板の前記第１の主面上に実装されている高周波側フィルタ部品と、
前記基板の前記第１の主面上に実装されている低周波側フィルタ部品と、
を備えており、
前記基板は、
互いに対向する第１の主面及び第２の主面を有する基板本体と、
前記第１の主面上に設けられ、かつ、前記高周波側フィルタ部品又は前記低周波側フィルタ部品との接続に用いられる複数の第１の実装電極と、
前記第２の主面上に設けられ、かつ、前記実装基板との接続に用いられる複数の第２の実装電極であって、前記第１の主面の法線方向から平面視したときに、それぞれが前記複数の第１の実装電極と重なっている第２の実装電極と、
を備えており、
前記第１の主面の法線方向から平面視したときに重なり合っている前記第１の実装電極と前記第２の実装電極とは電気的に接続されており、
前記高周波側フィルタ部品は、
前記第１の実装電極に接続される複数の第１のグランド電極を、
含んでおり、
前記複数の第１のグランド電極同士は、前記高周波側フィルタ部品において電気的に接続されておらず、
前記第１のグランド電極と接続される前記第１の実装電極に接続されている前記第２の実装電極の面積は、前記高周波側フィルタ部品が実装される際に用いられる前記第１の実装電極の内の該第１のグランド電極と接続されない前記第１の実装電極に接続されている前記第２の実装電極の面積よりも大きいこと、
を特徴とするデュプレクサ。
実装基板に実装されるデュプレクサであって、
基板と、
前記基板の前記第１の主面上に実装されている高周波側フィルタ部品と、
前記基板の前記第１の主面上に実装されている低周波側フィルタ部品と、
を備えており、
前記基板は、
互いに対向する第１の主面及び第２の主面を有する基板本体と、
前記第１の主面上に設けられ、かつ、前記高周波側フィルタ部品又は前記低周波側フィルタ部品との接続に用いられる複数の第１の実装電極と、
前記第２の主面上に設けられ、かつ、前記実装基板との接続に用いられる複数の第２の実装電極であって、前記第１の主面の法線方向から平面視したときに、それぞれが前記複数の第１の実装電極と重なっている第２の実装電極と、
を備えており、
前記第１の主面の法線方向から平面視したときに重なり合っている前記第１の実装電極と前記第２の実装電極とは電気的に接続されており、
前記低周波側フィルタ部品は、
前記第１の実装電極に接続される複数の第２のグランド電極を、
含んでおり、
前記複数の第２のグランド電極同士は、前記低周波側フィルタ部品において電気的に接続されておらず、
前記第１のグランド電極と接続される前記第１の実装電極の面積は、前記高周波側フィルタ部品が実装される際に用いられる前記第１の実装電極の内の該第１のグランド電極と接続されない前記第１の実装電極の面積よりも大きいこと、
を特徴とするデュプレクサ。
実装基板に実装されるデュプレクサであって、
基板と、
前記基板の前記第１の主面上に実装されている高周波側フィルタ部品と、
前記基板の前記第１の主面上に実装されている低周波側フィルタ部品と、
を備えており、
前記基板は、
互いに対向する第１の主面及び第２の主面を有する基板本体と、
前記第１の主面上に設けられ、かつ、前記高周波側フィルタ部品又は前記低周波側フィルタ部品との接続に用いられる複数の第１の実装電極と、
前記第２の主面上に設けられ、かつ、前記実装基板との接続に用いられる複数の第２の実装電極であって、前記第１の主面の法線方向から平面視したときに、それぞれが前記複数の第１の実装電極と重なっている第２の実装電極と、
を備えており、
前記第１の主面の法線方向から平面視したときに重なり合っている前記第１の実装電極と前記第２の実装電極とは電気的に接続されており、
前記低周波側フィルタ部品は、
前記第１の実装電極に接続される複数の第２のグランド電極を、
含んでおり、
前記複数の第２のグランド電極同士は、前記低周波側フィルタ部品において電気的に接続されておらず、
前記第１のグランド電極と接続される前記第１の実装電極に接続されている前記第２の実装電極の面積は、前記高周波側フィルタ部品が実装される際に用いられる前記第１の実装電極の内の該第１のグランド電極と接続されない前記第１の実装電極に接続されている前記第２の実装電極の面積よりも大きいこと、
を特徴とするデュプレクサ。
前記第２のグランド電極と接続される前記第１の実装電極は、互いに対向している角において面取りが施されていること、
を特徴とする請求項６又は請求項７のいずれかに記載のデュプレクサ。
前記第２のグランド電極と接続される前記第１の実装電極に接続されている前記第２の実装電極は、互いに対向している角において面取りが施されていること、
を特徴とする請求項６、請求項７又は請求項１２のいずれかに記載のデュプレクサ。
実装基板と、
前記実装基板上に実装される請求項６ないし請求項１３のいずれかに記載のデュプレクサと、
を備えていること、
を特徴とする基板モジュール。
前記実装基板は、前記デュプレクサとの間でインピーダンス整合をとるための整合素子を内蔵していること、
を特徴とする請求項１４に記載の基板モジュール。
前記実装基板は、多層基板であり、
前記整合素子は、前記多層基板内に設けられている導体層又はビアホール導体により構成されており、
隣り合う前記整合素子は、前記実装基板内において異なる層に設けられていること、
を特徴とする請求項１５に記載の基板モジュール。
隣り合う前記整合素子の間には、グランド電位に保たれたグランド導体層が設けられていること、
を特徴とする請求項１５又は請求項１６のいずれかに記載の基板モジュール。
前記実装基板は、多層基板であり、
前記実装基板は、前記デュプレクサとの間でインピーダンス整合を取るための複数の整合素子の内の一部の第１の整合素子を内蔵しており、
前記複数の整合素子の内の一部の第２の整合素子は、前記実装基板上に実装されており、
前記第１の整合素子と前記第２の整合素子との間には、前記実装基板内の設けられるグランド導体層であって、グランド電位に保たれたグランド導体層が設けられていること、
を特徴とする請求項１５ないし請求項１７のいずれかに記載の基板モジュール。
前記実装基板は、
前記第２の実装電極に電気的に接続される配線導体を、
備えており、
前記配線導体は、
一端において前記第２の実装電極に接続されている第１の配線部と、
前記第１の配線部の他端に接続されている第２の配線部であって、前記第１の配線部の線幅よりも太い線幅を有している第２の配線部と、
を含んでいること、
を特徴とする請求項１４ないし請求項１８のいずれかに記載の基板モジュール。
前記実装基板は、複数の絶縁体層が積層されて構成されている多層基板であり、
前記第１の配線部と前記第２の配線部とは、前記多層基板内において、異なる前記絶縁体層に設けられていること、
を特徴とする請求項１９に記載の基板モジュール。
前記配線導体には、受信回路が接続されること、
を特徴とする請求項１９又は請求項２０のいずれかに記載の基板モジュール。