CN113161333A - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN113161333A
CN113161333A CN202110025798.5A CN202110025798A CN113161333A CN 113161333 A CN113161333 A CN 113161333A CN 202110025798 A CN202110025798 A CN 202110025798A CN 113161333 A CN113161333 A CN 113161333A
Authority
CN
China
Prior art keywords
semiconductor package
substrate
redistribution layer
layer structure
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110025798.5A
Other languages
English (en)
Inventor
蔡宜霖
邱士超
许文松
邱桑茂
陈麒元
许耀邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN113161333A publication Critical patent/CN113161333A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开一种半导体封装，包括：基板部件，包括第一表面、与该第一表面相对的第二表面以及在该第一表面和该第二表面之间延伸的侧壁表面；重分布层结构，设置在该第一表面上并通过第一连接元件电连接至该第一表面；球栅阵列球，安装在该基板部件的该第二表面上；以及至少一个集成电路晶粒，通过第二连接元件安装在该重分布层结构上。由于重分布层结构是在基板部件的第一表面上以及在密封剂的上表面上制造的，因此无需过高的铜柱或焊球等结构，因此可以避免仅使用铜柱连接晶粒与基板部件所带来的问题，降低了使用过高铜柱的成本。因此，可以降低封装的成本，并且可以改善封装的性能。

Description

半导体封装
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体封装。
背景技术
新兴市场一直在推动对更高性能、更高带宽、更低功耗以及移动应用程 序功能的需求。封装技术比以往任何时候都更具挑战性和复杂性，这推动了 先进的硅节点(siliconnode)，更细的凸块(bump)间距以及更细的线宽line (width)和间隔基板(spacingsubstrate)的制造能力，以满足半导体行业不 断增长的需求。
尽管新兴市场正在推动高性能移动设备中的先进技术，但是组装成本仍 然是要解决的主要问题。由于基板成本始终是倒装芯片封装中的重要因素， 因此具有低成本基板的倒装芯片组装已成为业界的热门话题。
用于形成半导体封装的现有技术方法通常包括以下步骤。首先，将多个 带芯基板(cored substrate)部件(component)安装在载体(carrier)上。每 个带芯基板部件具有布置在其芯片侧的多个铜柱。随后，将多个带芯基板部 件包覆成型(over-mold)，并且通过研磨或抛光来暴露多个铜柱中的每一个 的端面。然后，在模塑料的顶面上制造重分布层(re-distribution layer，RDL)， 并通过多个(支柱pillar)将其电耦合到带芯基板部件。此后，多个集成电 路(integrated circuit，IC)芯片安装在RDL上。
上述现有技术具有多个缺点。例如，为了补偿带芯基板部件的厚度变化， 多个铜柱需要足够的高度(>150μm)。但是，过高的铜柱可能会减少等待时 间(latency)并招致高昂的镀铜成本。由于需要剪切力，因此限制了铜柱的 直径尺寸。此外，布线的设计规则受到多个铜柱的位置和每个铜柱的尺寸的 限制。
发明内容
有鉴于此，本发明提供一种半导体封装，以解决上述问题。
根据本发明的第一方面，公开一种半导体封装，包括：
基板部件，包括第一表面、与该第一表面相对的第二表面以及在该第一 表面和该第二表面之间延伸的侧壁表面；
重分布层结构，设置在该第一表面上并通过包括焊料凸块或焊球的第一 连接元件电连接至该第一表面；
球栅阵列球，安装在该基板部件的该第二表面上；以及
至少一个集成电路晶粒，通过第二连接元件安装在该重分布层结构上。
根据本发明的第二方面，公开一种半导体封装，包括：
基板部件，包括第一表面、与所述第一表面相对的第二表面以及在该第 一表面和该第二表面之间延伸的侧壁表面；
密封剂，覆盖该第二表面和该侧壁表面，其中该第一表面与该密封剂的 上表面齐平；
重分布层结构，直接分布在该基板部件的该第一表面上和该密封剂的该 上表面上；
球栅阵列球，安装在该基板部件的该第二表面上；以及
至少一个集成电路晶粒，通过该多个连接元件安装在该重分布层结构 上。
根据本发明的第二方面，公开一种半导体封装，包括：
基板部件，包括第一表面、与该第一表面相对的第二表面以及在该第一 表面和该第二表面之间延伸的侧壁表面；
密封剂，覆盖该第一表面、该第二表面和该侧壁表面；
重分布层结构，设置在该密封剂的上表面上、并通过包括焊料凸块或焊 球的第一连接元件与该第一表面电连接；
多个球栅阵列球，安装在该基板部件的该第二表面上；和
至少一个集成电路晶粒，通过多个第二连接元件安装在该重分布层结构 上。
本发明的半导体封装由于具有基板部件，包括第一表面、与该第一表面 相对的第二表面以及在该第一表面和该第二表面之间延伸的侧壁表面；重分 布层结构，设置在该第一表面上并通过包括焊料凸块或焊球的第一连接元件 电连接至该第一表面；球栅阵列球，安装在该基板部件的该第二表面上；以 及至少一个集成电路晶粒，通过第二连接元件安装在该重分布层结构上。由 于重分布层结构是在基板部件的第一表面上以及在密封剂的上表面上制造 的，因此无需过高的铜柱或焊球等结构，因此可以避免仅使用铜柱连接晶粒与基板部件所带来的问题，降低了使用过高铜柱的成本。因此，可以降低封 装的成本，并且可以改善封装的性能。
附图说明
图1至图5是示出根据本发明的一个实施例的具有掩埋(buried)基板 部件的半导体封装的示例性制造方法的示意性截面图，其中，图5示出在分 离和去除载体之后单个半导体封装的截面图；
图6至图12是示出根据本发明的另一实施例的具有掩埋基板部件的半 导体封装的示例性制造方法的示意性截面图，其中，图12示出在分离和去 除载体之后单个半导体封装的截面图；
图13至图17是示出根据本发明又一实施例的具有掩埋基板部件的半导 体封装件的示例性制造方法的示意性截面图，其中，图17示出功能晶粒 (functional die)放置之后的单个半导体封装件的截面图；
图18至图21是示出根据本发明另一实施例的用于制造具有掩埋基板部 件的半导体封装的示例性方法的示意性截面图，其中，图21示出功能晶粒 放置之后的单个半导体封装件的截面图。
图22示出了根据本发明又一实施例的半导体封装的横截面。
具体实施方式
贯穿以下描述和权利要求书使用某些术语，其指代特定部件。如本领 域技术人员将理解的，电子设备制造商可以用不同的名称来指代部件。本 文文件无意区分名称不同但功能相同的部件。在以下描述和权利要求中， 术语“包括”和“包含”以开放式方式使用，因此应解释为表示“包括但不 限于...”。同样，术语“耦接”旨在表示间接或直接的电连接。因此，如果 一个设备耦接到另一设备，则该连接可以是直接电连接，也可以是通过其他 设备和连接的间接电连接。如本文所使用的，术语“和/或”包括一个或多个 相关联的所列项目的任何和所有组合。缩写“BGA”代表“球栅阵列(ball grid array)”。
集成电路(integrated circuit，IC)芯片的封装可以包括将IC芯片附接 到基板(封装基板)，该基板尤其在芯片与设备的其他电子部件之间提供机 械支撑和电连接。基材类型包括例如带芯基材，包括薄芯、厚芯(层压BT (bismaleimide-triazine resin，双马来酰亚胺-三嗪树脂))或FR-4型纤维板 材料)和层压芯以及无芯基板。例如，带芯封装基板可以围绕中心芯层一层 一层地堆积，导电材料层(通常是铜层)被绝缘电介质层隔开，层间连接形 成有贯穿孔或微孔(通孔)。
本发明内容涉及一种在基板上的RDL上的芯片(chip on RDL on substrate，CRoS)封装，其具有集成在基板部件上的细的RDL线/间距 (line/space)(例如，L/S≤2/2μm；即布线的线宽和线之间的间距均小于或 等于2μm)。在一些实施例中，基板部件可以是掩埋的、包覆成型的基板部 件。本发明可以减少基板部件的层数，从而提高基板部件的生产率，并且可 以降低最终封装的成本。此外，可以在一个封装中实现与多功能设备、无源 部件或存储器的异构集成，而无需初步封装过程，例如扇出(fan-out)封装 过程或芯片上芯片(chip-on-wafer，CoW)过程。
请参考图1至图5，图1至图5为绘示依照本发明一实施例的具有埋入 式基板部件的半导体封装的制造方法的剖面示意图，其中图5示出分离和去 除载体之后的单个半导体封装(individual semiconductor package)的示意图。
如图1所示，提供了载体200。例如，载体200可包括诸如板状或芯片 状的玻璃基板、金属基板或塑料基板的基底基板201，但不限于此。根据一 个实施例，载体200可以包括层压在基底基板201的上表面上的诸如树脂膜 或粘合膜的柔性膜202。根据一个实施例，例如，柔性膜202可以具有厚度 约为200-400μm。
根据一个实施例，多个带芯基板部件100分布在柔性膜202上。为简单 起见，仅示出了两个带芯基板部件100a和100b。例如，由于制程变化，带 芯基板部件100a的厚度可以小于带芯基板部件100b的厚度。每个带芯基板 (或带芯基板部件或基板部件)100具有：第一表面S1，用于与至少一个芯 片或电子设备电耦合在其上；第二表面S2，用于与诸如印刷电路板或系统 板之类的外部电路电耦合；以及在第一表面S1和第二表面S2之间延伸的侧壁表面SW。每个带芯基板100可以包括：芯层101，其由诸如双马来酰亚 胺-三嗪(BT)树脂之类的材料构成；以及堆积(build-up)互连结构BL1 和BL2，其布置在芯层的两个相对表面上101。
根据一个实施例，在带芯基板100的第一表面S1上设置有多个焊盘 BP1。根据一个实施例，在带芯基板100的第二表面S2上设置有多个焊球焊 盘BP2。可以将焊球(或BGA球)110分别安装在焊球焊盘BP2上，以电 连接外部电子设备，例如印刷电路板(未示出)。根据一个实施例，每个焊 球110的至少一部分下沉并埋入柔性膜202中。
通过控制嵌入在柔性膜202中的焊球110的(嵌入深度)比例，两个示 例性带芯基板部件100a和100b的第一表面S1可以共面，这样可以方便在 后面的制程中在第一表面S1上形成重分布层结构等结构，第一表面S1共面 后方便重分布层结构等结构同时在带芯基板部件100a和100b的第一表面S1 上形成，便于制造。根据一个实施例，带芯基板部件100a与柔性膜202的 顶表面之间的间隔高度h1大于带芯基板部件100a与柔性膜202的顶表面之间的间隔高度h2。
如图2所示，随后，通过执行模制制程(molding process)，通过密封剂 120将多个带芯基板部件100进行包覆(over-molded)。例如，模制过程可 以是压缩模制(compressionmolding)。在一些实施例中，模制过程可以通过 分配(dispensing)来执行，但不限于此。根据一个实施例，密封剂120可以 包括工程模塑料(engineered molding compound)，该工程模塑料包括环氧树 脂或树脂，但不限于此。根据一个实施例，密封剂120可以包围每个带芯基 板部件100，并且可以填充到每个带芯基板部件100和载体200之间的间隙 501中。因此，密封剂120可以覆盖第二表面S2和侧壁表面SW。
在模制过程完成之后，执行抛光过程或研磨过程以从多个带芯基板部件 100中的每一个的第一表面S1去除过量的密封剂120，从而露出多个倒装芯 片焊盘BP1。这时候，多个带芯基板部件100中的每个的第一表面S1与密 封剂120的上表面120a大致齐平。
如图3所示，然后在多个芯基板部件100的每个的暴露的第一表面S1 上和密封剂120的上表面120a上直接形成重分布层(re-distribution layer， RDL)结构130。RDL结构130突出到芯基板部件100的侧壁表面SW之 外。根据一个实施例，RDL结构130的形成通常可以包括以下步骤：电介质 沉积、金属(例如铜)镀、光刻、蚀刻、和/或化学机械抛光(chemical mechanical polishing，CMP)等等。RDL结构130可以包括电介质层131、电介质层131 中的迹线132、以及用于与集成电路芯片或晶粒连接的重新分布的焊盘RBP (re-distributed bonding pad)。
介电层131可以包括氧化硅、氮氧化硅、氮化硅和/或低k介电层，但是 不限于此。值得注意的是，在RDL结构130与多个带芯基板部件100之间 没有形成铜杆或铜柱。因此，可以降低封装的成本并且可以提高封装的性能。
在完成RDL结构130之后，至少一个集成电路晶粒安装在RDL结构130 上。例如，如图4所示，可以通过连接元件310将功能芯片或晶粒300安装 在RDL结构130上。连接元件310例如为金属凸块、焊料凸块、焊料覆盖 的金属凸块、微型凸块、C4凸块、金属柱等。例如，对于每个封装，功能 晶粒300可以包括第一晶粒300a和第二晶粒300b。第一晶粒300a可以具有 与第二晶粒300b不同的功能，从而实现异质集成。例如，第一晶粒300a可 以是系统单芯片(system on a chip，SoC)，第二晶粒300b可以是存储晶粒， 但不限于此。应该理解，也可以采用各种功能晶粒，例如无源部件、天线部 件等。
根据一个实施例，在放置功能芯片或晶粒300之前，可以执行针对RDL 结构130的电路测试。如果特定封装的RDL结构130没有通过测试，则可 以将虚拟晶粒代替功能晶粒安装在没有通过测试的RDL结构上。
随后，如图5所示，可以执行去载体制程以分离载体200，并且可以执 行切割制程或切割制程以单个化单个半导体封装。
根据一个实施例，如图5所示，半导体封装件10可以是多晶粒封装件， 并且包括具有芯层(core layer)101的带芯基板部件100，芯层101由诸如 双马来酰亚胺-三嗪树脂等材料制成，并且堆积互连结构BL1和BL2分别形 成在芯层101的两个相对表面上。可以在芯层101中设置多个镀通孔(plated through hole，PTH)101p，以将堆积互连结构BL1与堆积互连结构BL2电 连接。例如，在一些实施例中，带芯基板部件100可以是2层、4层或6层 基板，但不限于此。
带芯基板部件100(基板部件100)由密封剂120包围。带芯基板部件 100具有用于在其上安装至少一个芯片或电子器件的第一表面S1，用于与诸 如印刷电路板或系统板的外部电路电耦合的第二表面S2，以及在第一表面 S1和第二表面S2之间延伸的侧壁表面SW。焊球110分别安装在第二表面 S2上的焊球焊盘BP2上。根据一个实施例，侧壁表面SW由密封剂120覆 盖。根据一个实施例，第二表面S2至少部分地由密封剂120覆盖。根据一 个实施例，密封剂120与每个焊球110上部分直接接触。这是因为在之前的 制程中，通过调整使得每个基板部件100的第一表面S1平齐，所以密封剂 会覆盖到至少一部分的焊球110。
带芯基板部件100的第一表面S1与密封剂120的上表面120a齐平。RDL 结构130形成在带芯基板部件100的第一表面S1上和密封剂120的上表面 120a上。根据一个实施例，RDL结构130包括电介质层131、电介质层131 中的迹线132、以及用于与集成电路芯片或晶粒连接的重新分布的焊盘RBP。 介电层131可以包括氧化硅、氮氧化硅、氮化硅和/或低k介电层，但是不限 于此。根据一个实施例，RDL结构130可以具有更紧密的RDL间距(即，L/S≤2/2μm)。
值得注意的是，由于RDL结构130是直接在基板部件100的第一表面 S1上以及在密封剂的上表面120a上制造的，因此在RDL结构130与带芯基 板部件100之间没有形成铜杆或铜柱。因此，可以降低封装的成本，并且 可以改善封装的性能。具体来说，在先前的制程中，通常是将RDL结构形 成晶粒300的那一侧上(晶粒在RDL结构上)，然后通过设置在RDL结构另一层的焊球等结构连接到基板部件上(其中RDL结构通常是通过晶粒上 的焊盘与晶粒电连接)。在本发明的制程是将RDL结构130形成在基板部件 100的一侧，这样晶粒300那一层无需形成与晶粒300连接的RDL结构等结 构，而是可以直接的通过连接元件等安装在RDL结构130上。这样在安装 晶粒300时更加灵活，并且晶粒300无需复杂的制程，而在基板部件100上 的制程成本相对更低，因此降低了制造成本。本发明的上述制程也无需过高 的铜柱或焊球等结构，因此可以避免仅使用铜柱连接晶粒与基板部件所带来 的问题，降低了使用过高铜柱的成本。此外由于是在基板部件上形成RDL 结构(而不是在硅基的晶粒等上形成RDL结构)，因此RDL结构130可以 具有更紧密的RDL间距，也即形成的RDL结构130的线宽更小，间距更小， 因此可以布线更加灵活，布线尺寸更小。并且本发明中可以将不同厚度的基板部件在同一个制程步骤中形成RDL结构等结构，这样就更加方便了大规 模的生产制造，提高了生产效率，降低制造成本。此外，由于本发明的上述 制程，本发明的上述结构使得晶粒300通过连接元件310直接连接到RDL 结构130，RDL结构130可以直接或间接的连接到基板部件100上，从而将 晶粒300电连接到基板部件100。在图5的实施例中，密封剂120围绕基板 部件100，并且密封剂120上表面120a与RDL结构130的下表面和基板部 件100的第一表面S1平齐。
根据一个实施例，半导体封装10还包括通过连接元件310安装在RDL 结构130上的第一晶粒300a和第二晶粒300b，连接元件310可以包括金属 凸块、焊料凸块、焊料覆盖的金属凸块、微型凸点、C4凸点、金属柱等。 根据一个实施例，第一晶粒300a可以具有与第二晶粒300b不同的功能，以 便实现异质集成。例如，第一晶粒300a可以是系统单晶粒(SoC)，第二晶 粒300b可以是存储晶粒，但不限于此。应该理解，也可以采用各种功能晶 粒，例如无源部件、天线部件等。
请参考图6至图12，图6至图12为绘示依照本发明另一实施例的具有 埋入式基板部件的半导体封装的示范性“(RDL优先RDL-first)”方法的 剖面示意图，其中相似层，区域或元件由相同的数字或卷标表示。图12示 出了单个化(切割或分割)和去除载体之后的单个半导体封装的横截面。
如图6所示，同样提供了载体200。例如，载体200可包括平板形式或 芯片形式的基底基板201，诸如玻璃基板、金属基板或塑料基板，但不限于 此。根据一个实施例，载体200可以包括层压在基底基板201的上表面上的 柔性膜202，例如树脂膜、离型膜或粘合膜。
然后，在柔性膜202上形成RDL结构130。根据一个实施例，RDL结 构130的形成通常可以包括电介质沉积、金属(例如铜)镀、光刻、蚀刻和 /或CMP的步骤。RDL结构130可以包括电介质层131、电介质层131中 的迹线132、在RDL结构130的上表面处的用于与基板部件连接的接合焊盘 134以及在RDL结构130下表面的用于与集成电路芯片或晶粒连接的重新分布的接合焊盘RBP。根据一个实施例，电介质层131可以包括氧化硅、氮氧 化硅、氮化硅和/或低k电介质层，但不限于此。
如图7所示，在RDL结构130上分布有多个带芯基板部件(或多个基 板部件)100。为简单起见，仅示出了两个带芯基板部件100a和100b。例如， 由于制程变化，带芯基板部件100a的厚度可以小于带芯基板部件100b的厚 度。每个带芯基板100具有：第一表面S1，用于与至少一个芯片或电子设 备电耦合在其上；第二表面S2，用于与诸如印刷电路板或系统板之类的外 部电路电耦合；以及在第一表面S1和第二表面S2之间延伸的侧壁表面SW。 每个带芯基板100可以包括：芯层101，其由诸如双马来酰亚胺-三嗪(BT) 树脂之类的材料构成；以及堆积互连结构BL1和BL2，其布置在芯层的两 个相对表面上101。
根据一个实施例，带芯基板部件100a和带芯基板部件100b通过诸如焊 料凸块或焊球的多个连接元件112安装到RDL结构130。根据一个实施例， 带芯基板部件100a的第二表面S2可以不与带芯基板部件100b的第二表面 S2齐平。根据一个实施例，在带芯基板100的第一表面S1上设置多个焊盘 BP1。根据一个实施例，在带芯基板100的第二表面S2上设置多个焊球焊盘 BP2。
随后，通过执行模制制程，通过密封剂120将模制带芯的基板部件100a 和100b进行模制。例如，模制过程(或制程)可以是压缩模制。在一些实 施例中，模制过程可以通过分配来执行，但不限于此。根据一个实施例，密 封剂120可以包括模塑料，该模塑料包括环氧树脂或树脂，但不限于此。根 据一个实施例，密封剂120可以围绕每个带芯基板部件100，并且可以填充 到每个带芯基板部件100和载体200之间的间隙中。根据一个实施例，面向 上的第二表面S2也由密封剂120覆盖。
如图8所示，在密封剂120中形成通孔120v，以分别暴露在带芯基板 100的第二表面S2上的焊球焊盘BP2。根据一个实施例，通孔120v可以通 过激光钻孔制程形成，但是不限于此。
如图9所示，随后，可将多个焊球110分别设置在通孔120v内的焊球 焊盘BP2上，以电连接诸如印刷电路板(未示出)之类的外部电子装置。
如图10所示，另一载体400附接到密封剂120的上表面120a。根据一 个实施例，载体400可以包括诸如玻璃基板、金属基板或塑料基板之类的平 板形式或芯片形式的基底基板401，但不限于此。根据一个实施例，载体200 可以包括层压在基底基板401的上表面上的柔性膜402，例如树脂膜或粘合 膜。
根据一个实施例，焊球110可以至少部分地掩埋在柔性膜202中。随后， 可以执行剥离制程以从RDL结构130的下表面去除载体200。这时候，揭示 了用于与集成电路芯片或晶粒连接的重新分布的焊盘RBP。
如图11所示，将其上安装有部件的托架400翻转180度。随后，将功 能芯片或晶粒300通过诸如金属凸块、焊料凸块、焊料覆盖的金属凸块、微 凸块、C4凸块、金属柱等的连接元件310安装在RDL结构130上。例如， 对于每个封装，功能晶粒300可以包括第一晶粒300a和第二晶粒300b。第 一晶粒300a可以具有与第二晶粒300b不同的功能，从而实现异质集成。例 如，第一晶粒300a可以是系统单晶粒(SoC)，第二晶粒300b可以是存储晶 粒，但不限于此。应该理解，也可以采用各种功能晶粒，例如无源部件、天 线部件等。
根据一个实施例，在放置功能芯片或晶粒300之前，可以执行针对RDL 结构130的电路测试。如果特定封装的RDL结构130没有通过测试，则可 以将虚拟晶粒代替功能晶粒安装在没有通过测试的RDL结构上。
随后，可以执行去载体制程以分离载体400，并且可以执行切割或分割 制程以单个化单个半导体封装，如图12所示。
根据一个实施例，如图12所示，半导体封装20可以是多晶粒封装，并 且包括具芯层101的芯基板部件100，芯层101由诸如双马来酰亚胺-三嗪树 脂等材料构成。并且，堆积互连结构BL1和BL2分别设置在芯层101的两 个相对表面上。同样，可以在芯层101中设置多个镀通孔(plated through hole， PTH)101p。例如，在一些实施例中，带芯基板部件100可以是2层、4层 或6层基板。
带芯基板部件100由密封剂120包围。带芯基板部件100具有用于在其 上安装至少一个芯片或电子器件的第一表面S1，用于与诸如印刷电路板的 外部电路或系统板电耦合的第二表面S2，以及在第一表面S1和第二表面S2 之间延伸的侧壁表面SW。焊球110分别安装在第二表面S2上的焊球焊盘 BP2上。根据一个实施例，侧壁表面SW由密封剂120覆盖。根据一个实施 例，第二表面S2至少部分地由密封剂120覆盖。根据一个实施例，密封剂 120与每个焊球110的上部分直接接触。
根据一个实施例，第一表面S1至少部分地由密封剂120覆盖。因此， 带芯基板部件100的第一表面S1不与密封剂120的上表面120a齐平。连接 元件112分别设置在焊盘BP1上以进一步连接。连接元件112由密封剂120 包围。本实施例中在RDL结构130与基板部件100之间具有连接元件112 连接，可以更加灵活的控制封装的高度，并且RDL结构130与基板部件100 之间的连接更加可靠，连接元件112的高度可以较小，以使封装结构更加紧 凑。本实施例中密封剂120围绕基板部件100，并且密封剂120上表面120a 与RDL结构130的下表面平齐，但是密封剂120上表面120a高于基板部件 100的第一表面S1。
RDL结构130形成在密封剂120的上表面120a上。根据一个实施例，RDL结构130包括电介质层131，在电介质层131中的迹线132，以及用于 与集成连接的重新分布的焊盘RBP。电路芯片或芯片。介电层131可以包括 氧化硅，氮氧化硅，氮化硅和/或低k介电层，但是不限于此。根据一个实施 例，RDL结构130可以具有更紧密的RDL间距(即，L/S≤2/2μm)。
值得注意的是，在RDL结构130与芯基板部件100之间没有形成铜杆 或铜柱。因此，可以降低封装的成本，并且可以提高封装的性能。此外，由 于RDL结构130首先形成在载体200上，所以可以提高封装的生产率。
根据一个实施例，半导体封装10还包括通过连接元件310安装在RDL 结构130上的第一晶粒300a和第二晶粒300b。连接元件310可以包括金属 凸块、焊料凸块、焊料覆盖的金属凸块、微型凸点、C4凸点、金属柱等。 根据一个实施例，第一晶粒300a可以具有与第二晶粒300b不同的功能，以 便实现异质集成。例如，第一晶粒300a可以是SoC，第二晶粒300b可以是 存储晶粒，但是不限于此。应该理解，也可以采用各种功能晶粒，例如无源 部件、天线部件等。
请参照图13至图17，图13至图17为绘示依照本发明另一实施例的具 有埋入式基板部件的半导体封装的示范性“RDL优先(RDL-first)”方法的 剖面示意图。相似的层，区域或元件由相同的数字或卷标表示。图17示出 了功能晶粒放置之后的单个半导体封装的横截面。
如图13所示，同样提供了载体200。例如，载体200可包括平板形式或 芯片形式的基底基板201，诸如玻璃基板、金属基板或塑料基板，但不限于 此。根据一个实施例，载体200可以包括层压在基底基板201的上表面上的 柔性膜202，例如树脂膜、离型膜或粘合膜。
然后，在柔性膜202上形成RDL结构130。根据一个实施例，RDL结 构130的形成通常可以包括电介质沉积、金属(例如铜)镀、光刻、蚀刻和 /或CMP的步骤。RDL结构130可以包括电介质层131、电介质层131中 的迹线132、在RDL结构130的上表面处的用于与基板部件连接的接合焊盘 134以及在RDL结构130的下表面用于与集成电路芯片或晶粒连接的重新分布的接合焊盘RBP。根据一个实施例，电介质层131可以包括氧化硅、氮氧 化硅、氮化硅和/或低k电介质层，但不限于此。根据一个实施例，RDL结 构130可以具有更紧密的RDL间距(即，L/S≤2/2μm)。
如图14所示，在RDL结构130上分布有多个带芯基板部件(或BGA 基板部件)100。为简单起见，仅示出了两个带芯基板部件100a和100b。例 如，由于制程变化，带芯基板部件100a的厚度可以小于带芯基板部件100b 的厚度。每个带芯基板100具有用于在其上与至少一个芯片或电子设备电耦 合的第一表面S1和用于与诸如印刷电路板或系统板之类的外部电路电耦合 的第二表面S2。每个带芯基板100可以包括：芯层101，其由诸如双马来酰 亚胺-三嗪树脂等的材料构成；以及堆积互连结构BL1和BL2，其分别设置 在芯层101的两个相对的表面上。
根据一个实施例，带芯基板部件100a和带芯基板部件100b通过诸如焊 料凸块或焊球的多个连接元件112安装到RDL结构130。根据一个实施例， 带芯基板部件100a的第二表面S2可以不与带芯基板部件100b的第二表面 S2齐平。根据一个实施例，在带芯基板100的第一表面S1上设置多个焊盘 BP1。根据一个实施例，在带芯基板100的第二表面S2上设置多个焊球焊盘 BP2。焊料球(或BGA球)110分别设置在焊料球结合垫BP2上。
如图15中所示，随后，通过执行模制制程，通过密封剂120将带芯基 板部件100a和100b过模制。例如，模制过程可以是压缩模制。在一些实施 例中，模制过程可以通过分配来执行，但不限于此。根据一个实施例，密封 剂120可以包括模塑料，该模塑料包括环氧树脂或树脂，但不限于此。根据 一个实施例，密封剂120可以围绕每个带芯基板部件100，并且可以填充到 每个带芯基板部件100和载体200之间的间隙中。根据一个实施例，面向上 的第二表面S2也由密封剂120覆盖，并且每个焊球110至少部分地露出。
如图16所示，可以执行去载体制程以分离载体200，并且可以执行切割 或分割制程以单个化封装30'。
如图17所示，随后，通过诸如金属凸块、焊料凸块、焊料覆盖的金属 凸块、微凸块、C4凸块、金属柱或金属之类的连接元件310将功能芯片或 晶粒300安装在RDL结构130上。功能晶粒300可以例如对于每个封装包 括第一晶粒300a和第二晶粒300b。第一晶粒300a可以具有与第二晶粒300b 不同的功能，从而实现异质集成。例如，第一晶粒300a可以是SoC，第二 晶粒300b可以是存储晶粒，但是不限于此。应该理解，也可以采用各种功 能晶粒，例如无源部件、天线部件等。
根据一个实施例，在放置功能芯片或晶粒300之前，可以执行针对RDL 结构130的电路测试。如果特定封装的RDL结构130没有通过测试，则可 以将虚拟晶粒代替功能晶粒安装在没有通过测试的RDL结构上。
请参考图18至图21，图18至图21为绘示依照本发明另一实施例的具 有埋入式基板部件的半导体封装的示范性“RDL优先(RDL-first)”方法的 剖面示意图。相似的层，区域或元件由相同的数字或卷标表示。图21示出 了功能晶粒放置之后的单个半导体封装的横截面。
如图18所示，同样，提供了载体200。例如，载体200可包括平板形式 或芯片形式的基底基板201，诸如玻璃基板、金属基板或塑料基板，但不限 于此。根据一个实施例，载体200可以包括层压在基底基板201的上表面上 的柔性膜202，例如树脂膜、离型膜或粘合膜。
然后，在柔性膜202上形成RDL结构130。根据一个实施例，RDL结 构130的形成通常可以包括电介质沉积、金属(例如铜)镀、光刻、蚀刻和 /或CMP的步骤。RDL结构130可以包括电介质层131、电介质层131中 的迹线132、在RDL结构130的上表面(或基板侧表面)处的用于与基板部 件连接的接合焊盘134、以及在RDL结构130的下表面(或芯片侧表面)处 用于与集成电路芯片或晶粒连接的重新分布的接合焊盘RBP。根据一个实施 例，电介质层131可以包括氧化硅、氮氧化硅、氮化硅和/或低k电介质层， 但不限于此。根据一个实施例，RDL结构130可以具有更紧密的RDL间距 (即，L/S≤2/2μm)。
如图19所示，在RDL结构130上分布有多个带芯基板部件(或BGA 基板部件)100。为简单起见，仅示出了两个带芯基板部件100a和100b。例 如，由于制程变化，带芯基板部件100a的厚度可以小于带芯基板部件100b 的厚度。每个带芯基板100具有用于在其上与至少一个芯片或电子设备电耦 合的第一表面S1和用于与诸如印刷电路板或系统板之类的外部电路电耦合 的第二表面S2。每个带芯基板100可以包括：芯层101，其由诸如双马来酰 亚胺-三嗪树脂等的材料构成；以及堆积互连结构BL1和BL2，其分别设置 在芯层101的两个相对的表面上。
根据一个实施例，带芯基板部件100a和带芯基板部件100b通过诸如焊 料凸块或焊球的多个连接元件112安装到RDL结构130。根据一个实施例， 带芯基板部件100a的第二表面S2可以不与带芯基板部件100b的第二表面 S2齐平。根据一个实施例，在带芯基板100的第一表面S1上设置多个焊盘 BP1。根据一个实施例，在带芯基板100的第二表面S2上设置多个焊球焊盘 BP2。焊料球(或BGA球)110分别设置在焊料球结合垫BP2上。
根据一个实施例，在RDL结构130和芯基板部件100之间设置间隙501。 根据一个实施例，可选地，第一表面S1和RDL结构130之间的间隙501可 以填充有底部填充剂114，连接元件112由底部填充物114围绕。间隙501 可以具有小于100μm的支座高度h3。在一些实施例中，支座高度h3可以小 于80μm。根据一个实施例，底部填充物114可以包括不导电膏或不导电膜 (非导电膏或非导电膜)，但不限于此。
如图20所示，可以执行去载体制程以分离载体200，并且可以执行切割 或分割制程以单个包装40'。根据一个实施例，RDL结构的侧壁表面130s沿 着垂直方向D1与芯基板部件100的侧壁表面SW对准或齐平。
如图21所示，随后，至少一个集成电路芯片或晶粒(例如功能芯片或 晶粒300)通过连接元件310安装在RDL结构130上，从而形成半导体封装 40，连接元件310例如包括金属凸块、焊料凸块、焊料封盖的金属凸块、微 型凸块、C4凸块、金属柱等。功能晶粒300可以例如对于每个封装包括第 一晶粒300a和第二晶粒300b。第一晶粒300a可以具有与第二晶粒300b不 同的功能，从而实现异质集成。例如，第一晶粒300a可以是SoC，第二晶 粒300b可以是存储晶粒，但是不限于此。应该理解，也可以采用各种功能 晶粒，例如无源部件，天线部件等。
根据一个实施例，在放置功能芯片或晶粒300之前，可以执行针对RDL 结构130的电路测试。如果特定封装的RDL结构130没有通过测试，则可 以将虚拟晶粒代替功能晶粒安装在没有通过测试的RDL结构上。
在该实施例中，省略了模制过程。即，带芯基板部件100的第一表面 S1、第二表面S2和侧壁表面SW未被密封剂覆盖。因此，没有包覆成型制 程，可以改善半导体封装40的翘曲问题。
图22是示出根据本发明又一实施例的不具有底部填充的半导体封装的 截面图，其中，相同的层，区域或元件由相同的数字或卷标表示。如图22 所示，半导体封装件41类似于图21所示的半导体封装件40。半导体封装件 41与半导体封装件40之间的区别在于，半导体封装件41在RDL结构130 和芯基板部件100之间不包括底部填充物。即，RDL结构130和芯基板部件 100之间的间隙501未填充有底部填充物，并且连接元件112至少部分地暴 露。间隙501的支座高度h3小于100μm。在一些实施例中，支座高度h3 小于80μm。
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做 出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所 附权利要求书的界限和范围所限制。

Claims (15)

1.一种半导体封装，其特征在于，包括：
基板部件，包括第一表面、与该第一表面相对的第二表面以及在该第一表面和该第二表面之间延伸的侧壁表面；
重分布层结构，设置在该第一表面上并通过第一连接元件电连接至该第一表面；
球栅阵列球，安装在该基板部件的该第二表面上；以及
至少一个集成电路晶粒，通过第二连接元件安装在该重分布层结构上。
2.如权利要求1所述的半导体封装，其特征在于，没有密封剂覆盖该基板部件的该第一表面、该第二表面和该侧壁表面。
3.如权利要求1所述的半导体封装，其特征在于，在该重分布层结构和该基板部件之间设置有间隙。
4.如权利要求3所述的半导体封装，其特征在于，该间隙具有小于100μm的支座高度。
5.如权利要求4所述的半导体封装，其特征在于，该间隙填充有底部填充物，并且该底部填充物围绕该第一连接元件。
6.如权利要求5所述的半导体封装，其特征在于，该底部填充物包括非导电膏或非导电膜。
7.如权利要求4所述的半导体封装，其特征在于，该间隙未填充有底部填充物，并且该第一连接元件至少部分地暴露。
8.如权利要求1所述的半导体封装，其特征在于，该重分布层结构包括电介质层、在该电介质层中的迹线、在该重分布层结构的基板侧表面处的用于与该基板部件连接的接合焊盘、以及布置在该重分布层结构的芯片侧表面处用于与该至少一个集成电路晶粒连接的重新分布的接合焊盘。
9.如权利要求8所述的半导体封装，其特征在于，该第一连接元件分别直接连接至该接合焊盘。
10.如权利要求1所述的半导体封装，其特征在于，该重分布层结构具有线/间隔≤2/2μm的重分布层间距。
11.如权利要求1所述的半导体封装，其特征在于，该重分布层结构的侧壁表面沿着竖直方向与该基板部件的该侧壁表面对准。
12.一种半导体封装，其特征在于，包括：
基板部件，包括第一表面、与所述第一表面相对的第二表面以及在该第一表面和该第二表面之间延伸的侧壁表面；
密封剂，覆盖该第二表面和该侧壁表面，其中该第一表面与该密封剂的上表面齐平；
重分布层结构，直接分布在该基板部件的该第一表面上和该密封剂的该上表面上；
球栅阵列球，安装在该基板部件的该第二表面上；以及
至少一个集成电路晶粒，通过该多个连接元件安装在该重分布层结构上。
13.如权利要求12所述的半导体封装，其特征在于，该密封剂与每个该球栅阵列球的上部分直接接触。
14.一种半导体封装，其特征在于，包括：
基板部件，包括第一表面、与该第一表面相对的第二表面以及在该第一表面和该第二表面之间延伸的侧壁表面；
密封剂，覆盖该第一表面、该第二表面和该侧壁表面；
重分布层结构，设置在该密封剂的上表面上，并通过第一连接元件与该第一表面电连接；
球栅阵列球，安装在该基板部件的该第二表面上；和
至少一个集成电路晶粒，通过第二连接元件安装在该重分布层结构上。
15.如权利要求14所述的半导体封装，其特征在于，该第一表面不与该密封剂的上表面齐平。
CN202110025798.5A 2020-01-10 2021-01-08 半导体封装 Pending CN113161333A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062959336P 2020-01-10 2020-01-10
US62/959,336 2020-01-10
US17/111,456 US20210217707A1 (en) 2020-01-10 2020-12-03 Semiconductor package having re-distribution layer structure on substrate component
US17/111,456 2020-12-03

Publications (1)

Publication Number Publication Date
CN113161333A true CN113161333A (zh) 2021-07-23

Family

ID=73838879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110025798.5A Pending CN113161333A (zh) 2020-01-10 2021-01-08 半导体封装

Country Status (4)

Country Link
US (1) US20210217707A1 (zh)
EP (1) EP3848962A3 (zh)
CN (1) CN113161333A (zh)
TW (1) TWI777358B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410933B2 (en) * 2020-10-06 2022-08-09 Unimicron Technology Corp. Package structure and manufacturing method thereof
US11810847B2 (en) * 2021-06-24 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
CN115023031A (zh) * 2022-08-08 2022-09-06 盛合晶微半导体(江阴)有限公司 一种高密度集成基板结构和制造方法
CN118215213A (zh) * 2022-12-16 2024-06-18 庆鼎精密电子（淮安）有限公司 具有导通柱的封装基板及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1205973A1 (en) * 2000-11-10 2002-05-15 United Test Center Inc. Low-profile semiconductor device and method for manufacturing the same
US20150235915A1 (en) * 2014-02-14 2015-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate Design for Semiconductor Packages and Method of Forming Same
US9978731B1 (en) * 2016-12-28 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
US10032740B2 (en) * 2014-02-04 2018-07-24 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US20190103353A1 (en) * 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
CN109904083A (zh) * 2017-12-08 2019-06-18 应用材料公司 用于晶片级管芯桥的方法和设备
US20200006241A1 (en) * 2018-06-29 2020-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method of Manufacture
CN110875196A (zh) * 2018-08-30 2020-03-10 台湾积体电路制造股份有限公司 制造半导体器件的方法和封装件
CN112908981A (zh) * 2019-12-04 2021-06-04 日月光半导体制造股份有限公司 半导体设备封装和其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3495300B2 (ja) * 1999-12-10 2004-02-09 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
JP3583396B2 (ja) * 2001-10-31 2004-11-04 富士通株式会社 半導体装置の製造方法、薄膜多層基板及びその製造方法
US7576435B2 (en) * 2007-04-27 2009-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost and ultra-fine integrated circuit packaging technique
TWI401753B (zh) * 2009-12-31 2013-07-11 Advanced Semiconductor Eng 可堆疊式封裝結構之製造方法
US9601434B2 (en) * 2010-12-10 2017-03-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming openings through insulating layer over encapsulant for enhanced adhesion of interconnect structure
US9704766B2 (en) * 2011-04-28 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interposers of 3-dimensional integrated circuit package systems and methods of designing the same
KR101904926B1 (ko) * 2012-05-04 2018-10-08 에스케이하이닉스 주식회사 반도체 패키지
US20140339706A1 (en) * 2013-05-17 2014-11-20 Nvidia Corporation Integrated circuit package with an interposer formed from a reusable carrier substrate
TWI508157B (zh) * 2013-07-24 2015-11-11 矽品精密工業股份有限公司 半導體結構及其製法
US9165877B2 (en) * 2013-10-04 2015-10-20 Mediatek Inc. Fan-out semiconductor package with copper pillar bumps
US9941207B2 (en) * 2014-10-24 2018-04-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of fabricating 3D package with short cycle time and high yield
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US10043769B2 (en) * 2015-06-03 2018-08-07 Micron Technology, Inc. Semiconductor devices including dummy chips
US9768145B2 (en) * 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
US9875988B2 (en) * 2015-10-29 2018-01-23 Semtech Corporation Semiconductor device and method of forming DCALGA package using semiconductor die with micro pillars
CN108879114A (zh) * 2017-05-16 2018-11-23 华为技术有限公司 集成天线封装结构和终端
US11421316B2 (en) * 2018-10-26 2022-08-23 Applied Materials, Inc. Methods and apparatus for controlling warpage in wafer level packaging processes
US11088059B2 (en) * 2019-06-14 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, RDL structure comprising redistribution layer having ground plates and signal lines and method of forming the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1205973A1 (en) * 2000-11-10 2002-05-15 United Test Center Inc. Low-profile semiconductor device and method for manufacturing the same
US10032740B2 (en) * 2014-02-04 2018-07-24 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US20150235915A1 (en) * 2014-02-14 2015-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate Design for Semiconductor Packages and Method of Forming Same
US9978731B1 (en) * 2016-12-28 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
US20190103353A1 (en) * 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
CN109904083A (zh) * 2017-12-08 2019-06-18 应用材料公司 用于晶片级管芯桥的方法和设备
US20200006241A1 (en) * 2018-06-29 2020-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method of Manufacture
CN110875196A (zh) * 2018-08-30 2020-03-10 台湾积体电路制造股份有限公司 制造半导体器件的方法和封装件
CN112908981A (zh) * 2019-12-04 2021-06-04 日月光半导体制造股份有限公司 半导体设备封装和其制造方法

Also Published As

Publication number Publication date
TW202127605A (zh) 2021-07-16
US20210217707A1 (en) 2021-07-15
EP3848962A2 (en) 2021-07-14
EP3848962A3 (en) 2021-08-25
TWI777358B (zh) 2022-09-11

Similar Documents

Publication Publication Date Title
CN109786266B (zh) 半导体封装件及其形成方法
US9293449B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US8889484B2 (en) Apparatus and method for a component package
CN108987380B (zh) 半导体封装件中的导电通孔及其形成方法
US8030136B2 (en) Semiconductor device and method of conforming conductive vias between insulating layers in saw streets
US9870997B2 (en) Integrated fan-out package and method of fabricating the same
US7666711B2 (en) Semiconductor device and method of forming double-sided through vias in saw streets
US7271496B2 (en) Integrated circuit package-in-package system
US7344917B2 (en) Method for packaging a semiconductor device
TWI777358B (zh) 半導體封裝
CN111052371A (zh) 具有横向偏移堆叠的半导体裸片的半导体装置
CN111952274B (zh) 电子封装件及其制法
JP2008211207A (ja) マルチチップを有する半導体素子パッケージおよびその方法
US8106496B2 (en) Semiconductor packaging system with stacking and method of manufacturing thereof
US20100190294A1 (en) Methods for controlling wafer and package warpage during assembly of very thin die
US20210242117A1 (en) Semiconductor package and method of manufacturing the same
KR102331050B1 (ko) 반도체 패키지 및 그 형성 방법
CN107403785B (zh) 电子封装件及其制法
US10796931B2 (en) Manufacturing method of package structure
CN114628340A (zh) 电子封装件及其制法
US20240096721A1 (en) Electronic package and manufacturing method thereof
US20230411364A1 (en) Electronic package and manufacturing method thereof
TWI779917B (zh) 半導體封裝及其製作方法
CN115692397A (zh) 半导体封装件及其制法
CN115332192A (zh) 半导体装置封装及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination