JP2013118364A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2013118364A JP2013118364A JP2012238564A JP2012238564A JP2013118364A JP 2013118364 A JP2013118364 A JP 2013118364A JP 2012238564 A JP2012238564 A JP 2012238564A JP 2012238564 A JP2012238564 A JP 2012238564A JP 2013118364 A JP2013118364 A JP 2013118364A
- Authority
- JP
- Japan
- Prior art keywords
- reinforcing member
- conductor pattern
- semiconductor package
- manufacturing
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0376—Etching temporary metallic carrier substrate
Abstract
【課題】反りが低減された半導体パッケージを製造できる半導体パッケージの製造方法を提供すること。
【解決手段】半導体パッケージ１の製造方法は、板状の第１補強部材５Ａと、第１導体パターン配線基板用積層体２Ａと、第２導体パターン２２４上に配置された板状の第２補強部材４Ａとを有する積層体２０を用意する工程と、積層体２０を加熱して前記絶縁層を熱硬化する工程と、第１補強部材５Ａの一部を選択的に除去して、第１導体パターン２２４を露出させるための開口部を形成する工程と、第２補強部材４Ａの一部を選択的に除去して第２導体パターン２２１を露出させるための開口部４１を形成する工程と第２補強部材４Ａの開口部から露出する第２導体パターン２２１に、半導体素子３を接続する工程とを含む。
【選択図】図６
Description
本発明は、半導体パッケージの製造方法に関する。
近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできており、これらの電子機器に使用される半導体パッケージは、従来にも増して益々小型化かつ多ピン化が進んできている。
半導体パッケージはその小型化に伴って、従来のようなリードフレームを使用した形態のパッケージでは、小型化に限界がきているため、最近では回路基板上にチップを実装したものとして、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）や、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）と言った、エリア実装型の新しいパッケージ方式が提案されている。
ＢＧＡやＣＳＰ等の新しいパッケージに用いられるインターポーザは、一般に、繊維基材に樹脂組成物を含浸してなる基板に導体パターンや導体ポストが形成されてなる。
このようなインターポーザは、チップとの熱膨張係数差が大きい。また、インターポーザは、通常、チップよりも大面積となるため、チップと接触していない部分の面積が大きい。このようなチップと接触していない部分は、剛性が極めて低く、前述したようなチップとインターポーザの熱膨張差に起因して、チップ側に反りやすく、電気的接続の信頼を低下させるという問題があった。
そこで、特許文献１，２においては、基板の表面側、裏面側にそれぞれ補強材を設けている。
しかしながら、このような特許文献１，２に開示された技術においても、基板の反りを低減させるには限界があった。
そこで、特許文献１，２においては、基板の表面側、裏面側にそれぞれ補強材を設けている。
しかしながら、このような特許文献１，２に開示された技術においても、基板の反りを低減させるには限界があった。
本発明によれば、
少なくとも、
板状の第１補強部材と、
この板状の第１補強部材上に設けられた第１導体パターンと、
この第１導体パターン上に設けられた熱硬化性の絶縁層と、
前記絶縁層上に設けられた第２導体パターンと、
前記第２導体パターン上に配置された板状の第２補強部材とを有する積層体を用意する工程と、
前記積層体を加熱して、前記絶縁層を熱硬化する工程と、
熱硬化した前記積層体の前記第１補強部材の一部を選択的に除去して、前記第１導体パターンを露出させるための開口部を形成する工程と、
前記第２補強部材の一部を選択的に除去して前記第２導体パターンを露出させるための開口部を形成する工程と、
前記第１補強部材の前記開口部を介して露出する前記第１導体パターン、あるいは、前記第２補強部材の前記開口部から露出する第２導体パターンに、半導体素子を接続する工程とを含む半導体パッケージの製造方法が提供される。
少なくとも、
板状の第１補強部材と、
この板状の第１補強部材上に設けられた第１導体パターンと、
この第１導体パターン上に設けられた熱硬化性の絶縁層と、
前記絶縁層上に設けられた第２導体パターンと、
前記第２導体パターン上に配置された板状の第２補強部材とを有する積層体を用意する工程と、
前記積層体を加熱して、前記絶縁層を熱硬化する工程と、
熱硬化した前記積層体の前記第１補強部材の一部を選択的に除去して、前記第１導体パターンを露出させるための開口部を形成する工程と、
前記第２補強部材の一部を選択的に除去して前記第２導体パターンを露出させるための開口部を形成する工程と、
前記第１補強部材の前記開口部を介して露出する前記第１導体パターン、あるいは、前記第２補強部材の前記開口部から露出する第２導体パターンに、半導体素子を接続する工程とを含む半導体パッケージの製造方法が提供される。
この構成の発明によれば、絶縁層を熱硬化する際、この絶縁層を板状の第１補強部材および第２補強部材で挟んだ状態となる。そのため、熱硬化の際に絶縁層に反りが生じにくくなり、積層体の反りの発生を抑制できる。
特に、板状の第１補強部材や、第２補強部材に開口部を形成する前に、積層体を熱硬化しているので、開口部が形成された補強部材に比べ、剛性の高い補強部材で絶縁層を挟むことができる。そして、剛性の高い補強部材で挟まれた絶縁層を熱硬化させることとなる。そのため、確実に積層体の反りの発生を抑制できる。
特に、板状の第１補強部材や、第２補強部材に開口部を形成する前に、積層体を熱硬化しているので、開口部が形成された補強部材に比べ、剛性の高い補強部材で絶縁層を挟むことができる。そして、剛性の高い補強部材で挟まれた絶縁層を熱硬化させることとなる。そのため、確実に積層体の反りの発生を抑制できる。
本発明によれば、反りが低減された半導体パッケージを製造できる半導体パッケージの製造方法が提供される。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
以下、本発明の実施形態を図面に基づいて説明する。以下、添付図面に基づき、本発明の半導体パッケージの製造方法の好適な実施形態について説明する。なお、すべての図面において、同様な構成要素には同一符号を付し、その詳細な説明は重複しないように適宜省略される。
<第１実施形態>
（半導体パッケージ）
まず、本発明の半導体パッケージの製造方法によって製造された半導体パッケージについて説明する。
（半導体パッケージ）
まず、本発明の半導体パッケージの製造方法によって製造された半導体パッケージについて説明する。
図１は、本発明の第１実施形態に係る半導体パッケージの製造方法によって製造された半導体パッケージを模式的に示す断面図、図２は、図１に示す半導体パッケージの上面図、図３は、図１に示す半導体パッケージの下面図、図４〜図７は、それぞれ、図１に示す半導体パッケージの製造方法（本発明の半導体パッケージの製造方法）の一例を示す図である。なお、以下では、説明の便宜上、図１〜図７中の上側を「上」、下側を「下」と言う。また、図１〜図７では、説明の便宜上、半導体パッケージの各部が誇張して描かれている。
図１に示すように、半導体パッケージ１は、配線基板２と、この配線基板２上に搭載された半導体素子３と、第１補強部材５と、第２補強部材４とを有する。
ここでは、補強部材５を第１補強部材とし、補強部材４を第２補強部材としているが、補強部材４を第１補強部材とし、補強部材５を第２補強部材としてもよい。この場合、補強部材４Ａが第１補強部材となり、補強部材５Ａが第２補強部材となる。また、この場合には、後述する導体パターン２２４は、第２導体パターンを構成し、導体パターン２２１が第１導体パターンを構成することとなる。
ここでは、補強部材５を第１補強部材とし、補強部材４を第２補強部材としているが、補強部材４を第１補強部材とし、補強部材５を第２補強部材としてもよい。この場合、補強部材４Ａが第１補強部材となり、補強部材５Ａが第２補強部材となる。また、この場合には、後述する導体パターン２２４は、第２導体パターンを構成し、導体パターン２２１が第１導体パターンを構成することとなる。
このような半導体パッケージ１によれば、半導体素子３と接合された部分以外の部分においても、配線基板２の両面が第１補強部材５および第２補強部材４により補強されるため、半導体パッケージ１全体の剛性が増す。特に、第１補強部材５および第２補強部材４の熱膨張係数が配線基板２（具体的には後述する基板２１）よりも小さいため、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
また、配線基板２自体の剛性を高める必要がなく、配線基板２の厚さを薄くすることができるので、配線基板２の厚さ方向での熱伝導性を高めることができる。そのため、半導体パッケージ１は、半導体素子３からの熱を配線基板２を介して逃すことができる。したがって、半導体パッケージ１は、優れた放熱性を発揮することができる。また、第１補強部材５および第２補強部材４の構成材料を適宜選択することにより、半導体パッケージ１の放熱性を高めることもできる。
このようなことから、半導体素子３および配線基板２の昇温を抑えることができるので、この点でも、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
以下、半導体パッケージ１の各部を順次詳細に説明する。
［配線基板］
配線基板２は、半導体素子３を支持する基板であり、例えば、その搭載した半導体素子３と後述するようなマザーボード２００との電気的接続を中継する中継基板（インターポーザ）である。また、配線基板２は、その平面視形状は、通常、正方形、長方形等の四角形とされる。
［配線基板］
配線基板２は、半導体素子３を支持する基板であり、例えば、その搭載した半導体素子３と後述するようなマザーボード２００との電気的接続を中継する中継基板（インターポーザ）である。また、配線基板２は、その平面視形状は、通常、正方形、長方形等の四角形とされる。
配線基板２は、基板２１と、導体パターン２２１、２２２、２２３、２２４と、導体ポスト２３１、２３２、２３３と、伝熱ポスト２４と、ソルダーレジスト２５、２６とを有している。
なお、本実施形態では、導体パターン２２４は、基板２１の一方の面側に設けられた第１導体パターンを構成し、導体パターン２２１は、基板２１の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンを構成する。
この配線基板２は、コアレスの配線基板であり、コア層となる両面回路基板を用いずにビルドアップ方式により形成される。絶縁層２１１，２１２，２１３、導体パターン２２１、２２２、２２３、２２４、導体ポスト２３１、２３２、２３３を含んで構成されるビルドアップ層で構成されている。
なお、絶縁層２１１，２１２，２１３の厚みは、たとえば、１０μｍ以上、１００μｍ以下である。
この配線基板２は、コアレスの配線基板であり、コア層となる両面回路基板を用いずにビルドアップ方式により形成される。絶縁層２１１，２１２，２１３、導体パターン２２１、２２２、２２３、２２４、導体ポスト２３１、２３２、２３３を含んで構成されるビルドアップ層で構成されている。
なお、絶縁層２１１，２１２，２１３の厚みは、たとえば、１０μｍ以上、１００μｍ以下である。
基板２１は、複数（本実施形態では３層）の絶縁層２１１、２１２、２１３で構成されている。より具体的には、基板２１は、絶縁層２１１、絶縁層２１２、絶縁層２１３がこの順で積層されて構成されている。なお、基板２１を構成する絶縁層の数は、これに限定されず、２層であってもよいし、４層以上であってもよい。
各絶縁層２１１、２１２、２１３は、絶縁性を有する材料で構成されている。具体的には、各絶縁層２１１、２１２、２１３は、基材（繊維基材）と、その基材に含浸された樹脂組成物とで構成されている。
基材は、各絶縁層２１１、２１２、２１３の芯材として用いられるものである。このような基材を有することにより、基板２１の剛性を高めることができる。
基材としては、例えば、ガラス織布あるいはガラス不織布等のガラス繊維で構成されたガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等のいずれかを主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙のいずれかを主成分とする紙基材等のいずれかが挙げられる。これらの中でも、かかる基材としては、ガラス繊維基材が好ましい。これにより、基板２１の剛性を高めるとともに、基板２１の薄型化を図ることができる。さらに、基板２１の熱膨張係数も小さくすることができる。
このようなガラス繊維基材を構成するガラスとしては、例えば、Ｅガラス、Ｃガラス、Ａガラス、Ｓガラス、Ｄガラス、ＮＥガラス、Ｔガラス、Ｈガラス、Ｑガラス等のいずれかが挙げられる。これらの中でもＴガラスが好ましい。これにより、ガラス繊維基材の熱膨張係数を小さくすることができ、それによって基板２１の熱膨張係数を小さくすることができる。
また、絶縁層２１１、２１２、２１３が基材を含む場合、絶縁層２１１、２１２、２１３における基材の含有率は、それぞれ、３０〜７０ｗｔ％であることが好ましく、４０〜６０ｗｔ％であることがより好ましい。これにより、これらの絶縁層のひび割れ等の破損を確実に防ぎつつ、各絶縁層の電気絶縁性および熱膨張係数を十分に低いものとすることができる。なお、絶縁層２１１、２１２、２１３のうちの少なくとも１層は、基材を含まずに樹脂組成物のみで構成されていてもよい。
このような基材に含浸される樹脂組成物は、熱硬化性であり、熱硬化性樹脂を含んで構成されている。
前記熱硬化性樹脂としては、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノー
ル樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂等のエポキシ樹脂、シアネート樹脂、ユリア（尿素）樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂等が挙げられる。
これらのうち、いずれか１種以上を熱硬化性樹脂として使用できる。
ル樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂等のエポキシ樹脂、シアネート樹脂、ユリア（尿素）樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂等が挙げられる。
これらのうち、いずれか１種以上を熱硬化性樹脂として使用できる。
これらの中でも、特に、シアネート樹脂が好ましい。これにより、基板２１の熱膨張係数を十分に小さくすることができる。さらに、基板２１の電気特性（低誘電率、低誘電正接等）を優れたものとすることができる。
また、前記樹脂組成物は、フィラーを含むのが好ましい。すなわち、絶縁層２１１、２１２、２１３は、それぞれ、フィラーを含むことが好ましい。これにより、絶縁層２１１、２１２、２１３の熱膨張係数を低くすることができる。
前記フィラーとしては、各種無機フィラーまたは有機フィラーが挙げられる。
無機フィラー（無機充填材）としては、例えば、シリカ、アルミナ、ケイ藻土、酸化チタン、酸化鉄、酸化亜鉛、酸化マグネシウム、金属フェライト等の酸化物、水酸化アルミニウム、水酸化マグネシウム等の水酸化物、炭酸カルシウム（軽質、重質）、炭酸マグネシウム、ドロマイト、ドーソナイト等の炭酸塩、硫酸カルシウム、硫酸バリウム、硫酸アンモニウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、タルク、マイカ、クレー、ガラス繊維、ケイ酸カルシウム、モンモリロナイト、ベントナイト等のケイ酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、カーボンブラック、グラファイト、炭素繊維等の炭素、その他鉄粉、銅粉、アルミニウム粉、亜鉛華、硫化モリブデン、ボロン繊維、チタン酸カリウム、チタン酸ジルコン酸鉛が挙げられる。これらのうち、いずれか１種以上を使用できる。
無機フィラー（無機充填材）としては、例えば、シリカ、アルミナ、ケイ藻土、酸化チタン、酸化鉄、酸化亜鉛、酸化マグネシウム、金属フェライト等の酸化物、水酸化アルミニウム、水酸化マグネシウム等の水酸化物、炭酸カルシウム（軽質、重質）、炭酸マグネシウム、ドロマイト、ドーソナイト等の炭酸塩、硫酸カルシウム、硫酸バリウム、硫酸アンモニウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、タルク、マイカ、クレー、ガラス繊維、ケイ酸カルシウム、モンモリロナイト、ベントナイト等のケイ酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、カーボンブラック、グラファイト、炭素繊維等の炭素、その他鉄粉、銅粉、アルミニウム粉、亜鉛華、硫化モリブデン、ボロン繊維、チタン酸カリウム、チタン酸ジルコン酸鉛が挙げられる。これらのうち、いずれか１種以上を使用できる。
また、有機フィラーとしては、合成樹脂粉末が挙げられる。この合成樹脂粉末としては、例えば、アルキド樹脂、エポキシ樹脂、シリコーン樹脂、フェノール樹脂、ポリエステル、アクリル樹脂、アセタール樹脂、ポリエチレン、ポリエーテル、ポリカーボネート、ポリアミド、ポリスルホン、ポリスチレン、ポリ塩化ビニル、フッ素樹脂、ポリプロピレン、エチレン−酢酸ビニル共重合体等の各種熱硬化性樹脂または熱可塑性樹脂の粉末、またはこれらの樹脂の共重合体の粉末が挙げられる。また、有機フィラーの他の例としては、芳香族または脂肪族ポリアミド繊維、ポリプロピレン繊維、ポリエステル繊維、アラミド繊維等が挙げられる。そして、これらのうち、いずれか１種以上を使用できる。
前述したようなフィラーの中でも、無機フィラーを用いるのが好ましい。これにより、絶縁層２１１、２１２、２１３の熱膨張係数を効果的に低めることができる。また、絶縁層２１１、２１２、２１３の伝熱性を高めることもできる。
特に、無機フィラーの中でも、シリカが好ましく、溶融シリカ（特に球状溶融シリカ）が低熱膨張性に優れる点で好ましい。
無機フィラーの平均粒子径は、特に限定されないが、０．０５〜２．０μｍが好ましく、特に０．１〜１．０μｍが好ましい。これにより、絶縁層２１１、２１２、２１３中で、無機フィラーは、より均一に分散することができ、絶縁層２１１、２１２、２１３の物理的強度および絶縁性を特に優れたものとすることができる。
なお、上記無機フィラーの平均粒子径は、例えば、粒度分布計（ＨＯＲＩＢＡ製、ＬＡ−５００）により測定することができる。また、本明細書において、平均粒子径とは、体積基準での平均粒子径を指す。
絶縁層２１１、２１２、２１３における無機充填材の含有量は、それぞれ、特に限定されないが、基材を除く樹脂組成物を１００ｗｔ％としたときに、３０〜８０ｗｔ％が好ましく、特に４５〜７５ｗｔ％が好ましい。含有量が前記範囲内であると、絶縁層２１１、２１２、２１３は、熱膨張係数が十分に低く、吸湿性が特に低いものとなる。
また、前記樹脂組成物は、前述した熱硬化性樹脂の他、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂等の熱可塑性樹脂含んでいてもよい。
熱可塑性樹脂としては、これらのうち、いずれか１種以上を使用できる。
熱可塑性樹脂としては、これらのうち、いずれか１種以上を使用できる。
また、前記樹脂組成物は、必要に応じて、顔料、酸化防止剤等の上記成分以外の添加物を含んでいてもよい。
また、絶縁層２１１、２１２、２１３は、互いに同じ材料で構成されていてもよいし、互いに異なる材料で構成されていてもよい。
上述したような複数の層で構成された基板２１の平均厚さは、特に限定されないが、３０μｍ以上８００μｍ以下であることが好ましく、３０μｍ以上４００μｍ以下であることがより好ましい。
このような基板２１の絶縁層２１１の上面には、導体パターン２２１が形成されている。 また、絶縁層２１１と絶縁層２１２との間には、導体パターン２２２が介挿されている。また、絶縁層２１２と絶縁層２１３との間には、導体パターン２２３が介挿されている。また、絶縁層２１３の下面には、導体パターン２２４が形成されている。
この導体パターン２２１、２２２、２２３、２２４は、それぞれ、複数の配線を有する回路として機能するものである。
導体パターン２２１、２２２、２２３、２２４の構成材料としては、導電性を有するものであれば、特に限定されず、例えば、銅、銅系合金、アルミ、アルミ系合金等の各種金属および各種合金が挙げられる。これらのうち、いずれか１種以上を使用できる。中でも、かかる構成材料としては、銅あるいは銅系合金を用いるのが好ましい。銅および銅系合金は、電気伝導率が比較的高いものである。そのため、配線基板２の電気的特性を良好なものとすることができる。また、銅および銅系合金は熱伝導性にも優れるので、配線基板２の放熱性を向上させることもできる。
また、導体パターン２２１、２２２、２２３、２２４の平均厚さは、特に限定されないが、５μｍ以上３０μｍ以下であることが好ましい。
また、絶縁層２１１には、その厚さ方向に貫通するビアホールが形成され、そのビアホール内に導体ポスト（ビアポスト）２３１が設けられている。この導体ポスト２３１は、絶縁層２１１をその厚さ方向に貫通しており、導体ポスト２３１を介して導体パターン２２１と導体パターン２２２とが導通している。
同様に、絶縁層２１２には、その厚さ方向に貫通する導体ポスト（ビアポスト）２３２が設けられている。この導体ポスト２３２は、絶縁層２１２をその厚さ方向に貫通しており、導体ポスト２３２を介して導体パターン２２２と導体パターン２２３とが導通している。
また、絶縁層２１３には、その厚さ方向に貫通する導体ポスト（ビアポスト）２３３が設けられている。この導体ポスト２３３は、絶縁層２１３をその厚さ方向に貫通しており、導体ポスト２３３を介して導体パターン２２３と導体パターン２２４とが導通している。
各絶縁層２１１、２１２、２１３に形成されたビアホールは、本実施形態では、第２補強部材４側から第１補強部材５側に向けて一方側からレーザで形成されたものである。
各絶縁層２１１、２１２、２１３に形成されたビアホールは、本実施形態では、第２補強部材４側から第１補強部材５側に向けて一方側からレーザで形成されたものである。
また、絶縁層２１１の上面には、所定部位に貫通孔２５１を有するソルダーレジスト２５が形成されており、前記貫通孔２５１から導体パターン２２１の接続用電極部が露出している。貫通孔２５１から露出した導体パターン２２１には、金属バンプ３１が接合されており、この金属バンプ３１を介して半導体素子３と導体パターン２２１とが導通している。
ソルダーレジスト（絶縁性樹脂層）２５は、絶縁性を有しており、導体パターン２２１の不要部への半田の付着を防止したり、埃、熱、湿気などから導体パターン２２１を保護したり、導体パターン２２１間の電気絶縁性を維持したりする目的で形成されている。このようなソルダーレジスト２５の構成材料としては、絶縁性を有していれば、特に限定されず、熱硬化性の材料を使用でき、例えば、エポキシ樹脂を主材料とする熱硬化性レジスト等を用いることができる。また、例えば、ＰＳＲ４０００／ＡＵＳ３０８（太陽インキ製造製）の商品名で市販されているものを用いることもできる。
より詳細に説明すると、ソルダーレジスト２５の主成分として使用される熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、ポリエステル（不飽和ポリエステル）樹脂、ポリイミド樹脂、シリコーン樹脂、ポリウレタン樹脂等が挙げられ、これらのうちの１種または２種以上を混合して用いることができる。
また、ソルダーレジスト２５は、熱可塑性樹脂を含んでいてもよく、例えば、ポリエチレン、ポリプロピレン、エチレン−酢酸ビニル共重合体等のポリオレフィン、変性ポリオレフィン、ポリアミド（例：ナイロン６、ナイロン４６、ナイロン６６、ナイロン６１０、ナイロン６１２、ナイロン１１、ナイロン１２、ナイロン６−１２、ナイロン６−６６）、熱可塑性ポリイミド、芳香族ポリエステル等の液晶ポリマー、ポリフェニレンオキシド、ポリフェニレンサルファイド、ポリカーボネート、ポリメチルメタクリレート、ポリエーテル、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、ポリエステル系、ポリアミド系、ポリブタジエン系、トランスポリイソプレン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの１種または２種以上を混合して用いることができる。
より詳細に説明すると、ソルダーレジスト２５の主成分として使用される熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、ポリエステル（不飽和ポリエステル）樹脂、ポリイミド樹脂、シリコーン樹脂、ポリウレタン樹脂等が挙げられ、これらのうちの１種または２種以上を混合して用いることができる。
また、ソルダーレジスト２５は、熱可塑性樹脂を含んでいてもよく、例えば、ポリエチレン、ポリプロピレン、エチレン−酢酸ビニル共重合体等のポリオレフィン、変性ポリオレフィン、ポリアミド（例：ナイロン６、ナイロン４６、ナイロン６６、ナイロン６１０、ナイロン６１２、ナイロン１１、ナイロン１２、ナイロン６−１２、ナイロン６−６６）、熱可塑性ポリイミド、芳香族ポリエステル等の液晶ポリマー、ポリフェニレンオキシド、ポリフェニレンサルファイド、ポリカーボネート、ポリメチルメタクリレート、ポリエーテル、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、ポリエステル系、ポリアミド系、ポリブタジエン系、トランスポリイソプレン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの１種または２種以上を混合して用いることができる。
ソルダーレジスト２５の形成方法は、特に限定されず、例えば、熱硬化性レジストを、後述する補強部材４Ａや、絶縁層２１１Ａに塗布して硬化させたのち、レーザを照射することによって貫通孔２５１を形成することが好ましい。ただし、ソルダーレジスト２５となる感光性液状レジストを後述する補強部材４Ａに塗布し（たとえば、スクリーン印刷し）、露光、現像して貫通孔２５１を形成してもよい。たとえば、露光部が硬化し、未露光部が現像により除去されて貫通孔２５１が形成される。
また、ソルダーレジスト２５を接着層（絶縁性樹脂層）を介して補強部材４Ａに固着してもよい。
また、ソルダーレジスト２５を接着層（絶縁性樹脂層）を介して補強部材４Ａに固着してもよい。
また、絶縁層２１３の下面には、所定部位に複数の貫通孔２６１を有するソルダーレジスト２６が形成されており、前記貫通孔２６１から導体パターン２２４の接続用電極部が露出している。この露出した部分には、金属バンプ７１が接合されている。この金属バンプ７１は、半導体パッケージ１を例えば後述するようなマザーボードに対して電気的に接続するためのものである。ソルダーレジスト２６は、ソルダーレジスト２５と同様のものを使用することができ、同様の方法で後述する補強部材５Ａに形成することができる。
本実施形態では、金属バンプ７１は、略球状をなしている。なお、金属バンプ７１の形状は、これに限定されない。
金属バンプ７１の構成材料としては、特に限定されないが、例えば、錫−鉛系、錫−銀系、錫−亜鉛系、錫−ビスマス系、錫−アンチモン系、錫−銀−ビスマス系、錫−銅系、錫−銀−銅系等のうち、いずれかのろう材（半田）を用いることができる。
また、基板２１には、その厚さ方向に貫通するとともに、ソルダーレジスト２５、２６を貫通する複数のビアホール（スルーホール）２１４が形成され、その各ビアホール２１４に伝熱ポスト２４が設けられている。このビアホール２１４は、配線基板２を基板面側から平面視した際に、すべての導体パターン２２１〜２２４と重ならない位置に形成されている。
この各伝熱ポスト２４は、基板２１全体をその厚さ方向に貫通しており、上端がソルダーレジスト２５の上面から露出するとともに、下端がソルダーレジスト２６の下面から露出している。そして、伝熱ポスト２４は、その上端が補強部材４に接触し、下端が補強部材５に接触している。
この各伝熱ポスト（熱伝導部）２４は、前述した基板２１（絶縁層）よりも高い伝熱性を有する。これにより、補強部材４から伝熱ポスト２４を介して補強部材５へ熱を効率的に伝達することができる。その結果、半導体パッケージ１の放熱性を向上させることができる。
また、この各伝熱ポスト２４は、基板２１をその厚さ方向に貫通するものであるため、簡単かつ高精度に形成することができる。
また、各伝熱ポスト２４は、中空であってもよいし、中実であってもよい。また、各伝熱ポスト２４の横断面形状としては、特に限定されず、例えば、円形、楕円形、多角形等が挙げられる。また、伝熱ポスト２４の数は、特に限定されず、任意であるが、配線基板２の機械的強度を損ねない程度に、できるだけ多くするのが好ましい。
各伝熱ポスト２４は、電気信号の伝送に寄与しないものである。これにより、補強部材４から伝熱ポスト２４を介して補強部材５へ熱をより効率的に伝達することができる。
本実施形態では、複数の伝熱ポスト２４は、配線基板２を平面視したときに、配線基板２の外周部に沿って互いに間隔を隔てて並設されている。特に、複数の伝熱ポスト２４は、配線基板２を平面視したときに、配線基板２の外周部に沿って周方向に等間隔で並設されているのが好ましい。これにより、配線基板２の温度分布をより均一化することができる。
また、複数の伝熱ポスト２４は、配線基板２を平面視したときに、前述した導体パターン２２１、２２２、２２３に重ならないように設けられている。これにより、伝熱ポスト２４の形成が簡単となるとともに、伝熱ポスト２４と導体パターン２２１、２２２、２２３との短絡を防止することができる。
このような各伝熱ポスト２４の構成材料としては、前述した基板２１（絶縁層）よりも高い伝熱性を有するものであれば、特に限定されないが、金属材料を用いるのが好ましい。
かかる金属材料としては、例えば、銅、銅系合金、アルミ、アルミ系合金等の各種金属および各種合金が挙げられる。これらのうち、１種以上を使用できる。中でも、かかる金属材料としては、伝熱性に優れる観点から銅、銅系合金、アルミ、または、アルミ系合金を用いるのが好ましい。これにより、配線基板２の放熱性を向上させることもできる。
また、伝熱ポスト２４の構成材料は、前述した導体ポスト２３１〜２３３の構成材料と異なっていてもよいが、導体ポスト２３１〜２３３の構成材料と同じであるのが好ましい。
［半導体素子］
半導体素子３は、例えば、集積回路素子（ＩＣ）であり、より具体的には、例えば、ロジックＩＣ、メモリおよび受発光素子等である。
半導体素子３は、例えば、集積回路素子（ＩＣ）であり、より具体的には、例えば、ロジックＩＣ、メモリおよび受発光素子等である。
この半導体素子３は、前述した配線基板２の基板２１の上面（一方の面）に接合され、導体パターン２２１に電気的に接続されている。
具体的には、半導体素子３は、その下面に、図示しない複数の端子が設けられており、その各端子が金属バンプ３１を介して、配線基板２の導体パターン２２１の前記接続用電極部（端子）に電気的に接続されている。これにより、半導体素子３と配線基板２の導体パターン２２１とが電気的に接続されている。
金属バンプ３１の構成材料としては、特に限定されないが、前述した金属バンプ７１と同様、例えば、錫−鉛系、錫−銀系、錫−亜鉛系、錫−ビスマス系、錫−アンチモン系、錫−銀−ビスマス系、錫−銅系、錫−銀−銅系等のいずれかのろう材（半田）を用いることができる。
また、半導体素子３は、接着層３２を介して、配線基板２の上面に接着（接合）されている。この接着層３２は、接着性および絶縁性を有する材料で構成され、例えば、アンダーフィル材の硬化物で構成されている。アンダーフィル材としては、特に限定されず、公知のアンダーフィル材を用いることができるが、後述する絶縁材８１を形成するための半田接合用レジストと同様のものを用いることもできる。
［第２補強部材］
第２補強部材（スティフナー）４は、前述した配線基板２の基板２１の上面の、半導体素子３が接合されていない部分に接合されている。このような第２補強部材４は、基板２１よりも熱膨張係数が小さい。これにより、基板２１の熱膨張を抑えることができる。また、第２補強部材４は、板状をなしている。これにより、第２補強部材４の構成を簡単かつ小型なものとすることができる。
第２補強部材（スティフナー）４は、前述した配線基板２の基板２１の上面の、半導体素子３が接合されていない部分に接合されている。このような第２補強部材４は、基板２１よりも熱膨張係数が小さい。これにより、基板２１の熱膨張を抑えることができる。また、第２補強部材４は、板状をなしている。これにより、第２補強部材４の構成を簡単かつ小型なものとすることができる。
第２補強部材４の基板２１と反対側の面（上面）は、半導体素子３の基板２１と反対側の面（すなわち上面）と同一面上またはそれよりも基板２１側（下側）に位置しているのが好ましい。これにより、半導体パッケージ１の製造に際し、第２補強部材４の設置後に半導体素子３を設置する場合、半導体素子３の設置が容易となる。
本実施形態では、第２補強部材４の上面と、半導体素子３の上面とが同一面上に位置している。これにより、半導体パッケージ１を薄型化しつつ、配線基板２の反りを効果的に抑制または防止することができる。また、第２補強部材４の上面上に他の構造体（例えば、基板、半導体素子、ヒートシンク等）を設ける場合、その構造体の設置を安定的に行うことができる。
なお、第２補強部材４および半導体素子３を封止樹脂でモールドしてもよい。
なお、第２補強部材４および半導体素子３を封止樹脂でモールドしてもよい。
また、図２に示すように、第２補強部材４は、半導体素子３の周囲を囲むように設けられている。本実施形態では、第２補強部材４には、第２補強部材４を貫通する開口部４１が形成されており、この開口部４１の内側に半導体素子３が配置されている。すなわち、第２補強部材４は、半導体素子３を囲むように環状（より具体的には四角環状）をなしている。これにより、第２補強部材４による配線基板２の剛性を高める効果を優れたものとすることができる。
開口部４１の底面には、ソルダーレジスト２５が露出しており、開口部４１の周縁の内側には、ソルダーレジスト２５の貫通孔２５１が位置する。
開口部４１の底面には、ソルダーレジスト２５が露出しており、開口部４１の周縁の内側には、ソルダーレジスト２５の貫通孔２５１が位置する。
また、第２補強部材４は、半導体素子３との間の距離（開口部４１の内周面と半導体素子３の外周面３３との間の距離）が半導体素子３の全周に亘って一定となるように形成されている。これにより、第２補強部材４および半導体素子３の一体性が増し、これらによる配線基板２の補強効果が好適に発揮される。
また、第２補強部材４は、半導体素子３との熱膨張係数差が７ｐｐｍ／℃以下であることが好ましい。これにより、半導体素子３および第２補強部材４が一体的に配線基板２を補強し、半導体パッケージ１全体の熱膨張を抑えることができる。
また、第２補強部材４の構成材料としては、前述したような熱膨張係数を有するものであれば、特に限定されず、例えば、金属材料、セラミックス材料等を用いることができるが、金属材料を用いるのが好ましい。第２補強部材４が金属材料で構成されていると、第２補強部材４の放熱性を高めることができる。その結果、半導体パッケージ１の放熱性を向上させることができる。
本実施形態では、第２補強部材４は金属材料で構成され、開口部４１の内周面を含む全面が導電性となっている。
本実施形態では、第２補強部材４は金属材料で構成され、開口部４１の内周面を含む全面が導電性となっている。
かかる金属材料としては、前述したような熱膨張係数を有するものであれば、特に限定されず、各種金属材料を用いることができるが、放熱性および低熱膨張を実現する観点から、Ｆｅを含む合金を用いるのが好ましい。
かかるＦｅを含む合金としては、例えば、Ｆｅ−Ｎｉ系合金、Ｆｅ−Ｃｏ−Ｃｒ系合金、Ｆｅ−Ｃｏ系合金、Ｆｅ−Ｐｔ系合金、Ｆｅ−Ｐｄ系合金等のいずれかを使用でき、なかでも、Ｆｅ−Ｎｉ系合金を用いるのが好ましい。
このような金属材料は、放熱性に優れるだけでなく、熱膨張係数が低く、かつ、一般的な半導体素子３の熱膨張係数に近い熱膨張係数を有する。そのため、半導体素子３および第２補強部材４が一体的に配線基板２を補強することができる。
Ｆｅ−Ｎｉ系合金としては、ＦｅおよびＮｉを含むものであれは、特に限定されず、ＦｅおよびＮｉの他に、残部（Ｍ）として、Ｃｏ、Ｔｉ、Ｍｏ、Ｃｒ、Ｐｄ、Ｐｔ等の金属のうちの１種または２種以上の金属を含んでいてもよい。
より具体的には、Ｆｅ−Ｎｉ系合金としては、例えば、Ｆｅ−３６Ｎｉ合金（インバー）等のＦｅ−Ｎｉ合金、Ｆｅ−３２Ｎｉ−５Ｃｏ合金（スーパーインバー）、Ｆｅ−２９Ｎｉ−１７Ｃｏ合金（コバール）、Ｆｅ−３６Ｎｉ−１２Ｃｏ合金（エリンバー）等のＦｅ−Ｎｉ−Ｃｏ合金、Ｆｅ−Ｎｉ−Ｃｒ−Ｔｉ合金、Ｎｉ−２８Ｍｏ−２Ｆｅ合金等のＮｉ−Ｍｏ−Ｆｅ合金等が挙げられ、これらのいずれかを使用できる。また、Ｆｅ−Ｎｉ−Ｃｏ合金は、例えば、ＫＶ−２、ＫＶ−４、ＫＶ−６、ＫＶ−１５、ＫＶ−２５等のＫＶシリーズ（ＮＥＯＭＡＸマテリアル社製）、Ｎｉｖａｒｏｘ等の商品名で市販されている。また、Ｆｅ−Ｎｉ合金は、例えば、ＮＳ−５、Ｄ−１（ＮＥＯＭＡＸマテリアル社製）等の商品名で市販されている。また、Ｆｅ−Ｎｉ−Ｃｒ−Ｔｉ合金は、例えば、Ｎｉ−Ｓｐａｎ Ｃ−９０２（大同スペシャルメタル社製）、ＥＬ−３（ＮＥＯＭＡＸマテリアル社製）等の商品名で市販されている。
また、Ｆｅ−Ｃｏ−Ｃｒ系合金としては、Ｆｅ、ＣｏおよびＣｒを含むものであれば特に限定されないが、例えば、Ｆｅ−５４Ｃｏ−９．５Ｃｒ（ステンレスインバー）等のＦｅ−Ｃｏ−Ｃｒ合金が挙げられる。なお、Ｆｅ−Ｃｏ−Ｃｒ系合金は、Ｆｅ、ＣｏおよびＣｒの他に、Ｎｉ、Ｔｉ、Ｍｏ、Ｐｄ、Ｐｔ等の金属のうちの１種または２種以上の金属を含んでいてもよい。
また、Ｆｅ−Ｃｏ系合金としては、ＦｅおよびＣｏを含むものであれば特に限定されず、ＦｅおよびＣｏの他に、Ｎｉ、Ｔｉ、Ｍｏ、Ｃｒ、Ｐｄ、Ｐｔ等の金属のうちの１種または２種以上の金属を含んでいてもよい。
また、Ｆｅ−Ｐｔ系合金としては、ＦｅおよびＰｔを含むものであれば特に限定されず、ＦｅおよびＰｔの他に、Ｃｏ、Ｎｉ、Ｔｉ、Ｍｏ、Ｃｒ、Ｐｄ等の金属のうちの１種または２種以上の金属を含んでいてもよい。
また、Ｆｅ−Ｐｄ系合金としては、ＦｅおよびＰｄを含むものであれば、特に限定されず、ＦｅおよびＰｄの他に、Ｃｏ、Ｎｉ、Ｔｉ、Ｍｏ、Ｃｒ、Ｐｔ等の金属のうちの１種または２種以上の金属を含んでいてもよい。
特に、第２補強部材４の熱膨張係数は、０．５ｐｐｍ／℃以上１０ｐｐｍ／℃以下であるのが好ましく、１ｐｐｍ／℃以上７ｐｐｍ／℃以下であるのがより好ましく、１ｐｐｍ／℃以上５ｐｐｍ／℃以下であるのがさらに好ましい。これにより、半導体素子３と第２補強部材４との熱膨張係数差を小さくし、これらが一体として配線基板２を補強することができる。そのため、配線基板２の反りを効果的に防止することができる。
なお、本明細書において、熱膨張係数は、５０℃〜１５０℃における面方向の平均線膨張係数を意味する。
なお、本明細書において、熱膨張係数は、５０℃〜１５０℃における面方向の平均線膨張係数を意味する。
また、第２補強部材４と半導体素子３との熱膨張係数差の絶対値は、７ｐｐｍ／℃以下であるのが好ましく、５ｐｐｍ／℃以下であるのがより好ましく、２ｐｐｍ／℃以下であるのがさらに好ましい。これにより、半導体素子３と第２補強部材４との熱膨張係数差を小さくし、これらが一体として配線基板２を補強することができる。そのため、配線基板２の反りを効果的に防止することができる。
上述したような熱膨張係数の観点から、第２補強部材４を構成する金属材料がＦｅ−Ｎｉ系合金である場合、前記Ｆｅ−Ｎｉ系合金は、Ｎｉの含有量が３０ｗｔ％以上５０ｗｔ％以下であるのが好ましく、Ｎｉの含有量が３５ｗｔ％以上４５ｗｔ％以下であるのがより好ましい。これにより、第２補強部材４の熱膨張係数を半導体素子３の熱膨張係数に近づけることができる。この場合、前記Ｆｅ−Ｎｉ系合金は、Ｆｅの含有量が５０ｗｔ％以上７０ｗｔ％以下であるのが好ましく、Ｆｅの含有量が５５ｗｔ％以上６５ｗｔ％以下であるのがより好ましい。
また、第２補強部材４を構成する金属材料がＦｅ−Ｎｉ系合金である場合、前記Ｆｅ−Ｎｉ系合金は、ＦｅおよびＮｉの合計含有量が８５ｗｔ％以上１００ｗｔ％以下であるのが好ましく、ＦｅおよびＮｉの合計含有量が９０ｗｔ％以上１００ｗｔ％以下であるのがより好ましい。すなわち、前記Ｆｅ−Ｎｉ系合金は、残部（Ｍ）の含有量が０ｗｔ％以上１５ｗｔ％以下であるのが好ましく、残部（Ｍ）の含有量が０ｗｔ％以上１０ｗｔ％以下であるのがより好ましい。これにより、第２補強部材４の熱膨張係数を半導体素子３の熱膨張係数に近づけることができる。
また、第２補強部材４の平均厚さは、配線基板２の熱膨張係数や、配線基板２の形状、大きさ、構成材料等に応じて決められるものであり、特に限定されないが、例えば、０．０２ｍｍ以上０．８ｍｍ以下程度である。
［第１補強部材］
第１補強部材（スティフナー）５は、配線基板２の基板２１の下面（他方の面）に接合されている。このような第１補強部材５は、第２補強部材４と同様に、基板２１よりも熱膨張係数が小さい。これにより、基板２１の熱膨張を抑えることができる。また、第１補強部材５は、板状をなしている。これにより、第１補強部材５の構成を簡単かつ小型なものとすることができる。
第１補強部材（スティフナー）５は、配線基板２の基板２１の下面（他方の面）に接合されている。このような第１補強部材５は、第２補強部材４と同様に、基板２１よりも熱膨張係数が小さい。これにより、基板２１の熱膨張を抑えることができる。また、第１補強部材５は、板状をなしている。これにより、第１補強部材５の構成を簡単かつ小型なものとすることができる。
また、図３に示すように、第１補強部材５は、配線基板２（基板２１）の外周部（導体パターン２２４よりも外側）に沿って設けられた部分（枠部）５１と、金属バンプ７１同士の間に設けられた部分５２とを有している。
第１補強部材５の部分５１と配線基板２（基板２１）との接合により、第１補強部材５が配線基板２を効果的に補強することができる。また、第１補強部材５の部分５２と配線基板２との接合により、第１補強部材５の剛性が高められる。
第１補強部材５の部分５１と配線基板２（基板２１）との接合により、第１補強部材５が配線基板２を効果的に補強することができる。また、第１補強部材５の部分５２と配線基板２との接合により、第１補強部材５の剛性が高められる。
より具体的に説明すると、図３に示すように、第１補強部材５は、前述した各金属バンプ７１に非接触で各金属バンプ７１を囲むように形成された複数の開口部５３を有する。各開口部５３は、第１補強部材５を貫通している。この開口部５３間の領域が部分５２に該当することとなる。これにより、第１補強部材５が配線基板２の下面に占める面積の割合を大きくすることができる。その結果、第１補強部材５による配線基板２の剛性を高める効果を優れたものとすることができる。
ここで、本実施形態では、各開口部５３は、平面視にて、円形をなしている。なお、各開口部５３の平面視形状は、これに限定されず、例えば、楕円形、多角形等であってもよい。
また、各開口部５３は、各金属バンプ７１に対応して（一対一で対応して）設けられている。これにより、第１補強部材５の剛性の均一化を図ることができる。また、第１補強部材５の放熱性も向上させることができる。
基板面側からの平面視において、各開口部５３の周縁の内側にソルダーレジスト２６の貫通孔２６１の周縁が位置している。貫通孔２６１の径は、開口部５３の径よりも小さい。
基板面側からの平面視において、各開口部５３の周縁の内側にソルダーレジスト２６の貫通孔２６１の周縁が位置している。貫通孔２６１の径は、開口部５３の径よりも小さい。
また、第１補強部材５は、各金属バンプ７１との間の距離（すなわち、平面視における開口部５３の壁面５３１と金属バンプ７１の外周面との間の距離）が金属バンプ７１の全周に亘って一定となるように形成されている。これにより、第１補強部材５および各金属バンプ７１の一体性が増し、これらによる配線基板２の補強効果が好適に発揮される。
また、前述した第２補強部材４と同様、第１補強部材５は、半導体素子３との熱膨張係数差が７ｐｐｍ／℃以下であるのが好ましい。これにより、第１補強部材５が効果的に配線基板２を補強し、半導体パッケージ１全体の熱膨張を抑えることができる。
また、第１補強部材５の構成材料としては、前述したような熱膨張係数を有するものであれば、特に限定されず、前述した第２補強部材４の構成材料と同様のものを用いることができ、例えば、金属材料、セラミックス材料等を用いることができるが、金属材料を用いるのが好ましい。第１補強部材５が金属材料で構成されていると、第１補強部材５の放熱性を高めることができる。その結果、半導体パッケージ１の放熱性を向上させることができる。
かかる金属材料としては、特に限定されないが、放熱性および低熱膨張を実現する観点から、Ｆｅ−Ｎｉ系合金を用いるのが好ましい。Ｆｅ−Ｎｉ系合金としては、前述した第２補強部材４と同様のものを用いることができる。
本実施形態では、第１補強部材５は金属材料で構成され、開口部５３の内周面を含む全面が導電性となっている。
本実施形態では、第１補強部材５は金属材料で構成され、開口部５３の内周面を含む全面が導電性となっている。
特に、第１補強部材５の熱膨張係数は、０．５ｐｐｍ／℃以上１０ｐｐｍ／℃以下であるのが好ましく、１ｐｐｍ／℃以上７ｐｐｍ／℃以下であるのがより好ましく、１ｐｐｍ／℃以上５ｐｐｍ／℃以下であるのがさらに好ましい。これにより、半導体素子３と第１補強部材５との熱膨張係数差を小さくし、第１補強部材５が配線基板２を効果的に補強することができる。そのため、配線基板２の反りを効果的に防止することができる。
また、第１補強部材５と半導体素子３との熱膨張係数差の絶対値は、７ｐｐｍ／℃以下であるのが好ましく、５ｐｐｍ／℃以下であるのがより好ましく、２ｐｐｍ／℃以下であるのがさらに好ましい。これにより、半導体素子３と第１補強部材５との熱膨張係数差を小さくし、第１補強部材５が配線基板２を効果的に補強することができる。そのため、配線基板２の反りを効果的に防止することができる。
また、第１補強部材５と第２補強部材４との熱膨張係数差の絶対値は、２ｐｐｍ／℃以下であるのが好ましく、１ｐｐｍ／℃以下であるのがより好ましく、０ｐｐｍ／℃であるのがさらに好ましい。これにより、第１補強部材５と第２補強部材４との熱膨張係数差を小さくし、これらの熱膨張差に起因する配線基板２の反りを防止することができる。
このような観点から、第１補強部材５の構成材料は、第２補強部材４の構成材料と同種または同じであるのが好ましい。
また、第１補強部材５の平均厚さは、配線基板２の熱膨張係数や、配線基板２の形状、大きさ、構成材料等に応じて決められるものであり、特に限定されないが、例えば、０．０２ｍｍ以上０．８ｍｍ以下程度である。
第１補強部材５の開口部５３の内壁５３１と金属バンプ７１との間には、絶縁材８１が設けられている。これにより、第１補強部材５と各金属バンプ７１との接触を防止することができる。そのため、半導体パッケージ１の信頼性を優れたものとしつつ、第１補強部材５の剛性および放熱性を高めることができる。
また、絶縁材８１は、金属バンプ７１の周囲を囲むように形成され、かつ、各金属バンプ７１に接合されている。これにより、絶縁材８１は、金属バンプ７１を補強している。
絶縁材８１は、金属バンプ７１の導体パターン２２４側の基部側面を取り囲み、金属バンプ７１の湾曲面に接触している。また、本実施形態では、絶縁材８１は、金属バンプ７１の側面側から、導体パターン２２４側（開口部内壁側）に向けて末広がりとなる形状となっている。絶縁材８１は、硬化前に金属バンプ７１と補強部材５の開口部５３内面間でメニスカスを形成するため、金属バンプ７１の周面から、開口部５３の内壁に向けて広がるような形状となる。
これにより、絶縁材８１により、金属バンプ７１が補強され、かつ、絶縁材８１により、金属バンプ７１と補強部材との接触が防止される。ただし、絶縁材８１の形状は、このような形状に限定されるものではない。
このような絶縁材８１は、絶縁性を有し、樹脂材料を含んで構成されている。このような絶縁材８１は、特に限定されないが、例えば、熱硬化性を有する半田接合用樹脂組成物により形成されるのが好ましい。
絶縁材８１は、金属バンプ７１の導体パターン２２４側の基部側面を取り囲み、金属バンプ７１の湾曲面に接触している。また、本実施形態では、絶縁材８１は、金属バンプ７１の側面側から、導体パターン２２４側（開口部内壁側）に向けて末広がりとなる形状となっている。絶縁材８１は、硬化前に金属バンプ７１と補強部材５の開口部５３内面間でメニスカスを形成するため、金属バンプ７１の周面から、開口部５３の内壁に向けて広がるような形状となる。
これにより、絶縁材８１により、金属バンプ７１が補強され、かつ、絶縁材８１により、金属バンプ７１と補強部材との接触が防止される。ただし、絶縁材８１の形状は、このような形状に限定されるものではない。
このような絶縁材８１は、絶縁性を有し、樹脂材料を含んで構成されている。このような絶縁材８１は、特に限定されないが、例えば、熱硬化性を有する半田接合用樹脂組成物により形成されるのが好ましい。
このような半田接合用樹脂組成物（以下、「硬化性フラックス）とも言う）は、フラックス活性化合物を有する熱硬化性の樹脂組成物であり、半田接合時にフラックスとして作用し、次いで加熱することにより、硬化して半田接合部の補強材として作用する。また、かかる半田接合用樹脂組成物は、半田接合の際に、半田接合面および半田材料の酸化物などの有害物を除去し、半田接合面を保護するとともに、半田材料の精錬を行って、強度の大きい良好な接合を可能にする。さらに、半田接合用樹脂組成物は、半田接合後に洗浄などにより除去する必要がなく、そのまま加熱することにより、三次元架橋した樹脂となり、半田接合部の補強材として作用する。
かかる半田接合用樹脂組成物は、例えば、フェノール性ヒドロキシル基を有する樹脂（Ａ）および該樹脂の硬化剤（Ｂ）を含んで構成することができる。
フェノール性ヒドロキシル基を有する樹脂（Ａ）としては、特に制限はないが、例えば、フェノールノボラック樹脂、アルキルフェノールノボラック樹脂、多価フェノールノボラック樹脂、レゾール樹脂、ポリビニルフェノール樹脂などを挙げることができる。これらのうち、いずれか１種以上を使用することができる。
また、硬化性フラックスにおいて、フェノール性ヒドロキシル基を有する樹脂（Ａ）の含有量は、硬化性フラックス全体の２０〜８０重量％であることが好ましく、２５〜６０重量％であることがより好ましい。樹脂（Ａ）の含有量が２０重量％未満であると、半田および金属表面の酸化物などの汚れを除去する作用が低下し、半田接合性が不良となるおそれがある。樹脂（Ａ）の含有量が８０重量％を超えると、十分な物性を有する硬化物が得られず、接合強度と信頼性が低下するおそれがある。
また、フェノール性ヒドロキシル基を有する樹脂（Ａ）のフェノール性ヒドロキシル基は、その還元作用により、半田および金属表面の酸化物などの汚れを除去するので、半田接合のフラックスとして効果的に作用する。
また、フェノール性ヒドロキシル基を有する樹脂（Ａ）の硬化剤（Ｂ）としては、例えば、エポキシ化合物、イソシアネート化合物などを挙げることができる。エポキシ化合物およびイソシアネート化合物としては、例えば、ビスフェノール系、フェノールノボラック系、アルキルフェノールノボラック系、ビフェノール系、ナフトール系、レゾルシノール系などのフェノールベースのエポキシ化合物、イソシアネート化合物や、飽和脂肪族、環状脂肪族、不飽和脂肪族などの骨格をベースとして変性されたエポキシ化合物、イソシアネート化合物などを挙げることができる。これらのうち、いずれか１種以上を使用することができる。
また、硬化剤（Ｂ）の配合量は、硬化剤のエポキシ基、イソシアネート基などの反応性の官能基が、樹脂（Ａ）のフェノール性ヒドロキシル基の０．５〜１．５当量倍であることが好ましく、０．８〜１．２当量倍であることがより好ましい。硬化剤の反応性の官能基がヒドロキシル基の０．５当量倍未満であると、十分な物性を有する硬化物が得られず、補強効果が小さくなって、接合強度と信頼性が低下するおそれがある。硬化剤の反応性の官能基がヒドロキシル基の１．５当量倍を超えると、半田および金属表面の酸化物などの汚れを除去する作用が低下し、半田接合性が不良となるおそれがある。
このような半田接合用樹脂組成物（硬化性フラックス）は、フェノール性ヒドロキシル基を有する樹脂（Ａ）と該樹脂の硬化剤（Ｂ）の反応により、良好な物性を有する硬化物が形成されるために、半田接合後に洗浄によりフラックスを除去するが必要なく、硬化物により半田接合部が保護されて、高温、多湿雰囲気でも電気絶縁性を保持し、接合強度と信頼性の高い半田接合が可能となる。
なお、前述したような半田接合用樹脂組成物は、フェノール性ヒドロキシル基を有する樹脂（Ａ）と該樹脂の硬化剤（Ｂ）の他に、硬化性酸化防止剤（Ｃ）、微結晶状態で分散するフェノール性ヒドロキシル基を有する化合物（Ｄ）および該化合物の硬化剤（Ｅ）、溶剤（Ｆ）、硬化触媒、密着性や耐湿性を向上させるためのシランカップリング剤、ボイドを防止するための消泡剤、あるいは液状または粉末の難燃剤等を含んでいてもよい。
また、半田接合用樹脂組成物としては、次のようなものも使用できる。
たとえば、半田接合用樹脂組成物は、熱硬化性樹脂と、フラックス活性化合物と、イミダゾール等の硬化促進剤とを含むものであってもよい。
熱硬化性樹脂としては、エポキシ樹脂、フェノキシ樹脂、シリコーン樹脂、オキセタン樹脂、フェノール樹脂、（メタ）アクリレート樹脂、ポリエステル樹脂（不飽和ポリエステル樹脂）、ジアリルフタレート樹脂、マレイミド樹脂、ポリイミド樹脂（ポリイミド前駆体樹脂）、ビスマレイミド−トリアジン樹脂、シアネート樹脂などが挙げられる。特に、エポキシ樹脂、（メタ）アクリレート樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、シリコーン樹脂、マレイミド樹脂、ビスマレイミド−トリアジン樹脂、シアネート樹脂からなる群より選ばれる少なくとも１種を含む熱硬化性樹脂を用いることが好ましい。中でも、硬化性と保存性、硬化物の耐湿性の観点からエポキシ樹脂を使用することが好ましい。
また、フラックス活性化合物としては、フェノール性水酸基および／またはカルボキシル基を有する化合物が好ましい。フェノール性水酸基を有する化合物としては、例えば、フェノール、ｏ−クレゾール、２，６−キシレノール、ｐ−クレゾール、ｍ−クレゾール、ｏ−エチルフェノール、２，４−キシレノール、２，５−キシレノール、ｍ−エチルフェノール、２，３−キシレノール、メジトール、３，５−キシレノール、ｐ−ｔｅｒｔ−ブチルフェノール、カテコール、ｐ−ｔｅｒｔ−アミルフェノール、レゾルシノール、ｐ−オクチルフェノール、ｐ−フェニルフェノール、ビスフェノールＦ、ビスフェノールＡＦ、ビフェノール、ジアリルビスフェノールＦ、ジアリルビスフェノールＡ、トリスフェノール、テトラキスフェノールなどのフェノール性水酸基を含有するモノマー類、フェノールノボラック樹脂、ｏ−クレゾールノボラック樹脂、ビスフェノールＦノボラック樹脂、ビスフェノールＡノボラック樹脂などのフェノール性水酸基を含有する樹脂が挙げられる。
これらのうち、いずれか１種以上を使用することができる。
たとえば、半田接合用樹脂組成物は、熱硬化性樹脂と、フラックス活性化合物と、イミダゾール等の硬化促進剤とを含むものであってもよい。
熱硬化性樹脂としては、エポキシ樹脂、フェノキシ樹脂、シリコーン樹脂、オキセタン樹脂、フェノール樹脂、（メタ）アクリレート樹脂、ポリエステル樹脂（不飽和ポリエステル樹脂）、ジアリルフタレート樹脂、マレイミド樹脂、ポリイミド樹脂（ポリイミド前駆体樹脂）、ビスマレイミド−トリアジン樹脂、シアネート樹脂などが挙げられる。特に、エポキシ樹脂、（メタ）アクリレート樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、シリコーン樹脂、マレイミド樹脂、ビスマレイミド−トリアジン樹脂、シアネート樹脂からなる群より選ばれる少なくとも１種を含む熱硬化性樹脂を用いることが好ましい。中でも、硬化性と保存性、硬化物の耐湿性の観点からエポキシ樹脂を使用することが好ましい。
また、フラックス活性化合物としては、フェノール性水酸基および／またはカルボキシル基を有する化合物が好ましい。フェノール性水酸基を有する化合物としては、例えば、フェノール、ｏ−クレゾール、２，６−キシレノール、ｐ−クレゾール、ｍ−クレゾール、ｏ−エチルフェノール、２，４−キシレノール、２，５−キシレノール、ｍ−エチルフェノール、２，３−キシレノール、メジトール、３，５−キシレノール、ｐ−ｔｅｒｔ−ブチルフェノール、カテコール、ｐ−ｔｅｒｔ−アミルフェノール、レゾルシノール、ｐ−オクチルフェノール、ｐ−フェニルフェノール、ビスフェノールＦ、ビスフェノールＡＦ、ビフェノール、ジアリルビスフェノールＦ、ジアリルビスフェノールＡ、トリスフェノール、テトラキスフェノールなどのフェノール性水酸基を含有するモノマー類、フェノールノボラック樹脂、ｏ−クレゾールノボラック樹脂、ビスフェノールＦノボラック樹脂、ビスフェノールＡノボラック樹脂などのフェノール性水酸基を含有する樹脂が挙げられる。
これらのうち、いずれか１種以上を使用することができる。
カルボキシル基を有する化合物としては、例えば、脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、脂肪族カルボン酸、芳香族カルボン酸などが挙げられる。前記脂肪族酸無水物としては、無水コハク酸、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物などが挙げられる。前記脂環式酸無水物としては、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物などが挙げられる。前記芳香族酸無水物としては、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、エチレングリコールビストリメリテート、グリセロールトリストリメリテートなどが挙げられる。これらのうち、いずれか１種以上を使用することができる。
さらには、カルボキシル基とフェノール性水酸基とを有する化合物としては、サリチル酸、２，３−ジヒドロキシ安息香酸、２，４−ジヒドロキシ安息香酸、ゲンチジン酸（２，５−ジヒドロキシ安息香酸）、２，６−ジヒドロキシ安息香酸、３，４−ジヒドロキシ安息香酸、浸食子酸（３，４，５−トリヒドロキシ安息香酸）などの安息香酸誘導体；１，４−ジヒドロキシ−２−ナフトエ酸、３，５−ジヒドロキシ−２−ナフトエ酸などのナフトエ酸誘導体；フェノールフタリン；ジフェノール酸などが挙げられる。中でも、フェノールフタリン、ゲンチジン酸、２，４−ジヒドロキシ安息香酸、２，６−ジヒドロキシ安息香酸が好ましく、フェノールフタリン、ゲンチジン酸が特に好ましい。これらのうち、いずれか１種以上を使用することができる。
さらには、カルボキシル基とフェノール性水酸基とを有する化合物としては、サリチル酸、２，３−ジヒドロキシ安息香酸、２，４−ジヒドロキシ安息香酸、ゲンチジン酸（２，５−ジヒドロキシ安息香酸）、２，６−ジヒドロキシ安息香酸、３，４−ジヒドロキシ安息香酸、浸食子酸（３，４，５−トリヒドロキシ安息香酸）などの安息香酸誘導体；１，４−ジヒドロキシ−２−ナフトエ酸、３，５−ジヒドロキシ−２−ナフトエ酸などのナフトエ酸誘導体；フェノールフタリン；ジフェノール酸などが挙げられる。中でも、フェノールフタリン、ゲンチジン酸、２，４−ジヒドロキシ安息香酸、２，６−ジヒドロキシ安息香酸が好ましく、フェノールフタリン、ゲンチジン酸が特に好ましい。これらのうち、いずれか１種以上を使用することができる。
以上説明したように構成された半導体パッケージ１によれば、半導体素子３と接合された部分以外の部分においても、配線基板２の両面が第２補強部材４および第１補強部材５により補強されるため、半導体パッケージ１全体の剛性が増す。特に、第２補強部材４および第１補強部材５の熱膨張係数が配線基板２よりも小さいため、半導体素子３が配線基板２の全面に亘って設けられているのと同様に、半導体パッケージ１全体の剛性が増す。
そのため、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
そのため、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
また、配線基板２の厚さを薄くすることができるので、配線基板２の厚さ方向での熱伝導性を高めることができる。そのため、半導体パッケージ１は、半導体素子３からの熱を配線基板２を介して逃すことができ、放熱性に優れる。また、第１補強部材５および第２補強部材４の構成材料を適宜選択することにより、半導体パッケージ１の放熱性を高めることもできる。
このようなことから、半導体素子３および配線基板２の昇温を抑えることができるので、この点でも、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。
（半導体パッケージの製造方法）
以上説明したような半導体パッケージ１は、以下のようにして製造することができる。
以上説明したような半導体パッケージ１は、以下のようにして製造することができる。
以下、図４ないし図７に基づき、半導体パッケージ１の製造方法（本発明の半導体パッケージの製造方法）を説明する。
はじめに、本実施形態の半導体パッケージ１の製造方法の概要について説明する。
本実施形態の半導体パッケージ１の製造方法は、
板状の第１補強部材５Ａと、
板状の第１補強部材５Ａ上に設けられ、前記第１補強部材５Ａ側の一方の面側に第１導体パターン２２４が配置され、他方の面側に第２導体パターン２２１が配置されるとともに、導体パターンと、絶縁層とが交互に積層され、導体パターン間が電気的に接続された配線基板用積層体２Ａと、
前記第２導体パターン２２１上に配置された板状の第２補強部材４Ａとを有する積層体２０を用意する工程と、
積層体２０を加熱して前記絶縁層を熱硬化する工程と、
前記第１補強部材５Ａの一部を選択的に除去して、前記第１導体パターン２２４を露出させるための開口部５３を形成する工程と、
前記第２補強部材４Ａの一部を選択的に除去して前記第２導体パターン２２１を露出させるための開口部４１を形成する工程と、
第２補強部材４Ａの開口部４１から露出する第２導体パターン２２１に、半導体素子３を接続する工程とを含む。
はじめに、本実施形態の半導体パッケージ１の製造方法の概要について説明する。
本実施形態の半導体パッケージ１の製造方法は、
板状の第１補強部材５Ａと、
板状の第１補強部材５Ａ上に設けられ、前記第１補強部材５Ａ側の一方の面側に第１導体パターン２２４が配置され、他方の面側に第２導体パターン２２１が配置されるとともに、導体パターンと、絶縁層とが交互に積層され、導体パターン間が電気的に接続された配線基板用積層体２Ａと、
前記第２導体パターン２２１上に配置された板状の第２補強部材４Ａとを有する積層体２０を用意する工程と、
積層体２０を加熱して前記絶縁層を熱硬化する工程と、
前記第１補強部材５Ａの一部を選択的に除去して、前記第１導体パターン２２４を露出させるための開口部５３を形成する工程と、
前記第２補強部材４Ａの一部を選択的に除去して前記第２導体パターン２２１を露出させるための開口部４１を形成する工程と、
第２補強部材４Ａの開口部４１から露出する第２導体パターン２２１に、半導体素子３を接続する工程とを含む。
次に、半導体パッケージ１の製造方法について詳細に説明する。
半導体パッケージ１の製造方法は、［１］板状の第１補強部材５Ａを用意する第１工程と、［２］第１補強部材５Ａの上面（一方の面）上に配線基板用積層体（コアレス基板用積層体）２Ａを積層する第２工程と、［３］配線基板用積層体２Ａの第１補強部材５Ａと反対の面側に板状の第２補強部材４Ａを接合して、積層体２０を構成し、さらに、積層体２０を加熱して配線基板用積層体２Ａの絶縁層を熱硬化させる第３工程と、［４］第１補強部材５Ａに開口部５３を形成するとともに、第２補強部材４Ａに開口部４１を形成する第４工程と、［５］第２補強部材４Ａの開口部４１を介して、基板２１に半導体素子３を搭載する第５工程とを有している。以下、各工程について順次詳細に説明する。
半導体パッケージ１の製造方法は、［１］板状の第１補強部材５Ａを用意する第１工程と、［２］第１補強部材５Ａの上面（一方の面）上に配線基板用積層体（コアレス基板用積層体）２Ａを積層する第２工程と、［３］配線基板用積層体２Ａの第１補強部材５Ａと反対の面側に板状の第２補強部材４Ａを接合して、積層体２０を構成し、さらに、積層体２０を加熱して配線基板用積層体２Ａの絶縁層を熱硬化させる第３工程と、［４］第１補強部材５Ａに開口部５３を形成するとともに、第２補強部材４Ａに開口部４１を形成する第４工程と、［５］第２補強部材４Ａの開口部４１を介して、基板２１に半導体素子３を搭載する第５工程とを有している。以下、各工程について順次詳細に説明する。
［１］第１工程
まず、図４（ａ）に示すように、板状の第１補強部材５Ａを用意する。この第１補強部材５Ａは、第１補強部材５となるものであり、例えば金属材料で構成されている。
この第１補強部材５Ａは表裏面が平坦な平板であり、開口部は形成されていない。
まず、図４（ａ）に示すように、板状の第１補強部材５Ａを用意する。この第１補強部材５Ａは、第１補強部材５となるものであり、例えば金属材料で構成されている。
この第１補強部材５Ａは表裏面が平坦な平板であり、開口部は形成されていない。
次に、図４（ｂ）に示すように、第１補強部材５Ａの上面にソルダーレジスト２６Ａを形成する。ソルダーレジスト２６Ａは、前述したソルダーレジスト２６を形成するためのものである。なお、ソルダーレジスト２６Ａは、例えば、第１補強部材５Ａの上面に熱硬化性レジストを塗布し、硬化させることにより形成することができる。
ソルダーレジスト２６Ａは、本工程において、熱硬化されて、ソルダーレジスト２６Ａが第１補強部材５Ａに固着することとなる。
ただし、ソルダーレジスト２６Ａと第１補強部材５Ａとを接着層を介して固着してもよい。
ソルダーレジスト２６Ａは、本工程において、熱硬化されて、ソルダーレジスト２６Ａが第１補強部材５Ａに固着することとなる。
ただし、ソルダーレジスト２６Ａと第１補強部材５Ａとを接着層を介して固着してもよい。
［２］第２工程
次に、ソルダーレジスト２６Ａの上面に金属層２２４Ａを形成する。金属層２２４Ａは、ソルダーレジスト２６Ａの上面の全面を被覆するように設けられる。金属層２２４Ａの形成方法としては、特に限定されず、例えば、蒸着や、スクリーン印刷等の各種印刷技術を用いることができる。次に、この金属層２２４Ａをパターニングし、図４（ｃ）に示すように、導体パターン（第１導体パターン）２２４を形成する。かかるパターンニングの方法としては、特に限定されないが、ウェットエッチングが好適に用いられる。
なお、スクリーン印刷により、ソルダーレジスト２６Ａ上に直接導体パターン２２４を形成してもよい。
さらには、ソルダーレジストの片面に、金属層２２４Ａが設けられた積層フィルムを用い、第１補強部材５Ａ上にソルダーレジスト２６Ａを設けると同時に金属層２２４Ａを積層してもよい。
次に、ソルダーレジスト２６Ａの上面に金属層２２４Ａを形成する。金属層２２４Ａは、ソルダーレジスト２６Ａの上面の全面を被覆するように設けられる。金属層２２４Ａの形成方法としては、特に限定されず、例えば、蒸着や、スクリーン印刷等の各種印刷技術を用いることができる。次に、この金属層２２４Ａをパターニングし、図４（ｃ）に示すように、導体パターン（第１導体パターン）２２４を形成する。かかるパターンニングの方法としては、特に限定されないが、ウェットエッチングが好適に用いられる。
なお、スクリーン印刷により、ソルダーレジスト２６Ａ上に直接導体パターン２２４を形成してもよい。
さらには、ソルダーレジストの片面に、金属層２２４Ａが設けられた積層フィルムを用い、第１補強部材５Ａ上にソルダーレジスト２６Ａを設けると同時に金属層２２４Ａを積層してもよい。
次に、図４（ｄ）に示すように、導体パターン２２４の上面にシート状の絶縁層２１３Ａを積層する。絶縁層２１３Ａは、前述した配線基板２の絶縁層２１３を形成するためのものであり、絶縁層２１３Ａを構成する樹脂組成物は、半硬化あるいは未硬化の状態である。
絶縁層２１３Ａは、前述した基材を有するプリプレグであってもよく、また、基材を含まないものであってもよい。なお、絶縁層２１３Ａが基材を含まない場合には、シート状の絶縁層２１３Ａを積層するのではなく、ワニスを導体パターン２２４上に塗布し乾燥させて絶縁層２１３Ａを形成してもよい。後述する絶縁層２１２Ａ、２１１Ａも絶縁層２１３Ａと同様、半硬化あるいは未硬化の状態であり、プリプレグであってもよく、基材を含まないものであってもよい。
シート状の絶縁層２１３Ａを、導体パターン２２４上に積層する方法としては、真空中で熱をかけながら、絶縁層２１３Ａを導体パターン２２４上に押圧する真空プレス法、熱をかけながらローラを使用して、絶縁層２１３Ａを導体パターン２２４上にラミネートする熱ラミネート法等が挙げられる。ただし、絶縁層と導体パターンとの間に空気等が入ることを防止でき、絶縁層と導体パターンとの密着性を向上させる観点からは、真空プレス法が好ましい。なお、後述する絶縁層２１２Ａ、２１１Ａも同様の方法で積層される。
絶縁層２１３Ａは、前述した基材を有するプリプレグであってもよく、また、基材を含まないものであってもよい。なお、絶縁層２１３Ａが基材を含まない場合には、シート状の絶縁層２１３Ａを積層するのではなく、ワニスを導体パターン２２４上に塗布し乾燥させて絶縁層２１３Ａを形成してもよい。後述する絶縁層２１２Ａ、２１１Ａも絶縁層２１３Ａと同様、半硬化あるいは未硬化の状態であり、プリプレグであってもよく、基材を含まないものであってもよい。
シート状の絶縁層２１３Ａを、導体パターン２２４上に積層する方法としては、真空中で熱をかけながら、絶縁層２１３Ａを導体パターン２２４上に押圧する真空プレス法、熱をかけながらローラを使用して、絶縁層２１３Ａを導体パターン２２４上にラミネートする熱ラミネート法等が挙げられる。ただし、絶縁層と導体パターンとの間に空気等が入ることを防止でき、絶縁層と導体パターンとの密着性を向上させる観点からは、真空プレス法が好ましい。なお、後述する絶縁層２１２Ａ、２１１Ａも同様の方法で積層される。
次に、絶縁層２１３Ａに貫通孔（ビアホール）を形成する。貫通孔の形成方法としては、特に限定されないが、例えば、レーザーを照射することにより形成することができる。ここで、レーザーとしては、例えばＣＯ２レーザー、ＵＶ−ＹＡＧレーザー等を用いることができる。なお、貫通孔は、例えば、ドリル等の機械加工によって形成することもできる。
次に、図４（ｅ）に示すように、貫通孔内に導体ポスト２３３を形成する。導体ポスト２３３の形成方法としては、特に限定されないが、例えば、導電性ペーストを充填する方法、無電解めっきにより埋め込む方法、電解めっきにより埋め込む方法等を用いることができる。
次に、図４（ｅ）に示すように、貫通孔内に導体ポスト２３３を形成する。導体ポスト２３３の形成方法としては、特に限定されないが、例えば、導電性ペーストを充填する方法、無電解めっきにより埋め込む方法、電解めっきにより埋め込む方法等を用いることができる。
次に、絶縁層２１３Ａの上面に金属層２２３Ａを形成する。次に、金属層２２３Ａと同様にして、この金属層２２３Ａをウェットエッチング等でパターニングし、図４（ｆ）に示すように、導体パターン２２３を形成する。
次に、図５（ａ）に示すように、導体パターン２２３の上面に絶縁層２１２Ａを積層する。絶縁層２１２Ａは、前述した配線基板２の絶縁層２１２を形成するためのものである。
次に、図５（ｂ）に示すように、前述と同様にして、絶縁層２１２Ａに貫通孔（ビアホール）を形成し、貫通孔内に導体ポスト２３２を形成する。
次に、絶縁層２１２Ａの上面に金属層２２２Ａを形成する。次に、金属層２２４Ａと同様にして、この金属層２２２Ａをパターニングし、図５（ｃ）に示すように、導体パターン２２２を形成する。
次に、図５（ｄ）に示すように、導体パターン２２２の上面に絶縁層２１１Ａを積層する。絶縁層２１１Ａは、前述した配線基板２の絶縁層２１１を形成するためのものである。以上、３つの絶縁層２１１Ａ〜２１３Ａを積層することで絶縁層積層体２１Ａが得られる。絶縁層積層体２１Ａは、前述した配線基板２の基板２１を形成するためのものである。
次に、図５（ｅ）に示すように、前述と同様にして、絶縁層２１１Ａに貫通孔（ビアホール）を形成し、貫通孔内に導体ポスト２３１を形成する。
次に、絶縁層２１１Ａの上面に金属層２２１Ａを形成する。次に、金属層２２４Ａと同様にして、この金属層２２１Ａをパターニングし、図６（ａ）に示すように、導体パターン２２１を形成する。
なお、導体パターンや、導体ポストの製造方法は上述した方法に限らず、いわゆるサブストラクティブ法、セミアディテイブ法、フルアディテイブ法のいずれであってもよい。また、たとえば、絶縁層２１３Ａを積層するとともに、金属層２２３Ａを積層し、その後、金属層２２３Ａおよび絶縁層２１３Ａを貫通するビアホールを形成し、このビアホールに導体ポストを形成してもよい。
なお、導体パターンや、導体ポストの製造方法は上述した方法に限らず、いわゆるサブストラクティブ法、セミアディテイブ法、フルアディテイブ法のいずれであってもよい。また、たとえば、絶縁層２１３Ａを積層するとともに、金属層２２３Ａを積層し、その後、金属層２２３Ａおよび絶縁層２１３Ａを貫通するビアホールを形成し、このビアホールに導体ポストを形成してもよい。
次に、図６（ｂ）に示すように、絶縁層２１１Ａおよび導体パターン２２１の上面にソルダーレジスト２５Ａを形成する。ソルダーレジスト２５Ａは、前述したソルダーレジスト２５を形成するためのものである。なお、ソルダーレジスト２５Ａは、前述したソルダーレジスト２６Ａと同様にして形成することができる。
次に、図６（ｃ）に示すように、導体ポスト２３１、２３２、２３３と同様の方法を用いて、伝熱ポスト２４を形成する。伝熱ポストを形成するためのスルーホールは、絶縁層２１１Ａ〜２１３Ａ、ソルダーレジスト２５Ａ、２６Ａを貫通する。
以上の工程により、第１補強部材５Ａ上に導体パターンと絶縁層とが交互に積層され、かつ、絶縁層を挟んで配置される導体パターン同士が絶縁層に形成されたビアを介して電気的に接続された配線基板用積層体２Ａが形成されることとなる。
以上の工程により、第１補強部材５Ａ上に導体パターンと絶縁層とが交互に積層され、かつ、絶縁層を挟んで配置される導体パターン同士が絶縁層に形成されたビアを介して電気的に接続された配線基板用積層体２Ａが形成されることとなる。
［３］第３工程
次に、図６（ｄ）に示すように、ソルダーレジスト２５Ａの上面に、板状の第２補強部材４Ａを接合する。この第２補強部材４Ａは、第２補強部材４となるものであり、例えば金属材料で構成されている。ソルダーレジスト２５Ａと第２補強部材４Ａとの接合方法は、特に限定されず、ソルダーレジストの接着性を利用して、これらを直接接着してもよいし、接着剤を介して接合してもよい。第２補強部材４を第２ソルダーレジスト２５Ａ上に積層し、圧着する。たとえば、第１補強部材５Ａ、配線基板用積層体２Ａ、第２補強部材４Ａを積層方向に沿って挟圧する。なお、伝熱ポストを設けない場合には、あらかじめ、第２ソルダーレジスト２５Ａを第２補強部材４上に積層した後、第２ソルダーレジスト２５Ａが設けられた第２補強部材４を、第２ソルダーレジスト２５Ａを介して導体パターン２２１上に圧着してもよい。
第２補強部材４Ａは、表裏面が平坦な平板であり、開口部は形成されていない。この第２補強部材４Ａを設けることで、配線基板用積層体２Ａの一方の面の全面が第１補強部材５Ａで被覆され、他方の面の全面が第２補強部材４Ａで被覆された積層体２０を得ることができる。
次に、図６（ｄ）に示すように、ソルダーレジスト２５Ａの上面に、板状の第２補強部材４Ａを接合する。この第２補強部材４Ａは、第２補強部材４となるものであり、例えば金属材料で構成されている。ソルダーレジスト２５Ａと第２補強部材４Ａとの接合方法は、特に限定されず、ソルダーレジストの接着性を利用して、これらを直接接着してもよいし、接着剤を介して接合してもよい。第２補強部材４を第２ソルダーレジスト２５Ａ上に積層し、圧着する。たとえば、第１補強部材５Ａ、配線基板用積層体２Ａ、第２補強部材４Ａを積層方向に沿って挟圧する。なお、伝熱ポストを設けない場合には、あらかじめ、第２ソルダーレジスト２５Ａを第２補強部材４上に積層した後、第２ソルダーレジスト２５Ａが設けられた第２補強部材４を、第２ソルダーレジスト２５Ａを介して導体パターン２２１上に圧着してもよい。
第２補強部材４Ａは、表裏面が平坦な平板であり、開口部は形成されていない。この第２補強部材４Ａを設けることで、配線基板用積層体２Ａの一方の面の全面が第１補強部材５Ａで被覆され、他方の面の全面が第２補強部材４Ａで被覆された積層体２０を得ることができる。
次に、積層体２０を加熱して絶縁層２１１Ａ、２１２Ａ、２１３Ａおよびソルダーレジスト２５Ａ、２６Ａを熱硬化させる。たとえば、積層体２０を加熱炉内に設置して、１８０℃２時間加熱する。各絶縁層２１１Ａ、２１２Ａ、２１３Ａおよび各ソルダーレジスト２５Ａ、２６Ａは、完全硬化して、ＢステージからＣステージとなる。
［４］第４工程
次に、図７（ａ）に示すように、第１補強部材５Ａの不要部を選択的に除去し、第１補強部材５Ａに複数の開口部５３を形成し、第１補強部材５Ａを所望の形状にパターニングする。また、第２補強部材４Ａの不要部を選択的に除去し、第２補強部材４Ａに開口部４１を形成し、第２補強部材４Ａを所望の形状にパターニングする。これにより、第１補強部材５および第２補強部材４が形成される。なお、不要部分を除去する方法としては、特に限定されず、例えば、ドライエッチング、ウェットエッチング等の各種エッチング加工、レーザー照射加工などを用いることができるが、これらの中でも特にウェットエッチングを用いることが好ましい。ウェットエッチング処理によれば、第１、第２補強部材５Ａ、４Ａに対してより微細で精度のよい加工を行うことができる。
次に、図７（ａ）に示すように、第１補強部材５Ａの不要部を選択的に除去し、第１補強部材５Ａに複数の開口部５３を形成し、第１補強部材５Ａを所望の形状にパターニングする。また、第２補強部材４Ａの不要部を選択的に除去し、第２補強部材４Ａに開口部４１を形成し、第２補強部材４Ａを所望の形状にパターニングする。これにより、第１補強部材５および第２補強部材４が形成される。なお、不要部分を除去する方法としては、特に限定されず、例えば、ドライエッチング、ウェットエッチング等の各種エッチング加工、レーザー照射加工などを用いることができるが、これらの中でも特にウェットエッチングを用いることが好ましい。ウェットエッチング処理によれば、第１、第２補強部材５Ａ、４Ａに対してより微細で精度のよい加工を行うことができる。
次に、図７（ｂ）に示すように、ソルダーレジスト２５Ａ、２６Ａの所定箇所に貫通孔２５１，２６１を形成し、ソルダーレジスト２５、２６を得る。貫通孔の形成方法としては、特に限定されず、例えば、レーザを照射することにより形成することができる。ここで、レーザとしては、例えばＣＯ２レーザ、ＵＶ−ＹＡＧレーザ等を用いることができる。なお、貫通孔は、例えば、ドリル等の機械加工によって形成することもできる。
以上により、第１、第２補強部材５、４に狭持された配線基板２が得られる。
以上により、第１、第２補強部材５、４に狭持された配線基板２が得られる。
補強部材４Ａ，５Ａに開口部４１，５３を形成する際にウェットエッチングすることでソルダーレジスト２５Ａ，２６Ａのエッチングを防止しながら、金属製の補強部材４Ａ，５Ａに開口部を形成することができる。その後、ソルダーレジスト２５Ａ，２６Ａに貫通孔２５１，２６１を形成する際に、レーザを使用することで、ソルダーレジスト２５Ａ，２６Ａに比較的径の小さい貫通孔を形成することができる。
［５］第５工程
次に、図１４に示すように、ソルダーレジスト２６Ａの貫通孔２６１から露出する導体パターン２２４上に絶縁材８１Ａを塗布する。そして、絶縁材８１Ａに金属ボール（半田ボール）７１Ａを押し込む。これにより、絶縁材８１Ａの一部が金属ボール７１Ａと貫通孔２６１内面との間に位置することとなる。その後、半田リフローにより金属ボール７１Ａと導体パターン２２４とを半田接合する。これにより、図７（ｃ）に示すように、金属バンプ７１および絶縁材８１が形成される。かかる半田接合は、特に限定されないが、配線基板２の下面に各金属バンプ７１が当接するように配置し、その状態で、例えば２００〜２８０℃×１０〜６０秒間加熱することにより行うことができる。
その後、必要に応じて、絶縁材８１を加熱して、絶縁材８１の硬化を進行させてもよい。
次に、図１４に示すように、ソルダーレジスト２６Ａの貫通孔２６１から露出する導体パターン２２４上に絶縁材８１Ａを塗布する。そして、絶縁材８１Ａに金属ボール（半田ボール）７１Ａを押し込む。これにより、絶縁材８１Ａの一部が金属ボール７１Ａと貫通孔２６１内面との間に位置することとなる。その後、半田リフローにより金属ボール７１Ａと導体パターン２２４とを半田接合する。これにより、図７（ｃ）に示すように、金属バンプ７１および絶縁材８１が形成される。かかる半田接合は、特に限定されないが、配線基板２の下面に各金属バンプ７１が当接するように配置し、その状態で、例えば２００〜２８０℃×１０〜６０秒間加熱することにより行うことができる。
その後、必要に応じて、絶縁材８１を加熱して、絶縁材８１の硬化を進行させてもよい。
このようにして得られた絶縁材８１は、前述したように金属バンプ７１の周囲を囲むように形成される。このとき、絶縁材８１Ａは、半田接合時にフラックスとして機能し、且つ、金属バンプ７１との界面張力により半田接合部周辺をリング状に補強する形状で硬化する。
次に、図７（ｄ）に示すように、補強部材４の開口部４１の内側にアンダーフィル材を塗布した後、アンダーフィル材に金属バンプ３１を押し込み、半導体素子３を金属バンプ３１を介して配置する。その後、金属バンプ３１と導体パターン２２１とを半田リフローにより接合する。このとき、アンダーフィル材が硬化する。なお、この場合、アンダーフィル材として前述した絶縁材８１と同じようなフラックス活性のある樹脂を用いる。また、半導体素子３を搭載し、フラックスあるいは半田ペースト等を用いてリフローにより半導体素子３を配線基板２に接合させた後、通常のキャピラリーアンダーフィル材を配線基板２と半導体素子３との間に充填・硬化させることもできる。
以上のようにして、半導体パッケージ１が得られる。
以上のようにして、半導体パッケージ１が得られる。
以上のような半導体パッケージの製造方法によれば、複数の絶縁層２１１Ａ〜２１３Ａ、ソルダーレジスト２５Ａ，２６Ａを含んで構成される配線基板用積層体２Ａを板状の第１、第２の補強部材４Ａ、５Ａで狭持した状態で、硬化させるため、硬化時の反りの発生を効果的に抑制することができる。補強部材４Ａ、５Ａには、開口部が形成されていないので、補強部材４Ａ，５Ａ自体が非常に反りにくく、配線基板用積層体２Ａの熱硬化時の反りの発生を抑制することができる。
さらには、本実施形態では、各絶縁層に比べて、硬質で撓み難い金属製の板状の第１補強部材５Ａ上に、複数の絶縁層２１１Ａ〜２１３Ａを順次積層している。絶縁層２１１Ａ〜２１３Ａを積層する際に、各絶縁層が若干収縮して、そりが発生することが懸念されるが、第１補強部材５Ａは剛性が高くたわみにくいので、各絶縁層のそりの発生を抑制できる。
また、仮に、第１補強部材５Ａ上に絶縁層２１１Ａ〜２１３Ａを積層した際に、反りが発生したとしても、金属製の板状の第２補強部材４Ａを、絶縁層２１１Ａに押圧することで、絶縁層２１１Ａ〜２１３Ａに発生した反りを低減することができる。
以上のように、本実施形態の半導体パッケージの製造方法では、半導体パッケージの製造過程で発生する反りを低減でき、そりの少ない半導体パッケージを得ることができる。
また、本実施形態では、補強部材４Ａ，５Ａを配線基板用積層体２Ａに取り付けた後、導体パターンを露出させるための開口部４１，５３を形成しているので、導体パターンの位置にあわせて、開口部を形成できる。そのため、導体パターンと開口部との位置あわせが容易となる。これに対し、あらかじめ、開口部を形成した補強部材を導体パターンに貼り付ける際には、開口部と導体パターンの位置あわせに手間を要する。
また、補強部材４Ａ，５Ａを配線基板用積層体２Ａに取り付けた後、導体パターンを露出させるための開口部４１，５３を形成し、さらに、ソルダーレジスト２５Ａ，２６Ａに貫通孔を形成しているので、補強部材４，５の開口部４１，５３とソルダーレジスト２５，２６の貫通孔２５１，２６１との位置を容易にあわせることができる。
さらには、本実施形態では、各絶縁層に比べて、硬質で撓み難い金属製の板状の第１補強部材５Ａ上に、複数の絶縁層２１１Ａ〜２１３Ａを順次積層している。絶縁層２１１Ａ〜２１３Ａを積層する際に、各絶縁層が若干収縮して、そりが発生することが懸念されるが、第１補強部材５Ａは剛性が高くたわみにくいので、各絶縁層のそりの発生を抑制できる。
また、仮に、第１補強部材５Ａ上に絶縁層２１１Ａ〜２１３Ａを積層した際に、反りが発生したとしても、金属製の板状の第２補強部材４Ａを、絶縁層２１１Ａに押圧することで、絶縁層２１１Ａ〜２１３Ａに発生した反りを低減することができる。
以上のように、本実施形態の半導体パッケージの製造方法では、半導体パッケージの製造過程で発生する反りを低減でき、そりの少ない半導体パッケージを得ることができる。
また、本実施形態では、補強部材４Ａ，５Ａを配線基板用積層体２Ａに取り付けた後、導体パターンを露出させるための開口部４１，５３を形成しているので、導体パターンの位置にあわせて、開口部を形成できる。そのため、導体パターンと開口部との位置あわせが容易となる。これに対し、あらかじめ、開口部を形成した補強部材を導体パターンに貼り付ける際には、開口部と導体パターンの位置あわせに手間を要する。
また、補強部材４Ａ，５Ａを配線基板用積層体２Ａに取り付けた後、導体パターンを露出させるための開口部４１，５３を形成し、さらに、ソルダーレジスト２５Ａ，２６Ａに貫通孔を形成しているので、補強部材４，５の開口部４１，５３とソルダーレジスト２５，２６の貫通孔２５１，２６１との位置を容易にあわせることができる。
（半導体装置）
次に、半導体装置について好適な実施形態に基づいて説明する。
次に、半導体装置について好適な実施形態に基づいて説明する。
図８は、図１に示す半導体パッケージを備える半導体装置を模式的に示す断面図である。
図８に示すように、半導体装置１００は、マザーボード（基板）２００と、このマザーボード２００に搭載された半導体パッケージ１とを有している。
このような半導体装置１００においては、半導体パッケージ１の金属バンプ７１がマザーボード２００の端子（図示せず）に接合されている。これにより、半導体パッケージ１とマザーボード２００とが電気的に接続され、これらの間で電気的信号の伝送が行われる。また、この接合部を介して、半導体パッケージ１の熱をマザーボード２００へ逃すことができる。
以上説明したような半導体装置１００によれば、前述したような放熱性および信頼性に優れた半導体パッケージ１を備えるので、信頼性に優れる。
<第２実施形態>
図９は、本発明の第２実施形態に係る半導体パッケージの製造方法を示す図である。なお、以下では、説明の便宜上、図９中の上側を「上」、下側を「下」と言う。
図９は、本発明の第２実施形態に係る半導体パッケージの製造方法を示す図である。なお、以下では、説明の便宜上、図９中の上側を「上」、下側を「下」と言う。
以下、第２実施形態の半導体パッケージの製造方法について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
本実施形態では、第１補強部材５Ｂは、第１補強部材５となる本体部５Ａ´と、この本体部５Ａ´を支持する補強材３００とを備える。他の点は、前述した第１実施形態と同様である。
［１］第１工程
まず、図９に示すように、板状の補強材３００と、補強材３００の上面に設けられた本体部５Ａ´とを有するシート状の補強部材５Ｂを用意する。補強材３００は、本体部５Ａ´を補強するためのものであり、比較的硬質なものである。これにより、補強部材５Ｂの剛性が高まる。このような補強材３００の構成材料としては、特に限定されないが、例えば、銅などの金属材料が挙げられる。また、補強材３００は、本体部５Ａ´から剥離可能であるのが好ましく、これにより、後述する第４工程を円滑に行うことができる。
本体部５Ａ´と補強材３００との間に、剥離を可能とする剥離層を設けることが好ましい。剥離層は有機系剥離層、無機系剥離層のいずれであってもよく、また、それらの組合せでも用いることができる。
有機系剥離層としては、例えば、ベンゾトリアゾール等のトリアゾール化合物、オレイン酸等のカルボン酸化合物、チオール化合物等を含む剥離層が挙げられる。
無機系剥離層としては、
例えば、以下の（１）、（２）を必須とするものがあげられる。
（１）鉄、ニッケル、コバルトから選ばれる１種以上の金属、及び鉄、ニッケル、コバルトから選ばれる１種以上の金属の金属酸化物
（２）クロム、モリブデン、タングステンから選ばれる１種以上の金属、及びクロム、モリブデン、タングステンから選ばれる１種以上の金属の金属酸化物を含有する剥離層が挙げられる。
また、上記有機系剥離層と無機系剥離層とを組み合わせた剥離層としてもよい。耐熱性の点から無機系剥離層が好ましい。
次いで、本体部５Ａ´の上面にソルダーレジスト２６Ａを形成する。
まず、図９に示すように、板状の補強材３００と、補強材３００の上面に設けられた本体部５Ａ´とを有するシート状の補強部材５Ｂを用意する。補強材３００は、本体部５Ａ´を補強するためのものであり、比較的硬質なものである。これにより、補強部材５Ｂの剛性が高まる。このような補強材３００の構成材料としては、特に限定されないが、例えば、銅などの金属材料が挙げられる。また、補強材３００は、本体部５Ａ´から剥離可能であるのが好ましく、これにより、後述する第４工程を円滑に行うことができる。
本体部５Ａ´と補強材３００との間に、剥離を可能とする剥離層を設けることが好ましい。剥離層は有機系剥離層、無機系剥離層のいずれであってもよく、また、それらの組合せでも用いることができる。
有機系剥離層としては、例えば、ベンゾトリアゾール等のトリアゾール化合物、オレイン酸等のカルボン酸化合物、チオール化合物等を含む剥離層が挙げられる。
無機系剥離層としては、
例えば、以下の（１）、（２）を必須とするものがあげられる。
（１）鉄、ニッケル、コバルトから選ばれる１種以上の金属、及び鉄、ニッケル、コバルトから選ばれる１種以上の金属の金属酸化物
（２）クロム、モリブデン、タングステンから選ばれる１種以上の金属、及びクロム、モリブデン、タングステンから選ばれる１種以上の金属の金属酸化物を含有する剥離層が挙げられる。
また、上記有機系剥離層と無機系剥離層とを組み合わせた剥離層としてもよい。耐熱性の点から無機系剥離層が好ましい。
次いで、本体部５Ａ´の上面にソルダーレジスト２６Ａを形成する。
［２］第２工程
前述した第１実施形態の第２工程と同様であるため、説明を省略する。
前述した第１実施形態の第２工程と同様であるため、説明を省略する。
［３］第３工程
前述した第１実施形態の第３工程と同様であるため、説明を省略する。
前述した第１実施形態の第３工程と同様であるため、説明を省略する。
［４］第４工程
次に、本体部５Ａ´から補強材３００を剥離する。本体部５Ａ´と補強材３００とが離間するように力を加えてこれらを引き剥す。前記実施形態と同様、薄肉化された第１補強部材５Ｂ、すなわち、本体部５Ａ´に開口部５３を形成する。これにより、第１補強部材５を形成する。また、第２補強部材４Ａに、開口部４１を形成し、所望の形状にパターニングすることにより、第２補強部材４を形成する。他の点は第１実施形態と同様である。
次に、本体部５Ａ´から補強材３００を剥離する。本体部５Ａ´と補強材３００とが離間するように力を加えてこれらを引き剥す。前記実施形態と同様、薄肉化された第１補強部材５Ｂ、すなわち、本体部５Ａ´に開口部５３を形成する。これにより、第１補強部材５を形成する。また、第２補強部材４Ａに、開口部４１を形成し、所望の形状にパターニングすることにより、第２補強部材４を形成する。他の点は第１実施形態と同様である。
［５］第５工程
前述した第１実施形態の第５工程と同様であるため、説明を省略する。
以上のようにして、半導体パッケージ１が得られる。
前述した第１実施形態の第５工程と同様であるため、説明を省略する。
以上のようにして、半導体パッケージ１が得られる。
このような半導体パッケージの製造方法によれば、補強材３００によって、前述した第１実施形態と比較して、第１補強部材５Ｂの剛性を高くすることができる。そのため、第１実施形態と比較して、より効果的に、積層時の各樹脂層の反り等を抑制することができる。
<第３実施形態>
図１０は、本発明の第３実施形態に係る半導体パッケージの製造方法を示す図である。なお、以下では、説明の便宜上、図１０中の上側を「上」、下側を「下」と言う。
図１０は、本発明の第３実施形態に係る半導体パッケージの製造方法を示す図である。なお、以下では、説明の便宜上、図１０中の上側を「上」、下側を「下」と言う。
以下、第３実施形態の半導体パッケージの製造方法について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第３実施形態の補強部材の製造方法は、第１補強部材をエッチダウンする以外は、前述した第１実施形態と同様である。
［１］第１工程
まず、図１０（ａ）に示すように、第１補強部材５Ａを用意する。ここで、第１補強部材５Ａとして、第１補強部材５の厚さよりも厚いものを用意する。第１補強部材５Ａの厚さとしては、特に限定されないが、第１補強部材５の厚さよりも１ｍｍ〜５ｍｍ程度厚いのが好ましい。
次いで、第１補強部材５Ａの上面にソルダーレジスト２６Ａを形成する。
まず、図１０（ａ）に示すように、第１補強部材５Ａを用意する。ここで、第１補強部材５Ａとして、第１補強部材５の厚さよりも厚いものを用意する。第１補強部材５Ａの厚さとしては、特に限定されないが、第１補強部材５の厚さよりも１ｍｍ〜５ｍｍ程度厚いのが好ましい。
次いで、第１補強部材５Ａの上面にソルダーレジスト２６Ａを形成する。
［２］第２工程
前述した第１実施形態の第２工程と同様であるため、説明を省略する。
前述した第１実施形態の第２工程と同様であるため、説明を省略する。
［３］第３工程
前述した第１実施形態の第３工程と同様であるため、説明を省略する。
前述した第１実施形態の第３工程と同様であるため、説明を省略する。
［４］第４工程
次に、第１補強部材５Ａを所望の形状にパターニングすることにより、第１補強部材５を形成するとともに、前記実施形態と同様、第２補強部材４Ａに開口部４１を形成することで、第２補強部材４を形成する。この際、第１補強部材５Ａについては、まず、図１０（ｂ）に示すように、その厚さを薄く（エッチダウン）した後、図１０（ｃ）に示すように、開口部５３を形成することにより、所望の形状にパターニングする。このような順序によれば、効率的に、第１補強部材５Ａをエッチングすることができる。すなわち、最初に、マスクのいらない薄肉化を行うことにより、効率的に、第１補強部材５Ａを所望の形状に加工することができる。他の点は第１実施形態と同様である。
次に、第１補強部材５Ａを所望の形状にパターニングすることにより、第１補強部材５を形成するとともに、前記実施形態と同様、第２補強部材４Ａに開口部４１を形成することで、第２補強部材４を形成する。この際、第１補強部材５Ａについては、まず、図１０（ｂ）に示すように、その厚さを薄く（エッチダウン）した後、図１０（ｃ）に示すように、開口部５３を形成することにより、所望の形状にパターニングする。このような順序によれば、効率的に、第１補強部材５Ａをエッチングすることができる。すなわち、最初に、マスクのいらない薄肉化を行うことにより、効率的に、第１補強部材５Ａを所望の形状に加工することができる。他の点は第１実施形態と同様である。
［５］第５工程
前述した第１実施形態の第５工程と同様であるため、説明を省略する。
以上のようにして、半導体パッケージ１が得られる。
前述した第１実施形態の第５工程と同様であるため、説明を省略する。
以上のようにして、半導体パッケージ１が得られる。
このような半導体パッケージの製造方法によれば、第１実施形態と比較して厚さの厚い第１補強部材５Ａを用いているため、前述した第１実施形態と比較して、第１補強部材５Ａの剛性を高くすることができる。そのため、第１実施形態と比較して、より効果的に、積層時の各樹脂層の反り等を抑制することができる。
<第４実施形態>
図１１は、本発明の第４実施形態に係る半導体パッケージの製造方法を示す図である。
なお、以下では、説明の便宜上、図１１中の上側を「上」、下側を「下」と言う。
図１１は、本発明の第４実施形態に係る半導体パッケージの製造方法を示す図である。
なお、以下では、説明の便宜上、図１１中の上側を「上」、下側を「下」と言う。
以下、第４実施形態の半導体パッケージの製造方法について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
本実施形態の半導体パッケージの製造方法は、
この板状の一方の補強部材４Ａ上に、導体パターン２２１を積層し、その後、この導体パターン２２１上に、この導体パターン２２１に電気的に接続されるビア（導体ポスト）２３２が形成されたＢステージの前記絶縁層２１２Ａを積層して部材９２を構成する工程と、
板状の他方の補強部材５Ａ上に、導体パターン２２４と、この導体パターン２２４に接続される他のビア（導体ポスト）２３３が形成されたＢステージの他の絶縁層２１３Ａと、導体パターン２２４に前記他のビア２３３を介して接続される他の導体パターン２２３と形成して部材９１を構成する工程と、
部材９２と部材９１を積層し、前記他の導体パターン２２３と、ビア２３２とを電気的に接続して積層体２０を構成する工程とを含み、
積層体２０を加熱して、各絶縁層２１３Ａ、２１２Ａの硬化を進行させてＣステージとする。
なお、他の導体パターン２２３は、部材９１ではなく、部材９２の絶縁層２１２Ａ上に設けられていてもよい。
より具体的には、以下の通りである。
本実施形態の半導体パッケージ１の製造方法は、［１］板状の第１補強部材５Ａと、第
１補強部材５Ａの一方の面側に設けられたソルダーレジスト２６Ａと、ソルダーレジスト２６Ａの第１補強部材５Ａと反対の面側に設けられた第１導体パターン２２４とを有する第１シート部材９１１を用意し、第１導体パターン２２４を覆うようにソルダーレジスト２６Ａに少なくとも１つのプリプレグ（絶縁層）を積層して得られる第１部材９１と、板状の第２補強部材４Ａと、第２補強部材４Ａの一方の面側に設けられたソルダーレジスト２５Ａと、ソルダーレジスト２５Ａの第２補強部材４Ａと反対の面側に設けられた第２導体パターン２２１とを有する第２シート部材９２１を用意し、第２導体パターン２２１を覆うようにソルダーレジスト２５Ａに少なくとも１つのプリプレグ（絶縁層）を積層して得られる第２部材９２とを用意する第１工程と、［２］第１部材９１および第２部材９２を、絶縁層同士を対向させて接合する第２工程と、［３］第１補強部材５Ａの不要部を除去することにより第１補強部材５Ａを所望形状に加工するとともに、第２補強部材４Ａの除去部を除去することにより第２補強部材４Ａを所望形状に加工する第３工程と、［４］第１補強部材５Ａまたは第２補強部材４Ａの除去された部分を介して、複数の絶縁層が積層してなる積層体（絶縁層積層体２１Ａ）に半導体素子３を搭載する第４工程とを有している。
以下、各工程について説明する。
この板状の一方の補強部材４Ａ上に、導体パターン２２１を積層し、その後、この導体パターン２２１上に、この導体パターン２２１に電気的に接続されるビア（導体ポスト）２３２が形成されたＢステージの前記絶縁層２１２Ａを積層して部材９２を構成する工程と、
板状の他方の補強部材５Ａ上に、導体パターン２２４と、この導体パターン２２４に接続される他のビア（導体ポスト）２３３が形成されたＢステージの他の絶縁層２１３Ａと、導体パターン２２４に前記他のビア２３３を介して接続される他の導体パターン２２３と形成して部材９１を構成する工程と、
部材９２と部材９１を積層し、前記他の導体パターン２２３と、ビア２３２とを電気的に接続して積層体２０を構成する工程とを含み、
積層体２０を加熱して、各絶縁層２１３Ａ、２１２Ａの硬化を進行させてＣステージとする。
なお、他の導体パターン２２３は、部材９１ではなく、部材９２の絶縁層２１２Ａ上に設けられていてもよい。
より具体的には、以下の通りである。
本実施形態の半導体パッケージ１の製造方法は、［１］板状の第１補強部材５Ａと、第
１補強部材５Ａの一方の面側に設けられたソルダーレジスト２６Ａと、ソルダーレジスト２６Ａの第１補強部材５Ａと反対の面側に設けられた第１導体パターン２２４とを有する第１シート部材９１１を用意し、第１導体パターン２２４を覆うようにソルダーレジスト２６Ａに少なくとも１つのプリプレグ（絶縁層）を積層して得られる第１部材９１と、板状の第２補強部材４Ａと、第２補強部材４Ａの一方の面側に設けられたソルダーレジスト２５Ａと、ソルダーレジスト２５Ａの第２補強部材４Ａと反対の面側に設けられた第２導体パターン２２１とを有する第２シート部材９２１を用意し、第２導体パターン２２１を覆うようにソルダーレジスト２５Ａに少なくとも１つのプリプレグ（絶縁層）を積層して得られる第２部材９２とを用意する第１工程と、［２］第１部材９１および第２部材９２を、絶縁層同士を対向させて接合する第２工程と、［３］第１補強部材５Ａの不要部を除去することにより第１補強部材５Ａを所望形状に加工するとともに、第２補強部材４Ａの除去部を除去することにより第２補強部材４Ａを所望形状に加工する第３工程と、［４］第１補強部材５Ａまたは第２補強部材４Ａの除去された部分を介して、複数の絶縁層が積層してなる積層体（絶縁層積層体２１Ａ）に半導体素子３を搭載する第４工程とを有している。
以下、各工程について説明する。
［１］第１工程
第１工程では、第１部材９１と第２部材９２とを用意する。
第１工程では、第１部材９１と第２部材９２とを用意する。
（第１部材９１の用意）
まず、板状の第１補強部材５Ａを用意する。次に、前記実施形態と同様、第１補強部材５Ａの上面にソルダーレジスト２６Ａを形成する。次に、前記実施形態と同様、ソルダーレジスト２６Ａの上面に金属層２２４Ａを形成し、金属層２２４Ａをパターニングすることにより、導体パターン（第１導体パターン）２２４を形成する。これにより、第１シート部材９１１が得られる。
まず、板状の第１補強部材５Ａを用意する。次に、前記実施形態と同様、第１補強部材５Ａの上面にソルダーレジスト２６Ａを形成する。次に、前記実施形態と同様、ソルダーレジスト２６Ａの上面に金属層２２４Ａを形成し、金属層２２４Ａをパターニングすることにより、導体パターン（第１導体パターン）２２４を形成する。これにより、第１シート部材９１１が得られる。
次に、前記実施形態と同様、導体パターン２２４の上面に絶縁層２１３Ａを積層する。次に、絶縁層２１３Ａに貫通孔を形成し、貫通孔内に導体ポスト２３３を形成する。次に、前記実施形態と同様、絶縁層２１３Ａの上面に金属層２２３Ａを形成し、金属層２２３Ａをパターニングすることにより、導体パターン２２３を形成する。次いで、絶縁層２１３Ａ、ソルダーレジスト２６Ａを貫通する貫通孔を形成し、この貫通孔内に金属等を充填することで、伝熱ポスト２４の第１補強部材５Ａ側の部分２４１を構成する。
これにより、図１１（ａ）に示すような第１部材９１が得られる。
これにより、図１１（ａ）に示すような第１部材９１が得られる。
（第２部材９２の用意）
まず、板状の第２補強部材４Ａを用意する。次に、第２補強部材４Ａの上面にソルダーレジスト２５Ａを形成する。次に、ソルダーレジスト２５Ａの上面に金属層２２１Ａを形成し、金属層２２１Ａをパターニングすることにより、導体パターン（第２導体パターン）２２１を形成する。これにより、第２シート部材９２１が得られる。
まず、板状の第２補強部材４Ａを用意する。次に、第２補強部材４Ａの上面にソルダーレジスト２５Ａを形成する。次に、ソルダーレジスト２５Ａの上面に金属層２２１Ａを形成し、金属層２２１Ａをパターニングすることにより、導体パターン（第２導体パターン）２２１を形成する。これにより、第２シート部材９２１が得られる。
次に、導体パターン２２１の上面に絶縁層２１１Ａを積層する。次に、絶縁層２１１Ａに前記実施形態と同様の方法で、貫通孔を形成し、貫通孔内に導体ポスト２３１を形成する。次に、絶縁層２１１Ａの上面に前記実施形態と同様の方法で、金属層２２２Ａを形成し、金属層２２２Ａをパターニングすることにより、導体パターン２２２を形成する。次に、導体パターン２２２の上面に絶縁層２１２Ａを積層する。次に、絶縁層２１２Ａに前記実施形態と同様の方法で、貫通孔を形成し、貫通孔内に導体ポスト２３２を形成する。その後、絶縁層２１２Ａ、２１１Ａ、ソルダーレジスト２５Ａを貫通する貫通孔を形成し、この貫通孔に金属等を充填して、伝熱ポスト２４の第２補強部材４Ａ側の部分２４２を構成する。
これにより、図１１（ｂ）に示すような第２部材９２が得られる。
これにより、図１１（ｂ）に示すような第２部材９２が得られる。
［２］第２工程
次に、図１１（ｃ）に示すように、第１部材９１と第２部材９２とを、絶縁層２１２Ａ、２１３Ａを対向させて接合（積層）する。第１、第２部材９１、９２を積層する方法としては、真空中で熱をかけながら、第１、第２部材９１、９２を挟圧する真空プレス法、熱をかけながらローラを使用して、第１部材９１と第２部材９２とをラミネートする熱ラミネート法等が挙げられる。
これにより、配線基板用積層体２Ａと、補強部材５Ａ，４Ａを有する積層体２０が得られる。
その後、第一実施形態の第３工程と同様、積層体２０を加熱して絶縁層２１１Ａ、２１２Ａ、２１３Ａおよびソルダーレジスト２５Ａ、２６Ａを熱硬化させる。たとえば、積層体２０を加熱炉内に設置して、１８０℃２時間加熱する。各絶縁層２１１Ａ、２１２Ａ、２１３Ａおよび各ソルダーレジスト２５Ａ、２６Ａは、完全硬化して、ＢステージからＣステージとなる。
次に、図１１（ｃ）に示すように、第１部材９１と第２部材９２とを、絶縁層２１２Ａ、２１３Ａを対向させて接合（積層）する。第１、第２部材９１、９２を積層する方法としては、真空中で熱をかけながら、第１、第２部材９１、９２を挟圧する真空プレス法、熱をかけながらローラを使用して、第１部材９１と第２部材９２とをラミネートする熱ラミネート法等が挙げられる。
これにより、配線基板用積層体２Ａと、補強部材５Ａ，４Ａを有する積層体２０が得られる。
その後、第一実施形態の第３工程と同様、積層体２０を加熱して絶縁層２１１Ａ、２１２Ａ、２１３Ａおよびソルダーレジスト２５Ａ、２６Ａを熱硬化させる。たとえば、積層体２０を加熱炉内に設置して、１８０℃２時間加熱する。各絶縁層２１１Ａ、２１２Ａ、２１３Ａおよび各ソルダーレジスト２５Ａ、２６Ａは、完全硬化して、ＢステージからＣステージとなる。
［３］第３工程
前述した第１実施形態の第４工程と同様であるため、説明を省略する。
前述した第１実施形態の第４工程と同様であるため、説明を省略する。
［４］第４工程
前述した第１実施形態の第５工程と同様であるため、説明を省略する。
以上のようにして、半導体パッケージ１が得られる。
前述した第１実施形態の第５工程と同様であるため、説明を省略する。
以上のようにして、半導体パッケージ１が得られる。
このような半導体パッケージの製造方法によれば、２枚の補強部材のそれぞれに樹脂層を積層するので、同時に各補強部材に樹脂層を積層すれば、第１実施形態と比較して、半導体パッケージ１の製造にかかる時間を短縮することができる。また、絶縁層の積層枚数が多い場合などには、片方の補強部材だけに絶縁層を積層していくと、補強部材から離れるにつれて、絶縁層の反りなどが発生し易くなる。このような場合に、２つの補強部材に、それぞれ、絶縁層を積層すれば、１つの補強部材に積層されるプリプレグの枚数を抑えることができるため、上記のような問題が発生するのを、効果的に防止することができる。
<第５実施形態>
図１２および図１３は、本発明の第５実施形態に係る半導体パッケージの製造方法を示す図である。なお、以下では、説明の便宜上、図１２および図１３中の上側を「上」、下側を「下」と言う。
図１２および図１３は、本発明の第５実施形態に係る半導体パッケージの製造方法を示す図である。なお、以下では、説明の便宜上、図１２および図１３中の上側を「上」、下側を「下」と言う。
以下、第５実施形態の半導体パッケージの製造方法について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第５実施形態の補強部材の製造方法は、２つの半導体パッケージを途中まで同時に製造する以外は、前述した第１実施形態と同様である。
［１］第１工程
まず、図１２（ａ）に示すように、２つの第１補強部材５Ａを剥離可能な剥離層６で接着させてなるシート材を用意する。この剥離層６としては、有機系剥離層、無機系剥離層のいずれであってもよく、また、それらの組合せでも用いることができる。
有機系剥離層としては、例えば、ベンゾトリアゾール等のトリアゾール化合物、オレイン酸等のカルボン酸化合物、チオール化合物等を含む剥離層が挙げられる。
無機系剥離層としては、
例えば、以下の（１）、（２）を必須とするものがあげられる。
（１）鉄、ニッケル、コバルトから選ばれる１種以上の金属、及び鉄、ニッケル、コバルトから選ばれる１種以上の金属の金属酸化物
（２）クロム、モリブデン、タングステンから選ばれる１種以上の金属、及びクロム、モリブデン、タングステンから選ばれる１種以上の金属の金属酸化物を含有する剥離層が挙げられる。
また、上記有機系剥離層と無機系剥離層とを組み合わせた剥離層としてもよい。耐熱性の点から無機系剥離層が好ましい。
次に、図１２（ｂ）に示すように、各第１補強部材５Ａの表面にソルダーレジスト２６Ａを形成する。次に、各ソルダーレジスト２６Ａの表面に金属層２２４Ａを形成する。次に、図１２（ｃ）に示すように、金属層２２４Ａをパターニングし、導体パターン（第１導体パターン）２２４を形成する。
まず、図１２（ａ）に示すように、２つの第１補強部材５Ａを剥離可能な剥離層６で接着させてなるシート材を用意する。この剥離層６としては、有機系剥離層、無機系剥離層のいずれであってもよく、また、それらの組合せでも用いることができる。
有機系剥離層としては、例えば、ベンゾトリアゾール等のトリアゾール化合物、オレイン酸等のカルボン酸化合物、チオール化合物等を含む剥離層が挙げられる。
無機系剥離層としては、
例えば、以下の（１）、（２）を必須とするものがあげられる。
（１）鉄、ニッケル、コバルトから選ばれる１種以上の金属、及び鉄、ニッケル、コバルトから選ばれる１種以上の金属の金属酸化物
（２）クロム、モリブデン、タングステンから選ばれる１種以上の金属、及びクロム、モリブデン、タングステンから選ばれる１種以上の金属の金属酸化物を含有する剥離層が挙げられる。
また、上記有機系剥離層と無機系剥離層とを組み合わせた剥離層としてもよい。耐熱性の点から無機系剥離層が好ましい。
次に、図１２（ｂ）に示すように、各第１補強部材５Ａの表面にソルダーレジスト２６Ａを形成する。次に、各ソルダーレジスト２６Ａの表面に金属層２２４Ａを形成する。次に、図１２（ｃ）に示すように、金属層２２４Ａをパターニングし、導体パターン（第１導体パターン）２２４を形成する。
［２］第２工程
次に、図１２（ｃ）に示すように、各導体パターン２２４に、絶縁層および導体パターンを交互に積層し、前記実施形態と同様に、ソルダーレジスト２５Ａを形成し、伝熱ポスト２４を形成する。
本工程は、前述した第１実施形態の第２工程と同様であるため、その説明を省略する。
次に、図１２（ｃ）に示すように、各導体パターン２２４に、絶縁層および導体パターンを交互に積層し、前記実施形態と同様に、ソルダーレジスト２５Ａを形成し、伝熱ポスト２４を形成する。
本工程は、前述した第１実施形態の第２工程と同様であるため、その説明を省略する。
［３］第３工程
次いで、前記実施形態と同様に、図１３（ａ）に示すように、各ソルダーレジスト２５Ａ上に、板状の第２補強部材４Ａを接合する。次いで、図１３（ｂ）に示すように、２つの補強部材５Ａが離間するように力を加え、剥離層６を剥がして、２つの第１補強部材５Ａを分離する。これにより、途中まで、２つの半導体パッケージ１を同時に製造することができる。なお、以下の工程では、２つに分かれた積層体についてそれぞれ行えばよい。
次いで、前記実施形態と同様に、図１３（ａ）に示すように、各ソルダーレジスト２５Ａ上に、板状の第２補強部材４Ａを接合する。次いで、図１３（ｂ）に示すように、２つの補強部材５Ａが離間するように力を加え、剥離層６を剥がして、２つの第１補強部材５Ａを分離する。これにより、途中まで、２つの半導体パッケージ１を同時に製造することができる。なお、以下の工程では、２つに分かれた積層体についてそれぞれ行えばよい。
その後、積層体を加熱して、各第１補強部材５Ａ上のソルダーレジスト２５Ａ、２６Ａおよび絶縁層２１１Ａ、２１２Ａ、２１３Ａを硬化させる。これにより、絶縁層２１１、２１２、２１３が形成される。各絶縁層２１１Ａ、２１２Ａ、２１３Ａおよび各ソルダーレジスト２５Ａ、２６Ａは、完全硬化して、ＢステージからＣステージとなる。
［４］第４工程
前述した第１実施形態の第４工程と同様であるため、説明を省略する。
前述した第１実施形態の第４工程と同様であるため、説明を省略する。
［５］第５工程
前述した第１実施形態の第５工程と同様であるため、説明を省略する。
前述した第１実施形態の第５工程と同様であるため、説明を省略する。
以上のようにして、半導体パッケージ１が得られる。
このような本実施形態では、一対の第１補強部材５Ａを剥離層を介して固定した状態で、各第１補強部材５Ａ上に絶縁層を積層している。１対の第１補強部材５Ａが剥離層を介して固定されているので、第１補強部材５Ａが反りにくい状態となっている。そのため、第１補強部材５Ａ上に多数の絶縁層を積層しても、反りの発生を抑制することができる。
さらには、一対の第１補強部材５Ａを剥離層を介して固定した状態で、各第１補強部材５Ａ上に絶縁層を積層することで、樹脂層が上下対象に積層されることとなる。これにより、反りが発生してしまうことを防止できる。
このような本実施形態では、一対の第１補強部材５Ａを剥離層を介して固定した状態で、各第１補強部材５Ａ上に絶縁層を積層している。１対の第１補強部材５Ａが剥離層を介して固定されているので、第１補強部材５Ａが反りにくい状態となっている。そのため、第１補強部材５Ａ上に多数の絶縁層を積層しても、反りの発生を抑制することができる。
さらには、一対の第１補強部材５Ａを剥離層を介して固定した状態で、各第１補強部材５Ａ上に絶縁層を積層することで、樹脂層が上下対象に積層されることとなる。これにより、反りが発生してしまうことを防止できる。
以上、本発明の半導体パッケージの製造方法を図示の実施形態について説明したが、本発明は、これに限定されるものではなく、接着体を構成する各部は、同様の機能を発揮し得る任意の構成のものと置換することができる。また、任意の構成物が付加されていてもよい。
また、前述した実施形態では、補強部材５Ａ側から各層を積層する製造方法であったが、補強部材４Ａ側から各層を積層する製造方法であってもよい。
また、前述した実施形態では、配線基板に伝熱ポストが形成されているが、伝熱ポストは、省略してもよい。
さらに、第５実施形態では、接着層を介して接着された一対の第１補強部材のそれぞれに絶縁層２１１Ａ〜２１３Ａを積層した後、導体パターン２２１を形成し、その後、第２補強部材４Ａを積層した。そして、その後、第１補強部材５Ａ間を剥離したが、これに限られるものではない。
たとえば、接着層を介して接着された一対の第１補強部材５Ａのそれぞれに絶縁層２１１Ａ〜２１３Ａを積層した後、１対の補強部材５Ａを剥離してから、導体パターン２２１を設けてもよく、また、接着層を介して接着された一対の第１補強部材５Ａのそれぞれに絶縁層２１１Ａ〜２１３Ａ、導体パターン２２１を積層した後、１対の補強部材５Ａを剥離してから、第２補強部材４Ａを積層してもよい。
さらには、第５実施形態では、接着層を介して接着された一対の補強部材５Ａのそれぞれに絶縁層２１１Ａ〜２１３Ａを積層したが、これに限らず、接着層を介して接着された一対の補強部材４Ａに、ソルダーレジスト２５Ａを介して、導体パターン２２１を形成するとともに、絶縁層２１１Ａ〜２１３Ａを積層してもよい。
すなわち、
一対の補強部材４Ａを用意して、前記一対の補強部材４Ａ間を接着する工程と、
各補強部材４Ａ上に、前記導体パターン２２１を形成し、
前記各導体パターン２２１上に前記絶縁層２１１Ａ〜２１３Ａを積層する工程と、
絶縁層２１３Ａ上に導体パターン２２４を設ける工程と、
前記導体パターン２２４上に補強部材５Ａを設ける工程と、
一方の補強部材４Ａから、他方の補強部材４Ａを剥離する工程と
を実施して、２対の前記積層体を用意してもよい。他の点は、第５実施形態と同様の方法で半導体パッケージを製造できる。
さらに、第５実施形態では、接着層を介して接着された一対の第１補強部材のそれぞれに絶縁層２１１Ａ〜２１３Ａを積層した後、導体パターン２２１を形成し、その後、第２補強部材４Ａを積層した。そして、その後、第１補強部材５Ａ間を剥離したが、これに限られるものではない。
たとえば、接着層を介して接着された一対の第１補強部材５Ａのそれぞれに絶縁層２１１Ａ〜２１３Ａを積層した後、１対の補強部材５Ａを剥離してから、導体パターン２２１を設けてもよく、また、接着層を介して接着された一対の第１補強部材５Ａのそれぞれに絶縁層２１１Ａ〜２１３Ａ、導体パターン２２１を積層した後、１対の補強部材５Ａを剥離してから、第２補強部材４Ａを積層してもよい。
さらには、第５実施形態では、接着層を介して接着された一対の補強部材５Ａのそれぞれに絶縁層２１１Ａ〜２１３Ａを積層したが、これに限らず、接着層を介して接着された一対の補強部材４Ａに、ソルダーレジスト２５Ａを介して、導体パターン２２１を形成するとともに、絶縁層２１１Ａ〜２１３Ａを積層してもよい。
すなわち、
一対の補強部材４Ａを用意して、前記一対の補強部材４Ａ間を接着する工程と、
各補強部材４Ａ上に、前記導体パターン２２１を形成し、
前記各導体パターン２２１上に前記絶縁層２１１Ａ〜２１３Ａを積層する工程と、
絶縁層２１３Ａ上に導体パターン２２４を設ける工程と、
前記導体パターン２２４上に補強部材５Ａを設ける工程と、
一方の補強部材４Ａから、他方の補強部材４Ａを剥離する工程と
を実施して、２対の前記積層体を用意してもよい。他の点は、第５実施形態と同様の方法で半導体パッケージを製造できる。
また、第１〜３実施形態では、補強部材５Ａ上に各層を積層していたが、これに限られるものではない。補強部材４Ａ上に各層を積層してもよい。
すなわち、補強部材４Ａ上に、導体パターン２２１を形成し、導体パターン２２１上に絶縁層２１１Ａを積層し、この絶縁層２１１Ａ上に導体パターン２２４を形成した後、導体パターン２２４上に補強部材５Ａを設けてもよい。このとき、補強部材４Ａに前記開口部４１を形成する工程では、補強部材４Ａを薄肉化するとともに、開口部４１を形成してもよい。薄肉化する方法は、第２〜３実施形態と同様である。すなわち、補強部材４Ａを本体部と、この本体部を支持する補強材とを備えるものとして、前記本体部から前記補強材を剥離することで、補強部材４Ａを薄肉化してもよく、補強部材４Ａをエッチングすることで薄肉化してもよい。
さらには、前記各実施形態では、配線基板に伝熱ポストが形成されていたが、伝熱ポストはなくてもよい。
すなわち、補強部材４Ａ上に、導体パターン２２１を形成し、導体パターン２２１上に絶縁層２１１Ａを積層し、この絶縁層２１１Ａ上に導体パターン２２４を形成した後、導体パターン２２４上に補強部材５Ａを設けてもよい。このとき、補強部材４Ａに前記開口部４１を形成する工程では、補強部材４Ａを薄肉化するとともに、開口部４１を形成してもよい。薄肉化する方法は、第２〜３実施形態と同様である。すなわち、補強部材４Ａを本体部と、この本体部を支持する補強材とを備えるものとして、前記本体部から前記補強材を剥離することで、補強部材４Ａを薄肉化してもよく、補強部材４Ａをエッチングすることで薄肉化してもよい。
さらには、前記各実施形態では、配線基板に伝熱ポストが形成されていたが、伝熱ポストはなくてもよい。
本発明は、以下の態様を含む。
［１］板状の第１補強部材を用意する第１工程と、
前記第１補強部材の一方の面上に複数の絶縁層を積層することにより絶縁層積層体を形成するとともに、前記絶縁層積層体の一方の面側に第１導体パターンを、他方の面側に第２導体パターンをそれぞれ形成する第２工程と、
前記絶縁層積層体の前記第１補強部材と反対の面側に板状の第２補強部材を接合する第３工程と、
前記第１補強部材の不要部を除去することにより前記第１補強部材を所望形状に加工するとともに、前記第２補強部材の不要部を除去することにより前記第２補強部材を所望形状に加工する第４工程と、
前記第１補強部材または前記第２補強部材の前記除去された部分を介して、前記絶縁層積層体に半導体素子を搭載する第５工程とを有することを特徴とする半導体パッケージの製造方法。
［２］ 前記第１工程では、板状の補強材の一方の面側に支持された前記第１補強部材を用意し、
前記第２工程では、前記第１補強部材の前記補強材と反対の面側に前記絶縁層積層体を形成し、
前記第４工程に先立って、前記補強材を前記第１補強部材から剥離する［１］に記載の半導体パッケージの製造方法。
［３］ 前記第３工程では、前記第１補強部材を所望の平面視形状に加工するとともに、前記第１補強部材を薄肉化する［１］に記載の半導体パッケージの製造方法。
［４］ 前記第３工程では、前記第１補強部材を所望の厚さに薄肉化してから、所望の平面視形状に加工する［３］に記載の半導体パッケージの製造方法。
［５］ 板状の第１補強部材の一方の面上に少なくとも１つの絶縁層を積層するとともに、最も前記第１補強部材側に位置する前記絶縁層の前記第１補強部材の面側に第１導体パターンを形成して得られる第１部材と、板状の第２補強部材の一方の面上に少なくとも１つの絶縁層を積層するとともに、最も前記第２補強部材側に位置する前記絶縁層の前記第２補強部材の面側に第２導体パターンを形成して得られる第２部材とを用意する第１工程と、
前記第１部材および前記第２部材を、前記絶縁層同士を対向させて接合する第２工程と、
前記第１補強部材の不要部を除去することにより前記第１補強部材を所望形状に加工するとともに、前記第２補強部材の除去部を除去することにより前記第２補強部材を所望形状に加工する第３工程と、
前記第１補強部材または前記第２補強部材の前記除去された部分を介して、前記複数の絶縁層が積層してなる積層体に半導体素子を搭載する第４工程とを有することを特徴とする半導体パッケージの製造方法。
［６］ 前記第１補強部材および前記第２補強部材は、それぞれ、金属材料で構成されている［１］ないし［５］のいずれかに記載の半導体パッケージの製造方法。
［７］ 板状の第１補強部材と、前記第１補強部材の一方の面側に設けられた樹脂層と、前記樹脂層の前記第１補強部材と反対の面側に設けられた第１導体パターンとを有するシート部材を用意する第１工程と、
前記第１導体パターンを覆うように前記樹脂層に複数の絶縁層を積層し、絶縁層積層体を形成する第２工程と、
前記絶縁層積層体の前記第１補強部材と反対の面上に第２導体パターンを形成する第３工程と、
前記絶縁層積層体の前記第１補強部材と反対の面側に板状の第２補強部材を接合する第４工程と、
前記第１補強部材の不要部を除去することにより前記第１補強部材を所望形状に加工するとともに、前記第２補強部材の不要部を除去することにより前記第２補強部材を所望形状に加工する第５工程と、
前記第１補強部材または前記第２補強部材の前記除去された部分を介して、前記絶縁層積層体に半導体素子を搭載する第６工程とを有することを特徴とする半導体パッケージの製造方法。
［８］ 前記第１工程では、前記第１補強部材の前記樹脂層と反対の面側に、板状の補強材が設けられたシート部材を用意し、
前記第５工程に先立って、前記補強材を前記第１補強部材から剥離する［７］に記載の半導体パッケージの製造方法。
［９］ 前記第４工程では、前記第１補強部材を所望の平面視形状に加工するとともに、前記第１補強部材を薄肉化する［７］に記載の半導体パッケージの製造方法。
［１０］ 前記第４工程では、前記第１補強部材を所望の厚さに薄肉化してから、所望の平面視形状に加工する［９］に記載の半導体パッケージの製造方法。
［１１］ 板状の第１補強部材と、前記第１補強部材の一方の面側に設けられた樹脂層と、前記樹脂層の前記第１補強部材と反対の面側に設けられた第１導体パターンとを有する第１シート部材を用意し、前記第１導体パターンを覆うように前記樹脂層に少なくとも１つの絶縁層を積層して得られる第１部材と、板状の第２補強部材と、前記第２補強部材の一方の面側に設けられた樹脂層と、前記樹脂層の前記第２補強部材と反対の面側に設けられた第２導体パターンとを有する第２シート部材を用意し、前記第２導体パターンを覆うように前記樹脂層に少なくとも１つの絶縁層を積層して得られる第２部材とを用意する第１工程と、
前記第１部材および前記第２部材を、前記絶縁層同士を対向させて接合する第２工程と、
前記第１補強部材の不要部を除去することにより前記第１補強部材を所望形状に加工するとともに、前記第２補強部材の除去部を除去することにより前記第２補強部材を所望形状に加工する第３工程と、
前記第１補強部材または前記第２補強部材の前記除去された部分を介して、前記複数の絶縁層が積層してなる積層体に半導体素子を搭載する第４工程とを有することを特徴とする半導体パッケージの製造方法。
［１２］ 前記第１補強部材および前記第２補強部材は、それぞれ、金属材料で構成されている［７］ないし［１１］のいずれかに記載の半導体パッケージの製造方法。
この出願は、２０１１年１１月１日に出願された日本特許出願２０１１―２４０４３３および日本特許出願２０１１―２４０４３４を基礎とする優先権を主張し、その開示をすべてここに取り込む。
［１］板状の第１補強部材を用意する第１工程と、
前記第１補強部材の一方の面上に複数の絶縁層を積層することにより絶縁層積層体を形成するとともに、前記絶縁層積層体の一方の面側に第１導体パターンを、他方の面側に第２導体パターンをそれぞれ形成する第２工程と、
前記絶縁層積層体の前記第１補強部材と反対の面側に板状の第２補強部材を接合する第３工程と、
前記第１補強部材の不要部を除去することにより前記第１補強部材を所望形状に加工するとともに、前記第２補強部材の不要部を除去することにより前記第２補強部材を所望形状に加工する第４工程と、
前記第１補強部材または前記第２補強部材の前記除去された部分を介して、前記絶縁層積層体に半導体素子を搭載する第５工程とを有することを特徴とする半導体パッケージの製造方法。
［２］ 前記第１工程では、板状の補強材の一方の面側に支持された前記第１補強部材を用意し、
前記第２工程では、前記第１補強部材の前記補強材と反対の面側に前記絶縁層積層体を形成し、
前記第４工程に先立って、前記補強材を前記第１補強部材から剥離する［１］に記載の半導体パッケージの製造方法。
［３］ 前記第３工程では、前記第１補強部材を所望の平面視形状に加工するとともに、前記第１補強部材を薄肉化する［１］に記載の半導体パッケージの製造方法。
［４］ 前記第３工程では、前記第１補強部材を所望の厚さに薄肉化してから、所望の平面視形状に加工する［３］に記載の半導体パッケージの製造方法。
［５］ 板状の第１補強部材の一方の面上に少なくとも１つの絶縁層を積層するとともに、最も前記第１補強部材側に位置する前記絶縁層の前記第１補強部材の面側に第１導体パターンを形成して得られる第１部材と、板状の第２補強部材の一方の面上に少なくとも１つの絶縁層を積層するとともに、最も前記第２補強部材側に位置する前記絶縁層の前記第２補強部材の面側に第２導体パターンを形成して得られる第２部材とを用意する第１工程と、
前記第１部材および前記第２部材を、前記絶縁層同士を対向させて接合する第２工程と、
前記第１補強部材の不要部を除去することにより前記第１補強部材を所望形状に加工するとともに、前記第２補強部材の除去部を除去することにより前記第２補強部材を所望形状に加工する第３工程と、
前記第１補強部材または前記第２補強部材の前記除去された部分を介して、前記複数の絶縁層が積層してなる積層体に半導体素子を搭載する第４工程とを有することを特徴とする半導体パッケージの製造方法。
［６］ 前記第１補強部材および前記第２補強部材は、それぞれ、金属材料で構成されている［１］ないし［５］のいずれかに記載の半導体パッケージの製造方法。
［７］ 板状の第１補強部材と、前記第１補強部材の一方の面側に設けられた樹脂層と、前記樹脂層の前記第１補強部材と反対の面側に設けられた第１導体パターンとを有するシート部材を用意する第１工程と、
前記第１導体パターンを覆うように前記樹脂層に複数の絶縁層を積層し、絶縁層積層体を形成する第２工程と、
前記絶縁層積層体の前記第１補強部材と反対の面上に第２導体パターンを形成する第３工程と、
前記絶縁層積層体の前記第１補強部材と反対の面側に板状の第２補強部材を接合する第４工程と、
前記第１補強部材の不要部を除去することにより前記第１補強部材を所望形状に加工するとともに、前記第２補強部材の不要部を除去することにより前記第２補強部材を所望形状に加工する第５工程と、
前記第１補強部材または前記第２補強部材の前記除去された部分を介して、前記絶縁層積層体に半導体素子を搭載する第６工程とを有することを特徴とする半導体パッケージの製造方法。
［８］ 前記第１工程では、前記第１補強部材の前記樹脂層と反対の面側に、板状の補強材が設けられたシート部材を用意し、
前記第５工程に先立って、前記補強材を前記第１補強部材から剥離する［７］に記載の半導体パッケージの製造方法。
［９］ 前記第４工程では、前記第１補強部材を所望の平面視形状に加工するとともに、前記第１補強部材を薄肉化する［７］に記載の半導体パッケージの製造方法。
［１０］ 前記第４工程では、前記第１補強部材を所望の厚さに薄肉化してから、所望の平面視形状に加工する［９］に記載の半導体パッケージの製造方法。
［１１］ 板状の第１補強部材と、前記第１補強部材の一方の面側に設けられた樹脂層と、前記樹脂層の前記第１補強部材と反対の面側に設けられた第１導体パターンとを有する第１シート部材を用意し、前記第１導体パターンを覆うように前記樹脂層に少なくとも１つの絶縁層を積層して得られる第１部材と、板状の第２補強部材と、前記第２補強部材の一方の面側に設けられた樹脂層と、前記樹脂層の前記第２補強部材と反対の面側に設けられた第２導体パターンとを有する第２シート部材を用意し、前記第２導体パターンを覆うように前記樹脂層に少なくとも１つの絶縁層を積層して得られる第２部材とを用意する第１工程と、
前記第１部材および前記第２部材を、前記絶縁層同士を対向させて接合する第２工程と、
前記第１補強部材の不要部を除去することにより前記第１補強部材を所望形状に加工するとともに、前記第２補強部材の除去部を除去することにより前記第２補強部材を所望形状に加工する第３工程と、
前記第１補強部材または前記第２補強部材の前記除去された部分を介して、前記複数の絶縁層が積層してなる積層体に半導体素子を搭載する第４工程とを有することを特徴とする半導体パッケージの製造方法。
［１２］ 前記第１補強部材および前記第２補強部材は、それぞれ、金属材料で構成されている［７］ないし［１１］のいずれかに記載の半導体パッケージの製造方法。
この出願は、２０１１年１１月１日に出願された日本特許出願２０１１―２４０４３３および日本特許出願２０１１―２４０４３４を基礎とする優先権を主張し、その開示をすべてここに取り込む。
１ 半導体パッケージ
２ 配線基板
２Ａ 配線基板用積層体
３ 半導体素子
４ 補強部材
４Ａ 補強部材
５ 補強部材
５Ａ 補強部材
５Ｂ 補強部材
６ 剥離層
２０ 積層体
２１ 基板
２１Ａ 絶縁層積層体
２４ 伝熱ポスト
２５ ソルダーレジスト
２５Ａ ソルダーレジスト
２６ ソルダーレジスト
２６Ａ ソルダーレジスト
３１ 金属バンプ
３２ 接着層
３３ 外周面
４１ 開口部
５１ 部分
５２ 部分
５３ 開口部
７１ 金属バンプ
７１Ａ 金属ボール
８１ 絶縁材
８１Ａ 絶縁材
９１ 部材
９２ 部材
２００ マザーボード
２１１，２１２，２１３ 絶縁層
２１１Ａ 絶縁層
２１２Ａ 絶縁層
２１３Ａ 絶縁層
２１４ ビアホール
２２１Ａ 金属層
２２１ 導体パターン
２２２Ａ 金属層
２２２ 導体パターン
２２３Ａ 金属層
２２３ 導体パターン
２２４Ａ 金属層
２２４ 導体パターン
２３１ 導体ポスト
２３２ 導体ポスト
２３３ 導体ポスト
２４１ 部分
２４２ 部分
２５１ 貫通孔
２６１ 貫通孔
３００ 補強材
５３１ 壁面
９１１ シート部材
９２１ シート部材
１００ 半導体装置
２ 配線基板
２Ａ 配線基板用積層体
３ 半導体素子
４ 補強部材
４Ａ 補強部材
５ 補強部材
５Ａ 補強部材
５Ｂ 補強部材
６ 剥離層
２０ 積層体
２１ 基板
２１Ａ 絶縁層積層体
２４ 伝熱ポスト
２５ ソルダーレジスト
２５Ａ ソルダーレジスト
２６ ソルダーレジスト
２６Ａ ソルダーレジスト
３１ 金属バンプ
３２ 接着層
３３ 外周面
４１ 開口部
５１ 部分
５２ 部分
５３ 開口部
７１ 金属バンプ
７１Ａ 金属ボール
８１ 絶縁材
８１Ａ 絶縁材
９１ 部材
９２ 部材
２００ マザーボード
２１１，２１２，２１３ 絶縁層
２１１Ａ 絶縁層
２１２Ａ 絶縁層
２１３Ａ 絶縁層
２１４ ビアホール
２２１Ａ 金属層
２２１ 導体パターン
２２２Ａ 金属層
２２２ 導体パターン
２２３Ａ 金属層
２２３ 導体パターン
２２４Ａ 金属層
２２４ 導体パターン
２３１ 導体ポスト
２３２ 導体ポスト
２３３ 導体ポスト
２４１ 部分
２４２ 部分
２５１ 貫通孔
２６１ 貫通孔
３００ 補強材
５３１ 壁面
９１１ シート部材
９２１ シート部材
１００ 半導体装置
Claims (12)
- 少なくとも
板状の第１補強部材と、
この板状の第１補強部材上に設けられた第１導体パターンと、
この第１導体パターン上に設けられた熱硬化性の絶縁層と、
前記絶縁層上に設けられた第２導体パターンと、
前記第２導体パターン上に配置された板状の第２補強部材とを有する積層体を用意する工程と、
前記積層体を加熱して、前記絶縁層を熱硬化する工程と、
熱硬化した前記積層体の前記第１補強部材の一部を選択的に除去して、前記第１導体パターンを露出させるための開口部を形成する工程と、
前記第２補強部材の一部を選択的に除去して前記第２導体パターンを露出させるための開口部を形成する工程と、
前記第１補強部材の前記開口部を介して露出する前記第１導体パターン、あるいは、前記第２補強部材の前記開口部から露出する第２導体パターンに、半導体素子を接続する工程とを含む半導体パッケージの製造方法。 - 請求項１に記載の半導体パッケージの製造方法において、
積層体を用意する前記工程は、
前記板状の第１補強部材を用意する工程と、
この板状の第１補強部材上で、前記第１導体パターンおよびＢステージの前記絶縁層をこの順で積層する工程と、
前記絶縁層上に、他の導体パターンおよびＢステージの他の絶縁層を介して、前記第２導体パターンおよび前記第２補強部材を配置する工程とを含み、
前記積層体を加熱する前記工程では、前記絶縁層および前記他の絶縁層の硬化を進行させてＣステージとする半導体パッケージの製造方法。 - 請求項１または２に記載の半導体パッケージの製造方法において、
前記積層体は、前記第１導体パターンと、前記絶縁層と、前記第２導体パターンとを含んで構成されたコアレス基板用積層体と、このコアレス基板用積層体を挟んで配置される前記第１補強部材および前記第２補強部材を含む半導体パッケージの製造方法。 - 請求項１乃至３のいずれかに記載の半導体パッケージの製造方法において、
積層体を用意する前記工程では、
前記第１補強部材および前記第２補強部材のうちいずれか一方の補強部材と、前記第１導体パターンおよび前記第２導体パターンのうち、前記一方の補強部材側に配置された一方の導体パターンとの間にソルダーレジストとなる絶縁性樹脂層が配置された積層体を用意し、
前記一方の補強部材に前記開口部を形成する前記工程を実施した後、
前記絶縁性樹脂層の一部を選択的に除去して、前記一方の補強部材の前記開口部に連通するとともに前記一方の導体パターンが露出する貫通孔を形成する工程と、
前記一方の補強部材の前記開口部および前記貫通孔を介して、前記一方の導体パターンに接するように金属バンプを配置する工程とを実施する半導体パッケージの製造方法。 - 請求項４に記載の半導体パッケージの製造方法において、
前記一方の補強部材に前記開口部を形成する前記工程では、
前記一方の補強部材の一部をウェットエッチングで選択的に除去して前記開口部を形成し、
前記絶縁性樹脂層に貫通孔を形成する前記工程では、前記絶縁性樹脂層の一部をレーザにより、選択的に除去して前記貫通孔を形成し、
径が、前記一方の補強部材の前記開口部の径よりも小さく、周縁部が、前記一方の補強部材の前記開口部の周縁部の内側に位置する前記貫通孔を形成する半導体パッケージの製造方法。 - 請求項４または５に記載の半導体パッケージの製造方法において、
前記金属バンプを配置する前記工程では、
前記貫通孔内部に、前記一方の導体パターンを被覆するように、フラックス活性化合物および熱硬化性樹脂を含む絶縁性材料を充填する工程と、
前記絶縁性材料に前記金属バンプを押し込むことで、前記金属バンプと前記一方の補強部材の前記開口部の周縁部との間の隙間に前記絶縁性材料を配置する工程と、
前記金属バンプおよび前記絶縁性材料を加熱して、前記金属バンプと一方の導体パターンとを接合するとともに、前記絶縁性材料を硬化させる工程とを実施する半導体パッケージの製造方法。 - 請求項１乃至６のいずれかに記載の半導体パッケージの製造方法において、
積層体を用意する前記工程では、
前記第１補強部材上に、前記第１導体パターンを形成し、
前記第１導体パターン上に前記絶縁層を積層し、
この絶縁層上に前記第２導体パターンを形成した後、
前記第２導体パターン上に前記第２補強部材を設ける半導体パッケージの製造方法。 - 請求項７に記載の半導体パッケージの製造方法において、
前記第１補強部材に前記開口部を形成する前記工程では、
前記第１補強部材を薄肉化するとともに、前記開口部を形成する半導体パッケージの製造方法。 - 請求項８に記載の半導体パッケージの製造方法において、
前記第１補強部材は、前記第１導体パターンが設けられる本体部と、この本体部を支持する補強材とを備え、
前記第１補強部材に前記開口部を形成する前記工程では、
前記本体部から前記補強材を剥離することで、前記第１補強部材を薄肉化する半導体パッケージの製造方法。 - 請求項８に記載の半導体パッケージの製造方法において、
前記第１補強部材に前記開口部を形成する前記工程では、
前記第１補強部材をエッチングすることで薄肉化する半導体パッケージの製造方法。 - 請求項１乃至６のいずれかに記載の半導体パッケージの製造方法において、
積層体を用意する前記工程では、
一対の第１補強部材を用意して、前記一対の第１補強部材間を接着する工程と、
各第１補強部材上に、前記第１導体パターンを形成し、
前記各第１導体パターン上に前記絶縁層を積層する工程と、
この絶縁層上に前記第２導体パターンを設ける工程と、
前記第２導体パターン上に前記第２補強部材を設ける工程と、
前記一対の第１補強部材のうちの一方の第１補強部材から、他方の第１補強部材を剥離する工程と
を実施して、２対の前記積層体を用意する半導体パッケージの製造方法。 - 請求項１乃至６のいずれかに記載の半導体パッケージの製造方法において、
積層体を用意する前記工程は、
前記第１補強部材上に、前記第１導体パターンを形成し、前記第１導体パターン上に前記絶縁層を積層する工程と、
前記第２補強部材上に、前記第２導体パターンを形成し、前記第２導体パターン上に他の熱硬化性の絶縁層を積層する工程と、
前記第１補強部材と前記第２補強部材とを、前記絶縁層、前記他の絶縁層およびこれらの絶縁層間に配置された他の導体パターンを介して接合する工程とを含む半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012238564A JP5304940B2 (ja) | 2011-11-01 | 2012-10-30 | 半導体パッケージの製造方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011240433 | 2011-11-01 | ||
| JP2011240434 | 2011-11-01 | ||
| JP2011240434 | 2011-11-01 | ||
| JP2011240433 | 2011-11-01 | ||
| JP2012238564A JP5304940B2 (ja) | 2011-11-01 | 2012-10-30 | 半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013118364A true JP2013118364A (ja) | 2013-06-13 |
| JP5304940B2 JP5304940B2 (ja) | 2013-10-02 |
Family
ID=48191663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012238564A Expired - Fee Related JP5304940B2 (ja) | 2011-11-01 | 2012-10-30 | 半導体パッケージの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5304940B2 (ja) |
| TW (1) | TWI549248B (ja) |
| WO (1) | WO2013065287A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017122306A1 (ja) * | 2016-01-14 | 2017-07-20 | 三菱電機株式会社 | 放熱板構造体、半導体装置および放熱板構造体の製造方法 |
| KR101778433B1 (ko) * | 2016-03-22 | 2017-09-13 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| WO2019082608A1 (ja) * | 2017-10-26 | 2019-05-02 | 日東電工株式会社 | 撮像素子実装基板 |
| US11676949B2 (en) | 2020-12-01 | 2023-06-13 | Samsung Electronics Co., Ltd. | Semiconductor packages having supporting members |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6266965B2 (ja) * | 2013-12-04 | 2018-01-24 | Ｊｘ金属株式会社 | 多層プリント配線基板の製造方法及びベース基材 |
| CN111755409A (zh) * | 2019-03-27 | 2020-10-09 | 恒劲科技股份有限公司 | 半导体封装基板及其制法与电子封装件及其制法 |
| KR20210047458A (ko) | 2019-10-22 | 2021-04-30 | 삼성전자주식회사 | 패키지 기판 및 그의 제조 방법, 및 패키지 기판을 포함하는 반도체 패키지 및 그의 제조 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09266231A (ja) * | 1996-03-28 | 1997-10-07 | Nec Corp | 半導体装置用パッケージ |
| JP2003522401A (ja) * | 1998-05-07 | 2003-07-22 | ミネソタ マイニング アンド マニュファクチャリング カンパニー | 積層型集積回路パッケージ |
| JP2009081356A (ja) * | 2007-09-27 | 2009-04-16 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
| JP2009094195A (ja) * | 2007-10-05 | 2009-04-30 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| JP2010129810A (ja) * | 2008-11-28 | 2010-06-10 | Fujitsu Ltd | 半導体素子搭載用基板及び半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201007909A (en) * | 2008-08-13 | 2010-02-16 | Powertech Technology Inc | Ball grid array package without solder balls |
| TWI394240B (zh) * | 2009-11-02 | 2013-04-21 | Powertech Technology Inc | 免用凸塊之覆晶封裝構造及其中介板 |
-
2012
- 2012-10-30 JP JP2012238564A patent/JP5304940B2/ja not_active Expired - Fee Related
- 2012-10-30 WO PCT/JP2012/006936 patent/WO2013065287A1/ja active Application Filing
- 2012-11-01 TW TW101140485A patent/TWI549248B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09266231A (ja) * | 1996-03-28 | 1997-10-07 | Nec Corp | 半導体装置用パッケージ |
| JP2003522401A (ja) * | 1998-05-07 | 2003-07-22 | ミネソタ マイニング アンド マニュファクチャリング カンパニー | 積層型集積回路パッケージ |
| JP2009081356A (ja) * | 2007-09-27 | 2009-04-16 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
| JP2009094195A (ja) * | 2007-10-05 | 2009-04-30 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| JP2010129810A (ja) * | 2008-11-28 | 2010-06-10 | Fujitsu Ltd | 半導体素子搭載用基板及び半導体装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017122306A1 (ja) * | 2016-01-14 | 2017-07-20 | 三菱電機株式会社 | 放熱板構造体、半導体装置および放熱板構造体の製造方法 |
| JPWO2017122306A1 (ja) * | 2016-01-14 | 2018-04-12 | 三菱電機株式会社 | 放熱板構造体、半導体装置および放熱板構造体の製造方法 |
| CN108463879A (zh) * | 2016-01-14 | 2018-08-28 | 三菱电机株式会社 | 散热板构造体、半导体装置以及散热板构造体的制造方法 |
| US10692794B2 (en) | 2016-01-14 | 2020-06-23 | Mitsubishi Electric Corporation | Radiation plate structure, semiconductor device, and method for manufacturing radiation plate structure |
| KR101778433B1 (ko) * | 2016-03-22 | 2017-09-13 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| WO2019082608A1 (ja) * | 2017-10-26 | 2019-05-02 | 日東電工株式会社 | 撮像素子実装基板 |
| JP2019079990A (ja) * | 2017-10-26 | 2019-05-23 | 日東電工株式会社 | 撮像素子実装基板 |
| JP7173728B2 (ja) | 2017-10-26 | 2022-11-16 | 日東電工株式会社 | 撮像素子実装基板 |
| US11647269B2 (en) | 2017-10-26 | 2023-05-09 | Nitto Denko Corporation | Imaging element-mounting board |
| US11676949B2 (en) | 2020-12-01 | 2023-06-13 | Samsung Electronics Co., Ltd. | Semiconductor packages having supporting members |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201340270A (zh) | 2013-10-01 |
| TWI549248B (zh) | 2016-09-11 |
| JP5304940B2 (ja) | 2013-10-02 |
| WO2013065287A1 (ja) | 2013-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5994776B2 (ja) | 半導体パッケージ、半導体装置、半導体パッケージの製造方法 | |
| JP5304940B2 (ja) | 半導体パッケージの製造方法 | |
| JP6048050B2 (ja) | 半導体パッケージおよび半導体装置 | |
| JP5228908B2 (ja) | 半導体装置 | |
| JP5712615B2 (ja) | 電子部品パッケージおよび電子部品パッケージの製造方法 | |
| KR20120041733A (ko) | 전자 부품의 제조 방법 및 전자 부품 | |
| WO2012029549A1 (ja) | 半導体パッケージおよび半導体装置 | |
| WO2012035972A1 (ja) | 半導体パッケージおよび半導体装置 | |
| JP2013084861A (ja) | 半導体パッケージおよび半導体装置 | |
| WO2012029526A1 (ja) | 半導体パッケージおよび半導体装置 | |
| WO2012029579A1 (ja) | 半導体パッケージおよび半導体装置 | |
| JP2013080805A (ja) | 補強部材の製造方法 | |
| JP2013080802A (ja) | 補強部材の製造方法 | |
| JP2013080806A (ja) | 補強部材の製造方法 | |
| JP2013080804A (ja) | 補強部材の製造方法 | |
| WO2011118146A1 (ja) | 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法 | |
| JP7087369B2 (ja) | 微細配線層付きキャリア基板および微細配線層付き半導体パッケージ基板の製造方法 | |
| JP2013080803A (ja) | 補強部材の製造方法 | |
| JP2013055291A (ja) | 半導体パッケージの製造方法 | |
| JP2013055290A (ja) | 半導体パッケージおよび半導体装置 | |
| JP5053003B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007188985A (ja) | 回路基板、回路基板の製造方法および回路板 | |
| JP2017017231A (ja) | エレクトロニクス用部材に用いられる構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5304940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |