CN109767993A - 半导体封装件的溅镀方法 - Google Patents

半导体封装件的溅镀方法 Download PDF

Info

Publication number
CN109767993A
CN109767993A CN201910036697.0A CN201910036697A CN109767993A CN 109767993 A CN109767993 A CN 109767993A CN 201910036697 A CN201910036697 A CN 201910036697A CN 109767993 A CN109767993 A CN 109767993A
Authority
CN
China
Prior art keywords
film
semiconductor package
package part
layer
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910036697.0A
Other languages
English (en)
Other versions
CN109767993B (zh
Inventor
王杰
黄浈
张超
柳燕华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201910036697.0A priority Critical patent/CN109767993B/zh
Publication of CN109767993A publication Critical patent/CN109767993A/zh
Application granted granted Critical
Publication of CN109767993B publication Critical patent/CN109767993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physical Vapour Deposition (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种半导体封装件的溅镀方法,包括:S1、提供半成型封装体及UV膜,半成型封装体包括:基体及设置于基体一侧的导电端子;UV膜至少包括:透光的基底层以及连接于基底层的粘结层;S2、结合半成型封装体和UV膜,粘结层完全包覆导电端子;S3、切割半成型封装体而形成若干单体;S4、对UV膜做扩片处理,以增大相邻单体之间的间距;S5、在单体的至少部分外表面溅镀金属层而形成半导体封装件;S6、将半导体封装件脱离UV膜。本发明的半导体封装件的溅镀方法采用UV膜辅助保护导电端子,以辅助完成对半成型封装体的溅镀,不仅满足了侧面溅镀的均匀性,同时使用UV膜直接做溅镀,减少了转移产品的步骤,节约成本,提升封装效率。

Description

半导体封装件的溅镀方法
技术领域
本发明涉及半导体封装技术领域,尤其涉及一种半导体封装件的溅镀方法。
背景技术
半导体溅镀过程中,需要将焊球进行保护,以避免溅镀过程中溅镀的金属层与焊球导通而发生短路。现有技术解决该问题的方案为:
步骤1:将包封过后的整条产品压在第一保护膜上,第一保护膜可以保护背部引脚或锡球,以防止溅镀时镀到背部引脚或锡球;
步骤2:将整条产品切割成单颗产品;
步骤3:将单颗产品转移至PI膜上,并呈一定间距的阵列排布至PI膜上;
步骤4:在步骤3的完成的单颗产品顶面和四周侧面溅镀金属层;
步骤5:剥离溅镀后的单颗产品上的PI膜;
步骤6:在第一保护膜上粘贴粘度更高的第二保护膜,以通过第二保护膜使第一保护膜脱离溅镀后的单颗产品。
上述现有技术的流程较复杂,且各个步骤缺一不可,费时费力,且导致成本增加,另外,通过上述方案获得的产品侧面溅镀品质较差,从而难以满足用户需求。
发明内容
本发明的目的在于提供一种半导体封装件的溅镀方法。
为了实现上述发明目的,本发明提供了一种半导体封装件的溅镀方法,包括:
S1、提供半成型封装体及UV膜,所述半成型封装体包括:基体及设置于所述基体一侧的导电端子;所述UV膜至少包括:透光的基底层及连接于所述基底层的粘结层;
S2、结合所述半成型封装体和所述UV膜,所述粘结层完全包覆所述导电端子;
S3、切割所述半成型封装体而形成若干单体;
S4、对所述UV膜做扩片处理,以增大相邻单体之间的间距;
S5、在所述单体的至少部分外表面溅镀金属层而形成半导体封装件;
S6、将半导体封装件脱离UV膜。
作为本发明一实施方式的进一步改进,步骤S4之前,所述方法还包括:
至少在相邻单体之间位置切割粘结层,并使得至少部分基底层连接。
作为本发明一实施方式的进一步改进,步骤S4具体包括:采用扩片设备对所述UV膜进行机械扩片。
作为本发明一实施方式的进一步改进,所述UV膜还包括:设置于所述基底层和所述粘结层之间且透光的膨胀层;
步骤S4还包括:使所述膨胀层膨胀作用所述UV膜而辅助所述UV膜扩展。
作为本发明一实施方式的进一步改进,步骤“使所述膨胀层膨胀作用所述UV膜而辅助所述UV膜扩展”具体包括:加热所述UV膜而使得UV膜中的膨胀层膨胀并作用所述基底层扩展。
作为本发明一实施方式的进一步改进,所述UV膜还包括:连接于所述粘结层远离所述基底层一侧的保护层;
所述步骤S2还包括:去除粘结层上的保护层后,再结合所述半成型封装体和所述UV膜。
作为本发明一实施方式的进一步改进,所述步骤S5具体包括:紫外照射UV膜而使得半导体封装件脱离UV膜。
作为本发明一实施方式的进一步改进,步骤S5具体包括:在所述单体远离所述导电端子的外表面全部溅镀金属层而形成半导体封装件。
作为本发明一实施方式的进一步改进,所述导电端子为设置于所述基体一侧的导电引脚或焊球。
作为本发明一实施方式的进一步改进,所述步骤S1还包括:提供一ring环,所述ring环为环状金属框架;
所述步骤S2还包括:将UV膜固定在所述ring环上。
本发明的有益效果是:本发明的半导体封装件的溅镀方法采用UV膜辅助保护导电端子,以辅助完成对半成型封装体的溅镀,不仅满足了侧面溅镀的均匀性,同时使用UV膜直接做溅镀,减少了转移产品的步骤,节约成本,提升封装效率。
附图说明
图1是本发明一实施方式提供的半导体封装件的溅镀方法的流程示意图;
图2为对应本发明图1所示封装方法的步骤示意图;
图3、图4分别是本发明不同实施方式中UV膜的结构示意图。
具体实施方式
以下将结合附图所示的实施例对本发明进行详细描述。但这些实施例并不限制本发明,本领域的普通技术人员根据这些实施例所做出的结构或功能上的变换均包含在本发明的保护范围内。
结合参照图1、图2所示,本发明第一实施方式提供的半导体封装件的溅镀方法,所述封装方法包括:
S1、提供半成型封装体及UV膜,所述半成型封装体包括:基体11及设置于所述基体11一侧的导电端子12;所述UV膜至少包括:透光的基底层21及连接于所述基底层21的粘结层23。
S2、结合所述半成型封装体和所述UV膜,所述粘结层完全包覆所述导电端子。
S3、切割所述半成型封装体而形成若干单体;
S4、对所述UV膜做扩片处理,以增大相邻单体之间的间距;
S5、在所述单体的至少部分外表面溅镀金属层而形成半导体封装件;
S6、将半导体封装件脱离UV膜。
通常情况下,半成型封装体包括若干个未切割的单体,每个单体包括:基体11,所述基体11一侧设置导电端子12以导通功能芯片;本发明一具体示例中,所述导电端子12通常为设置于所述基体11一侧的导电引脚或焊球,基体11上的功能芯片通过线路层与所述导电引脚或焊球导通,以连接其他零部件,在此不做具体赘述。
需要理解的是,本发明所述的半成型封装体用于表述待溅镀金属层的封装体,在半成型封装体上溅镀金属层13以满足成型封装体的需求,该金属层13例如:屏蔽层、其他线路层等,该金属层13通常掺杂金属介质。
结合图3所示,本发明较佳实施方式中,所述UV膜还包括:保护层25,所述保护层25连接于所述粘结层23且远离所述基底层21设置,用于保护粘结层23,所述保护层25通常为保护粘结层23的薄膜,在UV膜被使用过程中,会先将保护层25去除,再进行使用,即对于步骤S2,当UV膜具有保护层25时,需要先去除粘结层23上的保护层25后,再结合所述半成型封装体和所述UV膜。另外,所述基底层21为透明材质,如此,可以保证将溅镀的单体脱离UV膜过程中,采用紫外光线照射UV膜而使得粘结层23的粘度降低过程中,保证紫外光线透过基底层21而作用于粘结层23。
结合图4所示,本发明较佳实施方式中,所述UV膜还包括:膨胀层22,所述膨胀层22设置于所述基底层21和所述粘结层23之间,该膨胀层22在受到外力作用时可以进行膨胀。
较佳的,所述膨胀层22同样由透光材质制成,以在步骤S5将溅镀的单体脱离UV膜过程中,采用光照降低粘结层23的粘度时,使光线同时透过基底层21和膨胀层22而作用于粘结层23。
本发明具体实施方式中,对于步骤S1,优选提供一ring环,所述ring环为环状金属框架,在使用过程中,可将UV膜固定在所述ring环上,以起到支撑UV膜的作用;如此,无需对产品进行转移及重新排布,便于产品溅镀。
本发明具体实施方式中,对于步骤S2,可将包封过的半成型封装体整条压在UV膜上,进而使UV膜的粘结层23完全包覆焊球等导电端子12以对导电端子进行保护,避免溅镀时,溅镀的金属层13溢镀到导电端子12的外表面,造成电性短路等不良的问题。
本发明具体实施方式中,对于步骤S3,对整条的半成型封装体切割形成若干单体,以为后续的溅镀做准备工作,本发明较佳实施方式中,在对长条的半成型封装体切割形成若干单体过程中,同步切割UV膜,以在后续步骤中避免UV膜阻碍相邻单体之间间距的扩大。
本发明可实现实时方式中,对于图3所示的UV膜,至少在相邻单体之间位置切割粘结层23,并使得至少部分基底层21连接;在本发明的可实现方式中,可选择部分切割粘结层23、切断粘结层23,以及切断粘结层23及部分基底层21三种实现方式对UV膜进行切割,在该三种实施方式中,由于基底层21保持连接,故,可以保证若干被切割后形成的单体依旧处于同一生产线上,避免溅镀之前对各单体进行再次转移,下述内容中还会详细说明。
对于图4所示的UV膜,至少在相邻单体之间位置切割粘结层23,并使得至少部分膨胀层22连接;在本发明的可实现方式中,可选择部分切割粘结层23、切断粘结层23,以及切断粘结层23及部分膨胀层22三种实现方式对UV膜进行切割,在该三种实施方式中,由于膨胀层22以及基底层21保持连接,故,可以保证若干被切割后形成的单体依旧处于同一生产线上,避免溅镀之前对各单体进行再次转移,下述内容中还会详细说明。
本发明一具体实施方式中,对于步骤S4,可采用扩片设备对所述UV膜进行机械扩片,该步骤S4通过对UV膜做扩片处理而使得UV膜扩张,以此来增加相邻单体之间的间距,进而保证单体侧面溅镀均匀性。较佳的,当选用如图3所示的UV膜时,优选切断粘结层23,保持基底层21连接,采用扩片设备对所述基底层21进行机械扩片以此来增加相邻单体之间的间距,进而保证单体侧面溅镀均匀性。
较佳的,当选用如图4所示的UV膜时,优选断粘结层23,保持基底层21连接,同时保持膨胀层22连接;进一步的,采用扩片设备对所述UV膜进行机械扩片,并使得所述UV膜中的膨胀层22作用所述UV膜而辅助所述UV膜扩展。
具体的,采用扩片设备对所述基底层21进行机械扩片,外力作用所述UV膜中的膨胀层22而使得所述膨胀层22间接作用所述UV膜而辅助所述基底层扩展。
本发明的膨胀层22可以采用加热处理的方式使其膨胀,故本发明较佳实施方式中,加热所述UV膜而使得UV膜中的膨胀层膨胀并作用所述基底层21扩展,如此,有助于提升扩片效果,进而保证单体侧面溅镀均匀性。
需要说明的是,当选用如图4所示的具有膨胀层的UV膜时,其分别采用机械和加热的方式进行扩片时,该两个步骤可按需先后也可以同时进行,在此不做具体赘述。
本发明具体实施方式中,对于步骤S5,在所述单体的至少部分外表面溅镀金属层13而形成半导体封装件,可以理解的是,在实际应用中,根据需求的不同,溅镀的金属层13可以全包覆单体裸露至UV膜外部的部分,也可以部分包覆单体裸露至UV膜外部的部分。
本发明一具体实施方式中,在所述单体远离所述导电端子12的外表面全部溅镀金属层13而形成半导体封装件;后续单体要求部分溅镀时,可以进一步通过其他设备对溅镀的金属层13进行切割处理,例如:蚀刻,以满足需求,在此不做进一步的赘述。
可以理解的是,本发明通过设置UV膜保护导电端子12,如此,在溅镀金属层13时,可避免溢镀到导电端子12的外表面,而造成意外电性短路的现象发生。
对于步骤S6,可以采用多种使半导体封装件脱离UV膜,在本发明较佳实施方式中,对UV膜进行光线照射,使UV膜的粘度降;本发明具体实施方式中,紫外照射UV膜而使得半导体封装件脱离UV膜,当紫外光透过基底层21而照射粘结层23时,UV膜的粘度降低,此时,半导体封装件易于脱离UV膜。
综上所述,本发明的半导体封装件的溅镀方法采用UV膜辅助保护导电端子,以辅助完成对半成型封装体的溅镀,不仅满足了侧面溅镀的均匀性,同时使用UV膜直接做溅镀,减少了转移产品的步骤,节约成本,提升封装效率,为半导体产品提供了非常实用、有效的溅镀实现方式。
应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明,它们并非用以限制本发明的保护范围,凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (10)

1.一种半导体封装件的溅镀方法,其特征在于,包括:
S1、提供半成型封装体及UV膜,所述半成型封装体包括:基体及设置于所述基体一侧的导电端子;所述UV膜至少包括:透光的基底层及连接于所述基底层的粘结层;
S2、结合所述半成型封装体和所述UV膜,所述粘结层完全包覆所述导电端子;
S3、切割所述半成型封装体而形成若干单体;
S4、对所述UV膜做扩片处理,以增大相邻单体之间的间距;
S5、在所述单体的至少部分外表面溅镀金属层而形成半导体封装件;
S6、将半导体封装件脱离UV膜。
2.根据权利要求1所述的半导体封装件的溅镀方法,其特征在于,步骤S4之前,所述方法还包括:
至少在相邻单体之间位置切割粘结层,并使得至少部分基底层连接。
3.根据权利要求2所述的半导体封装件的溅镀方法,其特征在于,步骤S4具体包括:采用扩片设备对所述UV膜进行机械扩片。
4.根据权利要求3所述的半导体封装件的溅镀方法,其特征在于,
所述UV膜还包括:设置于所述基底层和所述粘结层之间且透光的膨胀层;
步骤S4还包括:使所述膨胀层膨胀作用所述UV膜而辅助所述UV膜扩展。
5.根据权利要求4所述的半导体封装件的溅镀方法,其特征在于,步骤“使所述膨胀层膨胀作用所述UV膜而辅助所述UV膜扩展”具体包括:加热所述UV膜而使得UV膜中的膨胀层膨胀并作用所述基底层扩展。
6.根据权利要求1所述的半导体封装件的溅镀方法,其特征在于,所述UV膜还包括:连接于所述粘结层远离所述基底层一侧的保护层;
所述步骤S2还包括:去除粘结层上的保护层后,再结合所述半成型封装体和所述UV膜。
7.根据权利要求1所述的半导体封装件的溅镀方法,其特征在于,所述步骤S5具体包括:紫外照射UV膜而使得半导体封装件脱离UV膜。
8.根据权利要求1所述的半导体封装件的溅镀方法,其特征在于,步骤S5具体包括:在所述单体远离所述导电端子的外表面全部溅镀金属层而形成半导体封装件。
9.根据权利要求1所述的半导体封装件的溅镀方法,其特征在于,所述导电端子为设置于所述基体一侧的导电引脚或焊球。
10.根据权利要求1所述的半导体封装件的溅镀方法,其特征在于,所述步骤S1还包括:提供一ring环,所述ring环为环状金属框架;
所述步骤S2还包括:将UV膜固定在所述ring环上。
CN201910036697.0A 2019-01-15 2019-01-15 半导体封装件的溅镀方法 Active CN109767993B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910036697.0A CN109767993B (zh) 2019-01-15 2019-01-15 半导体封装件的溅镀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910036697.0A CN109767993B (zh) 2019-01-15 2019-01-15 半导体封装件的溅镀方法

Publications (2)

Publication Number Publication Date
CN109767993A true CN109767993A (zh) 2019-05-17
CN109767993B CN109767993B (zh) 2020-08-04

Family

ID=66454024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910036697.0A Active CN109767993B (zh) 2019-01-15 2019-01-15 半导体封装件的溅镀方法

Country Status (1)

Country Link
CN (1) CN109767993B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110565058A (zh) * 2019-08-29 2019-12-13 江苏长电科技股份有限公司 一种bga产品的磁控溅射方法
CN114597170A (zh) * 2020-12-04 2022-06-07 芯沣科技有限公司 半导体元件封装结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141444A (ja) * 2000-11-01 2002-05-17 Sony Corp 半導体装置およびその製造方法
CN104051431A (zh) * 2013-03-14 2014-09-17 Nxp股份有限公司 具有射频屏蔽的系统、半导体器件及其制造方法
US20160300799A1 (en) * 2015-04-10 2016-10-13 Byung Joon Han Integrated circuit packaging system with shielding and method of manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141444A (ja) * 2000-11-01 2002-05-17 Sony Corp 半導体装置およびその製造方法
CN104051431A (zh) * 2013-03-14 2014-09-17 Nxp股份有限公司 具有射频屏蔽的系统、半导体器件及其制造方法
US20160300799A1 (en) * 2015-04-10 2016-10-13 Byung Joon Han Integrated circuit packaging system with shielding and method of manufacture thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110565058A (zh) * 2019-08-29 2019-12-13 江苏长电科技股份有限公司 一种bga产品的磁控溅射方法
CN110565058B (zh) * 2019-08-29 2021-07-27 江苏长电科技股份有限公司 一种bga产品的磁控溅射方法
CN114597170A (zh) * 2020-12-04 2022-06-07 芯沣科技有限公司 半导体元件封装结构及其制造方法

Also Published As

Publication number Publication date
CN109767993B (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
CN106531647B (zh) 一种扇出型芯片的封装结构及其封装方法
US10283376B2 (en) Chip encapsulating method and chip encapsulating structure
CN101859755B (zh) 一种功率mosfet封装体及其封装方法
CN102386104B (zh) 四边扁平无接脚封装方法
TW200839903A (en) Method for manufacturing electrical connections in wafer
CN106876363A (zh) 3d连接的扇出型封装结构及其工艺方法
CN101533783B (zh) 薄型四侧扁平无引脚封装方法
CN105185717A (zh) 晶圆级芯片封装方法
CN109767993A (zh) 半导体封装件的溅镀方法
CN109817769B (zh) 一种新型led芯片封装制作方法
CN108389805A (zh) 一种高可靠性平面凸点式封装方法及封装结构
CN101404274B (zh) 三引脚电子器件封装用引线框架、封装结构及其封装方法
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
CN106373896A (zh) 芯片封装制程及芯片封装体
CN104157638B (zh) 正装芯片倒装360度发光可任意环绕led灯丝及其制备方法
US20160345436A1 (en) Circuit board, manufacturing method thereof and display apparatus
US20200105736A1 (en) 3D Stacked and Encapsulated LED Display Screen Module and Its Encapsulation Method
CN107248539A (zh) 一种led封装工艺
US8222088B2 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
CN110190068A (zh) 显示面板和显示面板的制造方法
CN209947868U (zh) 一种贴片式发光二极管的封装结构
CN104617002A (zh) 一种半导体封装方法及结构
CN108242434A (zh) 基板结构及其制造方法
CN106783643A (zh) 一种芯片及其封装方法
CN106024647A (zh) 一种cob封装器件低成本生产工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant