KR20230096740A

KR20230096740A - 회로 기판 및 이를 포함하는 반도체 패키지

Info

Publication number: KR20230096740A
Application number: KR1020210186539A
Authority: KR
Inventors: 유채영; 이수민; 정재훈
Original assignee: 엘지이노텍 주식회사
Priority date: 2021-12-23
Filing date: 2021-12-23
Publication date: 2023-06-30
Also published as: WO2023121406A1

Abstract

실시 예에 따른 회로 기판은 제1 절연층; 및 상기 제1 절연층의 상면에 배치되고, 캐비티를 포함하는 제2 절연층을 포함하고, 상기 캐비티는 상기 제1 절연층의 상면보다 높게 위치하는 바닥면을 포함하고, 상기 캐비티의 바닥면은, 복수의 제1 부분 및 상기 복수의 제1 부분 사이에 배치된 복수의 제2 부분을 포함하고, 상기 복수의 제1 부분은, 최고 높이를 가지는 부분과 최저 높이를 가지는 부분 사이의 높이 차이가 1㎛ 이하이고, 상기 복수의 제2 부분은, 상기 복수의 제1 부분과 다른 높이를 가진다.

Description

회로 기판 및 이를 포함하는 반도체 패키지{CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE COMPRISING THE SAME}

실시 예는 회로 기판 및 이를 포함하는 반도체 패키지에 관한 것이다.

최근 들어 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5th generation) 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다.

높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역(sub 6기가(6GHz), 28기가(28GHz), 38기가(38GHz) 또는 그 이상 주파수)를 사용한다. 이러한 높은 주파수 대역은 파장의 길이로 인하여 mmWave로 불린다.

초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 어레이 안테나(array antenna) 등의 집적화 기술들이 개발되고 있다.

이러한 주파수 대역들에서 파장의 수백 개의 활성 안테나로 이루어질 수 있는 점을 고려하면, 안테나 시스템이 상대적으로 커질 수 있다

이것은 활성 안테나 시스템을 이루는 여러 개의 기판들 즉, 안테나 기판, 안테나 급전 기판, 송수신기(transceiver) 기판, 그리고 기저대역(baseband) 기판이 하나의 소형장치(one compactunit)로 집적되어야 한다는 것을 의미한다.

이에 따라, 종래의 5G 통신 시스템에 적용되는 회로 기판은 상기와 같은 여러 개의 기판들이 집적화된 구조를 가졌으며, 이에 따라 상대적으로 두꺼운 두께를 가졌다. 이에 따라, 종래에는 회로 기판을 구성하는 절연층의 두께를 얇게 함으로써, 회로 기판의 전체적인 두께를 줄였다.

그러나, 상기 절연층의 두께를 얇게 하여 회로 기판을 제작하는데에는 한계가 있으며, 나아가 상기 절연층의 두께가 얇아짐에 따라 회로 패턴이 안정적으로 보호되지 못하는 문제가 있다.

이에 따라, 최근에는 레이저나 샌드 블러스트(sand blast)를 이용하여 회로 기판에 캐비티를 형성하고, 상기 형성된 캐비티 내에 소자를 배치함으로써, 소자의 전체적인 두께를 감소하였다.

일반적인 캐비티 형성 공정은 레이저나 샌드 블러스트를 이용하여 회로 기판을 형성한 이후에 캐비티의 측벽의 잔해물 제거를 위한 디스미어 공정을 필수적으로 진행해야만 했다. 상기 디스미어 공정은 상기 캐비티의 측벽을 에칭으로 제거하는 공정을 의미한다.

그러나, 상기와 같이 디스미어 공정이 진행되는 경우, 상기 캐비티의 측벽의 일부가 제거됨에 따라 캐비티의 사이즈의 확장이 이루어지며, 이로 인해 상기 캐비티의 사이즈가 목표 사이즈보다 커지는 문제가 있다.

그리고 상기 캐비티의 사이즈가 목표 사이즈보다 커지는 경우, 회로 패턴을 배치하지 못하는 영역인 데드 영역이 증가하게 되고, 이에 따라 회로 집적도가 감소하거나, 회로 기판의 수평 방향으로의 폭 또는 수직 방향으로의 두께가 증가하는 문제가 있다.

실시 예는 캐비티의 사이즈가 확장되는 것을 방지할 수 있는 회로 기판 및 이를 포함하는 반도체 패키지를 제공하고자 한다.

또한, 실시 예는 캐비티의 측벽의 경사각 개선 및 데드 영역의 폭을 감소시킬 수 있는 회로 기판 및 이를 포함하는 반도체 패키지를 제공하고자 한다.

또한, 실시 예는 회로 집적도를 향상시킬 수 있는 회로 기판 및 이를 포함하는 반도체 패키지를 제공하고자 한다.

또한, 실시 예는 캐비티의 바닥면의 거칠기를 감소시킬 수 있는 회로 기판 및 이를 포함하는 반도체 패키지를 제공하고자 한다.

실시 예에서 해결하고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제는 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

또한, 상기 복수의 제2 부분은 상기 복수의 제1 부분 사이에서 상측 방향으로 돌출된다.

또한, 상기 복수의 제1 부분 각각은 사각 형상을 가진다.

또한, 상기 복수의 제2 부분 각각은 상기 사각 형상의 변들 각각에 대응하는 변 형상을 가진다.

또한, 상기 회로 기판은 상기 제1 절연층의 상면에 배치되고, 상기 캐비티와 수직으로 중첩되는 패드를 포함하는 제1 회로 패턴층을 포함하고, 상기 캐비티의 바닥면의 제1 부분 및 제2 부분은 상기 패드의 상면보다 낮게 위치한다.

또한, 상기 캐비티의 바닥면의 상기 제1 부분의 높이는, 상기 패드의 높이의 5% 내지 70%의 범위를 만족한다.

또한, 상기 캐비티의 바닥면의 상기 제2 부분의 높이는, 상기 패드의 높이의 10% 내지 80%의 범위를 만족한다.

또한, 상기 캐비티의 바닥면의 상기 제2 부분의 높이는, 1.2㎛ 내지 5㎛ 사이의 범위를 가진다.

또한, 상기 복수의 제2 부분은 상기 복수의 제1 부분 사이에서 하측 방향으로 함몰되고, 상기 복수의 제2 부분의 각각의 최하단은, 상기 제1 절연층의 상면보다 높게 위치한다.

또한, 상기 제1 부분과 상기 캐비티의 측벽 사이의 경사각은 91도 내지 110도의 범위를 만족한다.

또한, 상기 캐비티의 측벽은 굴곡을 가지며, 상기 캐비티의 측벽의 경사각은, 상기 제2 절연층의 상면에 인접한 상기 캐비티의 측벽의 제1단과, 상기 제2 절연층의 하면에 인접한 상기 캐비티의 측벽의 제2단 사이를 연결하는 가상의 직선의 경사각이다.

또한, 상기 캐비티의 측벽은, 상기 제2 절연층의 상면에 인접한 제1단과, 상기 패드와 수평으로 중첩되는 제2단을 포함하고, 상기 캐비티의 일측에서의 상기 제1단과, 상기 캐비티의 상기 일측에서의 상기 제2단 사이의 5㎛ 내지 60㎛ 사이의 범위를 만족한다.

또한, 상기 캐비티의 바닥면의 전체 평면 면적에서, 상기 제1 부분이 차지하는 평면 면적은 70% 내지 95%의 범위를 만족하고, 상기 캐비티의 바닥면의 전체 평면 면적에서, 상기 제2 부분이 차지하는 평면 면적은 5% 내지 30%의 범위를 만족한다.

또한, 상기 캐비티의 바닥면의 평면 형상은 와플 형상을 가진다.

또한, 상기 회로 기판은 상기 제2 절연층의 상면에 배치되고, 상기 캐비티와 수직으로 중첩되는 오픈부를 포함하는 보호층을 포함하고, 상기 보호층의 오픈부의 폭은 상기 캐비티의 폭에 대응된다.

또한, 상기 캐비티의 두께 방향으로의 전체 영역 중 상기 보호층의 하면과 인접한 영역의 폭은, 상기 오픈부의 두께 방향으로의 전체 영역 중 상기 제2 절연층의 상면과 인접한 영역의 폭과 동일하다.

또한, 상기 보호층의 오픈부의 측벽은 굴곡을 가지고, 상기 보호층의 오픈부의 측벽의 경사각은 상기 캐비티의 측벽의 경사각에 대응된다.

또한, 상기 보호층의 상면에 인접한 상기 오픈부의 측벽의 일단과, 상기 보호층의 하면에 인접한 상기 오픈부의 측벽의 타단 사이의 수평 거리는, 5㎛ 내지 60㎛ 사이의 범위를 만족한다.

한편, 실시 예에 따른 패키지 기판은 제1 절연층; 상기 제1 절연층의 상면에 배치되고, 캐비티를 포함하는 제2 절연층; 상기 제1 절연층의 상면에 배치되고, 상기 캐비티와 수직으로 중첩되는 패드를 포함하는 제1 회로 패턴층; 상기 제1 회로 패턴층의 상기 패드 상에 배치된 접속부; 및 상기 접속부 상에 실장된 소자를 포함하고, 상기 캐비티는 상기 제1 절연층의 상면보다 높게 위치하는 바닥면을 포함하고, 상기 캐비티의 바닥면은, 복수의 제1 부분 및 상기 복수의 제1 부분 사이에 배치된 복수의 제2 부분을 포함하고, 상기 복수의 제1 부분은, 최고 높이를 가지는 부분과 최저 높이를 가지는 부분의 높이 차이가 1㎛ 이하인 평평한 부분이고, 상기 복수의 제2 부분은, 상기 복수의 제1 부분과 높이 차이를 가지며, 상기 복수의 제1 부분 사이에서 상측 방향으로 돌출되거나, 하측 방향으로 함몰된다.

실시 예에서는 Top-hat 분포의 레이저 빔을 이용하여 회로 기판에 캐비티를 형성한다. 이에 따라, 실시 예에서는 가우시안 분포의 레이저 빔에 의해 형성된 캐비티 대비 바닥면의 거칠기를 감소시킬 수 있다. 이를 통해 실시 예에서는 캐비티의 물리적 신뢰성을 향상시켜, 이에 따른 소자의 실장성을 향상시킬 수 있다.

구체적으로, 실시 예에서의 캐비티의 바닥면은 복수의 제1 부분과 상기 복수의 제1 부분 사이의 제2 부분을 포함한다. 이때, 상기 제1 부분의 높이는 실질적으로 균일한 높이를 가지는 평평한 부분이다. 그리고, 상기 제2 부분은 상기 제1 부분 사이에서 일정 높이를 가지고 돌출된 부분이다. 이때, 실시 예에서의 상기 제1 부분은 비교 예와 다르게 평평하게 형성될 수 있다. 예를 들어, 비교 예에서는 가우시안 분포의 레이저 빔에 의해 캐비티가 형성되며, 이에 의해 상기 캐비티의 바닥면의 제1 부분은 하측 방향으로 오목한 오목한 형상을 가진다. 이에 따라 상기 제1 부분에서의 표면 거칠기가 크고(이는, 상기 제1 부분의 위치별 높이 차이가 크다는 것을 의미함), 이로 인해 캐비티의 신뢰성이 저하될 수 있다. 여기에서, 상기 캐비티의 신뢰성이 저하된다는 것은 상기 캐비티 내에 실장되는 소자의 실장성이 저하됨을 의미할 수 있다.

이에 반하여, 실시 예에서는 Top-hat 분포의 레이저 빔을 이용하여 균질한 파워의 에너지 분포를 가진 레이저 빔을 이용하여 캐비티를 형성하며, 이에 의해 상기 제1 부분이 실질적으로 평평한 바닥면을 가질 수 있다. 이를 통해, 실시 예에서는 상기 캐비티 내에 실장되는 소자의 실장성을 향상시킬 수 있고, 나아가 회로 기판의 제품 신뢰성을 향상시킬 수 있다.

또한, 실시 예에서는 Top-hat 분포의 레이저 빔을 이용하여 캐비티를 형성함에 따라, 상기 캐비티를 형성하는데 사용되는 레이저 스톱 레이어나, 레이저 마스크와 같은 구성이 불필요하다. 이에 따라, 실시 예에서는 상기 스톱 레이어 및 상기 레이저 마스크의 형성 공정과, 이를 제거하는 공정이 불필요하며, 이에 따른 제품 공정성을 향상시킬 수 있다. 이를 통해, 실시 예에서는 제품 단가를 낮출 수 있고, 나아가 제품 수율을 향상시킬 수 있다.

또한, 실시 예에서는 Top-hat 분포의 레이저 빔을 이용하여 캐비티를 형성하는 것에 의해, 레이저 마스크 없이도, 상기 캐비티가 가지는 경사각을 90도에 가깝게 형성할 수 있다. 이를 통해 실시 예에서는 캐비티의 상부 폭과 하부 폭의 차이를 최소화할 수 있고, 이를 통해 데드 영역의 면적을 최소화할 수 있다. 그리고, 실시 예에서는 상기 데드 영역의 면적의 최소화에 의해, 회로 집적도를 향상시킬 수 있으며, 나아가 회로 기판의 전체적인 부피를 감소시킬 수 있다.

또한, 실시 예에서는 보호층에 오픈부를 형성한 이후에, 상기 캐비티를 형성하는 공정을 진행한다. 이는 Top-hat 분포의 레이저 빔을 이용하는 것에 의해, 레이저 마스크 없이도 개선된 경사각을 가진 캐비티를 형성할 수 있기 때문일 수 있다. 이를 통해, 실시 예에서는 상기 보호층에 오픈부를 형성한 이후에 상기 캐비티를 형성하는 것에 의해, 상기 오픈부의 폭과 상기 캐비티의 폭이 실질적으로 동일한 폭을 가지도록 할 수 있다. 이는 상기 오픈부가 캐비티보다 먼저 형성됨에 따라 상기 오픈부 형성을 위한 공정 편차를 고려하지 않아도 되며, 상기 캐비티를 형성하는 공정에서 상기 오픈부의 일부를 형성함에 의한 것이다. 이를 통해, 실시 예에서는 오픈부와 상기 캐비티의 폭이 실질적으로 동일한 폭을 가지는 것에 의해, 데드 영역을 최소화할 수 있고, 이를 통해 회로 집적도 향상 및 회로 기판의 부피를 감소시킬 수 있다.

도 1은 제1 비교 예의 회로 기판의 단면도이다.
도 2는 제2 비교 예의 회로 기판의 단면도이다.
도 3은 실시 예에 따른 회로 기판을 나타낸 도면이다.
도 4는 실시 예와 비교가 되는 가우시안 분포의 레이저 빔을 설명하기 위한 도면이다.
도 5는 도 4의 가우시안 분포의 레이저 빔에 의해 형성된 캐비티를 설명하기 위한 도면이다.
도 6은 실시 예에 따른 Top-hat 분포의 레이저 빔을 설명하기 위한 도면이다.
도 7은 실시 예에 따른 Top-hat 분포의 레이저 빔을 조사하는 레이저 장치를 설명하기 위한 도면이다.
도 8은 실시 예에 따른 Top-hat 분포의 레이저 빔에 의해 형성된 캐비티를 설명하기 위한 도면이다.
도 9은 실시 예에 따른 캐비티의 바닥면의 제1 부분의 변형 예를 나타낸 도면이다.
도 10은 도 3의 회로 기판의 일부 영역의 확대도이다.
도 11은 도 3의 회로 기판의 캐비티의 변형 예를 나타낸 도면이다.
도 12는 실시 예에 따른 반도체 패키지를 나타낸 도면이다.
도 13 내지 도 17은 실시 예에 따른 회로 기판의 제조 방법을 공정 순으로 나타낸 도면이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.

또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.

또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.

또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. 그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.

또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한 "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.

본 발명의 실시 예의 설명에 앞서, 비교 예에 따른 회로 기판에 대해 설명하기로 한다.

도 1은 제1 비교 예의 회로 기판의 단면도이고, 도 2는 제2 비교 예의 회로 기판의 단면도이다.

도 1을 참조하면, 제1 비교 예에 따른 회로 기판은 캐비티(C)를 포함한다.

제1 비교 예에 따른 회로 기판은 복수의 절연층 중 적어도 하나의 절연층을 관통하는 구조를 가지며 캐비티(C)가 형성된다.

구체적으로, 제1 비교 예의 회로 기판의 절연층은 제1 절연층(10) 및 상기 제1 절연층(10) 위에 배치된 제2 절연층(20)을 포함한다.

그리고, 상기 캐비티(C)는 상기 제2 절연층(20)을 관통하며 형성된다. 또한, 회로 기판은 절연층의 표면에 배치된 회로 패턴층을 포함한다.

예를 들어, 회로 기판은 제1 절연층(10)의 상면에 배치된 제1 회로 패턴층(30)을 포함한다. 또한, 회로 기판은 제1 절연층(10)의 하면에 배치된 제2 회로 패턴층(40)을 포함한다. 또한, 회로 기판은 제2 절연층(20)의 상면에 배치된 제3 회로 패턴층(50)을 포함한다.

또한, 회로 기판은 상기 제1 절연층(10)을 관통하는 관통 전극(60)을 포함한다. 상기 관통 전극(60)은 상기 제1 절연층(10)의 상면에 배치된 제1 회로 패턴층(30)과 하면에 배치된 제2 회로 패턴층(40) 사이를 전기적으로 연결한다.

상기 제1 절연층(10)의 상면은 상기 캐비티(C)와 수직으로 중첩된 제1 영역 및 상기 제1 영역을 제외한 제2 영역을 포함한다. 이때, 이하에서 설명되는 상기 제1 절연층(10)의 제1 영역은 제1 절연층(10)의 제1 상면이라고 할 수 있고, 제1 절연층(10)의 제2 영역은 제1 절연층(10)의 제2 상면이라고 할 수 있다.

그리고, 상기 제1 회로 패턴층(30)은 상기 제1 절연층(10)의 상면의 제1 영역 및 제2 영역에 각각 배치될 수 있다. 이때, 제1 비교 예에서는 스톱 레이어(미도시)를 이용하여 상기 제2 절연층(20)을 관통하는 캐비티(C)를 형성할 수 있다.

이에 따라, 상기 제1 회로 패턴층(30)은 상기 제1 절연층(10)의 상면의 제1 영역에 배치된 패드부(32)와, 상기 제1 절연층(10)의 상면의 제2 영역에 배치되는 스톱 패턴(34)을 포함한다. 상기 스톱 패턴(34)은 상기 제1 절연층(10)의 상면의 제1 영역과 제2 영역의 경계영역에 배치될 수 있다. 예를 들어, 상기 스톱 패턴(34)은 상기 제1 절연층(10)의 상면의 제2 영역에 배치되며, 측면이 상기 캐비티(C)의 측벽의 일부를 구성할 수 있다. 예를 들어, 제1비교 예의 캐비티(C)는 제2 절연층(20)을 포함하는 제1 측벽과, 상기 스톱 패턴(34)을 포함하는 제2 측벽을 포함할 수 있다.

이때, 제1 비교 예에서는 상기 스톱 패턴(34)이 상기 제1 절연층(10)의 상면에서, 상기 제1 영역과 제2 영역의 경계 영역을 둘러싸며 배치된다.

이에 따라, 제1 비교 예에서는 상기 캐비티(C)를 형성하기 위해 스톱 레이어를 형성하는 공정 및 상기 스톱 레이어를 제거하여 상기 스톱 패턴(34)을 형성하는 공정을 포함하며, 이에 따른 제조 공정이 복잡해지는 문제가 있다. 또한, 제1 비교 예에서는 상기 스톱 레이어를 제거하는 에칭 공정에서, 상기 제1 회로 패턴층(30)의 패드부(32)의 일부도 함께 에칭된다. 이에 따라, 상기 패드부(32)의 변형이 발생하는 문제가 있다. 또한, 제1 비교 예에서는 상기 패드부(32)의 변형 시에, 상기 패드부(32) 상에 솔더 볼과 같은 접속부가 안정적으로 안착되지 못하는 신뢰성 문제가 발생할 수 있다.

또한, 제1 비교 예에서, 상기 패드부(32)는 상기 제1 절연층(10)의 상면의 제2 영역에 배치된 제1 회로 패턴층(30)의 다른 패턴들과 직접 연결되지 못하는 문제가 있다. 예를 들어, 제1 비교 예에서는 상기 캐비티(C)에 대응하는 경계 영역에 스톱 패턴(34)이 배치된다. 이에 따라 패드부(32)와 상기 다른 패턴들 사이를 연결하는 트레이스가 존재하는 경우, 상기 트레이스는 상기 스톱 패턴(34)과 전기적으로 접촉하게 되며, 이에 따른 전기적 신뢰성 문제가 발생할 수 있다. 예를 들어, 제1 비교 예에서, 상기 트레이스가 적어도 2개 이상 존재하는 경우, 상기 트레이스들은 상기 스톱 패턴(34)에 의해 서로 전기적으로 연결되는 문제가 발생할 수 있고, 이에 따라 서로 전기적으로 분리되어야 하는 패드부들이 상기 스톱 패턴(34)에 의해 서로 전기적으로 연결됨에 따른 쇼트 문제가 발생할 수 있다.

이에 따라, 제1 비교 예에서 상기 패드부(32)와 상기 패턴부(36)는 트레이스를 통해 서로 직접 연결되는 구조가 아닌, 관통 전극(60)을 통해 연결되는 구조를 가진다. 따라서, 제1 비교 예에서는 상기 패드부(32)와 상기 패턴부(36)가 상기 제1 절연층(10)의 상면에서 서로 직접 연결되는 구조를 가지지 못하기 때문에, 이들 사이의 신호 전송 라인의 길이가 길어지는 문제가 있고, 상기 신호 전송 라인의 길이가 길어짐에 따라 노이즈에 취약하여 신호 전송 손실이 증가하는 문제가 있다.

나아가, 제1 비교 예에서는 스톱 레이어를 제거하는 에칭 공정에서, 상기 스톱 레이어가 모두 제거되지 않을 수 있다. 그리고, 상기 스톱 레이어가 모두 제거되지 않는 경우, 상기 스톱 레이어에 의해 복수의 패드부(32) 사이가 전기적으로 연결되는 쇼트 문제가 있다.

한편, 제1 비교 예에서의 회로 기판은 제2 절연층(20) 상에 배치된 보호층(70)을 포함한다. 상기 보호층(70)은 상기 캐비티(C)와 수직으로 중첩되는 오픈부(71)를 포함한다. 상기 보호층(70)의 오픈부(71)는 상기 캐비티(C)와 수직으로 중첩된다. 이때, 상기 보호층(70)의 오픈부(71)의 폭은 상기 캐비티(C)의 폭보다 크다. 이는, 상기 보호층(70)의 오픈부(71)가 형성되는 시점이 상기 캐비티(C)가 형성되는 시점보다 늦기 때문이다.

구체적으로, 제1 비교 예에서는 상기 제2 절연층(20)에 캐비티(C)를 형성한 이후에, 상기 제2 절연층(20) 상에 보호층(70) 형성 및 오픈부(71) 형성 공정을 진행한다. 이때, 상기 오픈부(71)의 폭이 상기 캐비티(C)의 폭보다 작은 경우, 상기 캐비티(C) 내에 칩(미도시)이 정상적으로 실장되지 못하는 문제가 있다. 이에 따라, 제1 비교 예에서는 상기 오픈부(71)를 형성하는 공정에서의 공정 편차 등을 고려하여, 상기 캐비티(C)보다 큰 폭을 가지도록 상기 오픈부(71)를 형성하고 있다. 이에 따라, 제1 비교 예에서는 상기 오픈부(71)의 측벽으로부터 상기 캐비티(C)의 측벽 사이의 수평 영역에 대응하는 데드 영역(DR)이 존재하게 된다. 그리고, 상기 데드 영역(DR)은 회로 기판의 전체적인 사이즈를 증가시키는 문제점이 있다.

또한, 제1 비교 예에서 상기 보호층(70)을 형성한 이후에, 상기 캐비티(C)를 형성하는 경우, 상기 캐비티(C) 형성을 위해 사용되는 레이저 마스크를 상기 제2 절연층(20) 상에 배치하지 못하는 문제가 있다. 이에 따라, 상기 캐비티(C)의 측벽의 경사각이 커지는 문제(캐비티의 상부 폭과 하부 폭의 차이가 커지는 문제)가 있다.

또한, 도 2에서와 같이, 제2 비교 예에서는 상기 스톱 레이어와 상기 캐비티(C)의 폭을 서로 동일하게 하여, 상기 회로 기판에 스톱 패턴(34)이 남지 않도록 하고 있다. 그러나, 레이저 공정에서의 공정 오차로 인해, 실질적으로 상기 스톱 레이어의 폭에 대응하게 상기 캐비티(C)를 형성하는 것은 쉽지 않으며, 상기 스톱 레이어의 폭이 상기 캐비티(C)의 폭보다 큰 경우, 도 1과 같은 스톱 패턴(34)의 일부가 남는 문제가 있다. 또한, 제2 비교 예에서, 상기 스톱 레이어의 폭이 상기 캐비티(C)의 폭보다 작은 경우, 상기 캐비티(C)가 상기 스톱 레이어가 배치되지 않은 영역에도 형성된다. 이에 따라 상기 제1 절연층(10)의 상면에 패임부(10r)가 형성되는 문제가 있다. 그리고, 상기 패임부(10r)에 의해 제2 회로 패턴층(40)에 데미지가 발생할 수 있고, 이에 따른 전기적 신뢰성 또는 물리적 신뢰성 문제가 발생할 수 있다. 또한, 제2 비교 예의 회로 기판도, 제1 비교 예와 동일한 오픈부(71)를 포함하는 보호층(70)을 포함한다. 그리고, 제2 비교 예의 회로 기판에도 데드 영역(DR)이 포함되고 있다.

이때, 제1 및 제2 비교 예에서, 상기 보호층(70)의 오픈부(71) 및 상기 캐비티(C)가 서로 동일한 폭을 가지도록 공정 조건을 설정할 수 있다. 그러나, 상기 오픈부(71)는 노광 및 현상 공정을 통해 형성되며, 이에 따라, 공정 편차로 인해 상기 오픈부(71)와 상기 캐비티(C)를 서로 동일한 폭으로 형성하는데 한계가 있다. 또한, 상기 오픈부(71)와 상기 캐비티(C)가 동일한 폭을 가지도록 상기 공정 조건을 설정하였다 하더라도, 상기 오픈부(71)의 형성 공정에서 발생하는 공정 편차로 인해, 상기 오픈부(71)의 폭이 상기 캐비티(C)의 폭보다 작은 폭을 가질 수 있으며, 이로 인해 상기 캐비티(C) 내에서 정확한 위치에 칩이 배치되지 못하는 등의 추가적인 신뢰성 문제가 발생하게 된다.

따라서, 실시 예에서는 제1 및 제2 비교 예의 문제점을 해결할 수 있는 새로운 구조의 회로 기판 및 이를 포함하는 패키지 기판을 제공하고자 한다.

예를 들어, 실시 예에서는 스톱 레이어 없이도, 레이저 공정을 통해 회로 기판에 캐비티를 형성할 수 있도록 한다. 이를 위해, 실시 예는 에너지 분포가 균질하게 된 Top-Hat 분포를 가지는 레이저 빔을 이용하여 상기 캐비티를 형성하도록 한다. 이에 따라, 실시 예에서는 캐비티의 바닥면의 거칠기를 비교 예 대비 감소시킬 수 있도록 한다. 나아가, 실시 예에서는 캐비티의 측벽의 경사각을 기존 대비 개선할 수 있도록 한다. 나아가, 실시 예에서는 상기 경사각 개선을 위해 사용되는 레이저 마스크를 제거할 수 있도록 한다. 나아가, 실시 예에서는 상기 레이저 마스크의 개선을 통해 상기 캐비티 형성 공정 이전에 오픈부를 포함하는 보호층을 형성할 수 있도록 한다. 이를 통해, 실시 예에서는 상기 보호층의 오픈부의 폭과 캐비티의 폭이 동일하도록 하여 데드 영역을 최소화할 수 있도록 한다.

이에 대해서는 하기에서 더욱 상세히 설명하기로 한다.

-전자 디바이스-

실시 예의 설명에 앞서, 실시 예의 회로 기판에 칩을 실장된 구조를 가지는 패키지 기판은 전자 디바이스에 포함될 수 있다.

이때, 전자 디바이스는 메인 보드(미도시)를 포함한다. 상기 메인 보드는 다양한 부품들과 물리적 및/또는 전기적으로 연결될 수 있다. 예를 들어, 메인 보드는 실시 예의 패키지 기판과 연결될 수 있다. 상기 패키지 기판에는 다양한 칩이 실장될 수 있다. 크게, 상기 패키지 기판에는, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩과, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩과, 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 실장될 수 있다.

그리고, 실시 예에서는 상기 전자 디바이스의 메인 보드와 연결되는 패키지 기판의 두께를 감소하면서, 하나의 기판에 서로 다른 종류의 2개 이상의 칩을 실장할 수 있는 패키지 기판을 제공한다.

이때, 상기 전자 디바이스는 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.

이하에서는 실시 예에 따른 회로 기판 및 이를 포함하는 패키지 기판에 대해 설명하기로 한다.

- 회로 기판 -

이하, 첨부한 도면을 참조하여 본 발명의 실시 예를 상세하게 설명하면 다음과 같다.

도 3은 실시 예에 따른 회로 기판을 나타낸 도면이고, 도 4는 실시 예와 비교가 되는 가우시안 분포의 레이저 빔을 설명하기 위한 도면이고, 도 5는 도 4의 가우시안 분포의 레이저 빔에 의해 형성된 캐비티를 설명하기 위한 도면이고, 도 6은 실시 예에 따른 Top-hat 분포의 레이저 빔을 설명하기 위한 도면이고, 도 7은 실시 예에 따른 Top-hat 분포의 레이저 빔을 조사하는 레이저 장치를 설명하기 위한 도면이며, 도 8은 실시 예에 따른 Top-hat 분포의 레이저 빔에 의해 형성된 캐비티를 설명하기 위한 도면이고, 도 9은 실시 예에 따른 캐비티의 바닥면의 제1 부분의 변형 예를 나타낸 도면이며, 도 10은 도 3의 회로 기판의 일부 영역의 확대도이다.

이하에서는 도 3 내지 도 10을 참조하여, 실시 예에 따른 회로 기판 및 상기 회로 기판에 포함된 캐비티의 구체적인 형상 및 구조에 대해 설명하기로 한다.

실시 예에 따른 회로기판(100)은 제1 절연층(111), 제2 절연층(112), 제1 회로 패턴층(121), 제2 회로 패턴층(122), 제3 회로 패턴층(123), 제1 관통 전극(131), 제2 관통 전극(132), 제1 보호층(141) 및 제2 보호층(142)을 포함한다.

절연층은 제1 절연층(111) 및 제2 절연층(112)을 포함할 수 있다. 다만, 실시 예의 절연층의 층 구조는 이에 한정되지 않는다. 예를 들어, 절연층은 제1 절연층(111)의 하면 또는 상기 제2 절연층(112)의 상면 중 적어도 하나의 적어도 하나의 절연층이 추가로 적층될 수 있다. 예를 들어, 실시 예의 절연층은 3층 이상의 층 구조를 가질 수 있다.

상기 제1 절연층(111) 및 제2 절연층(112)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 표면에 회로패턴들을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.

예를 들어, 상기 제1 절연층(111) 및 제2 절연층(112) 중 적어도 하나는 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제1 절연층(111) 및 제2 절연층(112) 중 적어도 하나는 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 제1 절연층(111) 및 제2 절연층(112) 중 적어도 하나는, 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.

또한, 상기 제1 절연층(111) 및 제2 절연층(112) 중 적어도 하나는 광등방성 필름을 포함할 수 있다. 일례로, 상기 제1 절연층(111) 및 제2 절연층(112) 중 적어도 하나는 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.

또한, 상기 제1 절연층(111) 및 제2 절연층(112) 중 적어도 하나는, 무기 필러 및 절연 수지를 포함하는 재료로 형성될 수 있다. 예를 들어, 상기 제1 절연층(111) 및 제2 절연층(112)을 구성하는 재료로, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지와 함께 실리카, 알루미나 등의 무기 필러 같은 보강재가 포함된 수지, 구체적으로 ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), PID(Photo Imagable Dielectric resin), BT 등이 사용될 수 있다.

또한, 상기 제1 절연층(111) 및 제2 절연층(112) 중 적어도 하나는 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 상기 제1 절연층(111) 및 제2 절연층(112) 중 적어도 하나는 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제1 절연층(111) 및 제2 절연층(112) 중 적어도 하나는 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.

상기 제1 절연층(111) 및 제2 절연층(112)은 서로 동일한 절연 물질을 포함할 수 있고, 이와 다르게 서로 다른 절연 물질을 포함할 수 있다. 일 예로, 상기 제1 절연층(121)은 프리프레그를 포함하고, 상기 제2 절연층(112)은 RCC(Resin Coated Copper)일 수 있다.

상기 제1 절연층(111) 및 제2 절연층(112)의 각각의 두께는 10㎛ 내지 60㎛의 범위를 만족할 수 있다. 예를 들어, 상기 제1 절연층(111) 및 제2 절연층(112)의 각각의 두께는 12㎛ 내지 45㎛의 범위를 만족할 수 있다. 예를 들어, 상기 제1 절연층(111) 및 제2 절연층(112)의 각각의 두께는 15㎛ 내지 30㎛의 범위를 만족할 수 있다.

다만, 도면상에는 상기 제1 절연층(111) 및 제2 절연층(112)이 서로 동일한 두께를 가지는 것으로 도시하였으나, 이에 한정되지는 않는다. 예를 들어, 상기 제1 절연층(111) 및 제2 절연층(112)은 서로 상이한 두께를 가질 수 있다.

예를 들어, 상기 제1 절연층(111)은 10㎛ 내지 60㎛의 범위를 만족할 수 있다. 그리고, 상기 제2 절연층(112)은 상기 기재한 10㎛ 내지 60㎛의 범위 내에서 상기 제1 절연층(111)의 두께보다 작은 또는 큰 두께를 가질 수 있다.

상기 제1 절연층(111) 및 제2 절연층(112)의 각각의 두께는 두께 방향으로 서로 이웃하는 회로층들 사이의 수직 거리를 의미할 수 있다. 예를 들어, 상기 제1 절연층(111)의 두께는 제1 회로 패턴층(121)의 하면과 제3 회로 패턴층(123)의 상면 사이의 수직 거리를 의미할 수 있다. 예를 들어, 상기 제2 절연층(112)의 두께는 상기 제1 회로 패턴층(121)의 상면과 제2 회로 패턴층(122)의 하면 사이의 수직 거리를 의미할 수 있다.

상기 제1 절연층(111) 및 제2 절연층(112)의 각각의 두께가 10㎛ 미만이면, 이에 대응하게 두께 방향으로 이웃하는 회로층들 사이의 거리가 가까워지고, 이에 따라 상호 간의 신호 간섭에 의한 동작 특성이 저하될 수 있다. 또한, 상기 제1 절연층(111) 및 제2 절연층(112)의 두께가 60㎛를 초과하면, 회로 기판의 전체적인 두께가 증가할 수 있다. 또한, 상기 제1 절연층(111) 및 제2 절연층(112)의 각각의 두께가 60㎛를 초과하면, 이에 대응하게 관통 전극의 두께도 증가하고, 이에 따른 신호 전송 거리가 증가하여 신호 전송 손실이 증가할 수 있다.

한편, 상기 제2 절연층(112)은 캐비티(150)를 포함할 수 있다. 상기 캐비티(150)는 상기 제2 절연층(112)을 비관통할 수 있다.

이때, 실시 예에서는 상기 캐비티(150)가 1층의 제2 절연층(112)에 형성되는 것으로 도시하였으나, 이에 한정되지는 않는다. 예를 들어, 상기 제2 절연층(112)은 2층 이상의 층 구조를 가질 수 있고, 이에 따라 상기 캐비티(150)는 2층 이상의 제2 절연층에 형성될 수 있다.

또한, 상기 캐비티(150)가 비관통 구조를 가진다는 것은, 상기 캐비티(150)의 바닥면(152)이 제1 절연층(111)의 상면보다 높게 위치한다는 것을 의미할 수 있다.

즉, 실시 예에서는 스토퍼층이 형성되지 않은 상태에서 레이저 조건의 조절을 통해 상기 캐비티(150)를 형성한다. 이를 통해 상기 캐비티(150)의 바닥면(152)은 상기 제1 절연층(111)의 상면과 상기 제1 회로 패턴층(121)의 상면 사이의 영역에 위치할 수 있다. 예를 들어, 실시 예에서는 상기 스토퍼층이 없는 상태에서 상기 캐비티(150)를 비관통 구조로 형성하기 위해, 상기 캐비티(150)의 바닥면(152)이 상기 제1 절연층(111)의 상면과 상기 제1 회로 패턴층(121)의 상면 사이에 위치하도록 레이저 조건을 조절할 수 있다.

상기 캐비티(150)는 측벽(151) 및 바닥면(152)을 포함한다. 상기 캐비티(150)의 측벽(151)은 일정 경사를 가질 수 있다.

상기 캐비티(150)의 측벽(151)의 경사각은 90도에 가까울 수 있다. 상기 캐비티(150)의 측벽(151)의 경사각은, 상기 캐비티(150)의 측벽(151)과 상기 제1 절연층(111)의 제1 영역(R1)의 상면 사이의 내각을 의미할 수 있다. 상기 캐비티(150)의 측벽(151)의 경사각은 91도 내지 110도 사이의 범위를 만족할 수 있다. 바람직하게, 상기 캐비티(150)의 측벽(151)의 경사각은 92도 내지 105도 사이의 범위를 만족할 수 있다. 더욱 바람직하게, 상기 캐비티(150)의 측벽(151)의 경사각은 93도 내지 100도 사이의 범위를 만족할 수 있다.

상기 캐비티(150)의 측벽(151)의 경사각이 91도 미만일 경우, 상기 캐비티(150)의 가공 조건에 따라 상기 측벽(151)의 경사각이 예각을 가질 수 있다. 그리고, 상기 경사각이 예각을 가지는 경우, 상기 캐비티(150) 내에 소자를 실장하는 과정에서 공정성이 저하될 수 있다.

또한, 상기 캐비티(150)의 측벽(151)의 경사각이 91도 미만일 경우, 상기 캐비티(150) 내에 소자를 실장하는 과정에서 상기 소자의 위치가 틀어지는 문제가 발생할 수 있다. 이에 따라, 상기 소자의 실장성이 저하될 수 있다.

또한, 상기 캐비티(150)의 측벽(151)의 경사각이 110도를 초과하는 경우, 상기 캐비티(150)의 상부 폭(예를 들어, 상기 캐비티(150)의 두께 방향으로의 전체 영역 중 상기 제2 절연층(112)의 상면에 인접한 영역)과, 상기 캐비티(150)의 하부 폭(예를 들어, 상기 캐비티(150)의 두께 방향으로의 전체 영역 중 상기 제2 절연층(112)의 하면에 인접한 영역)의 차이가 커질 수 있다. 그리고, 상기 캐비티(150)의 하부 폭과 상부 폭의 차이가 커지는 경우, 회로 패턴이 배치되지 않는 데드 영역의 면적이 증가하고 이에 따른 회로 집적도가 저하되거나, 회로 기판의 전체적인 부피가 커질 수 있다.

이때, 상기 캐비티(150)의 측벽(151)은 굴곡을 가질 수 있다. 여기에서, 상기 상기 측벽(151)이 굴곡을 가진다는 것은, 상기 캐비티(150)의 측벽(151)이 가지는 거칠기의 편차에 의해, 상기 캐비티(150)의 측벽(151)이 제2 절연층(112)의 두께 방향으로 일정한 경사를 가지지 않음을 의미할 수 있다. 예를 들어, 상기 캐비티(150)의 측벽은 상기 캐비티(150)을 향하여 볼록한 볼록 부분(미도시)과, 상기 제2 절연층(112)의 내측 방향으로 오목한 오목 부분(미도시)을 포함할 수 있다.

그리고, 상기 캐비티(150)의 측벽(151)이 굴곡을 가지는 경우, 상기 측벽(151)의 경사각은 상기 측벽(151)의 제1단과 제2단 사이를 연결하는 가상의 직선의 경사각을 의미할 수 있다. 상기 측벽(151)의 제1단은 상기 측벽(151) 중 제2 절연층(112)의 상면에 인접한 부분을 의미할 수 있다. 상기 측벽(151)의 제2단은 상기 바닥면(152)에 인접한 부분 또는 상기 제2 절연층(112)의 하면에 인접한 부분 또는 상기 제1 절연층(111)의 상면에 인접한 부분을 의미할 수 있다. 상기 측벽(151)의 제1단 및 제2단에 대해서는 하기에서 더욱 상세히 설명하기로 한다.

실시 예에서의 상기 캐비티(150)의 바닥면(152)은 복수의 부분으로 구분될 수 있다.

예를 들어, 상기 캐비티(150)의 바닥면(152)은 제1 부분(152-1) 및 제2 부분(152-2)을 포함할 수 있다. 예를 들어, 상기 캐비티(150)의 바닥면(152)은 복수의 제1 부분(152-1)을 포함한다. 또한, 캐비티(150)의 바닥면(152)은 복수의 제1 부분(152-1) 사이에 각각 배치된 복수의 제2 부분(152-2)을 포함한다. 상기 복수의 제2 부분(152-2) 각각은 복수의 제1 부분(152-1) 중 서로 인접한 2개의 제1 부분 사이에 배치될 수 있다.

상기 캐비티(150)의 바닥면(152)의 제1 부분(152-1)의 평면 형상은 사각 형상을 가질 수 있다. 일 예로, 상기 캐비티(150)의 바닥면(152)의 제1 부분(152-1)의 평면 형상은 직사각형 또는 정사각형일 수 있다. 다만 실시 예는 이에 한정되지 않는다. 예를 들어, 상기 캐비티(150)의 바닥면(152)의 제1 부분(152-1)의 평면 형상은, 모서리 부분이 곡선인 사각 형상 또는 적어도 하나의 모서리 부분이 잘린 사각 형상을 가질 수도 있을 것이다.

이때, 상기 캐비티(150)의 바닥면(152)의 제1 부분(152-1)은 상기 바닥면(152)의 전체 영역 중 높이가 일정한(또는 균일한) 부분을 의미할 수 있다. 예를 들어, 상기 캐비티(150)의 바닥면(152)의 제1 부분(152-1)은 평평한 부분일 수 있다.

여기에서, 상기 높이가 일정하다는 것은, 상기 제1 부분(152-1)의 전체 영역에서, 가장 높은 높이를 가지는 부분과, 가장 낮은 높이를 가지는 부분의 높이 차이가 1㎛ 이하, 0.8㎛ 이하, 또는 0.5㎛ 이하인 것을 의미할 수 있다. 상기 높이 차이는 두께 차이 또는 수직 방향으로의 거리를 의미할 수 있다.

또한, 상기 제1 부분(152-1)이 평평하다는 것은, 상기 제1 부분(152-1)의 전체 영역에서 가장 높은 높이를 가지는 부분과, 가장 낮은 높이를 가지는 부분의 높이 차이가 1㎛ 이하, 0.8㎛ 이하, 또는 0.5㎛ 이하인 것을 의미할 수 있다.

예를 들어, 상기 캐비티(150)의 바닥면(152)의 제1 부분(152-1)은 거칠기에 따른 일정 굴곡을 가질 수 있다. 다만, 상기 캐비티(150)의 바닥면(152)의 제1 부분(152-1)의 최고 높이 부분과 최저 높이 부분의 높이 차이 또는 수직 방향으로의 거리가 1㎛ 이하, 0.8㎛ 이하, 또는 0.5㎛ 이하를 가질 수 있다.

즉, 실시 예에서는 캐비티(150) 형성 시에, 단면에서의 에너지 분포가 균질한 Top-hat 분포를 가진 사변형 또는 사각형의 형태를 가지는 레이저 빔을 사용하여 상기 캐비티(150)를 형성한다. 이에 따라, 상기 캐비티(150)의 바닥면(152)의 상기 제1 부분(152-1)은 상기 Top-hat 분포를 가진 레이저 빔에 의해 실질적으로 평평하게 형성될 수 있다. 다만, 상기 Top-hat 분포를 가지는 레이저 빔은 일정 단위 면적에서 피크 파워의 차이 있을 수 있다. 이때, 상기 피크 파워의 차이는 실질적으로 구분이 어려운 정도이며, 이에 따라 상기 제1 부분(152-1)은 실질적으로 평평하거나, 1㎛ 이하, 0.8㎛ 이하, 또는 0.5㎛ 이하의 높이 차이를 가지게 된다.

실시 예에의 상기 캐비티(150)의 바닥면(152)은 상기 제1 부분(152-1)에 인접한 제2 부분(152-2)을 포함한다. 상기 제2 부분(152-2)은 복수의 제1 부분(152-1) 사이에 위치할 수 있다. 예를 들어, 상기 제1 부분(152-1)의 평면 형상이 사각 형상을 가지는 경우, 상기 제2 부분(152-2)은 상기 사각형의 4개의 변에 인접하게 각각 위치할 수 있다. 상기 캐비티(150)의 바닥면(152)의 제2 부분(152-2)은 상기 Top-hat 분포를 가지는 레이저 빔의 에지 부분에 의해 가공된 영역일 수 있다. 예를 들어, 상기 제2 부분(152-2)은 상기 제1 부분(152-1)의 사각 형상의 변들 각각에 대응하는 변 형상을 가질 수 있다.

구체적으로, 상기 캐비티(150)의 바닥면(152)의 제1 부분(152-1)은 상기 Top-hat 분포를 가진 레이저 빔의 중앙 부분에 의해 가공된 영역이다. 이에 따라 상기 설명한 바와 같이 제1 부분(152-1)은 평평할 수 있다.

다만, 상기 캐비티(150)의 바닥면(152)의 제2 부분(152-2)은 상기 Top-hat 분포를 가진 레이저 빔의 에지 영역에 의해 가공된 영역이다. 이에 따라, 제1 실시 예에서의 상기 캐비티(150)의 바닥면(152)의 제2 부분(152-2)은 일정 높이를 가지고 돌출될 수 있다. 바람직하게, 상기 캐비티(150)의 바닥면(152)의 제2 부분(152-2)은 상기 캐비티(150)의 바닥면(152)의 제1 부분(152-1)보다 높게 위치할 수 있다.

즉, 캐비티(150)의 형성 공정은 캐비티 가공 라인을 따라 Top-hat 분포의 레이저 빔을 이동시켜가며 조사하는 것에 의해 이루어진다. 예를 들어, 레이저 빔의 조사는, Top-hat 분포의 제1 레이저 빔을 조사하고, 상기 캐비티 가공 라인을 따라 상기 제1 레이저 빔과 적어도 일부가 중첩되는 제2 레이저 빔을 조사하는 것을 포함한다. 이때, 상기 제1 레이저 빔과 제2 레이저 빔의 중첩 영역이 증가하는 경우, 상기 캐비티(150)의 바닥면(152)의 제2 부분(152-2)의 높이가 감소하거나, 제거될 수 있다. 또한, 이와 같은 경우, 상기 캐비티(150)의 바닥면(152)의 제2 부분(152-2)이 상기 제2 절연층(112)이 아닌 제1 절연층(111)에 형성되는 문제를 가질 수 있다.

예를 들어, 상기 제1 레이저 빔과 제2 레이저 빔의 중첩 영역의 조절을 통해, 상기 캐비티(150)의 바닥면(152)의 제2 부분(152-2)이 상기 제1 부분(152-1)을 기준으로 상측 방향으로 돌출되도록 할 수 있고, 이와 반대로 하측 방향으로 함몰되도록 할 수 있다. 그리고, 제1 실시 예에서는 상기 제2 부분(152-2)이 상기 제1 부분(152-1)의 높이를 기준으로 상측 방향으로 돌출되도록 상기 중첩 영역을 조절할 수 있다.

예를 들어, 상기 제1 레이저 빔과 상기 제2 레이저 빔의 중첩 영역이 증가하면, 상기 중첩 영역에서의 상기 레이저 빔이 상기 제2 절연층(112)을 관통하면서, 상기 제1 절연층(111)의 상면의 일부를 가공하는 문제가 발생할 수 있다. 이에 따라, 실시 예에서는 상기 제1 레이저 범과 상기 제2 레이저 빔의 중첩 영역을 조절하여, 상기 캐비티(150)의 바닥면(152)의 복수의 제1 부분(152-1) 사이에 제2 부분(152-2)이 위치하도록 한다. 예를 들어, 상기 캐비티(150)의 바닥면(152)의 제2 부분(152-2)은 상기 제1 레이저 빔의 에지 영역과 제2 레이저 빔의 에지 영역에서 가공된 영역을 의미할 수 있다. 이에 따라, 상기 캐비티(150)의 바닥면(152)의 제2 부분(152-2)은 상기 제1 부분(152-1) 대비 일정 높이를 가지고 돌출된 돌기 형상을 가질 수 있다.

즉, 실시 예에서의 상기 캐비티(150)의 바닥면(152)의 평면 형상은, 복수의 제1 부분(152-1) 및 상기 복수의 제1 부분(152-1) 사이에 제2 부분(152-2)을 포함하는 와플 형상을 가질 수 있다.그리고, 상기 캐비티(150)의 바닥면(152)의 평면 형상은 상기 제1 부분(152-1)의 평면 형상에 따라 벌집 형상 등을 가질 수도 있을 것이다.

상기 캐비티(150)의 구체적인 특징과, 기존의 가우시안 분포의 레이저 빔에 의해 형성된 캐비티와의 실시 예의 Top-hat 분포의 레이저 빔에 의해 형성된 캐비티와의 차이에 대해서는 하기에서 더욱 상세히 설명하기로 한다.

한편, 상기 제1 절연층(111) 및 제2 절연층(112)의 표면에는 회로 패턴층이 배치될 수 있다.

예를 들어, 제1 절연층(111)의 상면과 제2 절연층(112)의 하면 사이에는 제1 회로 패턴층(121)이 배치될 수 있다. 예를 들어, 상기 제1 회로 패턴층(121)은 상기 제1 절연층(111)의 상면 위에 배치될 수 있다.

또한, 상기 제2 절연층(112)의 상면에는 제2 회로 패턴층(122)이 배치될 수 있다. 예를 들어, 상기 제2 회로 패턴층(122)은 상기 제2 절연층(112)의 상면 위에 배치될 수 있다.

또한, 상기 제1 절연층(111)의 하면에는 제3 회로 패턴층(123)이 배치될 수 있다. 예를 들어, 상기 제3 회로 패턴층(123)은 상기 제1 절연층(111)의 하면 아래에 배치될 수 있다.

상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속 물질로 형성될 수 있다. 이를 위해, 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한, 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.

상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)은 각각 5㎛ 내지 30㎛의 범위의 두께를 가질 수 있다. 예를 들어, 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)은 각각 8㎛ 내지 25㎛의 범위의 두께를 가질 수 있다. 예를 들어, 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)은 각각 10㎛ 내지 20㎛의 범위의 두께를 가질 수 있다. 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)의 두께가 5㎛ 미만이면, 회로 패턴의 저항이 증가하고, 이에 따른 신호 전송 손실이 증가할 수 있다. 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)의 두께가 5㎛ 미만이면, 해당 회로 패턴층으로 전달할 수 있는 신호의 허용 전류가 감소하고, 이에 따른 신호 전송 속도가 감소하는 등의 통신 성능에 문제가 발생할 수 있다. 또한, 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)의 두께가 30㎛를 초과하면, 이에 따른 해당 회로 패턴의 선폭이 증가하고, 이에 따른 회로 패턴의 미세화가 어려울 수 있다. 또한, 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)의 두께가 30㎛을 초과하면, 이에 대응하게 회로 기판의 두께가 증가할 수 있다.

상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다. 그리고, 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)은 제조 공법에 따라 서로 다른 층 구조를 가질 수 있다. 일 예로, 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)은 각각은 MSAP 공법으로 제조됨에 따라 3층 구조를 가질 수 있다. 다른 예로, 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)은 SAP 공법으로 제조됨에 따라 2층 구조를 가질 수 있다. 예를 들어, MSAP 공법이 사용되는 경우, 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)은 각각 동박층, 화학동도금층 및 전해 도금층을 포함할 수 있다. 또한, SAP 공법이 사용되는 경우, 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)은 각각 화학동도금층 및 전해 도금층을 포함할 수 있다.

한편, 상기 제1 회로 패턴층(121), 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)은 각각은 트레이스 및 패드를 포함한다.

트레이스는 전기적 신호를 전달하는 기다란 라인 형태의 배선을 의미한다. 그리고, 상기 패드는 칩과 같은 부품이 실장되는 실장 패드이거나, 외부 보드와의 연결을 위한 코어 패드 또는 BGA 패드이거나, 관통 전극과 연결되는 관통 전극 패드를 의미할 수 있다.

특히, 상기 제1 회로 패턴층(121)은 패드(121P)를 포함할 수 있다. 상기 패드(121P)는 추후 소자가 실장되는 실장 패드를 의미할 수 있다.

구체적으로, 상기 제1 절연층(111)의 상면은 상기 캐비티(150)와 수직으로 중첩되면서 상기 제2 절연층(112)과 접촉하지 않는 제1 영역(R1)을 포함한다. 일 예로, 상기 제1 영역(R1)은 상기 캐비티(150)의 측벽(151)과 수직으로 중첩되지 않으면서, 상기 캐비티(150)의 바닥면(152)과 수직으로 중첩되는 영역을 의미할 수 있다.

또한, 상기 제1 절연층(111)의 상면은 상기 제2 절연층(112)과 접촉하는 제2 영역(R2)을 포함할 수 있다. 상기 제1 절연층(111)의 상면의 제2 영역(R2)은 상기 캐비티(150)의 바닥면(152)과 수직으로 중첩되지 않으면서, 상기 캐비티(150)의 측벽(151)과 수직으로 중첩되는 영역을 의미할 수 있다.

상기 패드(121P)는 상기 제1 회로 패턴층(121) 중 상기 제1 절연층(111)의 상기 제1 영역(R1) 상에 배치될 수 있다. 상기 패드(121P)는 상기 캐비티(150)와 수직으로 중첩되며, 이에 따라 상기 캐비티(150)를 통해 상면이 노출될 수 있다. 이에 따라, 상기 패드(121P)는 상기 캐비티(150) 내에 소자가 실장되는 경우, 상기 소자와 연결되는 실장 패드로 기능할 수 있다. 상기 패드(121P)는 상기 제2 절연층(112)과 접촉할 수 있다. 바람직하게, 상기 패드(121P)의 측면의 적어도 일부는 상기 제2 절연층(112)과 접촉할 수 있다. 즉, 상기 패드(121P)의 측면의 적어도 일부는 상기 캐비티(150)의 바닥면(152)에 대응하는 상기 제2 절연층(112)으로 덮일 수 있다.

상기 제1 절연층(111)의 하면에는 제1 보호층(141)이 배치될 수 있다.

상기 제1 보호층(141)은 상기 제3 회로 패턴층(123)의 하면과 수직으로 중첩되면서, 상기 제3 회로 패턴층(123)의 하면의 적어도 일부를 노출하는 개구부(미도시)를 포함할 수 있다.

또한, 상기 제2 절연층(112)의 상면에는 제2 보호층(142)이 배치될 수 있다. 상기 제2 보호층(142)은 상기 제1 회로 패턴층(121)의 상면과 수직으로 중첩되면서, 상기 제3 회로 패턴층(123)의 상면의 적어도 일부를 노출하는 개구부(미도시)를 포함할 수 있다.

상기 제1 보호층(141) 및 제2 보호층(142)은 레지스트(resist)층일 수 있다. 예를 들어, 상기 제1 보호층(141) 및 제2 보호층(142)은 유기고분자 물질을 포함하는 솔더 레지스트층일 수 있다. 일 예로, 상기 제1 보호층(141) 및 제2 보호층(142)은 에폭시 아크릴레이트 계열의 수지를 포함할 수 있다. 자세하게, 상기 제1 보호층(141) 및 제2 보호층(142)은 수지, 경화제, 광 개시제, 안료, 용매, 필러, 첨가제, 아크릴 계열의 모노머 등을 포함할 수 있다. 다만, 실시 예는 이에 한정되지 않고, 상기 제1 보호층(141) 및 제2 보호층(142)은 포토솔더 레지스트층, 커버레이(cover-lay) 및 고분자 물질 중 어느 하나일 수 있음은 물론이다.

상기 제1 보호층(141) 및 제2 보호층(142)의 두께는 1㎛ 내지 20㎛일 수 있다. 상기 제1 보호층(141) 및 제2 보호층(142)의 두께는 1㎛ 내지 15㎛일 수 있다. 예를 들어, 상기 제1 보호층(141) 및 제2 보호층(142)의 두께는 5㎛ 내지 20㎛일 수 있다. 상기 제1 보호층(141) 및 제2 보호층(142)의 두께가 20㎛ 초과인 경우에는 회로기판의 두께가 증가할 수 있다. 상기 제1 보호층(141) 및 제2 보호층(142)의 두께가 1㎛ 미만인 경우에는 회로기판에 포함된 회로 패턴층들이 안정적으로 보호되지 않음에 따른 전기적 신뢰성 또는 물리적 신뢰성이 저하될 수 있다.

한편, 실시 예의 회로 기판은 관통 전극을 포함한다. 상기 관통 전극은 서로 다른 층에 배치된 회로 패턴층을 전기적으로 연결할 수 있다.

예를 들어, 상기 제1 절연층(111)에는 제1 관통 전극(131)이 배치된다. 상기 제1 관통 전극(131)은 상기 제1 절연층(111)을 관통한다. 상기 제1 관통 전극(131)은 제1 회로 패턴층(121)과 제3 회로 패턴층(123) 사이를 연결할 수 있다.

예를 들어, 상기 제2 절연층(112)에는 제2 관통 전극(132)이 배치된다. 상기 제2 관통 전극(132)은 상기 제1 회로 패턴층(121)과 상기 제2 회로 패턴층(122) 사이를 연결할 수 있다.

상기와 같은 관통 전극(131, 132)은 각각의 절연층 내에 형성된 관통 홀 내부를 전도성 물질로 충진하여 형성할 수 있다. 상기 관통 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO₂ 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 절연층을 개방할 수 있다.

상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 관통 전극(131, 132)을 형성할 수 있다. 상기 관통 전극(131, 132)은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 금속 물질로 형성될 수 있다. 또한, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.

이하에서는 실시 예에 따른 Top-hat 분포의 레이저 빔에 의해 형성된 캐비티 및 이와 비교되는 가우시안 분포의 레이저 빔에 의해 형성된 캐비티에 대해 설명하기로 한다.

도 4의 (a)에서와 같이, 가우시안 분포의 레이저 빔은 중심부에서 가장 높은 파워를 가지고, 상기 중심부에서 멀어질수록 파워가 감소하는 볼록한 형상을 가진다. 예를 들어, 가우시안 분포의 레이저 빔은 일정한 단위 면적(d1)에서, 가장 큰 파워를 가진 부분과 가장 작은 파워를 가진 부분의 차이(t1)가 본원의 Top-hat 분포의 레이저 빔 대비 크다.

그리고, 상기 가우시안 분포의 레이저 빔을 이용하여 캐비티를 형성하는 경우, 상기 레이저 빔의 차이(t1)에 대응하게 상기 캐비티의 바닥면의 영역별 높이 차이도 커지게 된다.

예를 들어, 도 4의 (b)에 도시된 바와 같이, 상기 가우시안 분포의 레이저 빔을 이용하여 제2 절연층(112a)에 캐비티를 형성하는 경우, 상기 캐비티는 측벽(151a) 및 바닥면(152a)을 포함한다. 그리고 상기 캐비티의 바닥면(152a)은 제1 부분(152-1a) 및 제2 부분(152-2a)을 포함한다.

이때, 가우시안 분포의 레이저 빔에 의해 형성된 캐비티의 바닥면(152a)의 제1 부분(152-1a)은 상기 가우시안 분포의 레이저 빔의 파워 차이에 대응하는 높이 차이를 가진다. 예를 들어, 도 5의 (a)에서와 같이, 상기 캐비티의 바닥면(152a)의 제1 부분(152-1a)은 상기 제1 절연층(111a)을 향하여 오목한 오목부를 포함한다.

그리고, 상기 캐비티의 바닥면(152a)의 제1 부분(152-1a)은 평평하지 않고 하측을 향하여 오목한 형상을 가진다. 이에 따라, 가우시안 분포의 레이저 빔을 이용하는 경우, 상기 캐비티의 바닥면(152a)의 제1 부분(152-1a)의 높이 차이가 커지는 문제가 있다. 예를 들어, 가우시안 분포의 레이저 빔을 이용하여 형성된 캐비티의 경우, 상기 바닥면(152a)의 제1 부분(152-1a)에서, 가장 높은 높이를 가진 부분과 가장 낮은 높이를 가진 부분의 높이 차이가 7㎛ 초과, 8㎛ 초과 또는 10㎛를 초과할 수 있다. 이에 따라, 가우시안 분포의 레이저 빔을 이용하여 캐비티를 형성하는 경우, 상기 캐비티의 바닥면(152a)의 정확한 높이를 결정하기 어려운 문제가 있다. 이때, 상기 캐비티의 바닥면(152a)이 너무 낮게 조절되는 경우, 상기 제1 절연층(111a)의 상면의 일부가 가공되는 문제가 발생한다. 또한, 상기 캐비티(150)의 바닥면(152a)이 너무 높게 조절되는 경우, 상기 패드(121P)의 상면의 적어도 일부가 상기 제2 절연층(112a)으로 덮이는 문제가 발생할 수 있다. 또한, 상기 캐비티(150)의 바닥면(152a)이 너무 높게 조절되는 경우, 상기 패드(121P)에 소자를 실장하는 공정에서, 상기 소자가 기울어지는 등의 신뢰성 문제가 발생할 수 있다.

나아가, 상기 캐비티의 바닥면(152a)의 제2 부분(152-2a)의 경우, 상대적으로 파워가 약한 가우시안 분포의 레이저 빔의 에지 부분에 의해 가공이 이루어지며, 이에 따라 상대적으로 높은 높이를 가진다. 예를 들어, 상기 캐비티의 바닥면(152a)의 제1 부분(152-1a)에서 상기 제2 부분(152-2a) 사이의 높이(h1)는 8㎛ 초과, 10㎛ 초과 또는 15㎛를 초과할 수 있다. 이에 따라, 가우시안 분포의 레이저 빔을 이용하는 경우, 스토퍼 레이어 없이 안정적인 캐비티를 가공하기가 어려울 수 있다.

결론적으로, 가우시안 분포의 레이저 빔을 이용하여 형성된 캐비티의 형상은, 위치에 따라 높이 차이가 큰 바닥면(152a)을 포함하는 에그 플레이트 형상을 가지게 된다.

또한, 가우시안 분포의 레이저 빔을 이용하여 형성된 캐비티의 측벽(151a)은 상대적으로 약한 세기의 가우시안 분포의 레이저 빔의 에지 부분에 의해 가공되며, 이로 인해 상기 측벽(151a)의 경사각이 120도 초과, 125도 초과 또는 130도를 초과할 수 있다. 그리고 상기 측벽(151a)의 경사각이 커지는 경우, 이에 따른 캐비티의 상부 폭과 하부 폭의 차이가 커진다. 그리고 상기 캐비티의 상부 폭과 하부 폭의 차이가 커지는 경우, 데드 영역의 면적이 증가하고, 이에 따른 회로 집적도가 감소하거나, 회로 기판의 부피가 증가할 수 있다.

이때, 가우시안 분포의 레이저 빔을 이용하여 캐비티를 형성하는 경우, 상기 경사각을 개선하기 위해, 상기 제2 절연층(112a)의 상면에 레이저 마스크(미도시)를 형성한 상태에서 캐비티 가공을 진행한다. 이때, 상기 레이저 마스크를 형성한 상태에서 캐비티 가공이 진행되는 경우, 상기 캐비티가 형성된 이후에 상기 레이저 마스크를 제거하는 공정을 진행해야 한다. 이에 따라, 상기 레이저 마스크를 이용한 캐비티 가공 시, 제2 절연층(112a)의 상면에 배치되는 보호층은 상기 캐비티가 형성된 이후에 형성될 수 있다. 그리고, 이전의 도 1 및 도 2에서 설명한 바와 같이, 상기 캐비티가 형성된 이후에 상기 보호층이 형성되는 경우, 상기 캐비티의 상부 폭과 상기 보호층의 오픈부의 폭의 차이로 인한 데드 영역이 증가하는 문제가 있다.

한편, 도 5의 (b)에 도시된 바와 같이, 상기 가우시안 분포의 레이저 빔을 이용하여 형성된 캐비티의 평면 형상은 상기 캐비티의 측벽(151a)에 대응하는 테두리 부분이 물결 형상을 가진다. 이때, 상기 가우시안 분포의 레이저 빔에 의해 형성된 캐비티의 평면의 테두리에서, 상기 캐비티에서 가장 멀리 위치한 부분과 가장 가깝게 위치한 부분 사이의 수평 거리(hd1)는 3㎛ 초과, 4㎛ 초과 또는 6㎛를 초과할 수 있다. 이때, 상기 캐비티의 실질적인 사이즈는 상기 가장 가깝게 위치한 부분에 의해 결정된다. 그리고, 상기 캐비티에서 가장 가깝게 위치한 부분과 상기 캐비티에서 가장 멀리 위치한 부분 사이의 영역은 데드 영역으로 남게 되며, 이에 따른 회로 기판의 전체적인 부피를 증가시키는 요인으로 작용한다.

이와 다르게, 도 6의 (a)에서와 같이, 실시 예에서는 Top-hat 분포의 레이저 빔을 이용하여 캐비티(150)를 가공한다. 이때, 상기 Top-hat의 레이저 빔은 일정 단위 면적(D1)에서, 가장 큰 파워를 가진 부분과 가장 작은 파워를 가진 부분의 차이(T1)가 0에 가까운 값을 가진다. 이에 따라, 실시 예에서는 상기 Top-hat 분포의 레이저 빔을 이용하여 캐비티(150)를 가공함에 따라, 상기 캐비티(150)의 바닥면(152)의 제1 부분(152-1)의 영역별 높이 차이를 최소화하고, 제2 부분(152-2)의 높이를 최소화할 수 있도록 한다.

또한, 도 6의 (b)에서와 같이, Top-hat 분포의 레이저 빔을 사용하여 캐비티(150)를 형성하는 경우, 상기 캐비티(150)의 측벽(151)의 경사각은 실질적으로 90도에 가까울 수 있다. 나아가, 상기 캐비티(150)의 바닥면(152)의 제1 부분(152-1)은 영역별 높이 차이가 거의 없이 평평할 수 있고, 상기 제2 부분(152-2)이 가지는 높이도 도 5의 높이(h1)보다 획기적으로 줄일 수 있다.

예를 들어, 상기 제2 부분(152-2)이 가지는 높이는 5㎛ 이하, 3㎛ 이하, 2㎛ 이하일 수 있다. 여기에서, 상기 제2 부분(152-2)이 가지는 높이는 상기 제1 부분(152-1)의 최상단에서 상기 제2 부분(152-2)의 최상단 사이의 수직 거리를 의미할 수 있다. 그리고, 제1 실시 예에서 상기 제1 부분(152-1)으로부터 돌출된 상기 제2 부분(152-2)의 높이는 1.2㎛ 이상, 1.4㎛ 이상, 1.5㎛ 이상일 수 있다.

나아가, Top-hat 분포의 레이저 빔을 이용하여 형성된 캐비티의 평면 형상은 상기 캐비티의 측벽(151)에 대응하는 테두리 부분이 실질적으로 직선의 형태를 가진다. 즉, Top-hat 분포의 레이저 빔에 의해 형성된 캐비티의 평면의 테두리에서, 상기 캐비티에서 가장 멀리 위치한 부분과 가장 가깝게 위치한 부분 사이의 수평 거리(HD1)는 3㎛ 이하, 2㎛ 이하, 1㎛ 이하, 0.5㎛ 이하일 수 있다. 이에 따라 실시 예에서는 가우시안 분포의 레이저 빔을 사용하는 것 대비, 캐비티(150)의 사이즈를 줄일 수 있고, 이를 통해 데드 영역의 면적을 줄여 회로 기판의 전체적인 부피를 감소시킬 수 있다.

상기 Top-hat 분포의 레이저 빔을 조사하기 위한 레이저 장치에 대해 간단히 설명하면 다음과 같다.

도 7에 도시된 바와 같이, 레이저 장치는 레이저 발진기(200), 회절 광학 소자(300), 포커싱 렌즈(400)를 포함할 수 있다.

레이저 발진기(200)는 레이저 빔을 조사할 수 있다. 상기 레이저 빔은 가우시안 분포를 가진 레이저 빔일 수 있다.

회절 광학 소자(300)는 상기 레이저 발진기(200)에서 조사된 가우시안 분포의 레이저 빔을 Top-hat 분포의 레이저 빔으로 변환한다. 이를 위해, 상기 회절 광학 소자(300)는 일정 평면 형상을 가지며, 불규칙한 슬릿이 형성된 구조를 가질 수 있다. 예를 들어, 상기 회절 광학 소자(300)의 중앙부에는 상대적으로 적은 수의 슬릿이 형성되고, 상기 중앙부 주위의 테두리부에는 상대적으로 많은 수의 슬릿이 형성된다. 이에 따라, 상기 가우시안 분포의 레이저 빔이 상기 회절 광학 소자(300)의 슬릿을 통과하는 경우, 레이저 빔의 전체 영역에서 균질한 에너지 분포를 가진 Top-hat 분포의 레이저 빔이 발생할 수 있다. 이때, 상기 회절 광학 소자(300)의 평면 형상은 사각 형상일 수 있다. 이에 따라, 상기 캐비티(150)의 바닥면(152)의 제1 부분(152-1)의 평면 형상은 이에 대응하는 사각 형상을 가질 수 있다. 다만, 실시 예는 이에 한정되지 않는다. 예를 들어, 도 9의 (a)에서와 같이, 상기 회절 광학 소자(300)는 원형 형상을 가질 수 있고, 이에 따라 캐비티(150)의 바닥면(152)의 제1 부분(151-11)의 평면 형상은 원형 형상을 가질 수 있다. 이때의 캐비티(150)의 바닥면(152)의 제2 부분(152-21)의 평면 형상은 타원형 형상을 가질 수 있다. 또한, 도 9의 (b)에서와 같이, 상기 회절 광학 소자(300)는 육각형 형상을 가질 수 있고, 이에 따라 캐비티(150)의 바닥면(152)의 제1 부분(151-12)의 평면 형상은 육각형 형상을 가질 수 있다. 그리고, 이때의 캐비티(150)의 바닥면(152)의 제2 부분(152-22)은 육각형의 각 변에 인접하게 위치할 수 있다.

상기와 같이, 레이저 발진기(200)에서 조사된 가우시안 분포의 레이저 빔이 상기 회절 광학 소자(300)를 통과함에 따라, 상기 가우시안 분포의 레이저 빔은 Top-hat 분포의 레이저 빔으로 변환될 수 있다.

포커싱 렌즈(400)는 상기 회절 광학 소자(300)에서 변환된 Top-hat 분포의 레이저 빔을 포커싱하여, 상기 회로 기판(100)의 캐비티 형성 영역에 조사할 수 있다. 이에 따라, 실시 예에서는 실질적으로 평평한 복수의 제1 부분(152-1)과, 복수의 제1 부분(152-1) 사이에 일정 높이를 가지는 제2 부분(152-2)을 포함하는 바닥면(152)을 가진 캐비티(150)가 형성될 수 있다.

이하에서는 도 10을 참조하여, 실시 예의 캐비티(150) 및 제2 보호층(142)의 오픈부(160)에 대해 더욱 상세히 설명하기로 한다.

도 10을 참조하면, 실시 예에서는 제2 보호층(142)이 형성되고, 상기 제2 보호층(142)에 오픈부(160)가 형성된 이후에, 상기 제2 절연층(112)을 가공하여 캐비티(150)를 형성하는 공정을 진행하게 된다.

이에 따라, 실시 예에서의 상기 제2 보호층(142)의 오픈부(160)의 측벽(161)은 상기 캐비티(150)의 측벽(151)에 대응하는 경사각을 가질 수 있다. 예를 들어, 상기 캐비티(150)를 형성하는 과정에서 조사되는 Top-hat 분포의 레이저 빔의 적어도 일부는 상기 제2 보호층(142)의 측벽(161)에 조사된다. 이를 통해, 상기 제2 보호층(142)의 측벽(161)은 상기 Top-hat 분포의 레이저 빔에 의해 형성될 수 있다.

실시 예에서, 상기 캐비티(150)의 바닥면(152)은 제1 부분(152-1) 및 제2 부분(152-2)을 포함한다. 이때, 상기 제1 부분(152-1)의 높이(H2)는 상기 패드(121P)의 높이(H1)보다 작다. 예를 들어, 상기 제1 부분(152-1)의 높이(H2)는 상기 패드(121P)의 높이(H1)의 5% 내지 70%의 범위를 만족할 수 있다. 이때, 상기 제1 부분(152-1)의 높이(H2)는 상기 제1 부분(152-1)의 두께라고도 할 수 있다. 또한, 상기 패드(121P)의 높이(H1)는 상기 패드(121P)의 두께라고도 할 수 있다. 상기 제1 부분(152-1)의 높이(H2)는 상기 패드(121P)의 높이(H1)의 7% 내지 65%의 범위를 만족할 수 있다. 상기 제1 부분(152-1)의 높이(H2)는 상기 패드(121P)의 높이(H1)의 10% 내지 60%의 범위를 만족할 수 있다.

상기 제1 부분(152-1)의 높이(H2)가 상기 패드(121P)의 높이(H1)의 5% 미만이면, 상기 캐비티(150)를 형성하는 공정에서, 공정 편차로 인해, 상기 제1 절연층(111)의 상면의 일부도 가공되는 문제가 발생할 수 있다. 상기 제1 부분(152-1)의 높이(H2)가 상기 패드(121P)의 높이(H1)의 70%를 초과하는 경우, 상기 제2 부분(152-2)의 높이가 상기 패드(121P)보다 클 수 있다. 그리고 상기 제2 부분(152-2)의 높이가 상기 패드(121P)의 높이(H1)보다 클 경우, 소자 실장 과정에서 신뢰성이 저하될 수 있다.

상기 제2 부분(152-2)의 높이(H3)는 상기 제1 부분(152-1)의 높이(H2)보다 높으면서, 상기 패드(121P)의 높이(H1)의 10% 내지 80%의 범위를 만족할 수 있다. 상기 제2 부분(152-2)의 높이(H3)는 상기 제1 부분(152-1)의 높이(H2)보다 크면서, 상기 패드(121P)의 높이(H1)의 12% 내지 70%의 범위를 만족할 수 있다. 상기 제2 부분(152-2)의 높이(H3)는 상기 제1 부분(152-1)의 높이(H2)보다 크면서, 상기 패드(121P)의 높이(H1)의 15% 내지 65%의 범위를 만족할 수 있다.

상기 제2 부분(152-2)의 높이(H3)가 상기 패드(121P)의 높이(H1)의 10% 미만이면, 상기 캐비티(150)를 형성하는 공정에서, 상기 캐비티(150)의 바닥면(152)의 제1 부분(152-1)이 상기 제1 절연층(111)의 상면보다 낮게 위치할 수 있다. 상기 제2 부분(152-2)의 높이(H3)가 상기 패드(121P)의 높이(H1)의 80%를 초과하는 경우, 상기 캐비티(150) 내에 소자를 실장하는 공정에서 전기적 신뢰성 및 물리적 신뢰성 문제가 발생할 수 있다.

한편, 실시 예에서의 상기 캐비티(150)는 Top-hat 분포의 레이저 빔에 의해 형성되며, 이에 따라 상기 캐비티(150)의 측벽(151)의 경사각은 실질적으로 90도에 가까울 수 있다. 이때, 도 10에서와 같이 상기 캐비티(150)의 측벽(151)은 굴곡을 가질 수 있다. 이에 따라, 상기 캐비티(150)의 측벽(151)의 경사각은 상기 캐비티(150)의 측벽(161)의 제1단(151e1)과 제2단(151e2) 사이의 수평 거리(W1)로 표현할 수 있다.

이때, 레이저 마스크 없이 가우시안 분포의 레이저 빔을 이용하여 형성된 캐비티의 측벽에서, 상기 제1단과 제2 단 사이의 수평 거리를 100㎛를 초과, 110㎛를 초과 또는 120㎛를 초과하였다.

이와 다르게, 실시 예에서의 상기 캐비티(150)의 측벽(151)의 제1단(151e1)과 제2단(151e2) 사이의 수평 거리(W1)는 60㎛ 이하일 수 있다. 예를 들어, 상기 캐비티(150)의 측벽(151)의 제1단(151e1)과 제2단(151e2) 사이의 수평 거리(W1)는 50㎛ 이하일 수 있다. 예를 들어, 상기 캐비티(150)의 측벽(151)의 제1단(151e1)과 제2단(151e2) 사이의 수평 거리(W1)는 45㎛ 이하일 수 있다.

이때, 상기 제1단(151e1)은 상기 캐비티(150)의 일측에서의 측벽(151) 중 상기 제2 절연층(112)의 상면과 가장 인접한 단부를 의미할 수 있다. 또한, 상기 제2단(151e2)은 상기 캐비티(150)의 상기 일측에서의 측벽(151) 중 상기 제2 절연층(112)의 하면에 인접한 단부를 의미할 수 있다. 바람직하게, 상기 제2단(151e2)은 상기 캐비티(150)의 일측에서의 측벽(151) 중 상기 패드(121P)와 수평으로 중첩되는 부분을 의미할 수 있다.

실시 예에서는 상기 캐비티(150)의 측벽(151)의 제1단(151e1)과 제2단(151e2) 사이의 수평 거리(W1)를 60㎛ 이하, 50㎛ 이하, 또는 45㎛ 이하로 형성할 수 있고, 이에 따라 캐비티(150)의 상부 폭과 하부 폭의 차이를 감소시킬 수 있다. 이를 통해 실시 예에서는 상기 캐비티(150)의 사이즈를 줄일 수 있고, 이에 따른 회로 집적도를 향상시키면서, 회로 기판의 전체적인 부피를 감소시킬 수 있다. 한편, 상기 제1단(151e1)과 제2단(151e2) 사이의 수평 거리(W1)는 5㎛를 초과할 수 있다. 이는, 상기 캐비티(150)를 형성하는 레이저 공정에서의 공정성을 유지하면서, Top-hat 분포의 레이저 빔을 사용하여 상기 캐비티(150)를 형성하기 때문일 수 있다.

한편, 실시 예에서의 상기 제2 보호층(142)의 측벽(161)도 상기 캐비티(150)의 측벽(161)에 대응하는 경사를 가질 수 있다. 여기에서, 경사가 대응한다는 것은, 상기 캐비티(150)의 측벽(151)의 경사각과 상기 제2 보호층(142)의 오픈부(160)의 측벽(161)의 경사각의 차이가 7도 이하, 6도 이하, 또는 5도 이하인 것을 의미할 수 있다.

바람직하게, 상기 제2 보호층(142)의 측벽(161) 중 상기 제2 보호층(142)의 상면에 가장 인접한 제1단과, 상기 제2 보호층(142)의 하면에 가장 인접한 제2단 사이의 수평 거리(W2)는 60㎛ 이하일 수 있다. 예를 들어, 상기 제2 보호층(142)의 측벽(161) 중 상기 제2 보호층(142)의 상면에 가장 인접한 제1단과, 상기 제2 보호층(142)의 하면에 가장 인접한 제2단 사이의 수평 거리(W2)는 50㎛ 이하일 수 있다. 상기 제2 보호층(142)의 측벽(161) 중 상기 제2 보호층(142)의 상면에 가장 인접한 제1단과, 상기 제2 보호층(142)의 하면에 가장 인접한 제2단 사이의 수평 거리(W2)는 45㎛ 이하일 수 있다.

한편, 실시 예에서, 상기 캐비티(150)의 두께 방향으로의 전체 영역 중 상기 제2 절연층(112)의 상면에 가장 인접한 영역의 폭(예를 들어, 캐비티의 상부 폭)은 상기 제2 보호층(142)의 오픈부(160)의 두께 방향으로의 전체 영역 중 상기 제2 절연층(112)의 상면에 가장 인접한 영역(예를 들어, 오픈부의 하부폭)의 폭과 동일할 수 있다. 여기에서, 상기 폭이 동일하다는 것은 상기 캐비티(150)의 상부 폭과 상기 오픈부(160)의 하부 폭의 차이가 7㎛ 이하, 6㎛ 이하, 5㎛ 이하, 또는 3㎛ 이하인 것을 의미할 수 있다.

한편, 실시 예에서의 상기 캐비티(150)의 바닥면(152)의 전체 평면 면적 중 상기 제1 부분(152-1)이 차지하는 평면 면적은 70% 내지 95%일 수 있다. 예를 들어, 실시 예에서의 상기 캐비티(150)의 바닥면(152)의 전체 평면 면적 중 상기 제1 부분(152-1)이 차지하는 평면 면적은 72% 내지 92%일 수 있다. 예를 들어, 실시 예에서의 상기 캐비티(150)의 바닥면(152)의 전체 평면 면적 중 상기 제1 부분(152-1)이 차지하는 평면 면적은 75% 내지 90%일 수 있다.

다시 말해서, 실시 예에서의 상기 캐비티(150)의 바닥면(152)의 전체 평면 면적 중 상기 제2 부분(152-2)이 차지하는 평면 면적은 5% 내지 30%일 수 있다. 예를 들어, 실시 예에서의 상기 캐비티(150)의 바닥면(152)의 전체 평면 면적 중 상기 제2 부분(152-2)이 차지하는 평면 면적은 8% 내지 28%일 수 있다. 실시 예에서의 상기 캐비티(150)의 바닥면(152)의 전체 평면 면적 중 상기 제2 부분(152-2)이 차지하는 평면 면적은 10% 내지 25%일 수 있다.

상기 캐비티(150)의 바닥면(152)의 전체 평면 면적에서, 상기 제1 부분(152-1)이 차지하는 평면 면적이 70% 미만이거나, 상기 제2 부분(152-2)이 차지하는 평면 면적이 30%를 초과하면, 상기 캐비티(150)의 바닥면(152)의 높이가 균일하지 못함에 따라, 상기 캐비티(150) 내에 소자를 실장하는 과정에서 소자 실장성이 저하될 수 있다. 상기 캐비티(150)의 바닥면(152)의 전체 평균 면적에서, 상기 제1 부분(152-1)이 차지하는 평면 면적이 95%를 초과하거나, 상기 제2 부분(152-2)의 평면 면적이 5%를 초과하면, 상기 캐비티(150)를 형성하는 공정에서 상기 제1 절연층(111)의 일부도 가공되는 문제가 발생할 수 있다.

도 11은 도 3의 회로 기판의 캐비티의 변형 예를 나타낸 도면이다.

도 11을 참조하면, 회로 기판은 복수의 레이저 빔 사이의 중첩 영역을 조절하여, 상기 캐비티의 바닥면이 가지는 제2 부분의 형상을 변경할 수 있다. 도 11의 설명에 앞서, 실질적으로 도 3 및 도 10의 회로기판과 실질적으로 동일한 구성 및 동일한 구조를 가지는 구성요소에 대해서는 동일한 부호를 부여하기로 한다.

도 11을 참조하면, 회로 기판은 제1 절연층(111) 및 제2 절연층(112)을 포함한다.

그리고, 상기 제1 절연층(111)의 상면에는 제1 회로 패턴층(121)이 배치된다. 상기 제1 회로 패턴층(121)은 캐비티와 수직으로 중첩되는 패드를 포함할 수 있다.

상기 제2 절연층(112)은 캐비티를 포함한다.

상기 캐비티는 측벽(151A) 및 바닥면(152A)을 포함한다. 상기 캐비티의 측벽(151A)은 이전에 설명한 제1 실시 예에서의 캐비티(150)의 측벽(151)과 실질적으로 동일한 구조를 가지며, 이에 따라 이에 대한 설명은 생략하기로 한다.

상기 캐비티는 바닥면(152A)을 포함한다.

상기 바닥면(152A)은 제1 절연층(111)의 상면보다 높게 위치한다.

상기 바닥면(152A)은 복수의 제1 부분(152A-1) 및 복수의 제2 부분(152A-2)을 포함한다. 상기 복수의 제1 부분(152A-1) 각각은 실질적으로 높이가 일정 또는 균일하거나, 평평한 부분을 의미할 수 있다. 예를 들어, 상기 제1 부분(152A-1) 내에서의 최고 높이(또는 최고 두께)를 가지는 부분과 최저 높이(최저 두께)를 가지는 부분 사이의 높이 편차(또는 두께 편차)는 1㎛ 이하, 0.8㎛ 이하, 또는 0.5㎛ 이하인 것을 의미할 수 있다.

상기 복수의 제2 부분(152A-2) 각각은 복수의 제1 부분(152A-1) 중 서로 인접한 2개의 제1 부분 사이에 배치될 수 있다.

이때, 제1 실시 예에서의 제2 부분(152-2)은 제1 부분(152-1)을 기준으로 상측 방향으로 돌출된 구조를 가졌다.

이와 다르게, 제2 실시 예에서의 제2 부분(152A-2)은 제1 부분(152A-1)을 기준으로 하측 방향으로 함몰된 구조를 가질 수 있다.

구체적으로, 실시 예에서는 캐비티를 형성하는 공정에서, 제1 실시 예 대비 제1 레이저 빔과 제2 레이저 빔의 중첩 영역의 면적을 증가시킴으로써, 상기 캐비티의 바닥면(152A)의 제2 부분(152A-2)이 상기 제1 부분(152A-1)을 기준으로 하측 방향으로 함몰될 있다.

상기 캐비티의 바닥면(152A)에서, 상기 제1 부분(152A-1)에서 상기 제2 부분(152A-2)의 최하단 사이의 수직 거리(예를 들어, 상기 제1 부분을 기준으로 제2 부분의 깊이)는 1.2㎛ 내지 5㎛ 사이의 범위를 만족할 수 있다. 예를 들어, 상기 캐비티의 바닥면(152A)에서, 상기 제1 부분(152A-1)에서 상기 제2 부분(152A-2)의 최하단 사이의 수직 거리(예를 들어, 상기 제1 부분을 기준으로 제2 부분의 깊이)는 1.4㎛ 내지 3㎛ 사이의 범위를 만족할 수 있다. 상기 캐비티의 바닥면(152A)에서, 상기 제1 부분(152A-1)에서 상기 제2 부분(152A-2)의 최하단 사이의 수직 거리(예를 들어, 상기 제1 부분을 기준으로 제2 부분의 깊이)는 1.5㎛ 내지 2㎛ 사이의 범위를 만족할 수 있다.

상기 캐비티의 바닥면(152A)에서, 상기 제1 부분(152A-1)에서 상기 제2 부분(152A-2)의 최하단 사이의 수직 거리가 5㎛를 초과하는 경우, 상기 제2 부분(152A-2)의 최하단이 상기 제1 절연층(111)의 상면보다 낮게 위치할 수 있고, 이에 따른 신뢰성 문제가 발생할 수 있다.

상기 제1 부분(152A-1)의 높이(H2')는 상기 패드(121P)의 높이(H1)의 상기 패드의 높이의 10% 내지 80%의 범위를 만족할 수 있다. 상기 제1 부분(152A-1)의 높이는 상기 제2 부분(152A-2)의 높이(H3')보다 크면서, 상기 패드의 높이(H1)의 12% 내지 70%의 범위를 만족할 수 있다. 상기 제1 부분(152A-1)의 높이는 상기 제2 부분(152A-2)의 높이(H3')보다 크면서, 상기 패드의 높이(H1)의 15% 내지 65%의 범위를 만족할 수 있다.

상기 제1 부분(152A-1)의 높이(H2')가 상기 패드(121P)의 높이(H1)의 10% 미만이면, 상기 캐비티(150)를 형성하는 공정에서, 상기 캐비티(150)의 바닥면(152A)의 제2 부분(152A-2)이 상기 제1 절연층(111)의 상면보다 낮게 위치할 수 있다. 상기 제1 부분(152A-1)의 높이(H2')가 상기 패드(121P)의 높이(H1)의 80%를 초과하는 경우, 상기 캐비티(150) 내에 소자를 실장하는 공정에서 전기적 신뢰성 및 물리적 신뢰성 문제가 발생할 수 있다.

한편, 상기 제2 부분(152A-2)의 높이(H3')는 상기 제1 부분(152A-1)의 높이 (H2')보다 작으면서, 상기 패드의 높이(H1)의 5% 내지 70%의 범위를 만족할 수 있다. 여기에서, 상기 제2 부분(152A-2)의 높이(H3')는 상기 제1 절연층(111)의 상면에서 상기 제2 부분(152A-2)의 최하단까지의 높이를 의미할 수 있다. 예를 들어, 상기 제2 부분(152A-2)의 높이(H3')는 상기 제1 부분(152A-1)의 높이 (H2')보다 작으면서, 상기 패드의 높이(H1)의 7% 내지 65%의 범위를 만족할 수 있다. 예를 들어, 상기 제2 부분(152A-2)의 높이(H3')는 상기 제1 부분(152A-1)의 높이 (H2')보다 작으면서, 상기 패드의 높이(H1)의 10% 내지 60%의 범위를 만족할 수 있다.

상기 제2 부분(152A-2)의 높이(H3')가 상기 패드의 높이(H1)의 5%보다 작으면, 상기 캐비티를 형성하는 공정에서 공정 편차로 인해, 상기 제2 부분(152A-2)의 최하단이 상기 제1 절연층(111)의 상면보다 낮게 위치할 수 있다.

상기 제2 부분(152A-2)의 높이(H3')가 상기 패드의 높이(H1)의 70%보다 크면, 상기 바닥면(152A)의 제1 부분(152A-2)이 상기 패드보다 높게 위치하는 문제가 발생할 수 있다.

상기와 같이 실시 예에서는 캐비티 형성 공정에서의 레이저 빔의 중첩 영역의 면적을 조절하는 것에 의해, 캐비티 바닥면의 제2 부분이 돌출된 돌기 형상을 가지도록 할 수 있고, 이와 반대로 함몰된 리세스 형상을 가지도록 할 수 있다.

한편, 실시 예는 이에 한정되지 않으며, 상기 레이저 빔의 중첩 영역의 면적의 조절을 통해, 상기 캐비티의 바닥면이 제2 부분을 제외한 제1 부분만을 포함하여 형성되도록 할 수도 있을 것이다.

도 12는 실시 예에 따른 반도체 패키지를 나타낸 도면이다.

도 12를 참조하면, 실시 예에서의 반도체 패키지는 도 3에 도시한 캐비티(150) 내에 실장된 소자(520)를 포함한다.

즉, 상기에서 설명한 회로 기판들은 칩과 같은 소자(520)를 실장하기 위한 패키지 기판으로 이용될 수 있다.

이상에서 설명한 바와 같이, 회로 기판은 캐비티(150)를 포함하고, 상기 캐비티(150)에는 제1 회로 패턴층(121)의 제1 패드(121P)가 배치될 수 있다.

상기 제1 패드(121P) 상에는 접속부(510)가 배치될 수 있다.

이때, 상기 접속부(510)의 평면 형상은 원형일 수 있다. 상기 접속부(510)는 상기 제1 패드(121P) 상에 배치되어, 상기 소자(520)를 고정하면서, 상기 소자(520)와 상기 제1 패드(121P) 사이를 전기적으로 연결하는 기능을 할 수 있다. 이를 위해, 상기 접속부(510)는 전도성 물질을 포함할 수 있다. 예를 들어, 상기 접속부(510)는 솔더 볼일 수 있으나, 이에 한정되지는 않는다.

상기 접속부(510)는 솔더에 이종 성분의 물질이 함유될 수 있다. 상기 솔더는 SnCu, SnPb, SnAgCu 중 적어도 어느 하나로 구성될 수 있다. 그리고, 상기 이종 성분의 물질은 Al, Sb, Bi, Cu, Ni, In, Pb, Ag, Sn, Zn, Ga, Cd 및 Fe 중 어느 하나를 포함할 수 있다.

상기 접속부(510) 상에는 전자소자(520)가 실장될 수 있다.

이때, 상기 전자소자(520)는 회로기판의 캐비티(150) 내에 배치되는 전자 부품일 수 있으며, 이는 능동 소자와 수동 소자로 구분될 수 있다. 그리고, 상기 능동 소자는 비선형 부분을 적극적으로 이용한 소자이고, 수동 소자는 선형 및 비선형 특성이 모두 존재하여도 비선형 특성은 이용하지 않는 소자를 의미한다. 그리고, 상기 수동 소자에는 트랜지스터, IC 반도체 칩 등이 포함될 수 있으며, 상기 수동 소자에는 콘덴서, 저항 및 인덕터 등을 포함할 수 있다. 상기 수동 소자는 능동 소자인 반도체 칩의 신호 처리 속도를 높이거나, 필터링 기능 등을 수행하기 위해, 통상의 회로기판에 실장된다.

이때, 상기 소자(520)는 하면에 단자(525)를 포함할 수 있다. 그리고, 상기 소자(520)의 단자(525)는 상기 접속부(510)를 통해 상기 제1 패드(121P)와 전기적으로 연결될 수 있다.

또한, 상기 캐비티(150) 내에는 몰딩층(530)이 배치될 수 있다. 상기 몰딩층(530)은 상기 캐비티(150) 내에 상기 소자(520)를 몰딩하며 배치될 수 있다. 상기 몰딩층(530)은 상기 소자(520)를 보호하면서, 상기 캐비티(150) 내로 이물질이 침투하는 것을 방지할 수 있다.

상기 몰딩층(530)은 몰딩용 수지로 구성될 수 있으며, 예를 들어, EMC(Epoxy molding compound)일 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 몰딩층(530)은 EMC 이외에도 다양한 다른 몰딩용 수지로 구성될 수도 있을 것이다.

이하에서는 첨부된 도면을 참조하여 실시 예에 따른 회로 기판의 제조 방법에 대해 설명하기로 한다.

도 13 내지 도 17은 실시 예에 따른 회로 기판의 제조 방법을 공정 순으로 나타낸 도면이다.

본원의 회로 기판의 제조 방법의 설명에 앞서, 회로 기판은 절연층을 기준으로 3층 이상의 층수를 가질 수 있다. 또한, 상기 회로 기판은 코어층을 포함할 수도 있다. 다만, 이하에서는 설명의 편의를 위해, 상기 회로 기판이 코어리스 기판이면서, 2층의 절연층을 포함하는 것으로 하여 설명하기로 한다. 또한, 상기 회로 기판은 캐비티를 포함하며, 상기 캐비티는 적어도 하나의 절연층을 개방하여 형성될 수 있다. 이때, 상기 캐비티는 2개 이상의 절연층을 개방하여 형성될 수도 있으나, 이하에서는 1층의 절연층만을 개방하여 형성되는 것에 대해 설명하기로 한다.

또한, 실시 예의 회로 기판은 ETS(Embedded Trace Substrate) 구조를 가질 수도 있다.

도 13을 참조하면, 실시 예에서는 제1 절연층(111)을 준비한다.

그리고, 실시 예에서는 상기 제1 절연층(111)에 제1 관통 전극(131), 제1 회로 패턴층(121) 및 제3 회로 패턴층(123)을 각각 형성하는 공정을 진행할 수 있다. 예를 들어, 실시 예에서는 상기 제1 절연층(111)을 관통하는 관통 홀(미도시)을 형성한다. 그리고, 실시 예에서는 상기 제1 절연층(111)의 상면, 하면 및 상기 관통 홀의 측벽에 각각 시드층인 제1 금속층을 형성하는 공정을 진행할 수 있다. 다음으로, 실시 예에서는 상기 제1 금속층 상에 전해 도금을 진행하여, 상기 제2 금속층을 형성할 수 있다. 그리고, 상기 제1 금속층과 제2 금속층은 각각 제1 회로 패턴층(121), 제3 회로 패턴층(123) 및 제1 관통 전극(131)을 구성할 수 있다.

이때, 실시 예에서의 상기 제1 회로 패턴층(121)는 캐비티 형성을 위해, 캐비티의 깊이를 제어할 수 있도록 하는 스톱 레이어를 포함하지 않는다. 즉, 실시 예에서는 Top-hat 분포의 레이저 빔을 이용하여 상기 캐비티(150)를 형성하도록 한다. 이에 의해, 실시 예에서는 상기 스톱 레이어 없이 일정 깊이를 가지면서, 바닥면(152)이 균일한 높이를 가지는 캐비티(150)를 형성할 수 있다.

다음으로, 도 14를 참조하면, 실시 예에서는 상기 제1 절연층(111) 상에 제2 절연층(112)을 형성한다.

그리고, 실시 예에서는 상기 제2 절연층(112)에 관통 홀(VH1)을 형성한다. 상기 관통 홀(VH1)은 상기 제1 절연층(111)의 상면에 배치된 제1 회로 패턴층(121)의 적어도 일부와 수직으로 중첩될 수 있다.

다음으로, 도 15를 참조하면, 상기 제2 절연층(112)의 상기 관통 홀(VH1)을 채우는 제2 관통 전극(132) 및 제2 회로 패턴층(122)을 각각 형성하는 공정을 진행할 수 있다.

다음으로, 도 16을 참조하면, 실시 예에서는 상기 제1 절연층(111)의 하면에 제1 보호층(141)을 형성하고, 상기 제2 절연층(112)의 상면에 제2 보호층(142)을 형성하는 공정을 진행할 수 있다. 이후, 실시 예에서는 상기 제1 보호층(141) 및 제2 보호층(142)에 각각 개구부를 형성하는 공정을 진행할 수 있다. 상기 개구부는 상기 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)과 수직으로 중첩되며, 이를 통해 상기 제2 회로 패턴층(122) 및 제3 회로 패턴층(123)의 표면을 노출할 수 있다.

또한, 실시 예에서는 상기 개구부를 형성하는 공정에서, 상기 제2 보호층(142)에 오픈부(160)를 형성하는 공정을 진행할 수 있다. 상기 오픈부(160)는 상기 제2 절연층(112)에서 캐비티(150)가 형성될 영역과 수직으로 중첩될 수 있다. 즉, 실시 예에서는 상기와 같이 캐비티(150)를 형성하기 이전에 상기 제2 보호층(142) 및 상기 제2 보호층(142)의 오픈부(160)를 형성하는 공정을 진행한다. 이를 통해, 실시 예에서는 상기 제2 보호층(142)의 오픈부(160)의 폭과 상기 캐비티(150)의 폭이 실질적으로 동일하도록 하고, 이에 따른 데드 영역을 제거하여 회로 집적도를 향상시킬 수 있다.

다음으로, 도 17을 참조하면, 실시 예에서는 도 7에 도시된 레이저 장치를 이용하여, 상기 제2 절연층(112)에 캐비티(150)를 형성하는 공정을 진행할 수 있다. 이때, 상기 레이저 장치는 상기 제2 절연층(112)에 Top-hat 분포의 레이저 빔을 조사할 수 있다. 그리고, 상기 레이저 빔의 적어도 일부는 상기 제2 보호층(142)의 오픈부(160)의 측벽(161)에도 제공되며, 이에 따라 상기 오픈부(160)의 측벽은 상기 캐비티(150)의 측벽(151)에 대응하는 경사각을 가질 수 있다.

이에 따라, 실시 예에서는 상기 Top-hat 분포의 레이저 빔에 의해 상기 캐비티(150)가 형성됨에 따라, 상기 캐비티(150)의 바닥면(152)은 제1 부분(152-1) 및 제2 부분(152-2)을 포함한다. 그리고, 상기 제1 부분(152-1)은 실질적으로 균일한 높이를 가지는 평평한 부분일 수 있다. 그리고, 상기 제2 부분(152-2)은 복수의 제1 부분(152-1) 사이에서 일정 높이를 가지고 돌출된 부분일 수 있다.

한편, 상술한 발명의 특징을 갖는 회로기판이 스마트폰, 서버용 컴퓨터, TV 등의 IT 장치나 가전제품에 이용되는 경우, 신호 전송 또는 전력 공급 등의 기능을 안정적으로 할 수 있다. 예를 들어, 본 발명의 특징을 갖는 회로기판이 반도체 패키지 기능을 수행하는 경우, 반도체 칩을 외부의 습기나 오염 물질로부터 안전하게 보호하는 기능을 할 수 있고, 누설전류 혹은 단자 간의 전기적인 단락 문제나 혹은 반도체 칩에 공급하는 단자의 전기적인 개방의 문제를 해결할 수 있다. 또한, 신호 전송의 기능을 담당하는 경우 노이즈 문제를 해결할 수 있다. 이를 통해, 상술한 발명의 특징을 갖는 회로기판은 IT 장치나 가전제품의 안정적인 기능을 유지할 수 있도록 함으로써, 전체 제품과 본 발명이 적용된 회로기판은 서로 기능적 일체성 또는 기술적 연동성을 이룰 수 있다.

상술한 발명의 특징을 갖는 회로기판이 차량 등의 운송 장치에 이용되는 경우, 운송 장치로 전송되는 신호의 왜곡 문제를 해결할 수 있고, 또는 운송 장치를 제어하는 반도체 칩을 외부로부터 안전하게 보호하고, 누설전류 혹은 단자 간의 전기적인 단락 문제나 혹은 반도체 칩에 공급하는 단자의 전기적인 개방의 문제를 해결하여 운송 장치의 안정성을 더 개선할 수 있다. 따라서, 운송 장치와 본 발명이 적용된 회로기판은 서로 기능적 일체성 또는 기술적 연동성을 이룰 수 있다.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용은 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시 예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

제1 절연층; 및
상기 제1 절연층의 상면에 배치되고, 캐비티를 포함하는 제2 절연층을 포함하고,
상기 캐비티는 상기 제1 절연층의 상면보다 높게 위치하는 바닥면을 포함하고,
상기 캐비티의 바닥면은,
복수의 제1 부분 및 상기 복수의 제1 부분 사이에 배치된 복수의 제2 부분을 포함하고,
상기 복수의 제1 부분은, 최고 높이를 가지는 부분과 최저 높이를 가지는 부분 사이의 높이 차이가 1㎛ 이하이고,
상기 복수의 제2 부분은, 상기 복수의 제1 부분과 다른 높이를 가지는,
회로 기판.
제1항에 있어서,
상기 복수의 제2 부분은 상기 복수의 제1 부분 사이에서 상측 방향으로 돌출된,
회로기판.
제1항에 있어서,
상기 복수의 제1 부분 각각은 사각 형상을 가지는,
회로 기판.
제3항에 있어서,
상기 복수의 제2 부분 각각은 상기 사각 형상의 변들 각각에 대응하는 변 형상을 가지는,
회로 기판.
제2항에 있어서,
상기 제1 절연층의 상면에 배치되고, 상기 캐비티와 수직으로 중첩되는 패드를 포함하는 제1 회로 패턴층을 포함하고
상기 캐비티의 바닥면의 제1 부분 및 제2 부분은 상기 패드의 상면보다 낮게 위치하는,
회로 기판.
제5항에 있어서,
상기 캐비티의 바닥면의 상기 제1 부분의 높이는,
상기 패드의 높이의 5% 내지 70%의 범위를 만족하는,
회로 기판.
제5항 또는 제6항에 있어서,
상기 캐비티의 바닥면의 상기 제2 부분의 높이는,
상기 패드의 높이의 10% 내지 80%의 범위를 만족하는,
회로 기판.
제1항에 있어서,
상기 캐비티의 바닥면의 상기 제2 부분의 높이는,
1.2㎛ 내지 5㎛ 사이의 범위를 가지는,
회로 기판.
제1항에 있어서,
상기 복수의 제2 부분은 상기 복수의 제1 부분 사이에서 하측 방향으로 함몰되고,
상기 복수의 제2 부분의 각각의 최하단은,
상기 제1 절연층의 상면보다 높게 위치하는,
회로 기판.
제2항 또는 제9항에 있어서,
상기 제1 부분과 상기 캐비티의 측벽 사이의 경사각은 91도 내지 110도의 범위를 만족하는,
회로 기판.
제10항에 있어서,
상기 캐비티의 측벽은 굴곡을 가지며,
상기 캐비티의 측벽의 경사각은,
상기 제2 절연층의 상면에 인접한 상기 캐비티의 측벽의 제1단과, 상기 제2 절연층의 하면에 인접한 상기 캐비티의 측벽의 제2단 사이를 연결하는 가상의 직선의 경사각인,
회로 기판.
제5항에 있어서,
상기 캐비티의 측벽은,
상기 제2 절연층의 상면에 인접한 제1단과, 상기 패드와 수평으로 중첩되는 제2단을 포함하고,
상기 캐비티의 일측에서의 상기 제1단과, 상기 캐비티의 상기 일측에서의 상기 제2단 사이의 5㎛ 내지 60㎛ 사이의 범위를 만족하는,
회로 기판.
제2항 또는 제9항에 있어서,
상기 캐비티의 바닥면의 전체 평면 면적에서, 상기 제1 부분이 차지하는 평면 면적은 70% 내지 95%의 범위를 만족하고,
상기 캐비티의 바닥면의 전체 평면 면적에서, 상기 제2 부분이 차지하는 평면 면적은 5% 내지 30%의 범위를 만족하는,
회로 기판.
제2항에 있어서,
상기 캐비티의 바닥면의 평면 형상은 와플 형상을 가지는,
회로 기판.
제2항 또는 제9항에 있어서,
상기 제2 절연층의 상면에 배치되고, 상기 캐비티와 수직으로 중첩되는 오픈부를 포함하는 보호층을 포함하고,
상기 보호층의 오픈부의 폭은 상기 캐비티의 폭에 대응되는,
회로 기판.
제15항에 있어서,
상기 캐비티의 두께 방향으로의 전체 영역 중 상기 보호층의 하면과 인접한 영역의 폭은,
상기 오픈부의 두께 방향으로의 전체 영역 중 상기 제2 절연층의 상면과 인접한 영역의 폭과 동일한,
회로 기판.
제15항에 있어서,
상기 보호층의 오픈부의 측벽은 굴곡을 가지고,
상기 보호층의 오픈부의 측벽의 경사각은 상기 캐비티의 측벽의 경사각에 대응되는,
회로 기판.
제15항에 있어서,
상기 보호층의 상면에 인접한 상기 오픈부의 측벽의 일단과, 상기 보호층의 하면에 인접한 상기 오픈부의 측벽의 타단 사이의 수평 거리는, 5㎛ 내지 60㎛ 사이의 범위를 만족하는,
회로 기판.
제1 절연층;
상기 제1 절연층의 상면에 배치되고, 캐비티를 포함하는 제2 절연층;
상기 제1 절연층의 상면에 배치되고, 상기 캐비티와 수직으로 중첩되는 패드를 포함하는 제1 회로 패턴층;
상기 제1 회로 패턴층의 상기 패드 상에 배치된 접속부; 및
상기 접속부 상에 실장된 소자를 포함하고,
상기 캐비티는 상기 제1 절연층의 상면보다 높게 위치하는 바닥면을 포함하고,
상기 캐비티의 바닥면은,
복수의 제1 부분 및 상기 복수의 제1 부분 사이에 배치된 복수의 제2 부분을 포함하고,
상기 복수의 제1 부분은, 최고 높이를 가지는 부분과 최저 높이를 가지는 부분의 높이 차이가 1㎛ 이하인 평평한 부분이고,
상기 복수의 제2 부분은, 상기 복수의 제1 부분과 높이 차이를 가지며, 상기 복수의 제1 부분 사이에서 상측 방향으로 돌출되거나, 하측 방향으로 함몰된
패키지 기판.