JP2005268594A - 回路基板および電子部品の実装方法 - Google Patents

回路基板および電子部品の実装方法 Download PDF

Info

Publication number
JP2005268594A
JP2005268594A JP2004080202A JP2004080202A JP2005268594A JP 2005268594 A JP2005268594 A JP 2005268594A JP 2004080202 A JP2004080202 A JP 2004080202A JP 2004080202 A JP2004080202 A JP 2004080202A JP 2005268594 A JP2005268594 A JP 2005268594A
Authority
JP
Japan
Prior art keywords
circuit board
electronic component
metal
chip
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004080202A
Other languages
English (en)
Other versions
JP3946200B2 (ja
Inventor
Fumihiko Matsuda
文彦 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2004080202A priority Critical patent/JP3946200B2/ja
Priority to TW93134892A priority patent/TW200532879A/zh
Priority to CN 200510056005 priority patent/CN100490610C/zh
Publication of JP2005268594A publication Critical patent/JP2005268594A/ja
Application granted granted Critical
Publication of JP3946200B2 publication Critical patent/JP3946200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Abstract

【課題】微細かつ高密度な実装回路基板及び電子部品の実装を安価かつ安定的に行える回路基板及びその製造方法とその電子部品の実装方法を提供する。
【解決手段】第一の導電層３と第二の導電層１の間にエッチングストッパー層となる異種金属を有する金属箔２を用意する。そして、第一の導電層３にエッチングにより回路配線パターン５を形成し、接着性絶縁樹脂をその回路配線パターン側に接着し、前記第二の導電層１をエッチングすることにより突起７を形成し、その後前記エッチングストッパーとなる異種金属層を除去する。このような回路基板に電子部品を実装するには、先ず回路基板表面に半田が溶融する温度においても溶融しない金属突起を電子部品接続パッド近傍に形成した回路基板を準備し、電子部品をその接続パッドにフェイスダウン実装する際に前記金属突起で回路基板と電子部品の間に前記金属突起の高さに等しい間隙を形成して行う。
【選択図】図１

Description

本発明は、回路基板の構造とその製造方法及び電子部品の実装方法に関し、特には、半導体装置を実装する回路基板に関する。
近年、携帯電話等の小型電子機器に向け、電子機器に搭載される実装基板の微細化、高密度化の要求が高まっている。それに伴い、ICチップ等のチップ部品の基板への実装方法もより高密度化が可能な方法へ移行しつつある。従来のフェイスアップで実装を行うワイヤーボンディングでは部品実装に要する面積が大きいため、より高密度に実装するためフェイスダウンで実装可能なフリップチップ実装が高密度実装基板の実装方法の主流となりつつある。
また、フリップチップ実装に際しては半田バンプをICチップ側に形成し、基板へフリップチップボンダーで実装した後、リフローにより半田を溶融し、接続を得る。このときの半田バンプの高さでICチップと接続パッドの隙間の量、すなわちICチップの高さを制御している。ICチップの高さを制御する理由を以下に示す。ICチップと実装基板は線熱膨張係数が異なるので、このストレスが半田に加わり、実装基板側の接続パッドから剥がれるのを防止するために、ICチップと実装基板の間にアンダーフィルと呼ばれる熱硬化性樹脂を注入する工程が必要である。この熱硬化樹脂は毛管現象を利用しているため、ICチップの高さを制御する必要がある。特に、近年普及してきている鉛フリー半田はリフロー温度も共晶半田に比べ高いため、ICチップの高さの制御が困難になってきている。
特許文献１によれば、最近では素子の多ピン化のために、半田バンプや実装基板の接続パッドのピッチはどんどん狭くなり、高さも低くなっている。このためICチップと接続パッドの距離も狭くなり、熱硬化樹脂の注入が困難、場合によっては不可能となるという問題があり、ICチップと実装基板の間の接続信頼性が確保できない場合があった。この問題に対して、特許文献１ではチップ側にリフローで溶融しない金属のバンプをめっきで形成することが記されている。
また、特許文献２には基板側の接続パッド側にリフローで溶融しない金属のバンプをめっきで形成することが記されている。しかしながら、これらの方法はいずれも工数が多く、煩雑であることと、ICチップまたは基板の接続パッド上にめっきをつけるため、ICチップのバンプおよび接続パッドのピッチの微細化が困難であった。
さらに、特許文献３には基板側の接続パッド側にリフローで溶融しない金属のバンプをエッチングで形成することが記されているが、ICチップの高さを確保するためには金属バンプの高さ、すなわち出発材料の厚さが厚くなることから、バンプを狭ピッチで形成することは困難であり、基板の接続パッドの微細化には対応できない方法であった。
図５は、従来の回路基板の製造方法および回路基板に対するチップ実装方法を示す工程図であって、先ず、同図（１）に示す様に、絶縁ベース材１２の片面に銅箔層１３を有する、所謂、片面銅張積層板１４を用意する。
次に、同図（２）に示す様に、この片面型銅張積層板１４の銅箔層１３に対し、通常のフォトファブリケーション手法によるエッチング手法を用いて、回路配線パターン５を形成し、必要に応じソルダーレジスト層を設けるか、或いはNiやAuを表面処理層として無電解めっき等の手法で形成し、金型による打ち抜き等により外形加工を行い、回路基板１５を得る。
次に、同図（３）に示す様に、半田バンプ９を有するICチップ１０を用意し、フリップチップボンダーを用いて、前記回路基板上にフェイスダウン実装する。その後、リフローを行い、前記ICチップ１０の半田バンプ９を溶融させ、ICチップ１０と回路基板１５の接続を得る。
次に、同図（４）に示す様に、アンダーフィルとして熱硬化樹脂１１をICチップ１０と回路基板１５の間に注入することで回路基板１５にICチップ１０がフェースダウン実装される。
特開２００１−２８４３８０号公報 特開平５−７４７７８号公報 特開２００１−５３１８９号公報 特開２００３−１２９２５９ 号公報
ICチップ等の電子部品と接続パッドの距離も狭くなり、熱硬化樹脂の注入が困難、場合によっては不可能となるという問題があり、ICチップ等の電子部品と実装基板の間の接続信頼性が確保できない場合がある。
この問題に対して、特許文献１ではICチップ側にリフローで溶融しない金属のバンプをめっきで形成することが記されている。また、特許文献２には基板側の接続パッド側にリフローで溶融しない金属のバンプをめっきで形成することが記されている。しかしながら、これらの方法はいずれも工数が多く、煩雑であることと、ICチップまたは基板の接続パッド上にめっきをつけるため、ICチップのバンプおよび接続パッドのピッチの微細化が困難であった。
さらに、特許文献３には基板側の接続パッド側にリフローで溶融しない金属のバンプをエッチングで形成することが記されているが、ICチップの高さを確保するためには金属バンプの高さ、すなわち出発材料の厚さが厚くなることから、バンプを狭ピッチで形成することは困難であり、基板の接続パッドの微細化には対応できない方法であった。
すなわち、発明が解決しようとする課題は、ICチップ等の電子部品実装後に適性なICチップ等の電子部品の高さを確保することと、接続パッドの微細化を両立することである。
上記課題を解決するための第一の発明によれば、回路基板の製造方法において、第一の導電層と第二の導電層の間にエッチングストッパー層となる異種金属を有する金属箔を用意し、前記第一の導電層にエッチングにより回路配線パターンを形成し、接着性絶縁樹脂を前記回路配線パターン側に接着し、前記第二の導電層をエッチングすることで突起を形成し、その後前記エッチングストッパーとなる異種金属層を除去することを特徴とする回路基板の製造方法が採用される。
上記課題を解決するための第二の発明によれば、回路基板表面に半田が溶融する温度においても溶融しない金属突起を電子部品接続パッド近傍に形成した回路基板を準備し、電子部品を前記接続パッドにフェイスダウン実装する際に前記金属突起で前記回路基板と前記電子部品の間に前記金属突起の高さに等しい隙間を形成することを特徴とする電子部品の実装方法が採用される。
上記課題を解決するための第三の発明によれば、回路基板において、回路基板表面の電子部品実装部に電子部品接続パッドよりも高い金属突起を前記電子部品接続パッド近傍に有することを特徴とする回路基板の構造が採用される。
これらの特徴により、本発明は次のような効果を奏する。本発明による回路基板は第一の導電層と第二の導電層の間にエッチングストッパー層となる異種金属を有する金属箔を用意し、前記第一の導電層にエッチングにより回路パターンを形成し、接着性絶縁樹脂を回路パターン側に接着し、前記第二の導電層をエッチングすることで突起を形成し、その後前記エッチングストッパーとなる異種金属層を除去することで製造され、電子部品を接続パッドにフェイスダウン実装する際に前記金属突起で前記回路基板と前記チップの間に金属突起の高さに等しい隙間を形成することで実装されるからリフロープロファイルに影響されることなく、電子部品の高さを一定にすることができるばかりか、前記金属突起によりICチップ駆動時に発生する熱を効果的に基板側へ移動させることも可能である。
さらに接続パッド上にめっきを厚付けする必要がないため接続パッドの狭ピッチ化に対応できるばかりか、接続パッドを絶縁ベース材に埋め込む構造になるため、基板の薄型化も計れる。このため、微細かつ高密度な実装回路基板および安価にかつ安定的に提供することおよび電子部品の実装を安価にかつ安定的に行うことができる。
以下、図示の実施例を参照しながら本発明をさらに説明する。図１は、本発明の回路基板の製造方法を示す工程図であって、先ず、同図（１）に示す様に、特許文献３、４に記載されている銅箔１（例えば厚さ50μm）/ニッケル箔２（例えば厚さ２μm）/銅箔３（例えば厚さ１0μm）の3層構造を有する金属基材４を用意する。このときのニッケル箔２は銅エッチングの際のエッチングストッパーであり、ニッケル箔に限定するものではない。銅箔１は実装後のチップ高さを確保するためのものであり、厚さは50μm程度が好適である。
次に、同図（２）に示す様に、この金属基材４の一方面の銅箔層３に対し、通常のフォトファブリケーション手法によるエッチング手法を用いて、回路配線パターン５を形成する。このときのエッチング液としては特許文献４に記載の選択性を有するエッチング液を用いる。
次に、同図（３）に示す様に、回路配線パターン５に対し絶縁層６を形成する。絶縁層６の形成手法としてはキャスト、ラミネート、コーティング等が適用可能で、絶縁樹脂の種類、形態（ワニス、フィルム）によって最適な手法を選択する。ここでは熱硬化性のポリイミドフィルムをラミネートにより熱圧着した。
次に、同図（４）に示す様に、金属基材４の一方面の銅箔層１に対し、通常のフォトファブリケーション手法によるエッチング手法を用いて、チップの高さを一定にする金属突起７を形成する。このとき回路配線パターン５はニッケル箔２および絶縁層６によって保護されている。
次に、同図（５）に示す様に、ニッケル箔２を選択エッチングにより除去し、必要に応じソルダーレジスト層を設けたり、NiやAuを表面処理層として無電解めっき等の手法で形成し、金型による打ち抜き等により外形加工を行い、回路基板８を得る。尚、図には示さないが、定法によりビアホール接続等で両面基板とすることも可能である。
図２は、本発明の電子部品の実装方法を示す工程図であって、先ず、同図（１）に示す様に、半田バンプ９を有するICチップ１０を用意し、フリップチップボンダーを用いて、図１に示した工程で製造した回路基板８上にフェイスダウン実装する。その後、リフローを行い、前記ICチップ１０の半田バンプ９を溶融させ、ICチップ１０と回路基板８の接続を得る。このとき回路基板８上の金属突起７によりICチップの高さは規定される。
次に、同図（２）に示す様に、アンダーフィルとして熱硬化樹脂１１をICチップ１０と回路基板８の間に注入することにより回路基板８にICチップ１０がフェースダウン実装される。
図３は、本発明の回路基板の構造を示す概念的断面構成図であって、ICチップの高さを規定する金属突起７を有する回路基板８であって、回路配線パターン５が絶縁層６に埋め込まれた構造を有している。そして、図４のように、この回路基板８に対して、ICチップ１０をフェースダウン実装した際のICチップ１０の回路基板８からの高さは金属突起７によって規定される。
本発明の回路基板の製造方法を示す工程図。 本発明の電子部品の実装方法を示す工程図。 本発明の回路基板の構造を示す概念的断面構成図。 本発明の回路基板にICチップを実装した状態の概念的断面構成図。 従来の手法による回路基板の製造方法および電子部品の実装方法を説明する図。
符号の説明
１ 銅箔
２ ニッケル箔
３ 銅箔
４ 金属基材
５ 回路配線パターン
６ 絶縁層
７ 金属突起
８ 本発明による回路基板
９ 半田バンプ
１０ ICチップ
１１ 熱硬化樹脂
１２ 絶縁ベース材
１３ 銅箔層
１４ 片面型銅張積層板
１５ 従来工法による回路基板

Claims (3)

  1. 回路基板の製造方法において、第一の導電層と第二の導電層の間にエッチングストッパー層となる異種金属を有する金属箔を用意し、前記第一の導電層にエッチングにより回路配線パターンを形成し、接着性絶縁樹脂を前記回路配線パターン側に接着し、前記第二の導電層をエッチングすることにより突起を形成し、その後前記エッチングストッパーとなる異種金属層を除去することを特徴とする回路基板の製造方法。
  2. 回路基板表面に半田が溶融する温度においても溶融しない金属突起を電子部品接続パッド近傍に形成した回路基板を準備し、電子部品を前記接続パッドにフェイスダウン実装する際に前記金属突起で前記回路基板と前記電子部品の間に前記金属突起の高さに等しい隙間を形成することを特徴とする電子部品の実装方法。
  3. 回路基板において、回路基板表面の電子部品実装部に電子部品接続パッドよりも高い金属突起を前記電子部品接続パッド近傍に有することを特徴とする回路基板。
JP2004080202A 2004-03-19 2004-03-19 電子部品の実装方法 Expired - Fee Related JP3946200B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004080202A JP3946200B2 (ja) 2004-03-19 2004-03-19 電子部品の実装方法
TW93134892A TW200532879A (en) 2004-03-19 2004-11-15 Circuit substrate and method for mounting electronic element
CN 200510056005 CN100490610C (zh) 2004-03-19 2005-03-21 电路基板的制造方法及电子零件的安装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004080202A JP3946200B2 (ja) 2004-03-19 2004-03-19 電子部品の実装方法

Publications (2)

Publication Number Publication Date
JP2005268594A true JP2005268594A (ja) 2005-09-29
JP3946200B2 JP3946200B2 (ja) 2007-07-18

Family

ID=35050399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004080202A Expired - Fee Related JP3946200B2 (ja) 2004-03-19 2004-03-19 電子部品の実装方法

Country Status (3)

Country Link
JP (1) JP3946200B2 (ja)
CN (1) CN100490610C (ja)
TW (1) TW200532879A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8187964B2 (en) 2007-11-01 2012-05-29 Infineon Technologies Ag Integrated circuit device and method
US8710654B2 (en) 2011-05-26 2014-04-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
KR20160150244A (ko) * 2015-06-19 2016-12-29 주식회사 심텍 Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080116587A1 (en) * 2006-11-16 2008-05-22 Chun Ho Fan Conductor polymer composite carrier with isoproperty conductive columns
TWI577260B (zh) * 2010-03-16 2017-04-01 Unitech Printed Circuit Board Corp A multi - layer circuit board manufacturing method for embedded electronic components

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8187964B2 (en) 2007-11-01 2012-05-29 Infineon Technologies Ag Integrated circuit device and method
US8710654B2 (en) 2011-05-26 2014-04-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US9224713B2 (en) 2011-05-26 2015-12-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
KR20160150244A (ko) * 2015-06-19 2016-12-29 주식회사 심텍 Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지
KR101709468B1 (ko) * 2015-06-19 2017-03-09 주식회사 심텍 Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지

Also Published As

Publication number Publication date
TW200532879A (en) 2005-10-01
CN100490610C (zh) 2009-05-20
CN1678173A (zh) 2005-10-05
JP3946200B2 (ja) 2007-07-18
TWI292948B (ja) 2008-01-21

Similar Documents

Publication Publication Date Title
US20090301766A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP2009004744A (ja) プリント基板
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
JP2008034570A (ja) 半導体装置及びその製造方法
JP2010287870A (ja) プリント基板及びそれを含んだ半導体装置、並びにプリント基板の製造方法
JP4268434B2 (ja) 配線基板の製造方法
JP2001156203A (ja) 半導体チップ実装用プリント配線板
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP2007123443A (ja) 回路基板、半導体装置、及び半導体装置の製造方法
CN100490610C (zh) 电路基板的制造方法及电子零件的安装方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP2010267741A (ja) 半導体装置の製造方法
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
JP2008118129A (ja) フリップチップ接続用基板及びその製造方法
JP4233486B2 (ja) 回路基板の製造方法および電子部品の実装方法
JP4172238B2 (ja) 電子部品の実装構造
JP2006147620A (ja) フリップチップ実装半導体装置の製造方法及びフリップチップ実装半導体装置
JP2006222257A (ja) 配線基板とその製造方法、およびそれを用いた半導体装置
KR100986294B1 (ko) 인쇄회로기판의 제조방법
JP4802679B2 (ja) 電子回路基板の実装方法
JP4984502B2 (ja) Ｂｇａ型キャリア基板の製造方法及びｂｇａ型キャリア基板
JP4430419B2 (ja) 平行導電回路シートを用いた電子回路及びその製造方法
US20120118621A1 (en) Printed circuit board and method for manufacturing the same
JPH1187605A (ja) 半導体装置及びその製造方法
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070410

R150 Certificate of patent or registration of utility model

Ref document number: 3946200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees