CN100490610C - 电路基板的制造方法及电子零件的安装方法 - Google Patents

电路基板的制造方法及电子零件的安装方法 Download PDF

Info

Publication number
CN100490610C
CN100490610C CN 200510056005 CN200510056005A CN100490610C CN 100490610 C CN100490610 C CN 100490610C CN 200510056005 CN200510056005 CN 200510056005 CN 200510056005 A CN200510056005 A CN 200510056005A CN 100490610 C CN100490610 C CN 100490610C
Authority
CN
China
Prior art keywords
mentioned
metal
conductive layer
electronic component
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200510056005
Other languages
English (en)
Other versions
CN1678173A (zh
Inventor
松田文彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Publication of CN1678173A publication Critical patent/CN1678173A/zh
Application granted granted Critical
Publication of CN100490610C publication Critical patent/CN100490610C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

准备在第一导电层与第二导电层之间具有作为防蚀层的、具有其他种类的金属的金属箔。然后，在第一导电层上，通过蚀刻形成电路布线图形，再把粘接性绝缘树脂粘接到该电路布线图形侧，通过对上述第二导电层进行蚀刻而形成突起，之后除去上述作为防蚀层的其他种类的金属层。要在这种电路基板上安装电子零件，首先准备在电路基板表面上形成有金属突起的电路基板，所述金属突起即使在焊料熔融的温度下也不会熔化并形成于电子零件连接焊盘附近，然后在把电子零件面朝下安装到该连接焊盘上时，利用上述金属突起，在电路基板与电子零件之间，形成与上述金属突起等高的间隙。

Description

电路基板的制造方法及电子零件的安装方法
技术领域
本发明涉及电路基板的构造及其制造方法和电子零件的安装方法，特别是涉及安装半导体装置的电路基板。
背景技术
近年来，面向手机等小型电子设备、对电子设备所搭载的安装基板的微细化、高密度化的要求越来越高。同时，IC芯片等芯片零件在基板上的安装方法也正在向尽可能高密度化的方向发展。根据以往的面朝上方式进行安装的引线接合法，零件安装所需要的面积会很大。因此为了进行更高密度的安装，能够以面朝下方式进行安装的倒装式安装正在成为高密度电路基板安装方法的主流。
另外，在倒装式安装时，在IC芯片侧形成焊料凸出部，并用倒装焊接器向电路基板安装之后，利用回流使焊料熔融，从而得到连接。通过这时的焊料凸出部的高度来控制IC芯片和连接焊盘之间的间隙大小、即IC芯片的高度。以下说明控制IC芯片高度的理由：因为IC芯片与基板的线热膨胀系数不同，应力会作用在焊料上，为了防止IC芯片从安装基板侧的连接焊盘上剥落，需要进行一道在IC芯片与安装基板之间注入被称作底灌料的热固化性树脂的工序。因为这种热固化性树脂是利用毛细管现象，所以需要控制IC芯片的高度。特别是，近年来正在普及的无铅焊料，因其回流温度比共晶焊料要高，对IC芯片高度的控制也就变得越来越困难。
根据专利文献1，近来由于元件的多管脚化，焊料的凸出部或安装基板的连接焊盘的间距变得越来越狭小，高度也变得更低。因此，IC芯片与连接焊盘的距离也变得狭小。于是就有热固化性树脂注入困难，在某些情况下无法注入的问题，同时会出现IC芯片与安装基板之间的连接可靠性得不到保证的情况。对于这种问题，在专利文献1中记述了在芯片侧、利用镀敷法形成回流时不熔融的金属凸出部的方法。
另外，在专利文献2中记述了在基板侧的连接焊盘、利用镀敷法形成回流时不熔融的金属凸出部的方法.但是，因为这些方法大都工时多且繁杂，还要在IC芯片或基板的连接焊盘上实施镀敷，所以IC芯片的凸出部及连接焊盘的间距的微细化是很困难的.
还有，在专利文献3中记述了在基板侧的连接焊盘侧、用蚀刻法形成回流时不熔融的金属凸出部的方法，但是为了确保IC芯片的高度，金属凸出部的高度即初始材料的厚度增加，因此，难以以狭小的间距形成凸出部，这也是一种无法应对电路基板连接焊盘微细化的方法。
图5是表示以往的电路基板的制造方法及芯片相对于电路基板的安装方法的工序图。首先，如图5(1)所示，先准备所谓的单面敷铜叠层板14，其在绝缘基材12的一个面上具有铜箔层13.
然后，如图5(2)所示，对该单面型敷铜叠层板14的铜箔层13，利用采用了照相化学腐蚀制造法的蚀刻法，形成电路布线图形5，根据需要设置阻焊层，或者通过无电解镀敷等方法形成镍或铜作为表面处理层，再通过利用金属模进行的冲裁等进行外形加工，得到电路基板15。
接着，如图5(3)所示，准备具有焊料凸出部9的IC芯片10。使用倒装焊接器，面朝下安装到上述电路基板上.之后，进行回流，使上述IC芯片10的焊料凸出部9熔融，得到IC芯片10和电路基板15的连接。
下一步，如图5(4)所示，把作为底灌料的热固化树脂11注入到IC芯片10与电路基板15之间。于是，IC芯片10就被面朝下安装到电路基板15上了.
[专利文献1]特开2001—284380号公报
[专利文献2]特开平5—74778号公报
[专利文献3]特开2001—53189号公报
[专利文献4]特开2003—129259号公报
IC芯片等电子零件与连接焊盘的距离变得狭小，就有热固化性树脂注入困难，在某些情况下无法注入的问题，同时会出现IC芯片等电子零件与安装基板之间的连接可靠性得不到保证的情况。
对于这个问题，在专利文献1中记述了在IC芯片侧、采用镀敷法形成回流时不熔融的金属凸出部的方法。另外，在专利文献2中记述了在电路基板侧的连接焊盘侧、采用镀敷法形成回流时不熔融的金属凸出部的方法。但是，因为这些方法大都工时多且繁杂，还要在IC芯片或基板的连接焊盘上进行镀敷，所以IC芯片的凸出部及连接焊盘的间距的微细化是很困难的.
还有，在专利文献3中记述了在电路基板侧的连接焊盘侧、用蚀刻法形成回流时不熔融的金属凸出部的方法，但是为了确保IC芯片的高度，金属凸出部的高度即初始材料的厚度增加了，因此，难以以狭小的间距形成凸出部，这也是一种无法应对基板连接焊盘微细化的方法。
即，发明所要解决的课题是，IC芯片等电子零件安装后，确保IC芯片等电子零件的适当的高度，并实现连接焊盘的微细化.
发明内容
根据解决上述课题的第一个技术方案，在电路基板的制造方法中，采用了以下述内容为特征的电路基板制造方法：准备在第一导电层和第二导电层之间具有作为防蚀层的其他种类的金属的金属箔，在上述第一导电层上，利用蚀刻形成电路布线图形，把粘接性绝缘树脂粘接到上述电路布线图形侧，通过对上述第二导电层进行蚀刻而形成突起，之后把上述作为防蚀层的其他种类的金属层除去。
根据解决上述课题的第二个技术方案，采用了以下述内容为特征的电子零件安装方法：准备在电路基板表面上形成有金属突起的电路基板，所述金属突起即使在焊料熔融的温度下也不会熔融并且形成于电子零件连接焊盘附近，在把电子零件面朝下地安装到上述连接焊盘上时，利用上述金属突起，在上述电路基板与上述电子零件之间，形成与上述金属突起等高的间隙。
根据解决上述课题的第三个技术方案，采用了以下述内容为特征的电路基板的构造：在电路基板中，在电子零件安装部上，于电子零件连接焊盘附近具有比上述电子零件连接焊盘高的金属突起。
由于这些特征，本发明起到了以下的效果。本发明的电路基板如下制造：准备在第一导电层和第二导电层之间具有作为防蚀层的其他种类的金属的金属箔，在上述第一导电层上，利用蚀刻形成电路布线图形，把粘接性绝缘树脂粘接到电路布线图形侧，通过对上述第二导电层进行蚀刻而形成突起，之后把上述作为防蚀层的其他种类的金属层除去，并如下安装：在把电子零件面朝下地安装到上述连接焊盘上时，利用上述突起，在上述电路基板与上述电子零件之间，形成与上述金属突起等高的间隙。因此，不会受到回流轮廓的影响，不仅能够保证电子零件的高度一定，还可以通过前述金属突起将IC芯片驱动时产生的热量有效地转移到电路基板这一侧.
进而，因为不需要在连接焊盘上进行加厚镀敷，所以可以应对连接焊盘的小间距化，又因为采用把连接焊盘埋入绝缘基材的结构，所以还可以实现电路基板的薄型化。因此，就可以廉价且稳定地提供微细、高密度的安装电路基板，并能够廉价且稳定地进行电子零件的安装。
附图说明
图1为表示本发明的电路基板的制造方法的工序图。
图2为表示本发明的电子零件安装方法的工序图.
图3为表示本发明的电路基板构造的概念性的剖面结构图。
图4为在本发明的电路基板上安装了IC芯片后的状态的概念性的剖面结构图.
图5为对根据现有方法的电路基板的制造方法及电子零件的安装方法进行说明的图。
具体实施方式
以下参照图示的实施例，对本发明进行进一步说明.图1是表示本发明的电路基板的制造方法的工序图.首先，准备金属基材4，其如图1(1)所示，具有专利文献3、4中所述的铜箔1(例如厚度为50μm)/镍箔2(例如厚度为2μm)/铜箔3(例如厚度为10μm)的三层构造。这时，镍箔2是进行蚀刻时的防蚀层，并不只限于使用镍箔。铜箔1用于保证安装后芯片的高度，优选地，厚度在50μm左右.
接着，如图1(2)所示，相对于该金属基材4的一个面上的铜箔层3，采用利用了照相化学腐蚀制造法的蚀刻法，形成电路布线图形5.这时的蚀刻液使用专利文献4中记述的有选择性的蚀刻液.
然后，如图1(3)所示，相对于电路布线图5，形成绝缘层6。对于绝缘层6的形成方法，可以应用浇铸，层压，涂敷等，根据绝缘树脂的种类、形态(清漆、薄膜)选择最适合的方法。在这里，通过层压将具有热固化性的聚酰亚胺薄膜热压接.
下一步，如图1(4)所示，相对于金属基材4的另一个面的铜箔层1，采用利用了通常的照相化学腐蚀制造法的蚀刻法，形成使芯片的高度保持一定的金属突起7.这时电路布线图形5被镍箔2和绝缘层6保护着.
再下一步，如图1(5)所示，利用选择蚀刻法除去镍箔2，根据需要设置阻焊层，或者利用无电解镀敷等方法形成镍或铜作为表面处理层，再通过利用金属模进行的冲裁等进行外形加工，得到电路板8.另外，尽管图中并未示出，但也可以按照常规方法而通过导通孔连接等作成双面基板。
图2是表示本发明中电子零件安装方法的工序图.首先，如图2(1)所示，准备具有焊料凸出部9的IC芯片10，然后利用倒装焊接器，面朝下地安装到在图1所示工序中制造的电路基板8上.之后，进行回流，使上述IC芯片10的焊料凸出部9熔融，得到IC芯片10与电路基板8的连接。这时，通过电路基板8上的金属突起7来限定IC芯片的高度。
下面，如图2(2)所示，将热固化性树脂11作为底灌料注入到IC芯片10和电路基板8之间，由此把IC芯片10面朝下安装到电路基板8上。
图3是表示本发明的电路基板构造的概念性的剖面结构图，是具有限定IC芯片高度的金属突起7的电路基板8，其具有将电路布线图案5埋入绝缘层6的结构。而且，如图4所示，相对于这种电路基板8，面朝下安装IC芯片10的时候，IC芯片10到电路基板8的高度由金属突起7来限定。

Claims (5)

1.一种电路基板的制造方法，其特征在于，准备在第一导电层和第二导电层之间具有作为防蚀层的其他种类的金属的金属箔，在上述第一导电层上，利用蚀刻形成电路布线图形，把粘接性绝缘树脂粘接到上述电路布线图形侧，通过对上述第二导电层进行蚀刻而形成突起，之后把上述作为防蚀层的其他种类的金属层除去。
2.如权利要求1所述的电路基板的制造方法，其特征在于，在上述第一导电层和第二导电层之间具有作为防蚀层的其他种类的金属的金属箔中，上述第二导电层由在焊料熔融的温度下也不会熔融的金属形成。
3.如权利要求1或2所述的电路基板的制造方法，其特征在于，在上述第一导电层和第二导电层之间具有作为防蚀层的其他种类的金属的金属箔中，上述第二导电层使用在焊料熔融的温度下也不会熔融的金属，在上述第一导电层上利用蚀刻形成包括电子零件连接焊盘的电路布线图形，把粘接性绝缘树脂粘接到上述电路布线图形侧，通过对上述第二导电层进行蚀刻而在上述电子零件连接焊盘附近形成金属突起，之后把上述作为防蚀层的其他种类的金属层除去。
4.一种电子零件的安装方法，在向权利要求1或权利要求2所述的电路基板上安装电子零件时，准备在第一导电层和第二导电层之间具有作为防蚀层的其他种类的金属层的金属箔，上述第二导电层由在焊料熔融的温度下也不会熔融的金属形成，在上述第一导电层上利用蚀刻形成包括电子零件连接焊盘的电路布线图形，把粘接性绝缘树脂粘接到上述电路布线图形侧，通过对上述第二导电层进行蚀刻而在上述电子零件连接焊盘附近形成金属突起，之后把上述作为防蚀层的其他种类的金属层除去，由此准备形成有上述金属突起的电路基板，使具有焊料凸出部的电子零件以上述焊料凸出部与上述电子零件连接焊盘在上述电子零件连接焊盘处位置对合的方式搭载到上述电路基板的上述电子零件连接焊盘上，其后在上述焊料凸出部熔融的温度下对搭载有上述电子零件的上述电路基板回流时，利用上述金属突起，在上述电路基板与上述电子零件之间形成与上述金属突起等高的间隙。
5.如权利要求3所述的电路基板的制造方法，其特征在于，在上述电子零件连接焊盘附近形成的金属突起比上述电子零件连接焊盘高.
CN 200510056005 2004-03-19 2005-03-21 电路基板的制造方法及电子零件的安装方法 Expired - Fee Related CN100490610C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004080202A JP3946200B2 (ja) 2004-03-19 2004-03-19 電子部品の実装方法
JP80202/2004 2004-03-19
JP80202/04 2004-03-19

Publications (2)

Publication Number Publication Date
CN1678173A CN1678173A (zh) 2005-10-05
CN100490610C true CN100490610C (zh) 2009-05-20

Family

ID=35050399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510056005 Expired - Fee Related CN100490610C (zh) 2004-03-19 2005-03-21 电路基板的制造方法及电子零件的安装方法

Country Status (3)

Country Link
JP (1) JP3946200B2 (zh)
CN (1) CN100490610C (zh)
TW (1) TW200532879A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI577260B (zh) * 2010-03-16 2017-04-01 Unitech Printed Circuit Board Corp A multi - layer circuit board manufacturing method for embedded electronic components

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080116587A1 (en) * 2006-11-16 2008-05-22 Chun Ho Fan Conductor polymer composite carrier with isoproperty conductive columns
US20090115060A1 (en) 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method
US8710654B2 (en) 2011-05-26 2014-04-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
KR101709468B1 (ko) * 2015-06-19 2017-03-09 주식회사 심텍 Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI577260B (zh) * 2010-03-16 2017-04-01 Unitech Printed Circuit Board Corp A multi - layer circuit board manufacturing method for embedded electronic components

Also Published As

Publication number Publication date
CN1678173A (zh) 2005-10-05
TWI292948B (zh) 2008-01-21
JP3946200B2 (ja) 2007-07-18
JP2005268594A (ja) 2005-09-29
TW200532879A (en) 2005-10-01

Similar Documents

Publication Publication Date Title
US6022761A (en) Method for coupling substrates and structure
JP3401767B2 (ja) 多層セラミック基板およびその製造方法
CN101480116B (zh) 电路基板、电子器件配置及用于电路基板的制造工艺
EP2084739B1 (en) Flip chip semiconductor package with encapsulant retaining structure and strip
CN103534794A (zh) 具有带嵌入线和金属界定焊盘的衬底的器件封装
EP1860691A1 (en) Electronic circuit and method for manufacturing same
CN100490610C (zh) 电路基板的制造方法及电子零件的安装方法
EP0969503A2 (en) Electronic circuit device
US6940156B2 (en) Electronic module with a semiconductor chip which has flexible chip contacts, and method for producing the electronic module
KR100691062B1 (ko) 반도체 장치, 반도체 칩, 반도체 장치의 제조 방법 및전자기기
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP4967467B2 (ja) フレキシブル配線基板接着方法および配線基板
JP2001307555A (ja) 異方性導電フィルム及びこれを用いた実装方法ならびに配線用の基板
JP2859741B2 (ja) プリント配線板の製造方法
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
KR20100002870A (ko) 반도체 패키지의 제조 방법
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP2004247621A (ja) 半導体装置およびその製造方法
JP4233486B2 (ja) 回路基板の製造方法および電子部品の実装方法
KR100746632B1 (ko) 플립칩 패키지 구조 및 패키징 방법
JP2008270324A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
KR100650492B1 (ko) 플립칩의 실장구조 및 그 실장방법
CN103039130B (zh) 电子部件的表面安装方法及使用该方法制造的印刷电路板
JP2008300498A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2006278413A (ja) 半導体基板実装構造、表示装置、接着シートおよび基板実装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090520

Termination date: 20190321

CF01 Termination of patent right due to non-payment of annual fee