KR100650492B1 - 플립칩의 실장구조 및 그 실장방법 - Google Patents

플립칩의 실장구조 및 그 실장방법 Download PDF

Info

Publication number
KR100650492B1
KR100650492B1 KR1020040097228A KR20040097228A KR100650492B1 KR 100650492 B1 KR100650492 B1 KR 100650492B1 KR 1020040097228 A KR1020040097228 A KR 1020040097228A KR 20040097228 A KR20040097228 A KR 20040097228A KR 100650492 B1 KR100650492 B1 KR 100650492B1
Authority
KR
South Korea
Prior art keywords
flip chip
land
resin
bumper
delete delete
Prior art date
Application number
KR1020040097228A
Other languages
English (en)
Other versions
KR20060058259A (ko
Inventor
윤병재
Original Assignee
윤오필
이광자
윤오상
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤오필, 이광자, 윤오상 filed Critical 윤오필
Priority to KR1020040097228A priority Critical patent/KR100650492B1/ko
Publication of KR20060058259A publication Critical patent/KR20060058259A/ko
Application granted granted Critical
Publication of KR100650492B1 publication Critical patent/KR100650492B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/046Surface mounting
    • H05K13/0465Surface mounting by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05Flexible printed circuits [FPCs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 FPC 기판에 플립칩을 실장하는 플립칩의 실장방법 및 그 실장구조에 관한 것으로서, 플립칩 금도금 범퍼와 FPC 기판을 주석도금 랜드를 열융착 방식으로 금속결합시켜 플립칩을 실장하는 플립칩의 실장방법 및 그 실장구조에 관한 것이다.
본 발명은, 연성인쇄회로 기판 상에 플립 칩을 실장하는 방법에 있어서,
(1) 연성인쇄회로 기판 상에 랜드를 소정 패턴으로 형성시키는 단계;
(2) 상기 연성인쇄회로 기판 상면 중 플립 칩이 실장될 위치에 수지를 도포하는 단계;
(3) 상기 수지 상부에 플립 칩을 위치시키되, 플립 칩 하부의 범퍼가 상기 랜드의 직상방에 위치되도록 플립 칩을 위치시키는 단계;
(4) 상기 플립 칩의 상측에서 하측방향으로 플립 칩에 압력을 가하면서 상기 수지에 열을 가하여 상기 범퍼와 랜드 간에 금속 결합을 형성시키는 단계;
(5) 상기 수지를 건조시키는 단계;를 포함하는 것을 특징으로 하는 플립 칩 실장방법을 제공한다.
연성인쇄회로 기판, 플립 칩, 플립칩 실장

Description

플립칩의 실장구조 및 그 실장방법{PACKAGING STRUCTURE OF FLIPCHIP AND PACKAGING METHOD THEREOF}
도 1은 종래의 플립칩 실장방법을 설명하는 단면도들이다.
도 2는 종래의 플립칩 실장방법에 의하여 실장된 플립칩 실장구조를 나타내는 단면도이다.
도 3은 본 발명의 실시예에 따른 플립칩 실장방법을 설명하는 단면도들이다.
도 4는 본 발명의 실시예에 따른 플립칩 실장방법에 의하여 실장된 플립칩 실장구조를 나타내는 단면도이다.
도 5는 본 발명의 실시예에 따른 범퍼와 랜드 결합 면에 대한 사진이다.
도 6은 본 발명의 실시예에 따른 플립칩 실장구조의 열충격 테스트(TCT TEST) 결과를 나타낸 그래프이다.
도 7은 본 발명의 실시예에 따른 플립칩 실장구조의 항온항습 테스트(PCT TEST) 결과를 나타낸 그래프이다.
< 도면의 주요부분에 대한 부호의 설명 >
10, 110 : 연성인쇄회로 기판 12, 112 : 랜드
20 : ACF Film 22 : 도전볼
30, 130 : 플립칩 32, 132 : 범퍼
40, 140 : 가압부 120 : 수지
Sn : 주석코팅 L : 랜드 폭
S : 랜드 간 간격
본 발명은 FPC 기판에 플립칩을 실장하는 플립칩의 실장방법 및 그 실장구조에 관한 것으로서, 플립칩 금도금 범퍼와 FPC 기판의 주석도금 랜드를 금속합금 방식으로 결합시켜 플립칩을 실장하는 플립칩의 실장방법 및 그 실장구조에 관한 것이다.
IC 등의 반도체 칩을 기판에 실장할 때 전극수가 늘어남에 따라, 와이어 본딩으로는 작업 능률 및 신뢰성이 저하된다. 따라서 그것을 대신하는 실장 방법으로 플립칩(Flip chip) 실장방식이 널리 채용되고 있다. 이 방식은 실장 면적이 작고, 높이도 줄일 수 있으며, 반도체 팩키지의 소형화, 실장 효율화 및 전자기기의 작동 고속화가 가능하다는 장점을 가지고 있다.
FPC(Flexible Printed Circuit) 기판에 플립칩을 실장하는 방법에 있어서 기존에는 ACF Film을 사용하여 실장하는 방법이 주로 사용되고 있다.
ACF Film 사용 플립칩 실장 방법을 도 1을 참조하여 설명하면 다음과 같다.
우선 도 1a에 도시된 바와 같이, 금도금 랜드(land, 12)가 형성되어 있는 FPC 기판(10) 상에 ACF Film(20)을 소정 두께로 밀착시켜 형성시킨다. 이 ACF Film(20) 내에는 도전볼(22)들이 소정 밀도로 내재되어 있다. 이 도전볼(22)은 플립칩(30)에 형성되어 있는 골드 범퍼(gold bumper, 32)와 FPC 기판(10) 상의 금도금 랜드(12)가 접촉될 때 컨텍트(contact) 결합하도록 하는 역할을 한다.
다음으로 도 1b에 도시된 바와 같이, 플립칩(30)을 ACF Film(20) 상에 위치시킨다. 이때 플립칩(30)의 골드 범퍼(32)와 FPC 기판(10) 상의 금도금 랜드(12)의 위치가 일치되도록 플립칩(30)을 위치시켜야 한다. 그리고 나서 플립칩(30)의 상부에 가압부(40)를 위치시킨후 이 가압부(40)를 사용하여 플립칩(30)을 가압하여 플립칩(30)이 ACF Film(20) 상에 고정되도록 한다.
다음으로 도 1c에 도시된 바와 같이, 플립칩(30) 및 그 하부의 ACF Film(20) 에 압력 및 열을 동시에 가하면서 골드 범퍼(32)와 금도금 랜드(12)를 결합시키는 본압공정이 진행된다. 이 공정에서는 골드 범퍼(32)가 ACF Film(20)을 뚫고 지나서 금도금 랜드(12)와 결합되는데, 이때 골드 범퍼(32)와 금도금 랜드(12) 사이에는 ACF Film(20)에 내재하던 도전볼(22)이 다수개 개재되고, 압력에 의하여 도전볼(22)이 깨지면서 컨텍트 결합을 이룬다.
그런데 최근에는 FPC 기판이 고밀도 회로화 되고, 실장되는 부품이 증가함에 따라 플립칩 실장용 랜드가 파인 피치(fine pitch)화 되어 가고 있다. 그러나 종래의 ACF Film을 사용하는 방법은 금도금 랜드상에 위치할 수 있는 도전볼의 수 때문에 랜드의 폭을 미세화시키는데 한계가 있다. 즉, 도 2에 도시된 바와 같이, 랜드(12) 상에 다수개의 도전볼(22)이 위치할 수 있기 위해서는, 충분한 수의 도전볼 (22)이 올라갈 만큼의 랜드 폭(L)이 확보되어야 한다. 따라서 랜드가 더이상 파인 피치(fine pitch)화되지 못하는 문제점이 있다.
또한 플립칩(30)의 골드 범퍼(32)와 금도금 랜드(12)가 그 사이에 개재되는 도전볼(22)을 매개로 하여 컨텍트 결합을 하고 있으므로 접촉저항이 크다는 문제점도 있다. 또한 그 접촉부분의 접착력이 시간이 경과함에 따라 약화되는 경향이 있다.
한편 최근에는 단층형(single layer type)이 아니라 다층형(multi-layer type) FPC 기판이 많이 사용된다. 그런데 이러한 다층형 FPC 기판에 플립칩을 실장할 때, 전술한 바와 같이, 높은 압력을 가하는 방식을 따르면 여러가지 문제점이 발생한다. 다층형 기판은 단층형 기판과 달리 상측에서 압력을 가하면 기판의 탄성에 의하여 변형이 온다. 따라서 플립칩이 정확한 위치에 실장되지 않은 수 있으며, 실장된 후에 변형되었던 기판이 탄성에 의하여 원상으로 돌아오면서 결합이 분리되는 문제점도 발생한다. 또한 기판의 탄성 변형에 의하여 기판 상에 설치되어 있는 부품에 손상이 올 수 있는 문제점도 있다.
본 발명의 목적은 다층연성 회로기판에 미세한 간격으로 랜드를 형성시키고, 금속합금 방식으로 플립칩 실장이 가능한 플립칩 실장방법 및 플립칩 실장구조를 제공함에 있다.
본 발명의 다른 목적은 다층형 FPC 기판에서도 기판의 탄성 변형을 방지하면 서 플립칩을 실장할 수 있는 플립칩 실장방법 및 플립칩 실장구조를 제공함에 있다.
전술한 목적을 달성하기 위하여 본 발명은, 연성인쇄회로 기판 상에 플립 칩을 실장하는 방법에 있어서,
(1) 연성인쇄회로 기판 상에 랜드를 소정 패턴으로 형성시키는 단계;
(2) 상기 연성인쇄회로 기판 상면 중 플립 칩이 실장될 위치에 수지를 도포하는 단계;
(3) 상기 수지 상부에 플립 칩을 위치시키되, 플립 칩 하부의 범퍼가 상기 랜드의 직상방에 위치되도록 플립 칩을 위치시키는 단계;
(4) 상기 플립 칩의 상측에서 하측방향으로 플립 칩에 압력을 가하면서 상기 수지에 열을 가하여 상기 범퍼와 랜드 간에 금속 결합을 형성시키는 단계;
(5) 상기 수지를 건조시키는 단계;를 포함하는 것을 특징으로 하는 플립 칩 실장방법을 제공한다.
또한 소정 패턴의 랜드(land)가 형성되어 있는 연성인쇄회로 기판; 상기 연성인쇄회로 기판 상에 실장되는 플립 칩; 상기 플립 칩 하부에 마련되어 있으며, 상기 랜드와 금속결합되는 범퍼; 상기 범퍼와 랜드 간의 금속결합을 보호하는 수지;를 포함하는 연성인쇄회로 기판 상의 플립 칩 실장구조를 제공한다.
이하에서는 첨부된 도면을 참고하여 본 발명의 구체적인 실시예를 상세하게 설명한다.
먼저 도 3a에 도시된 바와 같이, 일정한 패턴의 랜드(112)가 형성되어 있는 연성인쇄회로 기판(110)을 준비한다. 본 실시예에서는 이 랜드(112)를 구리로 형성시키며, 그 표면에는 주석(Sn)이 3㎛이상의 두께로 코팅되어 있는 것이 바람직하다. 이렇게 랜드의 표면에 주석을 코팅시키는 것은 낮은 온도에서 변형되어 금속 결합을 형성시킬 수 있기 때문이다. 물론 이 랜드(112)는 전기전도성이 우수한 금이나 은으로 이루어질 수도 있다.
그 다음 연성왼쇄회로 기판(110) 상에 도포될 수지의 퍼짐성을 좋게하고 보이드를 방지하기 위하여 70 ~ 150℃의 온도로 연성인쇄회로 기판을 예열하는 예열단계가 더 진행되는 것이 바람직하다.
그리고 이 연성인쇄회로 기판(110)의 상면 중 플립 칩(130)이 실장될 부분에 수지(120)를 소정 두께로 도포한다. 이때 이 수지(120)는 유동성이 큰 겔(gel) 상태의 수지이다. 따라서 플립칩(130)의 범퍼(132)가 하강하여 랜드(112)와 접촉할 때 수지(120)이 밀려나서 범퍼(132)와 랜드(112) 사이에 개재되지 않는다. 본 실시예에서는 이 수지로 에폭시(epoxy) 수지를 사용한다. 이 수지(120)는 플립 칩(130)과 연성인쇄회로 기판(110)이 결합된 후에, 양자의 결합 부분을 보호하는 역할을 한다.
다음으로 도 3b에 도시된 바와 같이, 수지(120)가 도포된 연성인쇄회로 기판 (110) 상부에 실장될 플립 칩(130)을 위치시킨다. 본 실시예에서는 이 플립 칩(130)의 하부에 범퍼(132)가 형성되는데, 이 범퍼(132)는 금으로 이루어어진 골드 범퍼인 것이 바람직하다. 이때, 이 플립 칩(130)은 연성인쇄회로 기판(110) 상에 형성되어 있는 랜드(112)의 패턴과 일치되도록 위치되어야 한다. 즉, 연성인쇄회로 기판(110) 상에 형성되는 있는 각 랜드(112)의 직상방에 플립 칩(130)의 범퍼(132)가 위치되도록 하여야 하는 것이다.
플립 칩(130)이 정확한 위치에 놓여졌는지는 X-ray검사를 통하여 확인할 수 있으며, 정확한 위치가 아닌 경우에는 플립 칩(130)의 위치를 조정하는 얼라인(align) 단계가 더 수행될 수 있다.
한편 특정한 경우에는 플립칩(130)을 연성인쇄회로 기판(110) 상에 먼저 위치시킨 후, 수지(120)를 도포할 수도 있다.
다음으로는 도 3c에 도시된 바와 같이, 결합단계가 진행된다. 이 단계는 수지(120)에 열을 가하면서 진행된다. 즉, 수지(120)에 열을 가하여 수지가 쉽게 변형될 수 있는 상태에서 진행되는 것이다. 그리고 플립 칩(130)의 상측에서 플립 칩에 압력을 가한다. 그러면 플립 칩의 범퍼(132)가 하강하면서 연성화된 수지(120)를 통과하여 인쇄회로 기판(110) 상의 랜드(112)와 만나게 된다. 고온의 열을 가하면서 플립 칩(130)에 압력을 가하면 범퍼(132)와 랜드(112)가 금속합금 방식에 의하여 금속결합을 이룬다. 이 금속 결합은 일종의 합금 공정에 의해 형성되는 것이다. 이 단계에서는 상기 플립 칩에 5 ~ 50 kgf/mm2의 압력을 가하고, 상기 수지와 범퍼에 200 ~ 500 ℃의 열을 가하면서 진행되는 것이 바람직하다.
다음으로는 수지(120)를 건조시키는 단계가 진행된다. 즉, 결합단계에서 열이 가해져 연성화 되었던 수지를 경화시키는 것이다. 이 단계에서는 100 ~ 200℃의 온도에서 20 ~ 60분 동안 진행된다. 따라서 이 수지(120)는 플립 칩(130)과 연성인쇄회로 기판(110)의 결합 부분인 범퍼(132)와 랜드(112) 간의 금속결합을 보호하여 플립 칩(130)이 인쇄회로 기판(110) 상에 견고하게 실장되어 유지되도록 한다. 이 애프터 큐어링(After Curing) 단계에서는 실장 공정에서 경화된 수지의 신뢰성을 높이고, 잡착강도를 높이기 위해서 수지를 다시 한번 건조시킨다. 이 애프터 큐어링 단계를 통해서 수지의 결합 강도가 강화된다.
본 실시예에 의하여 형성된 플립 칩 실장구조를 살펴보면 다음과 같다.
우선 도 4에 도시된 바와 같이, 연성인쇄회로 기판(110) 상에는 소정 패턴의 랜드(112)가 형성되어 있다. 그리고 이 연성인쇄회로 기판(110) 상에 플립 칩(130)이 실장되는 것이다. 이 플립 칩(130)에는 범퍼(132)가 형성되어 있고, 이 범퍼(132)는 랜드(112)와 결합된다. 본 실시예에서는 범퍼(132)와 랜드(112) 간에 금속 결합이 이루어진다. 즉, 도 5에 도시된 바와 같이, 범퍼(132)와 랜드(112)의 접촉면에 범퍼(132)나 랜드(112)와 다른 성질을 가지는 합금 물질로 이루어진 층이 생성되는 것이다. 따라서 본 실시예에 따른 범퍼와 랜드 간의 결합은 단순한 접착제에 의한 결합이 아니라, 범퍼와 랜드를 이루는 금속층의 일부분이 변화하여 새로운 합금층을 이루는 방식이다. 따라서 종래와 달리, 범퍼와 랜드간의 결합이 견고하여 분리되는 현상이 발생하지 않으며, 범퍼와 랜드간의 접촉성이 우수하여 저항이 작은 장점이 있다. 또한 이러한 금속 합금 방식에 의하여 범퍼와 랜드를 결합시키면 큰 압력을 가하지 않고 범퍼와 랜드를 결합시킬 수 있어서, 실장과정에서 큰 압력을 가하면 탄성 변형이 발생하는 다층형 FPC 기판에 접합한 장점이 있다.
그리고 이 범퍼(132)와 랜드(112) 간의 결합을 보호하기 위한 수지(120)가 플립 칩(130)과 연성인쇄회로 기판(110) 사이에 개재된다.
본 발명에 의하면 도전볼이 사용되지 않고, 범퍼와 랜드 간에 직접 결합이 이루어지기 때문에, 매우 미세한 패턴으로 플립 칩 실장이 가능한 장점이 있다.
그리고 도 6, 7에 도시된 바와 같이, 본 발명에 따라 형성되는 금속 결합이 열충격 테스트 및 항온항습 테스트에서 낮은 접촉 저항을 가지는 것을 알 수 있다. 따라서 본 발명에 따른 범퍼와 랜드 간의 결합이 매우 우수한 결합 방법임을 알 수 있다.
또한 본 발명에 따른 범퍼와 랜드 간 결합은 합금 공법의 일종에 의하여 형성되므로 그 인장 강도가 매우 높다. 따라서 시간이 경과되더라도 결합된 부분에 접착력이 약해지지 않는 장점이 있다.
또한 본 발명에 따른 플립 칩 실장 방법은 종래의 방법에 비하여 적은 압력을 사용하므로 탄성에 의한 변형 현상이 심하게 발생하는 다층형 FPC 기판 상에 용이하고, 신뢰성이 있게 플립칩을 실장할 수 있는 장점이 있다.

Claims (15)

  1. 연성인쇄회로 기판 상에 플립 칩을 실장하는 방법에 있어서,
    (1) 양면 이상의 다층연성인쇄회로 기판상에 두께 0.3~1um의 주석이 도금된 랜드를 소정 패턴으로 형성시키는 단계;
    (2) 상기 랜드를 예열시키는 랜드예열단계;
    (3) 상기 다층연성인쇄회로 기판 상면 중 플립 칩이 실장될 위치에 열경화성수지를 도포하는 단계;
    (4) 상기 수지 상부에 플립 칩을 위치시키되, 플립 칩 하부의 범퍼가 상기 랜드의 직상방에 위치되도록 플립 칩을 위치시키는 단계;
    (5) 상기 플립 칩의 상측에서 하측방향으로 플립 칩에 5~50kgf/㎟의 압력을 가하면서 상기 수지와 범퍼에 200~500℃ 열을 가하여 상기 범퍼와 랜드 간에 금속합금방식에 의한 금속 결합을 형성시키는 단계;
    (5) 상기 수지를 100~200℃ 이상의 온도에서 건조시키는 단계;를
    포함하는 것을 특징으로 하는 플립 칩 실장방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020040097228A 2004-11-25 2004-11-25 플립칩의 실장구조 및 그 실장방법 KR100650492B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040097228A KR100650492B1 (ko) 2004-11-25 2004-11-25 플립칩의 실장구조 및 그 실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040097228A KR100650492B1 (ko) 2004-11-25 2004-11-25 플립칩의 실장구조 및 그 실장방법

Publications (2)

Publication Number Publication Date
KR20060058259A KR20060058259A (ko) 2006-05-30
KR100650492B1 true KR100650492B1 (ko) 2006-11-29

Family

ID=37153356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040097228A KR100650492B1 (ko) 2004-11-25 2004-11-25 플립칩의 실장구조 및 그 실장방법

Country Status (1)

Country Link
KR (1) KR100650492B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927516A (ja) * 1995-07-12 1997-01-28 Nippondenso Co Ltd 電子部品の接続構造
KR20040045388A (ko) * 2002-11-25 2004-06-01 삼성테크윈 주식회사 반도체 패키지와 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927516A (ja) * 1995-07-12 1997-01-28 Nippondenso Co Ltd 電子部品の接続構造
KR20040045388A (ko) * 2002-11-25 2004-06-01 삼성테크윈 주식회사 반도체 패키지와 그의 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
09027516 *
1020040045388 *

Also Published As

Publication number Publication date
KR20060058259A (ko) 2006-05-30

Similar Documents

Publication Publication Date Title
US6985362B2 (en) Printed circuit board and electronic package using same
JP3962449B2 (ja) 基板を結合する方法および構造
US8826527B2 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR101010159B1 (ko) 얇은 언더필 및 두꺼운 솔더 마스크를 가지는 플립-칩어셈블리
JP5510795B2 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
US7755203B2 (en) Circuit substrate and semiconductor device
US7432601B2 (en) Semiconductor package and fabrication process thereof
JP2000031327A (ja) 半導体装置及びその製造方法
US10692832B2 (en) Manufacturing method of semiconductor structure
WO2001059839A1 (en) Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
US6544818B2 (en) Method of manufacturing semiconductor device
KR100608610B1 (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
US7804179B2 (en) Plastic ball grid array ruggedization
US7148569B1 (en) Pad surface finish for high routing density substrate of BGA packages
KR100650492B1 (ko) 플립칩의 실장구조 및 그 실장방법
KR100617071B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP3646056B2 (ja) フリップチップ実装方法
JP2934876B2 (ja) 半導体装置及びその製造方法
JP4859541B2 (ja) 接着部材および半導体装置
US20220223509A1 (en) Package substrate with partially recessed capacitor
JP2003163240A (ja) 半導体装置およびその製造方法
KR20050081472A (ko) 볼 그리드 어레이 패키지 및 그의 제조 방법
JP2006073742A (ja) 電子回路モジュールとその製造方法
KR101580355B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee