KR20040045388A - 반도체 패키지와 그의 제조방법 - Google Patents

반도체 패키지와 그의 제조방법 Download PDF

Info

Publication number
KR20040045388A
KR20040045388A KR1020030084212A KR20030084212A KR20040045388A KR 20040045388 A KR20040045388 A KR 20040045388A KR 1020030084212 A KR1020030084212 A KR 1020030084212A KR 20030084212 A KR20030084212 A KR 20030084212A KR 20040045388 A KR20040045388 A KR 20040045388A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
plating layer
substrate
bonding
inner lead
Prior art date
Application number
KR1020030084212A
Other languages
English (en)
Other versions
KR101012701B1 (ko
Inventor
이영호
정하천
김홍식
임현태
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Publication of KR20040045388A publication Critical patent/KR20040045388A/ko
Application granted granted Critical
Publication of KR101012701B1 publication Critical patent/KR101012701B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지와 그의 제조방법에 관한 것으로서, 보다 상세하게는 레이저를 이용하여 반도체 칩과 기판간의 접착성을 향상시키고, 반도체 패키지를 구성하는 소재의 열적 손상을 최소화시킨 반도체 패키지와 그의 제조방법에 관한 것이다.
본 발명에 의한 반도체 패키지의 제조방법은, 반도체 칩을 기판 위에 플립칩 구조로 장착하는 반도체 패키지의 제조방법에 있어서, (a) 적어도 일면에 범프가 형성된 반도체 칩을 준비하는 단계와; (b) 적어도 일면에 상기 범프와 접속되는 이너리드가 형성된 기판을 준비하는 단계와; (c) 상기 이너리드가 형성된 기판 위에 접착제를 도포하는 단계와; (d) 상기 반도체 칩을 본딩 헤드에 고정하는 단계와; (e) 상기 접착제가 도포된 기판을 본딩 스테이지에 고정하는 단계와; (f) 상기 본딩 헤드에 고정된 상기 반도체 칩과 상기 본딩 스테이지에 고정된 기판의 위치를 상호 정렬하는 단계; 및 (g) 레이저를 이용하여 상기 범프와 상기 이너리드를 접합시키는 단계를 구비하는 것을 특징으로 한다.

Description

반도체 패키지와 그의 제조방법{Semiconductor package and manufacturing method of the same}
본 발명은 반도체 패키지와 그의 제조방법에 관한 것으로서, 보다 상세하게는 레이저를 이용하여 반도체 칩과 기판간의 접착성을 향상시키고, 반도체 패키지를 구성하는 소재의 열적 손상(thermal damage)을 최소화시킨 반도체 패키지와 그의 제조방법에 관한 것이다.
특히, 본 발명은 액정(Liquid Crystal Display, LCD) 패널 구동용 반도체 칩을 COF(Chip on Flex) 기판(substrate)의 이너리드(inner lead)에 플립칩(flip chip) 구조로 본딩한 COF 반도체 패키지에 적용할 수 있는 것으로, 노트북 컴퓨터, 모니터, 텔레비전, 혹은 이동통신 장비 등에 채용되는 LCD 패널에 사용될 수 있다.
일반적으로 반도체 패키지의 제조 방법에 있어서 구동 집적회로를 접속시키기 위한 하나의 방법으로 필름형 패키지를 이용하는데, 액정 디스플레이 패널(LCD) 등과 같은 표시 장치용 패널에 접속되는 필름형 패키지에는 TAB(Tape Automated Bonding) 방식이나 COF(Chip On Flex) 방식 등이 사용된다.
이러한 방식의 필름형 패키지를 제공하는 테이프 캐리어 패키지는 캐리어 테이프와 반도체 칩이 실장되어 있는 회로부분으로 구성되어 있으며, 캐리어 테이프는 폴리이미드(polyimide)를 이용한 베이스 필름의 기판으로 이루어져 있고, 베이스 필름에는 반도체 칩과 연결을 위한 전극인 이너리드(inner lead)와 LCD 글라스 및 인쇄회로기판 등과 연결을 위한 전극인 아우터리드(outer lead)가 형성된다.
종래의 반도체 칩의 범프를 기판 위에 형성된 전극에 부착 및 연결하는 방법이 미국 특허 제5,928,458호 및 미국 특허 제6,365,435호에 개시되어 있다. 상기 미국 특허의 명세서에 기재된 내용은 본 발명의 명세서에 포함된 것으로 하고, 이에 대한 자세한 설명은 생략한다.
도 1a 내지 도 1e는 종래의 반도체 칩을 필름형의 기판 위에 플립칩 구조로 장착하는 반도체 패키지의 제조방법의 각 단계를 개략적으로 도시한 도면이다.
도면을 참조하면, 종래의 골드 범프 제작방법 중 와이어 본더(wire bonder) 설비를 이용한 골드 스터드 범프(gold stud bump)에 의한 반도체 패키지 제조방법을 도시한다.
종래의 반도체 패키지 제조방법은 반도체 칩에 형성된 범프를 기판 위에 형성된 이너리드 전극에 접합시키고, 상호 접합된 상기 반도체 칩과 상기 기판 사이를 소정의 밀봉재로 채워 언더필(underfill)층을 형성하거나, 소정의 밀봉재로 상기 반도체 칩을 둘러싸 엔캡슐레이션(encapsulation)을 형성한다.
먼저, 필름형의 기판(11) 위의 일면에 소정의 회로 패턴(12)을 형성한다(도 1a). 또한, 반도체 칩(13)의 일면에는 상기 반도체 칩의 전극 역할을 하는 것으로, 상기 기판에 형성된 회로 패턴과 연결되는 범프(14)를 형성한다(도 1b).
다음, 상기 범프(14)가 형성된 반도체 칩(13)을 본딩 헤드(15)에 고정시키고, 상기 회로 패턴(12)이 형성된 기판(11)을 본딩 스테이션(16)에 고정한 다음, 상기 반도체 칩(13)이 고정된 상기 본딩 헤드(15)와 상기 기판(11)이 고정된 상기 본딩 스테이션(16)의 위치를 상호 정렬한다(도 1c). 이 때, 상기 기판(11)과 본딩 헤드(15)를 가열할 수도 있다.
상기 본딩 헤드(15)를 하강시켜 반도체 칩에 형성된 범프(14)를 상기 기판 위에 형성된 회로 패턴(12) 위에 접촉시킨 후에, 상기 본딩 헤드(15)로부터 상기 반도체 칩(13)에 압력을 가하면서, 소정 시간 동안 열을 가하여 상호 접합시킨다(도 1d).
다음, 상기 범프(14)와 상기 기판 위의 회로 패턴(12) 사이의 결합부를 포함한 상기 범프와 상기 기판 사이를 접합제 주입기(19)를 이용하여 소정의 밀봉재로 채워 언더필층(17)을 형성한다(도 1e).
하지만, 상기와 같은 반도체 패키지 제조방법에서는, 일정시간동안 반도체 칩에 압력을 가하면서 칩의 전체에 열을 가하므로, COF 패키지를 구성하는 각 재료들이 고온(섭씨 280~300도)에 수초동안 노출되어 열적인 손상이 반도체 패키지 내에 잔류할 수 있다.
또한, 추가로 소정의 밀봉재를 사용하여 언더필층(underfill) 또는 엔캡슐레이션(encapsulation)을 형성하는 추가의 공정이 필요하여, 제조공정이 복잡하고 제조원가가 높아진다.
이와 더불어, 기판과 반도체 칩은 열변형률이 서로 다름으로 인하여, 반도체칩과 기판간의 접착 시에 정확한 위치에서 접합되지 않는다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 반도체 칩과 기판간의 접착성을 향상시키고, 반도체 패키지를 구성하는 소재의 열적 손상을 최소화시킨 반도체 패키지와 그의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 또 다른 목적은, 반도체 칩의 크기에 관계없이 반도체 칩과 기판간의 정확한 접촉부위에 열을 가할 수 있는 구조를 가지는 반도체 패키지 및 그의 제조방법을 제공하는 것이다.
도 1a 내지 도 1e는 종래의 반도체 칩을 필름형의 기판 위에 플립칩 구조로 장착하는 반도체 패키지의 제조방법의 각 단계를 개략적으로 도시한 도면이고,
도 2는 본 발명의 바람직한 일 실시예로서, 반도체 패키지의 제조방법을 개략적으로 도시한 블록도이고,
도 3a 내지 도 3e는 본 발명의 바람직한 구체적인 일 실시예로서, 반도체 칩을 필름형의 기판 위에 플립칩 구조로 장착하는 반도체 패키지의 제조방법의 각 단계를 개략적으로 도시한 도면이고,
도 4는 도 2의 반도체 패키지 제조방법에 의한 반도체 패키지를 개략적으로 도시한 도면이고,
도 5는 도 4에 의한 반도체 패키지가 LCD 장치와 연결된 것을 개략적으로 도시한 도면이다.
< 도면의 주요부분에 대한 부호의 설명 >
3: 반도체 패키지31: 기판
32: 이너리드322: 주석 도금층
33: 반도체 칩34: 범프
341: 니켈 도금층342: 금 도금층
35: 본딩 헤드36: 본딩 스테이지
37: 접착제38: 레이저 수단
40: 언더필층50: 접합수단
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 반도체 패키지의 제조방법은,
반도체 칩을 기판 위에 플립칩 구조로 장착하는 반도체 패키지의 제조방법으로서,
(a) 적어도 일면에 범프가 형성된 반도체 칩을 준비하는 단계와;
(b) 적어도 일면에 상기 범프와 접속되는 이너리드가 형성된 기판을 준비하는 단계와;
(c) 상기 이너리드가 형성된 기판 위에 접착제를 도포하는 단계와;
(d) 상기 반도체 칩을 본딩 헤드에 고정하는 단계와;
(e) 상기 접착제가 도포된 기판을 본딩 스테이지에 고정하는 단계와;
(f) 상기 본딩 헤드에 고정된 상기 반도체 칩과 상기 본딩 스테이지에 고정된 기판의 위치를 상호 정렬하는 단계; 및
(g) 레이저를 이용하여 상기 범프와 상기 이너리드를 접합시키는 단계를 구비하는 것을 특징으로 한다.
이때, 상기 범프가 상기 반도체 칩의 적어도 일면에 니켈을 5㎛ 이상의 두께로 무전해 도금하여 형성된 니켈 도금층과, 상기 니켈 도금층 위에 금을 0.05㎛ 이상의 두께로 무전해 도금하여 형성된 금 도금층을 구비하여 이루어지는 것이 바람직하다.
또한, 상기 접착제가 열 경화성을 갖는 비전도성 접착제로 된 것이 바람직하다.
또한, 상기 (g)단계에는, 상기 반도체 칩에 상기 기판 방향으로 압력을 가하여지는 공정이 포함된 것이 바람직하다.
이 경우, 상기 범프들 간의 피치가 60㎛ 이하로 형성될 수 있다.
한편, 상기 이너리드가 상기 기판의 일면에 형성된 구리의 회로패턴과, 상기 회로패턴 위에 주석을 무전해 도금하여 형성된 주석 도금층을 구비하여 이루어지는 것이 바람직한데, 이 경우, 상기 주석 도금층이 0.15㎛ 이상의 두께를 가지도록 형성된 것이 더욱 바람직하다.
한편, 상기 본딩 헤드에 레이저빔이 통과되는 관통홀이 형성되고, 상기 관통홀을 통하여 상기 반도체 칩을 관통하는 상기 레이저빔을 상기 범프와 상기 이너리드의 계면에 초점을 맞추고 상기 본딩 스테이지에 열을 가하여, 상기 반도체 칩을 상기 기판 위에 접합 및 고정하는 것이 바람직한데, 이 경우, 상기 본딩 헤드에는,상기 레이저빔을 상기 범프 및 상기 반도체 칩에 대응하는 이너리드의 계면 부위에 집속시키는 렌즈가 구비되고, 상기 렌즈는 상기 반도체 칩 크기에 따라서 집속되는 위치가 변하는 포커싱 구조를 가지며, 상기 레이저빔은 약 1064 ㎚의 파장을 갖고 있는 것이 더욱 바람직하다.
본 발명의 다른 측면에 따른 반도체 패키지는,
적어도 일면에, 소정의 두께로 니켈 도금하여 형성된 니켈 도금층과, 상기 니켈 도금층 위에 소정의 두께로 금 도금하여 형성된 금 도금층을 구비하는 복수개의 범프가 형성된 반도체 칩과;
적어도 일면에, 구리의 회로패턴과, 상기 회로패턴 위에 소정의 두께로 형성한 주석 도금층을 구비하는 이너리드가 형성된 기판과;
레이저 수단에 의해 인가된 열에 의하여, 상기 반도체 칩 범프의 금 도금층과, 상기 이너리드의 주석도금층 접촉부위를 공정반응으로 접합하여 형성된 접합수단; 및
상기 반도체 칩과 상기 기판 사이를 밀봉하는 비전도성 접착제;를 구비하는 것을 특징으로 한다.
상기 니켈 도금층과, 상기 금 도금층, 및 상기 주석 도금층이 각각 무전해 도금에 의하여 형성되는 것을 특징으로 한다.
이 경우, 상기 범프는 상기 반도체 칩의 적어도 일면에 니켈을 5㎛ 이상의 두께로 무전해 도금하여 형성된 니켈 도금층과, 상기 니켈 도금층 위에 금을 0.05㎛ 이상의 두께로 무전해 도금하여 형성된 금 도금층을 구비하여 이루어지는 것이바람직하다.
또한, 상기 범프들 간의 피치가 60㎛ 이하로 형성되는 것이 바람직하다.
이 경우, 상기 언더필층은 열 경화성을 갖는 비전도성 접착제로 이루어지는 것이 바람직하다.
또한, 상기 접합수단은 반도체 칩을 투과한 레이저빔이 상기 주석도금층과 금도금층의 접촉부위에 포커싱될 때 발생되는 열에 의하여 접합되는 것이 바람직하다.
이하 첨부된 도면을 참조하여, 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명의 바람직한 일 실시예로서, 반도체 패키지의 제조방법을 개략적으로 도시한 블록도이다.
도면을 참조하면, 반도체 칩을 기판 위에 플립칩 구조로 장착하는 반도체 패키지의 제조방법은 반도체 칩 준비단계(201), 기판 준비단계(202), 접착제 도포단계(203), 반도체 칩 고정단계(204), 기판 고정단계(205), 위치 정렬단계(206), 및 레이저 접합단계(207)를 구비하여 이루어진다.
상기 반도체 칩 준비단계(201)에서는 반도체 칩을 준비하고, 그 일면에 상기 기판과 전기적으로 접속하기 위한 복수개의 범프가 형성된다. 상기 기판 준비단계(202)에서는 소정의 공정에 의하여 기판을 준비하고, 그 위에 상기 반도체 칩에 형성되는 범프와 전기적으로 접속되는 이너리드가 형성된다.
또한, 상기 접착제 도포단계(203)에서는 상기 이너리드가 형성된 기판 위에 접착제를 도포한다. 상기 반도체 칩 고정단계(204)에서는 적어도 일면에 범프가 형성된 상기 반도체 칩을 본딩 헤드에 고정한다. 상기 기판 고정단계(205)에서는 일 면에 상기 접착제가 도포된 기판을 본딩 스테이지에 고정한다.
또한, 상기 위치 정렬단계(206)에서는 상기 본딩 헤드에 고정된 상기 반도체 칩과 상기 본딩 스테이지에 고정된 기판의 위치를 상호 정렬한다. 상기 레이저 접합단계(207)에서는 상기 반도체 칩에 형성된 범프와 상기 기판위에 형성된 이너리드를 레이저를 이용하여 상호 접합시킨다.
이때, 상기 접착제 도포단계(203)에서 일면에 상기 이너리드가 형성된 기판 위에 접착제를 도포하기 전에, 상기 접착제를 도포하는 접착제 도포기가 설치된 위치까지 상기 이너리드가 형성된 기판을 이동시키는 단계를 포함하는 것이 바람직하다.
또한, 상기 기판 고정단계(205)에서 상기 접착제가 도포된 기판을 상기 본딩 스테이지에 고정하기 전에, 상기 접착제가 도포된 기판을 상기 본딩 스테이지가 설치된 위치까지 이동시키는 단계를 포함하는 것이 바람직하다.
상기 반도체 칩 위에는 상기 반도체 칩의 회로 구성에 따라 복수개의 범프가 형성되는데, 상기 범프는 상기 반도체 칩 위에 니켈과 금을 차례로 무전해 도금하여 형성되는 것이 바람직하다. 이때, 상기 범프는 상기 반도체 칩의 적어도 일면에 니켈을 5㎛ 이상의 두께로 무전해 도금하여 형성된 니켈 도금층과, 상기 니켈 도금층 위에 금을 0.05㎛ 이상의 두께로 무전해 도금하여 형성된 금 도금층을 구비하여 이루어지는 것이 바람직하며, 이로 인하여, 제조 공정 상의 미세 피치를 실현할 수 있음으로써, 상기 범프들 간의 거리(이하, 피치)가 60㎛ 이하로 형성될 수 있다.
상기 이너리드는 무전해 도금 방식으로 형성되는 것이 바람직한데, 상기 기판의 일면에 형성된 구리의 회로패턴과, 상기 회로패턴 위에 주석을 0.15㎛ 이상, 더욱 바람직하게는 0.4㎛ 이상의 두께로 무전해 도금하여 형성된 주석 도금층을 구비하여 이루어지는 것이 바람직하다.
상기 범프의 금 도금층과 상기 이너리드의 주석 도금층은 레이저를 이용하여 상호 접합 부위에 가열하여 상호 공정 반응 접합하여, 상기 반도체 칩을 상기 기판 위에 접속시키는 것이 바람직하다.
또한, 상기 접착제는 열 경화성을 갖는 비전도성 접착제로 이루어져, 상기 반도체 칩과 상기 기판은 각각에 형성된 범프와 이너리드가 전기적으로 접속되어 연결되고, 상기 접착제에 의해서 상기 범프와 상기 이너리드 간에 연결을 외부와 절연시키고, 상기 반도체 칩을 상기 기판 위에 물리적으로 고정 및 밀봉시킨다.
이때, 상기 범프와 상기 이너리드의 접합시에 주사된 레이저 빔(laser beam)을 범프와 이너리드의 접합부위에 최대한 초점을 맞출 수 있으므로, 상기 접합면에서 공정반응에 의한 화합물 생성이 용이하여 계면간의 접착성을 향상시킬 수 있고, 접착제에 열이 전달되어 경화가 진행되므로 COF 패키지를 구성하는 재료들 내로의 열적 손상이 잔류할 가능성을 최소화할 수 있다.
이때, 상기 반도체 패키지의 제조방법은 상술한 순서에 의해서만 이루어지는것은 아니고, 구체적인 실시예에 따라서 본 발명에 의한 목적을 달성할 수 있는 범위 내에서 상기 반도체 패키지의 제조방법의 각 단계의 순서가 바뀔 수 있을 것이다.
도 3a 내지 도 3e는 본 발명의 바람직한 구체적인 일 실시예로서, 반도체 칩을 필름형의 기판 위에 플립칩 구조로 장착하는 반도체 패키지의 제조방법의 각 단계를 개략적으로 도시한 도면이다.
도 3a는 상기 반도체 칩 준비단계(201)에서 반도체 칩(33)의 일면에 범프(34)가 형성된 것을 도시한 것으로, 소정의 반도체 칩 제조공정에 의하여 제조된 반도체 칩(33)이 준비되고, 그 일면에는 상기 기판(31)과 전기적으로 접속하기 위한 범프(34)가 형성된다.
상기 반도체 칩(33) 위에는 상기 반도체 칩의 회로 구성에 따라 복수개의 범프(34)가 형성되는데, 상기 범프(34)는 상기 반도체 칩(33) 위에 니켈과 금을 차례로 무전해 도금하여 형성되는 것이 바람직하다. 이때, 상기 범프(34)는 상기 반도체 칩의 일 면에 니켈을 5㎛ 이상의 두께로 무전해 도금하여 형성된 니켈 도금층(341)과, 상기 니켈 도금층 위에 금을 0.05㎛ 이상의 두께로 무전해 도금하여 형성된 금 도금층(342)을 구비하여 이루어지는 것이 바람직하다.
상기 금 도금층(342)은 상기 니켈 도금층(341) 위에 형성되어 니켈 도금층의 산화 방지 역할을 수행하는 것으로, 상기 기판 상의 이너리드(32)와의 접합 시에 상기 이너리드(32)의 최외부층과 공정 반응 접합이 이루어진다.
본 발명에 따른 무전해 도금에 의한 니켈/골드 범프는 알루미늄 에칭(Aletching), 아연 에칭(Zincating), 니켈 도금, 및 금 도금의 과정을 거쳐 형성되는 것이 바람직하다.
도 3b는 상기 기판 준비단계(202)에서 상기 기판(31)의 일면에 이너리드(32)가 형성된 것을 도시한 것으로, 소정의 공정에 의하여 기판(31)이 준비되고, 그 위에 상기 반도체 칩에 형성되는 범프(34)와 전기적으로 접속되는 이너리드(32)가 형성된다.
이때, 상기 이너리드(32)는 상기 기판의 일면에 형성된 구리의 회로패턴(321)과, 상기 회로패턴 위에 주석을 0.15㎛ 이상, 바람직하게는 0.4㎛ 이상의 두께로 무전해 도금하여 형성된 주석 도금층(322)을 구비하여 이루어지는 것이 바람직하다.
상기 주석 도금층(322)은 상기 구리의 회로패턴(321)의 산화 방지의 역할을 하는 것으로, 상기 범프의 금 도금층(342)과 공정반응 접합이 되어, 상기 반도체 칩(33)을 상기 기판(31) 위에 접합시킨다.
상기 기판 위에 형성되는 이너리드(32)는 상기 반도체 칩이 소정의 기능을 수행하도록 상기 반도체 칩(33)을 외부 회로와 연결시키기 위하여, 상기 반도체 칩의 입출력 단자 역할을 하는 범프(34)와 접합될 수 있는 상기 기판(31) 상의 위치에 형성된다.
도 3c는 상기 접착제 도포단계(203)에서 상기 이너리드가 형성된 기판(31) 위에 접착제가 도포되는 것을 도시하는데, 소정의 접착제 주입기(39)를 이용하여 상기 이너리드(32)가 충분히 도포되도록 접착제(37)를 상기 기판(31) 위에 주입한다.
상기 접착제(37)는 레이저 조사(照射) 시에 발생되는 열에 의하여 경화될 수 있도록, 열 경화성의 특성을 갖는 것이 바람직하다.
또한, 상기 접착제(37)는 본 실시예의 경우 페이스트(paste) 타입을 적용하였으나, 상기 접착제(37)가 사용되는 실시예에 따라서는 필름(film) 타입의 접착제가 적용될 수도 있을 것이다.
도 3d는 상기 반도체 칩 고정단계(204)에서 적어도 일면에 범프(34)가 형성된 상기 반도체 칩(33)이 본딩 헤드(35)에 고정되고, 상기 기판 고정단계(205)에서 적어도 일면에 상기 접착제가 도포된 기판(31)이 본딩 스테이지(36)에 고정되고, 상기 위치 정렬단계(206)에서 상기 본딩 헤드(35)에 고정된 상기 반도체 칩(33)과 상기 본딩 스테이지(36)에 고정된 기판(31)의 위치를 상호 정렬한 것을 도시한 것이다.
상기 반도체 칩 고정단계(204)에서는 상기 반도체 칩(33)이 본딩 헤드(35)에 고정되는데, 상기 본딩 헤드(35)가 진공장치 등의 흡착수단을 이용하여 상기 반도체 칩(33)을 고정한다.
상기 본딩 헤드(35)에는 상기 본딩 헤드를 관통하여 흡착홀(351)이 형성되며, 상기 흡착홀(351) 내부에 진공을 형성한다. 따라서, 상기 본딩 헤드(35)의 하면을 상기 반도체 칩(33)의 상면에 밀착시킴으로써, 상기 본딩 헤드(35)가 상기 반도체 칩(33)을 고정한다.
상기 본딩 헤드(35)를 움직여 상기 본딩 헤드(35)의 하면을 상기 반도체칩(33)의 상면에 위치시키고, 상기 본딩 헤드(35)의 흡착홀(351)에 진공을 형성하고, 상기 진공에 의한 흡착력에 의하여 상기 본딩 헤드(35)의 하면에 상기 반도체 칩(33)의 상면을 흡착하여, 상기 반도체 칩(33)을 고정한다.
통상의 가열 압착 방식에 의하여 상기 반도체 칩(33)을 상기 기판(31) 위에 고정하는 방식에서는 본딩 헤드(35)에 여러 개의 작은 진공 흡착홀이 형성되어 있어, 여러 개의 흡착홀을 통하여 상기 본딩 헤드(35)의 하면에 진공을 형성하여 상기 반도체 칩(33)을 흡착시킨다.
하지만, 본 발명에 의한 일 실시예에서는 상기 본딩 헤드(35)에 렌즈를 통과하는 레이저가 다른 장애물에 의하여 방해받지 않고 상기 반도체 칩을 투과할 수 있는 크기의 상기 흡착홀(351)이 형성된다. 이 경우 상기 흡착홀(351)은 공정 중 본딩 헤드(35)에 반도체 칩이 지지될 수 있는 크기로 형성된다. 따라서, 상기 흡착홀(351)은, 본딩 헤(35)드에 반도체칩(33)이 지지될 수 있다면, 전체 범프(34)에 레이저가 조사될 수 있는 크기로도 형성될 수 있다.
상기 기판 고정단계(205)에서는 적어도 일면에 상기 접착제가 도포된 기판(31)이 본딩 스테이지(36)에 고정되는데, 상기 본딩 스테이지(36)에 형성된 진공장치 등의 흡착 수단에 의하여 상기 기판이 상기 본딩 스테이지(36)에 고정된다.
상기 본딩 스테이지(36)에는 상기 본딩 스테이지를 관통하여 적어도 하나 이상의 흡착홀들(361)이 형성되고, 상기 흡착홀들 내부에 진공을 형성하여, 상기 본딩 스테이지(36)의 상면에 상기 기판(31)의 하면을 흡착하여 상기 기판을 상기 본딩 스테이지에 고정한다.
이때, 상기 기판 고정단계(205)에서 상기 접착제가 도포된 기판을 상기 본딩 스테이지에 고정하기 위하여, 상기 접착제가 도포된 기판을 상기 본딩 스테이지가 설치된 위치까지 이동시키는 단계를 포함하는 것이 바람직하다.
상기 위치 정렬단계(206)에서는 상기 본딩 헤드(35)에 고정된 상기 반도체 칩(33)과 상기 본딩 스테이지(36)에 고정된 기판(31)의 위치를 상호 정렬하는데, 상기 접착제가 도포된 기판(31) 위의 상기 이너리드 위에 상호 접합될 상기 범프의 위치를 정확히 맞춘다.
이때, 상기 본딩 헤드(35)가 흡착하고 있는 상기 반도체 칩의 소정 위치에 기준 표시(fiducial mark)를 하고, 비젼 등의 위치 인식 장비를 통하여 상호간에 틀어진 정도를 인식하여, 상기 반도체 칩의 범프와 상기 기판 상의 이너리드(32)의 위치를 일치시키도록 상기 본딩 헤드(35) 또는 상기 본딩 스테이지(36) 중의 적어도 하나의 위치를 조정하여 상호 위치를 정렬한다.
도 3e는 레이저 접합단계(207)에서 레이저를 이용하여 상기 반도체 칩(33)을 상기 기판(31) 상에 접합 및 고정하는 것을 도시하는데, 레이저 수단(38)을 이용하여 상기 반도체 칩(33) 하면과 상기 기판(31)의 이너리드(32) 접합부위에 열을 가하여 상호 접합하고, 동시에 그 열을 이용하여 언더필층(40)을 형성한다.
이때, 레이저는 상기 레이저 수단(38)에 의하여 형성된 레이저빔을 렌즈(381)를 통하여 레이저빔을 집속시켜, 상기 반도체 칩(33)에 레이저빔을 주사시킨다. 상기 레이저빔은 상기 본딩 헤드에 형성된 흡착홀(351)을 통하여 주사되고, 상기 반도체 칩 하면에 형성된 범프의 금 도금층(342)과 상기 기판의 상면에형성된 이너리드의 주석 도금층(322)의 접합부위에 상기 레이저빔의 초점이 맞추어져, 상기 접합부위에 열을 가하게 된다.
상기 레이저 접합단계(207)에서는 상기 본딩 스테이지(36)에 고정된 상기 기판(31) 위에 상기 본딩 헤드(35)에 고정된 상기 반도체 칩(33)을 위치시키고, 상기한 방법에 의하여 상기 레이저 수단(38)을 통하여 상기 금 도금층(342)과 상기 주석 도금층(322)의 모든 접합부위에 열을 가하면서, 상기 반도체 칩 하면에 형성된 범프의 금 도금층(342)과 상기 기판의 상면에 형성된 이너리드의 주석 도금층(322)이 상호 접촉되도록, 상기 반도체 칩(33) 위에 압력을 가한다. 여기서 상기 렌즈(381)는, 상기 반도체 칩(33) 크기에 따라 변하는 집속되는 위치에 대응하여, 전체 범프로 레이저를 집속시킬 수 있는 포커싱 구조를 가지는 것이 바람직한데, 이는, 이로 인하여 반도체 칩의 크기에 관계없이 상기 금 도금층(342)과 상기 주석 도금층(322)의 정확한 접합부위에서만 열을 가할 수 있음으로써, 상기 기판(31)과 상기 반도체 칩(33) 사이의 열변형율 차이에 의한 오정렬(misalign)이 발생하지 않고, 상기 범프(34)와 상기 이너리드(32) 사이가 잘 접착되기 때문이다.
이 경우, 레이져 수단(38)은 도시되지는 않으나, 레이져 생성장치와, 상기 렌즈(381)가 구비된 상기 본딩 헤드(35)를 상, 하 좌우로 이동시키는 구동장치, 및 위치감지 센서등을 구비할 수 있다.
상기한 바와 같이, 상기 레이저 수단(38)에 의하여 상기 반도체 칩(33)을 상기 기판(31) 위에 고정시키기 위해서, 상기 렌즈(381)를 통하여 레이저빔을 접합 부위에 초점을 맞추어 열을 가하는 방식을 사용하며, 이 경우 사용되는 레이저빔은상기 반도체 칩을 투과할 수 있는 파장을 갖고 있다. 특히 레이저빔이 실리콘(Si) 계열의 반도체 칩을 투과할 수 있는 약 1064㎚의 특수 파장을 사용하며, 이 경우 상기 레이저빔은 약 40% 정도의 칩 투과율을 보인다.
상기 레이저 수단(38)에 의하여 열이 발생하게 되고, 상기 열에 의하여 상기 반도체 칩(33)과 상기 기판(31) 사이에 개재된 상기 접착제(37)에 유동성이 생기고, 상기 반도체 칩(33)의 하면 밖으로 밀려나가면서 상기 금 도금층(342)과 상기 주석 도금층(322)의 접착면을 둘러싸 밀봉하고, 상기 반도체 칩(33)의 하면을 고르게 채운다.
본 발명에서는 범프의 상기 금 도금층(342)과 이너리드의 상기 주석 도금층(322)의 기존 두께나 제작 가능한 수준에서 최대한 높여 이들 두 금속간의 접착성을 높여 공정 화합물 생성을 유발하여 범프간의 미세 피치가 가능한 본딩 메카니즘을 채택한다.
이때, 종래의 반도체 패키지에서 대략 100㎛ 정도의 피치를 가지나, 본 발명에 의한다면, 상기한 바와 같이, 상기 범프(34)가 60㎛ 이하 수준의 미세 피치로 형성될 수 있음으로써, 미세패턴의 반도체 패키지를 얻을 수 있다.
상기 미세패턴의 반도체 패키지를 얻으려면, 상기 범프(34)는 상기 반도체 칩의 적어도 일면에 니켈을 5㎛ 이상의 두께로 무전해 도금하여 형성된 니켈 도금층(341)과, 상기 니켈 도금층 위에 금을 0.05㎛ 이상의 두께로 무전해 도금하여 형성된 금 도금층(342)을 구비하여 이루어지는 것이 바람직하다.
이와 더불어, 상기 이너리드(32)는 상기 기판의 일면에 형성된 구리의 회로패턴(321)과, 상기 회로패턴 위에 주석을 0.15㎛ 이상, 바람지하게는 0.4㎛ 이상의 두께로 무전해 도금하여 형성된 주석 도금층(322)을 구비하여 이루어지는 것이 바람직하다.
본 실시예에 의한 레이저 방식에서는 에너지 변환(energy transform)에 의한 전열 방식을 사용하여 추가적인 본딩 헤드 냉각장치가 필요없다. 또한, 상기 레이저를 이용하여 상기 범프와 상기 이너리드를 접합시키면서, 반도체 칩(33)에 일정한 압력을 가하며, 상기 본딩 스테이지(36)에 일정한 온도를 가할 수 있다. 즉, 범프당 10~15gf의 비교적 저압의 압력을 상기 반도체 칩(33)과 상기 기판(31) 사이에 가하며, 상기 본딩 스테이지(36)를 히터 블록(heater block)으로 사용하여 60~100℃ 온도의 열을 가할 수 있으며, 이로 인하여, 상기 범프와 상기 이너리드의 접합이 원할하게 이루어진다.
이 때, 상기 흡착홀(351)의 크기는, 상기한바와 같이 전체 상기 본딩 헤드(35)를 레이저빔이 통과하도록 형성됨으로써, 상기 레이저빔이 상기 반도체 칩(33)의 하면에 형성된 모든 범프에 동시에 주사될 수 있다.
도 4는 도 2의 반도체 패키지 제조방법에 의한 반도체 패키지를 개략적으로 도시한 도면이다.
도면을 참조하면, 본 발명의 다른 측면에 의한 반도체 패키지(3)는 기판(31)과, 반도체 칩(33), 접합수단(50), 및 비전도성 접착제인 언더필층(40)을 구비하여 이루어진다. 이때, 상기 반도체 칩(33)은 외부 회로와 연결되어 소정의 기능을 하는 것이고, 상기 기판(31)은 상기 반도체 칩(33)이 실장되고 외부 회로(미도시)에연결되는 것이고, 상기 언더필층(40)은 상기 반도체 칩(33)과 상기 기판(31) 사이에 개재되어 상기 반도체 칩(33)을 상기 기판(31) 위에 고정 및 밀봉하는 것이다.
또한, 상기 기판(31)에는 상기 반도체 칩(33)이 사용되는 외부 회로와 연결시키기 위하여 아우터리드(미도시)가 형성되는 것이 바람직하다.
상기 반도체 칩(33)에는 상기 기판(31)과 연결하기 위한 연결 단자의 역할을 하는 복수개의 범프(34)가 형성되는데, 상기 범프는 니켈 도금층(341)과 금 도금층(342)을 구비하여 이루어진다. 또한, 상기 범프들 간의 거리, 즉 피치가 60㎛ 이하로 형성될 수 있다.
이때, 상기 니켈 도금층(341)은 상기 반도체 칩(33)의 적어도 일면에 소정의 두께로 니켈 도금하여 형성된다. 또한, 상기 금 도금층(342)은 상기 니켈 도금층(341) 위에 소정의 두께로 금 도금하여 형성되는 것으로, 상기 니켈 도금층(341)의 산화를 방지하는 역할을 한다.
상기 기판(31) 위에는 상기 반도체 칩(33)과 상기 범프(34)를 통하여 접속되는 이너리드(32)가 형성되는데, 상기 이너리드(32)는 회로패턴(321)과 주석 도금층(322)을 구비하여 이루어진다.
이때, 상기 회로패턴(321)은 상기 기판(31) 위에 상기 반도체 칩(33)을 외부 회로와 연결하여 상기 반도체 칩(33)의 기능을 구현하기 위해 형성된 회로패턴으로서 구리로 이루어지는 것이 바람직하다. 또한, 상기 주석 도금층(322)은 상기 회로패턴(321)의 위에 주석 도금하여 이루어지는 것으로 상기 구리의 회로패턴(321)의 산화를 방지하는 역할을 한다.
또한, 상기 니켈 도금층(341)과, 상기 금 도금층(342), 및 상기 주석 도금층(322)이 각각 무전해 도금에 의하여 형성되는 것이 바람직하다.
여기서, 상기 범프는 상기 반도체 칩의 적어도 적어도 일면에 니켈을 5㎛ 이상의 두께로 무전해 도금하여 형성된 니켈 도금층과, 상기 니켈 도금층 위에 금을 0.05㎛ 이상의 두께로 무전해 도금하여 형성된 금 도금층을 구비하는 것이 바람직하다.
상기 반도체 칩(33)과 상기 기판(31) 사이의 연결은 상기 금 도금층(342)과 상기 주석 도금층(322) 사이의 결합에 의하는데, 본 발명의 경우에는, 레이저빔에 의하여 상기 금 도금층(342)과 상기 주석 도금층(322) 사이에 열을 가하여 상호간의 공정반응 결합에 의하여 접합된다. 즉, 상기 접합수단(50)은 반도체 칩을 투과한 레이저빔이 상기 주석 도금층(322)과 금도금층(342)의 접촉부위에 포커싱될 때 발생되는 열에 의하여 접합되는 것이 바람직하다.
상기 언더필층(40)은 상기 반도체 칩과 상기 기판 사이에 개재되도록 형성되어 상호 결합부를 밀봉하는 것으로, 열 경화성을 갖는 비전도성 접착제로 이루어지는 것이 바람직하다. 또한, 본 발명에 의한 경우, 상기 언더필층(40)은 별도의 언더필 형성과정을 거치는 것이 아니라, 미리 도포된 접착제가 상기 금 도금층(342)과 상기 주석 도금층(322)의 공정반응 접합 시에 사용되는 열원에 의하여 상기 금 도금층(342)과 상기 주석 도금층(322)의 접합 시에 함께 이루어진다.
도 5는 도 4에 의한 반도체 패키지가 LCD 장치와 연결된 것을 개략적으로 도시한 도면이다.
도면을 참조하면, 반도체 패키지(3)가 아우터리드 본딩(42)에 의하여 LCD(Liquid Crystal Display) 장치(5)에 연결된다. 상기 반도체 패키지(3)는 유연성을 갖는 필름형의 기판(31)의 기판 위에 상기 반도체 칩(33)을 이너리드 본딩(41)에 의하여 연결되어 형성된다. 또한, 상기 LCD 장치(5)에는 유리층(51)과 LCD용 기판(52)이 형성되어 각각에 상기 반도체 칩(33)이 연결된다.
이때, 상기 기판(31)의 양 끝단에 아우터리드가 형성되고, 상기 아우터리드를 통하여 상기 LCD 장치와 연결되는데, 상기 기판(31)은 LCD 장치의 유리층(51)과 상기 LCD 기판(52)의 각각에 형성된 소정의 연결단자(미도시)와 아우터리드 본딩(42)되어 상기 LCD 장치(5)에 연결된다.
본 발명에 의한 반도체 패키지와 그의 제조방법은, 반도체 칩에 형성되는 범프와 기판 위에 형성되는 이너리드 각각이 무전해 도금 방식에 의하여 도금 처리되어 형성되므로, 설비가 간단하고 제조 공정의 단계가 줄어들어 제작비를 절감할 수 있고, 제조 공정에서의 미세 피치를 실현할 수 있다.
또한, 비전도성 접착제를 사용하여 이너리드가 형성된 기판 위를 도포한 후에 범프와 이너리드를 접합하면서 동시에 언더필층이 형성되므로, 언더필층을 형성하는 공정이 추가로 필요없어 설비 구성이 간단하고 제조 공정수가 줄어 제작비를 절감할 수 있다.
또한, 레이저를 이용하여 범프와 이너리드를 접합시켜, 주사된 레이저 빔(laser beam)을 범프와 이너리드의 접합부위에 최대한 초점을 맞출 수 있어 화합물 생성이 용이하여 계면간의 접착성을 향상시킬 수 있고, 패키지에 국부적으로 열이 전달되어 접합 및 경화가 진행되므로 COF 패키지를 구성하는 재료들 내로의 열적 손상이 잔류할 가능성을 최소화할 수 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (17)

  1. 반도체 칩을 기판 위에 플립칩 구조로 장착하는 반도체 패키지의 제조방법으로서,
    (a) 적어도 일면에 무전해 도금 방식에 의하여 니켈과 금도금으로 범프가 형성된 반도체 칩을 준비하는 단계와;
    (b) 적어도 일면에 상기 범프와 접속되는 이너리드가 형성된 기판을 준비하는 단계와;
    (c) 상기 이너리드가 형성된 기판 위에 접착제를 도포하는 단계와;
    (d) 상기 반도체 칩을 본딩 헤드에 고정하는 단계와;
    (e) 상기 접착제가 도포된 기판을 본딩 스테이지에 고정하는 단계와;
    (f) 상기 본딩 헤드에 고정된 상기 반도체 칩과 상기 본딩 스테이지에 고정된 기판의 위치를 상호 정렬하는 단계; 및
    (g) 레이저를 이용하여 상기 범프와 상기 이너리드를 접합시키는 단계를 구비하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  2. 제1항에 있어서,
    상기 범프가 상기 반도체 칩의 적어도 일면에 니켈을 5㎛ 이상의 두께로 무전해 도금하여 형성된 니켈 도금층과, 상기 니켈 도금층 위에 금을 0.05㎛ 이상의 두께로 무전해 도금하여 형성된 금 도금층을 구비하여 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법.
  3. 제1항에 있어서,
    상기 접착제가 열 경화성을 갖는 비전도성 접착제로 된 것을 특징으로 하는 반도체 패키지의 제조방법.
  4. 제1항에 있어서,
    상기 범프들 간의 피치가 60㎛ 이하로 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  5. 제1항에 있어서,
    상기 (g)단계에는, 상기 반도체 칩에 상기 기판 방향으로 압력을 가하여지는공정이 포함된 것을 특징으로 하는 반도체 패키지의 제조방법.
  6. 제1항에 있어서,
    상기 이너리드가 상기 기판의 일면에 형성된 구리의 회로패턴과, 상기 회로패턴 위에 주석을 무전해 도금하여 형성된 주석 도금층을 구비하여 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법.
  7. 제6항에 있어서,
    상기 주석 도금층이 0.15㎛ 이상의 두께를 가지도록 형성된 것을 특징으로 하는 반도체 패키지의 제조방법.
  8. 제1항에 있어서,
    상기 본딩 헤드에 레이저빔이 통과되는 관통홀이 형성되고, 상기 관통홀을 통하여 상기 반도체 칩을 관통하는 상기 레이저빔을 상기 범프와 상기 이너리드의 계면에 초점을 맞추고 상기 본딩 스테이지에 열을 가하여, 상기 반도체 칩을 상기 기판 위에 접합 및 고정하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  9. 제8항에 있어서,
    상기 렌즈는 상기 반도체 칩 크기에 따라서 집속되는 위치가 변하는 포커싱 구조를 가지고 있는 것을 특징으로 하는 반도체 패키지의 제조방법.
  10. 제9항에 있어서,
    상기 본딩 헤드에는, 상기 레이저빔을 상기 범프 및 상기 반도체 칩에 대응하는 이너리드의 계면 부위에 집속시키는 렌즈가 구비되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  11. 제8항 내지 제10항 중 어느 하나의 항에 있어서,
    상기 레이저빔은 약 1064 ㎚의 파장을 갖고 있는 것을 특징으로 하는 반도체 패키지의 제조방법.
  12. 적어도 일면에, 소정의 두께로 니켈 도금하여 형성된 니켈 도금층과, 상기 니켈 도금층 위에 소정의 두께로 금 도금하여 형성된 금 도금층을 구비하는 복수개의 범프가 형성된 반도체 칩과;
    적어도 일면에, 구리의 회로패턴과, 상기 회로패턴 위에 소정의 두께로 형성한 주석도금층을 구비하는 이너리드가 형성된 기판과;
    레이저 수단에 의해 인가된 열에 의하여, 상기 반도체 칩 범프의 금 도금층과, 상기 이너리드의 주석 도금층 접촉부위를 공정반응으로 접합하여 형성된 접합수단과;
    상기 반도체 칩과 상기 기판 사이를 밀봉하는 비전도성 접착제;를 구비하는 것을 특징으로 하는 반도체 패키지.
  13. 제12항에 있어서,
    상기 니켈 도금층과, 상기 금 도금층, 및 상기 주석 도금층이 각각 무전해 도금에 의하여 형성되는 것을 특징으로 하는 반도체 패키지.
  14. 제13항에 있어서,
    상기 범프는 상기 반도체 칩의 적어도 일면에 니켈을 5㎛ 이상의 두께로 무전해 도금하여 형성된 니켈 도금층과, 상기 니켈 도금층 위에 금을 0.05㎛ 이상의 두께로 무전해 도금하여 형성된 금 도금층을 구비하여 이루어지는 것을 특징으로 하는 반도체 패키지.
  15. 제13항에 있어서,
    상기 범프들 간의 피치가 60㎛ 이하로 형성되는 것을 특징으로 하는 반도체 패키지.
  16. 제12항에 있어서,
    상기 비전도성 접착제는 열 경화성을 갖는 비전도성 접착제로 이루어지는 것을 특징으로 하는 반도체 패키지.
  17. 제12항에 있어서,
    상기 접합수단은 반도체 칩을 투과한 레이저빔이 상기 주석도금층과 금도금층의 접촉부위에 포커싱될 때 발생되는 열에 의하여 접합되는 것을 특징으로 하는 반도체 패키지.
KR1020030084212A 2002-11-25 2003-11-25 반도체 패키지와 그의 제조방법 KR101012701B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020020073485 2002-11-25
KR20020073485 2002-11-25
KR1020020073474 2002-11-25
KR20020073474 2002-11-25

Publications (2)

Publication Number Publication Date
KR20040045388A true KR20040045388A (ko) 2004-06-01
KR101012701B1 KR101012701B1 (ko) 2011-02-09

Family

ID=37341294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030084212A KR101012701B1 (ko) 2002-11-25 2003-11-25 반도체 패키지와 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101012701B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650492B1 (ko) * 2004-11-25 2006-11-29 윤오필 플립칩의 실장구조 및 그 실장방법
KR100777575B1 (ko) * 2006-03-20 2007-11-16 주식회사 젯텍 레이저를 이용한 전자부품의 접속 방법 및 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102157253B1 (ko) * 2018-12-19 2020-09-17 한국광기술원 레이저를 이용한 전자소자 접합장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470386B1 (ko) 1998-12-26 2005-05-19 주식회사 하이닉스반도체 멀티-칩패키지
KR100608611B1 (ko) 1999-06-02 2006-08-09 삼성전자주식회사 비아 홀을 이용한 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650492B1 (ko) * 2004-11-25 2006-11-29 윤오필 플립칩의 실장구조 및 그 실장방법
KR100777575B1 (ko) * 2006-03-20 2007-11-16 주식회사 젯텍 레이저를 이용한 전자부품의 접속 방법 및 장치

Also Published As

Publication number Publication date
KR101012701B1 (ko) 2011-02-09

Similar Documents

Publication Publication Date Title
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
JPH09326419A (ja) 半導体素子の実装方法
US7056767B2 (en) Method and apparatus for flip chip device assembly by radiant heating
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP2003197853A (ja) 半導体装置の製造方法および製造装置
JP2003273160A (ja) 半導体実装モジュール
KR101012701B1 (ko) 반도체 패키지와 그의 제조방법
JP3705159B2 (ja) 半導体装置の製造方法
JP3026204B1 (ja) ベアチップ実装方法
JPS62169433A (ja) 半導体装置の製造方法
MX2008012339A (es) Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato.
JP2000058597A (ja) 電子部品実装方法
WO2013012139A1 (ko) 고주파 전자기장을 이용한 전자부품 접속방법 및 장치
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
JPS6313337A (ja) 半導体素子の実装方法
JPH11260961A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JP2817425B2 (ja) 半導体装置の実装方法
JP2005340738A (ja) 半導体装置及びその製造方法
JP2526534B2 (ja) 半導体装置の実装方法
JPS61198738A (ja) 半導体装置の製造方法
JPH0513120A (ja) 異方性導電テープコネクタと光硬化性樹脂を用いた電子部品実装構造
JPH04317345A (ja) テープリードのボンディング方法
JPH02101753A (ja) 半導体チップの取付構造
JPH0714966A (ja) 多端子複合リードフレームとその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171221

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee