TW200532879A - Circuit substrate and method for mounting electronic element - Google Patents
Circuit substrate and method for mounting electronic element Download PDFInfo
- Publication number
- TW200532879A TW200532879A TW93134892A TW93134892A TW200532879A TW 200532879 A TW200532879 A TW 200532879A TW 93134892 A TW93134892 A TW 93134892A TW 93134892 A TW93134892 A TW 93134892A TW 200532879 A TW200532879 A TW 200532879A
- Authority
- TW
- Taiwan
- Prior art keywords
- metal
- circuit board
- layer
- circuit
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Description
200532879 九、發明說明: 【餐明所屬之技術領域】 本發明係關於電路基板之構造與皇|y造方H H $ 件之構裝方法,特別是 、广方法及電子零 【先前技術】 構…體裝置之電路基板。 近年,對於行動電話等小 哭之樯奘其妃, 玉尾子^裔,搭載於電子機 口口惑褥哀基板的細微化、 JC曰Jb|笠日又 要求曰盈提高。隨此, 度化之方法變遷。…二}亦漸漸往可更高密 合,由於零件構裝所需 :、·’“妾 τ:二士 口此馬了更尚密度地構裝, 以正面朝下方式進行 槿壯A # 4之覆曰日構裝,已漸漸成為高密度 構策基板之構裝方法的主流。 .在又 以乂垃騎覆晶構裝時,係於IC晶片側形成焊料凸塊, 以覆晶接合器構裝於其 料,、、± 、基板後,以熔焊Onflow)方式熔融焊 接人尸:接。以此時之焊料凸塊高度,來控制1C晶片與 月f#盤日日-同度的理由。由於IC晶片與構裳基板之線熱膨 又,、不同,因此為防止此應力施加於焊料而從構裝基板 側之接合焊墊剝茨 + Λ、 ]洛兩進仃在晶片與構裝基板間注入被 私為底層填料之熱硬化性樹脂的步驟。由於此熱 脂是^毛細管現象,故需要控制K:晶片之高度。特別是 近=日及之無鉛焊料其熔焊溫度亦較共晶焊料為高,因此 IC晶片高度之控制變得困難。 根據專利文獻1,最近。由於元件之多引腳化,焊料凸 200532879 塊及構裝基板之接合桿塾的間隔大幅變窄,高度亦變低。 因此,ic曰曰曰片與接合焊塾之距離亦變窄,而產生熱硬化樹 月曰之注入困難、有時甚至無法注入的問題,導致有無法確 保IC晶片與構裝基板間之接合可靠性的情形。對此問題, 於專利文獻1中揭示了在晶片側以電鍍方式形成炫焊無法 熔融之金屬凸塊。 又’於專利文獻2中揭示了在基板之接合焊墊側,以 電鑛方式形成溶焊無法炫融之金屬凸塊。然而,由於此等 方法之步驟數皆多且繁雜,且在心片或基板之接合焊塾 上施以電鐘,因Jf S μ > n 因此1C曰曰片之凸塊及接合焊墊之間隔的細微 化困難。 此外,於專利文獻3中雖揭示在基板之接合焊墊側, 以银刻形成炫焊亦無法溶融之金屬凸塊,但為4保IC晶片 之同度’金屬凸塊之高度、亦即所用材料之厚度會變厚, 因此欲以狹窄間隔來形成凸塊 疋非吊困難,係一無法因應 基板之接合焊墊細微化的方法。 圖5’係顯示習知電路基板之製造方法及對電路基板之 晶片構裝方法的製程圖’首先,如該圖之⑴所示,準備單 面具㈣層u之絕緣基材12,亦即準備單面銅積層板14。 接著’如該圖之⑺所示,對該單面銅積層板14之銅箱 Ϊ 13,、?二般光加工方法之餘刻方法,形成電路配線圖 :5 ’視需要設置防焊層、或以無電解鍍敷等方法來形成 仏及Au以作為表面處理層,再以模具沖厂堅等進行外形加 工’而得電路基板1 5。 200532879 接著,如該圖之(3)所示, 片10,使用覆晶接合器,以 八太干料凸塊9之1C晶 板上。其後,進行料,使該1下方式構裝於該電路基 融,將1C晶片10與電路基板曰曰片10之焊料凸塊9熔 吩丞板15加以連接。 接著,如該圖之(4)所示,於 間注入熱硬化樹脂11作為底幻“/日1G與電路基板15 F句履層填料,將曰 下構裝於電路基板15。 M 面朝 (專利文獻1) (專利文獻2) (專利文獻3) (專利文獻4) 日本專利特開_-28438〇號公報 曰本專利特開平5-74778號公報 日本專利特開2隊53 189號公報 日本專利特開20()3_129259號公報 係在1C晶片等電子零件構裴 電子零件的高度,並達成接合焊 本發明欲解決之問題 後’確保適當之1C晶片等 墊之細微化。 用以解決上述問題之第一發明,係一種電路基板之製 二法,其特徵在於:準備出於第一導電層與第二導電層 曰y有異種金屬(作為钱刻阻止層)的金屬帛,於該第一導電 :以蝕刻形成電路配線圖案,將黏著性絕緣樹脂黏著於該 電路配線圖案側,藉由姓刻該第二導電層來形成突起,之 後去除該作為蝕刻阻止層之異種金屬層。 壯用以解決上述問題之第二發明,係一種電子零件之構 2方法,其特徵在於··準備電路基板,此電路基板表面於 電子零件接合焊墊附近形成有即使在焊料熔融之溫度下亦 200532879 融之金屬突起’以正面朝下方式將電子零件構裝於 之際,藉由該金屬突起,來在該電路基板與該 $牛間形成與該金屬突起等高度之間隙。 特徵在二解决上述問題之弟三發明,係一種電路基板,其 •在電路基板表面之電子零件構裝部,於電子零 件接合焊墊附近,具有較電 令 “ 有季乂電子零件接合焊塾高的金屬突起。 路^康上述特徵’本發明能發揮如下效果。本發明之電 土板,係於第一導電層與第二導電声 飯刻阻止層之異種金屬的 ^ 有作為 A % °茨弟一導電層以蝕刻 圖二=圖案,將黏著性絕緣樹脂黏著於該 =側,错由㈣該第二導電層來形成突起,之後去除: 乍為蝕刻阻止層之異種金屬層 - 彳收兩 表^ 以正面朝下方 二:=構裝於該接合焊塾之際,藉由 :在该電路基板與該電子零件之 度之間隙的方式加以構裝,因此屬大起專南 響使電子零件之高度-定,且可^由不該僅金不 =炼焊特性影 晶片驅動時產生之熱能有效地往基板側移動t起末使忆 此外,由於不需要在接合谭 僅可因應接合㈣之窄間隔化,且由=層電鑛’因此不 絕緣基材,因此亦可謀求基板之薄型化:合;塾埋人 :且穩定地提供微細、高密度之構裝電路基板,及= 位、穩定地進行電子零件之構裝。 低饧 【實施方式】 乂下’⑽圖式之貫施例進一步說明本發明。圖 200532879 顯示本發明電路基板之製造方法的製程圖,首先,如該圖丨 ,⑴所不’準備專利文獻3、4中所揭示之具有銅Μ例如 旱度50/un)/鎳泊2(例如厚度2_)/銅箔双例如厚度1〇㈣ 之3層構化的金屬基材4。此時之錄落2係銅姑刻時之敍刻 阻止層,但並不限於錄落。銅落1係用來確保構裝後之晶 片尚度,厚度以50μπι左右較佳。 μ接著,如該圖i之(2)所示,對此金屬基材4之一面的 銅治層3,使用—般光加工方法之钱刻方法,來形成電路配 線圖案5。此時之㈣液,係使用揭示於專利文獻4之具有 選擇性的钱刻液。 接著,如該圖1之(3)所示,對電路配線圖案5形成絕 緣層6。作為絕緣層6之形成方法,可應用澆鑄、層疊、塗 層等方式,視絕緣樹脂之種類、形態(清漆、薄膜)來選擇最 仏之方法。此處,係以層疊方式進行了熱硬化性聚醯亞胺 之熱壓接。 接著,如該圖1之(4)所示,對金屬基材4之一面的鋼 V备層1,使用一般光加工方法之蝕刻方法,來形成使晶片高 度一定的金屬突起7。此時,電路配線圖案5,係以鎳箔2 及絕緣層6來加以保護。 黏著,如該圖1之(5)所示,以選擇性餘刻來去除鎳箔 2 ’視需要設置防焊阻劑,以無電解電鍍等方法形成Ni及 Au來作為表面處理層,以模具之沖壓等進行外形加工,而 得電路基板8。又,雖未圖式,但亦可使用既定方法以貫通 孔連接等方式作成雙面基板。 200532879 圖2’係顯示本發明電子零件之構裳方法的製程圖,首 I如該圖2之⑴所示,準備具有焊料凸塊9之IC晶片 使用覆晶接合器,以正面朝下 勢 生 朝下方式構裝於以圖1所示 衣耘衣k之電路基板8上。之後 10 ^ u 傻進仃熔焊,使該1C晶片 之焊料凸塊9熔融,將1C晶K 1 rw 彼 曰片1 0與電路基板8加以連 接。此時,藉由電路基板8上金 少古& 心鱼屬大起7,規定1C晶片 :著’如該圖2之⑺所示’藉晶片1〇與電路基 注入熱硬化樹脂"作為底層填料,完成ic晶片1〇 正面朝下於電路基板8之構裝。 圖3 ’係顯示本發明雷技其 圖,具有用來規定IC y 概念性截面構成 為命 日日间度之金屬突起7的電路基板8, ^配線圖案5埋入絕緣層6之;ϋ: 1 ^ 將ΙΓ曰Ρ 啄層6之構造。又,如圖4所示, c日日片10以正面朝下方彳签 片】 式構哀於電路基板8時,1C晶 離電路基板8之高度由金屬 【圖式簡單說明】 =1’係顯示本發明電路基板之製造方法的製程圖。 係顯示本發明電子零件之構裝方法的製程圖。 圖。係顯示本發明電路基板之構造的概純截面構成 圖4 ’係顯示於本發明之電 恶之概念性截面構成圖。 “狀 固5 ’係5兒明習知方法之皮 件之構裝方法的圖。電路基板之“方法及電子零 10 200532879 【主要元件代表符號】 1,3 :銅箔 2 :鎳箔 4 :金屬基材 5 :電路配線圖案 6 :絕緣層 7 :金屬突起 8,1 5 :電路基板 9 :焊料凸塊 ® 10 : 1C晶片 11 :熱硬化樹脂 1 2 :絕緣基材 13 :銅箔層 1 4 :單面銅積層板 11
Claims (1)
- 200532879 十、申請專利範圍: 1-種電路基板之製造方法,其特徵在於: 準備出於第一導電 為姓刻阻止層)的全h :,❹層間具有異種金屬(作 ^ , 屬冶,於遠弟一導電層以蝕刻形 配線圖案,將力;戈从你 4❿风电路 ,#者性、.、ε緣樹脂黏著於該 藉由蝕刻該第二導雷展“… 电路配線圖案側’ 阻止層之異種金屬層。 後去除邊作為餘刻 2.-種電子零件之構裝方法,其特徵在於: 準備電路基板,此雷敗里4 mw 表面於電子零件接合烊墊 付近形成有即使在娜融之溫度下亦不會炫融之金屬突 二’以正面朝下方式將電子零件構裝於該接 错由該金屬突起,於該電路基板與該電子零件: 該金屬突起等高度之間隙。 7成一 3 · —種電路基板,其特徵在於·· 在電路基板表面之電子零件帛n# 焊墊附近,具有較該電子零件接人 々件接合 干接口知墊咼的金屬突起。 十一、圖式·· 如次頁。 12
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004080202A JP3946200B2 (ja) | 2004-03-19 | 2004-03-19 | 電子部品の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200532879A true TW200532879A (en) | 2005-10-01 |
TWI292948B TWI292948B (zh) | 2008-01-21 |
Family
ID=35050399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW93134892A TW200532879A (en) | 2004-03-19 | 2004-11-15 | Circuit substrate and method for mounting electronic element |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3946200B2 (zh) |
CN (1) | CN100490610C (zh) |
TW (1) | TW200532879A (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080116587A1 (en) * | 2006-11-16 | 2008-05-22 | Chun Ho Fan | Conductor polymer composite carrier with isoproperty conductive columns |
US20090115060A1 (en) | 2007-11-01 | 2009-05-07 | Infineon Technologies Ag | Integrated circuit device and method |
TWI577260B (zh) * | 2010-03-16 | 2017-04-01 | Unitech Printed Circuit Board Corp | A multi - layer circuit board manufacturing method for embedded electronic components |
US8710654B2 (en) | 2011-05-26 | 2014-04-29 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
KR101709468B1 (ko) * | 2015-06-19 | 2017-03-09 | 주식회사 심텍 | Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지 |
-
2004
- 2004-03-19 JP JP2004080202A patent/JP3946200B2/ja not_active Expired - Fee Related
- 2004-11-15 TW TW93134892A patent/TW200532879A/zh not_active IP Right Cessation
-
2005
- 2005-03-21 CN CN 200510056005 patent/CN100490610C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100490610C (zh) | 2009-05-20 |
CN1678173A (zh) | 2005-10-05 |
JP3946200B2 (ja) | 2007-07-18 |
TWI292948B (zh) | 2008-01-21 |
JP2005268594A (ja) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4928945B2 (ja) | バンプ−オン−リードフリップチップ相互接続 | |
US6297553B1 (en) | Semiconductor device and process for producing the same | |
KR100466680B1 (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
JP2001257453A (ja) | 配線基板、半導体装置及びそれらの製造方法 | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
TWI461118B (zh) | 具有電子零件之配線基板及其製造方法 | |
KR20040100949A (ko) | 반도체 패키지의 제조 방법, 및 반도체 장치의 제조 방법 | |
US20080061115A1 (en) | Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate | |
JP2012164965A (ja) | 配線基板及びその製造方法 | |
JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
US20110100549A1 (en) | Method for manufacturing component-embedded module | |
JP2002359323A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2000286299A (ja) | 半導体装置の接続方法 | |
JP3731378B2 (ja) | 半導体素子の製造方法、および半導体素子、ならびに実装モジュール | |
JP5176676B2 (ja) | 部品内蔵基板の製造方法 | |
TW200532879A (en) | Circuit substrate and method for mounting electronic element | |
JP2005243850A (ja) | 多層プリント配線基板及びその製造方法 | |
JP5108253B2 (ja) | 部品実装モジュール | |
JP2004342802A (ja) | 突起電極付きプリント基板およびその製造方法 | |
US20130140067A1 (en) | Wafer or circuit board and joining structure of wafer or circuit board | |
JP4172238B2 (ja) | 電子部品の実装構造 | |
JP2001156121A (ja) | バンプ付き二層回路テープキャリアおよびその製造方法 | |
JP4069588B2 (ja) | テープキャリア及びそれを用いた半導体装置 | |
JP4233486B2 (ja) | 回路基板の製造方法および電子部品の実装方法 | |
JP2004006572A (ja) | 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |