KR20130044638A - 칩 표면 실장용 인쇄회로기판 제조방법 - Google Patents

Abstract

본 발명은 내층의 표면에 동박회로 및 패드를 형성한 후 솔더레지스트를 도포하고, 프리프레그에 캐비티를 가공한 후, 상기 캐비티가 패드 위에 정렬되도록 해서 동박과 함께 적층 함으로써 외층을 형성한다. 이어서, 외층을 드릴 공정을 수행하고 도금공정을 진행해서 외층의 동박과 내층의 회로를 전기적으로 접속한다. 외층의 동박에 대해 사진, 현상, 식각 등의 이미지 공정을 진행해서 회로 패턴과 외층 표면실장을 위한 패드를 형성한다. 이어서, 솔더레지스트를 도포하여 외층 표면 실장을 위한 패드 위에 외층 솔더레지스트를 형성한다.
내층 캐비티 영역을 레이저 가공해서 솔더레지스트를 제거함으로써 내층의 표면 실장 패드를 노출한다. 그리고 나면, 솔더 페이스트를 도포해서 솔더레지스트 개구부에 솔더 볼을 형성하고 칩을 캐비티 속에 실장하게 된다. 그 결과, 칩이 캐비티 속에 실장되므로 기판 전체의 두께를 줄일 수 있게 된다.

Description

칩 표면 실장용 인쇄회로기판 제조방법{METHOD OF MANUFACTURING A PRINTED CIRCUIT BOARD FOR SURFACE MOUNTING DEVICE}

본 발명은 칩을 표면 실장(surface mounting)하는 인쇄회로기판 제작공법에 관한 것으로서, 특히 칩을 표면 실장 하더라도 기판의 전체 두께를 낮출 수 있는 공법에 관한 것이다.

휴대용 전자제품의 크기가 경박단소화됨에 따라, 전자제품을 구성한 인쇄회로기판의 두께 역시 줄어들고 있다. 예를 들어서, 현재 시판되는 애플사의 맥북 에어(MacBook Air)를 비롯하여, 주요 전자회사들이 출시하는 휴대용 전자제품의 두께는 15 ~ 25 mm 내외로서, 전자제품의 두께가 슬림화하는 추세에 있다.

이와 같은 전자제품의 슬림화 추세에 부응하기 위해서는, 전자제품을 구성하는 인쇄회로기판(PCB; printed circuit board))의 두께 역시 슬림화하여야 한다. 현재 인쇄회로기판은 10층 이상의 다층회로를 형성하여 비아홀로 층간 접속을 수행하고, 반도체 칩을 비지에이(BGA; ball grid array) 또는 플립칩(flip chip) 등, 표면 실장(surface mount)하는 방식을 채용하고 있다.

도1a 내지 도1e는 종래기술에 따라 적층기판을 형성하고 표면에 솔더 볼을 형성해서 칩을 표면 실장하는 방법을 나타낸 도면이다.

도1a를 참조하면, 동박과 에폭시 수지층으로 구성한 다층의 회로를 적층해서 다층 인쇄회로기판을 형성한다. 사진, 현상, 식각 과정을 거쳐 패턴 전사(pattern transfer)하는 인쇄기술은 이미 당업계에 잘 알려진 기술이므로 상세한 설명은 생략한다. 또한, 내층 코어에 절연층과 동박을 적층하고 가열 가압하여 압착 라미네이트 하는 공정 역시 당업계의 공지공용 기술이므로 상세한 설명을 생략한다.

이어서, 도1b와 도1c를 참조하면, 드릴 공정과 후속 도금공정을 수행해서 다층 회로 사이에, 전기접속을 원하는 경우 홀 가공을 수행한다. 그리고 나면, 도1d에 도시한 대로, 표면의 동박에 대해 선정된 회로패턴에 따라 사진작업, 현상, 식각 공정을 진행해서 표면에 동박회로를 형성한다. 이때에, 칩을 실장할 패드(pad)를 동시에 형성한다. 그리고 나면, 도1e에 도시한 바와 같이 솔더레지스트를 도포하고 선정된 회로패턴에 따라 솔더레지스트 개구부를 형성해서 노출된 패드 위에 솔더 볼을 형성하고 칩을 표면 실장한다.

그런데, 낸드 플래시 메모리(NAND FLASH memory)와 같은 제품의 경우에는 실장되는 칩 자체의 두께가 매우 두꺼워서, 표면 실장을 한 경우 최종적인 기판의 두께가 매우 두꺼워져서, 보드 제작자가 요구하는 두께 스펙을 충족하는데 어려움이 있다. 예를 들어서, 15 ~ 25 mm 정도 범위의 전자제품 두께를 실현하기 위해서는 칩 장착 후 인쇄회로기판의 두께가 0.7 ~ 1.0 mm 정도 범위에 놓이도록 기판을 제작할 수 있어야 한다.

따라서, 본 발명의 제1 목적은 칩을 표면 실장 하더라도, 인쇄회로기판의 특정부위의 두께를 낮추어 낸드 플래시(NAND FLASH) 메모리를 삽입할 수 있게 인쇄회로기판 제조공법을 제공하는 데 있다.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 낸드 플래시(NAND FLASH) 메모리와 같이 두께가 두꺼운 칩을 표면 실장 하더라도, 인쇄회로기판의 총 두께를 낮출 수 있는 인쇄회로기판 제조방법을 제공하는 데 있다.

전술한 본 발명의 목적을 달성하기 위하여, 본 발명은 내층의 표면에 동박회로 및 패드를 형성한 후 솔더레지스트를 도포하고, 프리프레그에 캐비티를 가공한 후, 상기 캐비티가 패드 위에 정렬되도록 해서 동박과 함께 적층 함으로써 외층을 형성한다. 이어서, 외층을 드릴 공정을 수행하고 도금공정을 진행해서 외층의 동박과 내층의 회로를 전기적으로 접속한다. 외층의 동박에 대해 사진, 현상, 식각 등의 이미지 공정을 진행해서 회로 패턴과 외층 표면실장을 위한 패드를 형성한다. 이어서, 솔더레지스트를 도포하여 외층 표면 실장을 위한 패드 위에 외층 솔더레지스트를 형성한다.

이어서, 내층 캐비티 영역을 레이저 가공해서 솔더레지스트를 제거함으로써 내층의 표면 실장 패드를 노출한다. 그리고 나면, 솔더 페이스트를 도포해서 솔더레지스트 개구부에 솔더 볼을 형성하고 칩을 캐비티 속에 실장하게 된다. 그 결과, 칩이 캐비티 속에 실장되므로 기판 전체의 두께를 줄일 수 있게 된다.

적층 기판의 외층 표면에 표면 실장을 위한 패드를 형성한 후 그 위에 부품을 실장하는 종래기술과 달리, 본 발명은 부품을 외층에 캐비티를 제작하여 캐비티 속의 내층 표면에 실장 함으로써, 부품을 표면 실장하고 나면 부품이 캐비티 속으로 삽입되므로, 기판 전체의 최종 두께를 낮출 수 있다.

본 발명의 바람직한 실시예로서, 두께에 영향을 주지 않는 일반 부품들은 외층 표면에 표면 실장하고, 기판 두께에 영향을 주는 부품들은 캐비티 속의 내층 표면에 실장할 수 있다.

도1a 내지 도1e는 종래기술에 따른 인쇄회로기판 제조공법을 나타낸 도면.
도2a 내지 도2k은 본 발명에 따른 인쇄회로기판 제조방법의 공정순서를 나타낸 도면.
도3은 본 발명에 따라 형성된 내층 표면의 패드 위에 부품을 실장한 모습을 나타낸 도면.
도4는 본 발명에 따른 공법을 적용한 경우와 종래기술을 적용한 경우 기판 두께의 차이를 보여주는 단면 사진.

본 발명은 절연층과, 동박 또는 동박회로가 적층된 내층에, 외층을 적층해서, 부품을 표면실장 하는 인쇄회로기판을 제조하는 방법에 있어서, (a) 상기 내층의 외곽 표면의 동박에 대해 사진, 현상, 식각 공정을 진행해서 선정된 회로패턴을 전사한 동박회로를 형성하되, 상기 동박회로는 부품 표면 실장을 위한 패드를 포함하는 것을 특징으로 한 동박회로 형성 단계; (b) 상기 내층의 외곽 표면에 형성한 동박회로 위에 솔더레지스트를 도포하는 단계; (c) 상기 내층의 외곽 표면 위에 형성된 솔더레지스트 위에, 캐비티가 형성된 절연층과 동박을 차례로 적층 라미네이트 함으로써 외층을 적층 하되, 상기 캐비티는 상기 단계 (a)의 패드 위에 정렬되도록 적층 하는 것을 특징으로 하는 적층단계; (d) 외층의 표면에 형성된 동박에 대해 사진, 현상, 식각 공정을 진행해서 선정된 회로패턴을 전사한 동박회로를 형성하는 단계; (e) 패드 위에 솔더레지스트가 도포된 캐비티 바닥면에 대해 레이저 드릴을 조사해서 솔더레지스트를 선택적으로 식각함으로써, 패드 표면을 노출하는 개구부를 형성하는 단계; 및 (f) 상기 단계(e)에서 표면이 노출된 패드 위에 솔더 볼을 형성하고 캐비티 속에 부품을 표면 실장 하는 단계를 포함하는 부품 표면 실장 인쇄회로기판 제조방법을 제공한다.

이하에서는 첨부 도면 도2 내지 도4를 참조하여 본 발명에 따른 인쇄회로기판 제조방법을 상세히 설명한다.

도2a는 본 발명에 따른 인쇄회로기판 제조방법의 공정 순서를 설명하기 위하기 초기도면으로서, 절연층(90)과 동박(100a, 100b, 100c, 100d, 100e, 100f, 100g)이 다층으로 적층된 내층(100)을 나타낸 도면이다. 도2a에는 일 실시예로서 7층 회로기판을 예시하고 있으나 반드시 이에 국한할 필요는 없으며, 층간 회로 사이는 비아 홀(도시 생략)로써 층간 전기접속을 할 수도 있으며, 내층 속에 칩(도시 생략)이 내장될 수도 있다.

도2b를 참조하면, 층간 접속이 필요 시에 선정된 회로패턴에 따라 원하는 부위에 드릴 공정을 수행해서 관통홀(110)을 형성한다. 이어서, 도2c에 도시한 대로, 동도금을 실시해서 내층 관통홀(110)의 내벽을 도금함으로써 원하는 층의 동박회로를 서로 전기적으로 접속한다.

도2d를 참조하면, 내층의 외곽 표면층의 동박(100a, 100g)에 대해 선정된 회로패턴에 따라 사진, 현상, 식각 등의 일련의 회로 패턴 전사(pattern transfer) 작업을 실시해서 회로를 형성한다. 이때에 내층의 외곽 표면층의 동박(100a, 100g)에 형성된 회로는 BGA 플립칩 표면 실장을 위한 패드(pad)를 포함할 수 있다. 즉, 본 발명의 특징은 외층의 표면에 패드를 형성하는 대신에 내층의 표면에 패드를 형성하는 것에 있다. 물론, 또 다른 실시예로서, 외층 표면에 표면 실장을 위한 패드 형성을 배제하는 것은 아니다.

도2e를 참조하면, 내층 표면의 동박(100a, 100g) 위에 솔더레지스트(150)를 프린트한다. 이어서, 도2f를 참조하면, 절연층(200a)에 캐비티(210)를 형성한 후 동박(200b)과 함께 내층(100) 위에 적층 함으로써 외층(200)을 형성한다. 본 발명의 양호한 실시예로서. 절연층(200a) 자재로써 프리프레그(PREPREG)가 사용될 수 있으며, 캐비티(210)가 내층 표면의 동박(100a, 100g) 중 칩 표면 실장을 위하여 제작된 패드(pad; 100A, 100G) 위에 정렬되도록 외층을 적층한다.

도2g를 참조하면, 외층(200)과 내층(100) 사이에 층간 접속이 필요한 경우, 선정된 회로패턴에 따라 원하는 부위에 드릴 공정을 수행해서 관통홀(220)을 형성한다. 이어서, 도2h에 도시한 대로, 동도금을 실시해서 내층과 외층을 관통하는 관통홀(220)의 내벽을 도금함으로써 원하는 층의 동박회로를 서로 전기적으로 접속한다.

도2i를 참조하면, 외층의 표면층의 동박(200b)에 대해 선정된 회로패턴에 따라 사진, 현상, 식각 등의 일련의 회로 패턴 전사(pattern transfer) 작업을 실시해서 회로를 형성한다. 본 발명은 캐비티(210) 속의 내층 표면 동박(100a, 100g)에 BGA 플립칩 표면 실장을 위한 패드(pad; 100A, 100G)를 형성하여 두고 있어서, 소정 두께의 칩을 패드 위에 실장을 하더라도, 실장된 칩이 캐비티(210) 속에 파묻히게 되어서, 내외층 기판 전체의 두께를 증가시키지 않는 장점이 있다. 그러나, 본 발명의 또 다른 실시예로서, 실장할 칩의 두께가 문제되지 않는 경우 외층 표면에 패드를 형성함으로써 외층 표면 실장을 하는 것을 배제하는 것은 아니다.

도2j를 참조하면, 선택사항으로서, 외층(200)의 표면에 솔더레지스트(250)를 도포하고 큐어링 공정, 노광, 현상, 식각 등 일련의 패턴전사 공정을 진행하여 솔더레지스트(250)를 선택적으로 개구함으로써 외층 표면에도 플립칩을 위한 패드(200B)를 형성할 수 있다.

도2k를 참조하면, 캐비티(210) 속의 내층 표면에 형성된 패드(100A, 100G) 위의 솔더레지스트(150)를 레이저 드릴 공정을 통해 개구한다. 솔더레지스트 개구부(SRO; 225)가 형성되면 통상적인 방법에 따라 솔더 볼을 패드 위에 형성하여 칩을 실장하게 된다.

도3은 본 발명에 따른 캐비티 속의 내층 패드(100G)에 부품을 실장한 실시예를 나타낸 도면이다. 도3을 참조하면, 내층 표면의 패드(100G)에 솔더 볼(300)을 통해 부품(310)이 실장되므로, 외층 표면에 실장되는 종래기술의 기판에 비해서 기판의 총 두께가 얇아질 수 있는 장점이 있다.

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. 또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.

본 발명에 따른 공법의 유효성을 검증하기 위하여, 본원 발명의 발명자는 공법을 적용한 제품과 종래기술을 적용한 제품을 비교하였다. 도4는 본 발명에 따른 공법을 적용한 경우와 종래기술을 적용한 경우 기판 두께의 차이를 보여주는 단면 사진이다. 도4를 참조하면, 본원 발명의 공법을 12층 회로기판에 적용한 경우 종래기술 적용시 1.038 mm 두께(A) 하던 기판을 0.856 mm(B) 두께로 줄일 수 있었다.

종래기술과 달리, 본 발명은 부품을 외층에 캐비티를 제작하여 캐비티 속의 내층 표면에 실장 함으로써, 부품을 표면 실장하고 나면 부품이 캐비티 속으로 삽입되므로, 기판 전체의 최종 두께를 낮출 수 있다. 그 결과, 본 발명은 1 mm 내외의 얇은 두께를 요구하는 휴대용 전자제품의 스펙을 충족하는 인쇄회로기판 제조를 가능하게 한다.

90 : 절연층
100a, 100b, 100c, 100d, 100e, 100f, 100g, 200b : 동박
100A, 100G, 200B : 패드
100 : 내층
110, 220 : 관통홀
150, 250 : 솔더레지스트
200 : 외층
210 : 캐비티
300 : 솔더 볼
310 : 부품

Claims (3)

1. 절연층과, 동박 또는 동박회로가 적층된 내층에, 외층을 적층해서, 부품을 표면실장 하는 인쇄회로기판을 제조하는 방법에 있어서,
   (a) 상기 내층의 외곽 표면의 동박에 대해 사진, 현상, 식각 공정을 진행해서 선정된 회로패턴을 전사한 동박회로를 형성하되, 상기 동박회로는 부품 표면 실장을 위한 패드를 포함하는 것을 특징으로 한 동박회로 형성 단계;
   (b) 상기 내층의 외곽 표면에 형성한 동박회로 위에 솔더레지스트를 도포하는 단계;
   (c) 상기 내층의 외곽 표면 위에 형성된 솔더레지스트 위에, 캐비티가 형성된 절연층과 동박을 차례로 적층 라미네이트 함으로써 외층을 적층 하되, 상기 캐비티는 상기 단계 (a)의 패드 위에 정렬되도록 적층 하는 것을 특징으로 하는 적층단계;
   (d) 외층의 표면에 형성된 동박에 대해 사진, 현상, 식각 공정을 진행해서 선정된 회로패턴을 전사한 동박회로를 형성하는 단계;
   (e) 패드 위에 솔더레지스트가 도포된 캐비티 바닥면에 대해 레이저 드릴을 조사해서 솔더레지스트를 선택적으로 식각함으로써, 패드 표면을 노출하는 개구부를 형성하는 단계; 및
   (f) 상기 단계(e)에서 표면이 노출된 패드 위에 솔더 볼을 형성하고 캐비티 속에 부품을 표면 실장 하는 단계
   를 포함하는 부품 표면 실장 인쇄회로기판 제조방법.
2. 제1항에 있어서, 내층을 구성하는 동박회로 또는 내층과 외층을 구성하는 동박회로를 서로 접속하는 관통홀을 형성하고 동도금을 수행해서 층간 접속을 수행하는 단계를 더 포함하는 부품 표면 실장 인쇄회로기판 제조방법.
3. 제1항에 있어서, 상기 단계 (d)의 동박회로 형성 단계는 부품 표면 실장을 위한 패드를 형성하는 것을 포함하고, 그 위에 솔더레지스트를 도포하는 단계를 더 포함하는 것을 특징으로 하는 부품 표면 실장 인쇄회로기판 제조방법.

Images