JP2002184802A - 微小バンプの製造方法 - Google Patents

微小バンプの製造方法

Info

Publication number
JP2002184802A
JP2002184802A JP2000381803A JP2000381803A JP2002184802A JP 2002184802 A JP2002184802 A JP 2002184802A JP 2000381803 A JP2000381803 A JP 2000381803A JP 2000381803 A JP2000381803 A JP 2000381803A JP 2002184802 A JP2002184802 A JP 2002184802A
Authority
JP
Japan
Prior art keywords
resist
bump
substrate
integrated circuit
minute
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000381803A
Other languages
English (en)
Inventor
Shinichi Suzuki
進一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Pioneer FA Corp
Original Assignee
Pioneer FA Corp
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer FA Corp, Pioneer Electronic Corp filed Critical Pioneer FA Corp
Priority to JP2000381803A priority Critical patent/JP2002184802A/ja
Priority to US10/013,716 priority patent/US6763585B2/en
Publication of JP2002184802A publication Critical patent/JP2002184802A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0514—Photodevelopable thick film, e.g. conductive or insulating paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211—Contact or terminal manufacturing by assembling plural parts with bonding of fused material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/17—Nitrogen containing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/17—Nitrogen containing
    • Y10T436/170769—N-Nitroso containing [e.g., nitrosamine, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/17—Nitrogen containing
    • Y10T436/173076—Nitrite or nitrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/17—Nitrogen containing
    • Y10T436/173845—Amine and quaternary ammonium
    • Y10T436/175383—Ammonia

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 集積回路チップまたは集積回路基板あるいは
ガラス、水晶のピン数が増大する場合でも、短時間で、
且つ高精度に微小バンプを製造することの出来る方法を
提供すること。 【解決手段】 基板１上に、所定パターンに応じたレジ
ストパターン４を形成する。次に、前記レジストパター
ン４が形成された基板１上に、微小金属粉５を混入した
バンプレジスト６を、前記レジストパターン４の厚さよ
り厚く形成する。続いて、前記バンプレジスト６におい
て前記レジストパターン４上のバンプレジスト６を除去
する。次に、前記レジストパターン４を除去する。その
結果、前記基板１上には、所定パターンに対応するバン
プレジストパターン７が残ることになる。そして、この
バンプレジストパターン７中のレジスト成分を除去する
ことにより、前記基板１上に、前記微小金属粉からなる
微小バンプ（微小突起電極）８を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路チップ、
ガラス、水晶等の基板上に微小バンプを製造する方法の
技術分野に属する。
【０００２】
【従来の技術】従来から、集積回路チップを集積回路基
板上に実装する場合、あるいは集積回路基板を回路基板
上に実装する場合、更には集積回路チップを直接回路基
板上に実装する場合には、様々なチップ実装技術が用い
られている。
【０００３】例えば、集積回路チップに異方導電性接着
により接続するＡＣＦ（Anisotropic Conductive Fil
m）方式、あるいは導電性ペーストによりボンディング
を行うＳＢＢ（Stud Bump Bonding）方式、もしくは、
電極上にレジストを用いてメッキ層を形成しフェージン
グによりバンプを得るメッキ方式等の方式が用いられて
いる。
【０００４】
【発明が解決しようとする課題】しかしながら、前記従
来の方式によれば、集積回路チップの製造後に、個々の
集積回路チップのそれぞれにバンプを形成する必要があ
るため、精度良く形成することが困難であり、特に集積
回路チップまたは集積回路基板のピン数が増大する場合
には、歩留まり良く実装処理を行うことは困難であっ
た。
【０００５】また、従来の方式では、個々のチップに切
断した後にバンプを形成するので、大量のチップに対し
て同様の処理を行う場合には、長時間を要していた。
【０００６】更に、従来の方式では、例えば、ＳＢＢ
（Stud Bump Bonding）方式またはＧＢＳ方式における
封止材の塗布工程、あるいはＡＣＦ（Anisotropic Cond
uctiveFilm）方式における基板洗浄工程及びＡＣＦの仮
圧着工程等が必要であり、実装工程における工数が多く
なるという問題があった。
【０００７】そこで、本発明は、このような問題点を解
決し、集積回路チップまたは集積回路基板のピン数が増
大する場合でも、短時間で、且つ高精度に微小バンプを
製造することの出来る方法を提供することを課題として
いる。
【０００８】
【課題を解決するための手段】請求項１記載の微小バン
プの製造方法は、前記課題を解決するために、基板上に
所定パターンのレジストを形成する工程と、前記レジス
トが形成された基板上に微小金属粉を混入したバンプレ
ジストを形成する工程と、前記レジストを除去する工程
と、前記バンプレジスト中のレジスト成分を除去する工
程とを備え、前記基板上に前記微小金属粉からなる微小
バンプを形成することを特徴とする。
【０００９】請求項１記載の微小バンプの製造方法によ
れば、まず、基板上に、所定パターンに応じたレジスト
が形成される。次に、前記レジストが形成された基板上
に、微小金属粉を混入したバンプレジストが形成され
る。続いて、前記レジストが除去される。その結果、前
記基板上には、所定パターンに対応するバンプレジスト
が残ることになる。そして、このバンプレジスト中のレ
ジスト成分を除去することにより、前記基板上には、前
記微小金属粉からなる微小バンプが形成されることにな
る。
【００１０】以上のように、本発明によれば、微小金属
粉を含有するバンプレジストを用いて、フォトエッチン
グ技術により微小バンプを形成するので、従来の方法に
比べて、極めて高精度のパターンニングが可能であり、
集積回路チップまたは集積回路基板のピン数が増大した
場合でも、集積回路チップと集積回路基板、あるいは集
積回路基板と回路基板、もしくは集積回路チップと回路
基板との接続を容易に行うことが出来る。また、微小金
属粉を含有するバンプレジストを用いたことにより、所
望の幅のレジストパターンを形成するだけで、微細な幅
の微小バンプを容易に形成することが出来る。更に、フ
ォトエッチング技術を用いるので、集積回路チップまた
は集積回路基板を製造する半導体プロセス内に組み込む
ことが出来、大きなウェハ上で必要数の微小バンプを一
度に形成することが出来るので、大量の集積回路チップ
または集積回路基板に対する処理を短時間で行うことが
出来る。また、微小バンプの厚さを充分に厚くすること
ができるので、リードとの接合を確実に行うことができ
る。
【００１１】請求項２記載の微小バンプの製造方法は、
前記課題を解決するために、基板上に所定パターンのレ
ジストを形成する工程と、前記レジストが形成された基
板上に微小金属粉を混入したバンプレジストを前記レジ
ストの厚さより厚くして形成する工程と、前記バンプレ
ジストのうち前記レジスト上に形成されたバンプレジス
トを除去する工程と、前記レジストを除去する工程と、
前記バンプレジスト中のレジスト成分を除去する工程と
を備え、前記基板上に前記微小金属粉からなる微小バン
プを形成することを特徴とする。
【００１２】請求項２記載の微小バンプの製造方法によ
れば、まず、基板上に、所定パターンに応じたレジスト
が形成される。次に、前記レジストが形成された基板上
に、微小金属粉を混入したバンプレジストが、前記レジ
ストの厚さより厚く形成される。続いて、前記バンプレ
ジストのうち前記レジスト上に形成されたバンプレジス
トが除去される。次に、前記レジストが除去される。そ
の結果、前記基板上には、所定パターンに対応するバン
プレジストが残ることになる。そして、このバンプレジ
スト中のレジスト成分を除去することにより、前記基板
上には、前記微小金属粉からなる微小バンプが形成され
ることになる。
【００１３】以上のように、本発明によれば、微小金属
粉を含有するバンプレジストを用いて、フォトエッチン
グ技術により微小バンプを形成するので、従来の方法に
比べて、極めて高精度のパターンニングが可能であり、
集積回路チップまたは集積回路基板のピン数が増大した
場合でも、集積回路チップと集積回路基板、あるいは集
積回路基板と回路基板、もしくは集積回路チップと回路
基板との接続を容易に行うことが出来る。また、微小金
属粉を含有するバンプレジストを用いたことにより、所
望の幅のレジストパターンを形成するだけで、微細な幅
の微小バンプを容易に形成することが出来る。更に、フ
ォトエッチング技術を用いるので、集積回路チップまた
は集積回路基板を製造する半導体プロセス内に組み込む
ことが出来、大きなウェハ上で必要数の微小バンプを一
度に形成することが出来るので、大量の集積回路チップ
または集積回路基板に対する処理を短時間で行うことが
出来る。また、微小バンプの厚さを充分に厚くすること
ができるので、リードとの接合を確実に行うことができ
る。
【００１４】請求項３記載の微小バンプの製造方法は、
前記課題を解決するために、基板上に所定パターンのレ
ジストを形成する工程と、前記レジストが形成された基
板上に微小金属粉を混入したバンプレジストを形成する
工程と、前記バンプレジストのうち前記レジスト上に形
成されたバンプレジストを前記レジストと共に除去する
工程と、前記バンプレジスト中のレジスト成分を除去す
る工程とを備え、前記基板上に前記微小金属粉からなる
微小バンプを形成することを特徴とする。
【００１５】請求項３記載の微小バンプの製造方法によ
れば、まず、基板上に、所定パターンに応じたレジスト
が形成される。次に、前記レジストが形成された基板上
に、微小金属粉を混入したバンプレジストが形成され
る。続いて、前記レジスト上のバンプレジストが、前記
レジストと共に除去される。その結果、前記基板上に
は、所定パターンに対応するバンプレジストが残ること
になる。そして、このバンプレジスト中のレジスト成分
を除去することにより、前記基板上には、前記微小金属
粉からなる微小バンプが形成されることになる。
【００１６】以上のように、本発明によれば、微小金属
粉を含有するバンプレジストを用いて、フォトエッチン
グ技術により微小バンプを形成するので、従来の方法に
比べて、極めて高精度のパターンニングが可能であり、
集積回路チップまたは集積回路基板のピン数が増大した
場合でも、集積回路チップと集積回路基板、あるいは集
積回路基板と回路基板、もしくは集積回路チップと回路
基板との接続を容易に行うことが出来る。また、微小金
属粉を含有するバンプレジストを用いたことにより、所
望の幅のレジストパターンを形成するだけで、微細な幅
の微小バンプを容易に形成することが出来る。更に、フ
ォトエッチング技術を用いるので、集積回路チップまた
は集積回路基板を製造する半導体プロセス内に組み込む
ことが出来、大きなウェハ上で必要数の微小バンプを一
度に形成することが出来るので、大量の集積回路チップ
または集積回路基板に対する処理を短時間で行うことが
出来る。また、微小バンプの厚さを充分に厚くすること
ができるので、リードとの接合を確実に行うことができ
る。
【００１７】請求項４記載の微小バンプの製造方法は、
前記課題を解決するために、請求項１ないし３のいずれ
か１記載の微小バンプの製造方法において、前記微小バ
ンプは微小金属粉が接合されて形成されることを特徴と
する。
【００１８】請求項４記載の微小バンプの製造方法によ
れば、前記微小バンプは、微小金属粉が接合されて形成
されるので、加圧・加熱処理、あるいは加圧・超音波接
着により、前記微小バンプと、集積回路基板の電極また
は回路基板の電極との電気的接続を図ることが出来、チ
ップ実装工程における工数を従来に比べて減少させるこ
とが出来る。
【００１９】請求項５記載の微小バンプの製造方法は、
前記課題を解決するために、請求項１ないし４のいずれ
か１記載の微小バンプの製造方法において、前記微小バ
ンプにリードを加圧熱処理あるいは加圧超音波接着する
ことにより前記微小バンプと該リードとを電気的に接続
する工程を更に備えることを特徴とする。
【００２０】請求項５記載の微小バンプの製造方法によ
れば、前記微小バンプには、リードが加圧熱処理あるい
は加圧超音波接着することにより、電気的に接続される
ので、チップ実装工程における工数を従来に比べて減少
させることができる。
【００２１】請求項６記載の微小バンプの製造方法は、
前記課題を解決するために、請求項１ないし５のいずれ
か１記載の微小バンプの製造方法において、前記微小バ
ンプが形成された前記基板上に、少なくとも前記微小バ
ンプの一部を覆うように選択的にレジストを形成する工
程と、前記レジストが形成された基板上に微小金属粉を
混入したバンプレジストを形成する工程と、前記バンプ
レジストのうち前記レジスト上に形成されたバンプレジ
ストを除去する工程と、前記レジストを除去する工程
と、前記バンプレジスト中のレジスト成分を除去する工
程とを備え、前記基板上に前記微小金属粉からなる微小
バンプを形成することを特徴とする。
【００２２】請求項６記載の微小バンプの製造方法によ
れば、上述した方法によって前記微小バンプが形成され
た前記基板上には、少なくとも前記微小バンプの一部を
覆うように選択的にレジストが形成される。次に、前記
レジストが形成された基板上には、微小金属粉を混入し
たバンプレジストが形成される。次に、前記バンプレジ
ストにおける前記レジスト上に形成されたバンプレジス
トが除去される。次に、前記レジストが除去される。そ
の結果、前記基板上には、所定パターンに対応するバン
プレジストが残ることになる。そして、このバンプレジ
スト中のレジスト成分を除去することにより、前記基板
上には、厚さの異なる微小バンプが重ね合わされて形成
することになる。このように本発明によれば、自由な形
状の微小バンプを容易に製造することが出来る。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照して説明する。
【００２４】（第１の実施形態）まず、本発明の第１の
実施形態を図１に基づいて説明する。
【００２５】図１は本発明の第１の実施形態における微
小バンプの製造方法を説明するための図である。以下、
図１を参照して本実施形態における微小バンプの製造方
法を説明する。
【００２６】まず、図１（Ａ）に示すように、シリコン
基板または水晶基板などの基板１にネガ型のレジスト２
を塗布し、約８０℃で熱処理（プリベーク）することに
より、レジスト２から溶媒や水分を除去する。
【００２７】次に、図１（Ｂ）に示すように、フォトマ
スク３により選択露光を行う。その結果、露光部におい
て架橋反応によりレジスト２は架橋され現像液に対して
不溶なレジスト２となる。
【００２８】従って、この状態で、所定の現像液を用い
て現像を行うと、前記露光部は溶けずに残り、前記未露
光部は溶けるので、図１（Ｃ）に示すようなレジストパ
ターン４が形成され、配線及びバンプパターン２に対応
した凹部が形成されることになる。
【００２９】次に、図１（Ｄ）に示すように、粒径が約
０．１〜５μm程度の金、銀、鉛など及びこれらの混合
物などの微小金属粉５が混入されたポジ型バンプレジス
ト６を塗布し、約１００℃程度の温度にて熱処理（プリ
ベーク）を行う。
【００３０】さらに、図１（Ｅ）に示すようにマスク３
を用いて選択露光を行う。その結果、バンプレジスト６
の束鎖が切れ、現像液に対して溶解する。
【００３１】このように所定の現像液を用いて現像する
ことにより図１（Ｆ）に示すようにバンプレジスト６の
みが現像されバンプレジストパターン７が形成される。
【００３２】さらに、レジストパターン４を有機系レジ
スト剥離液により除去することにより、図１（Ｇ）に示
すように、微小金属粉５が混入されたバンプレジストパ
ターン７が形成される。
【００３３】次に、図１（Ｈ）に示すように、約１５０
℃以上で熱処理し微小金属粉５が混入されたレジストパ
ターン７中のレジスト成分を除去し、微小金属粉５から
なる微小バンプ（突起電極）８を形成する。なお、本実
施形態ではレジスト２はネガ型、バンプレジスト６はポ
ジ型を使用したが、レジスト２がポジ型、バンプレジス
ト６がネガ型でもよい。
【００３４】このようにして、本実施形態によれば、微
小金属粉５を含有するレジストを用いて、フォトエッチ
ング技術により微小バンプ８を形成するので、ＳＢＢ
（StudBump Bonding）方式、ＭＢＢ（Micro Bump Bondi
ng）方式、ＧＢＳ（Gold BumpSoldering）方式、あるい
はメッキ方式による半田バンプまたは金バンプを形成す
る従来の方法に比べて、極めて高精度のパターンニング
が可能であり、集積回路チップまたは集積回路基板のピ
ン数が増大した場合でも、集積回路チップと集積回路基
板、あるいは集積回路基板と回路基板、もしくは集積回
路チップと回路基板との接続を容易に行うことが出来
る。また、微小バンプ８を充分な厚さで形成することが
でき、後工程で行われるリードを加圧熱処理あるいは加
圧超音波接着、あるいは半田溶着などのリードと微小バ
ンプ８とを電気的に接続する工程において確実にリード
と接着することができる。
【００３５】また、微小金属粉５を含有するレジストを
用いたことにより、所望の幅のレジストパターンを形成
するだけで、微細な幅の微小バンプを容易に形成するこ
とが出来る。
【００３６】また、本実施形態の微小バンプの製造方法
は、フォトエッチング技術を用いるので、集積回路チッ
プまたは集積回路基板を製造する半導体プロセス内に組
み込むことが出来る。従来のバンプ形成方法のように、
個々のチップに切断した後に電極を形成するのではな
く、大きなウェハ上で必要数の微小バンプを一度に形成
することが出来るので、大量の集積回路チップまたは集
積回路基板に対する処理を短時間で行うことが出来る。
【００３７】また、本実施形態によれば、微小バンプは
微小金属粉から構成されているので、ＳＢＢ（Stud Bum
p Bonding）方式またはＧＢＳ方式における封止材の塗
布工程、あるいはＡＣＦ（Anisotropic Conductive Fil
m）方式における基板洗浄工程及びＡＣＦの仮圧着工程
を設けることなく、加圧・加熱処理、あるいは加圧・超
音波接着により、前記微小バンプと、集積回路基板の電
極または回路基板の電極との電気的接続を図ることが出
来る。つまり、本実施形態によれば、チップ実装工程に
おける工数を従来に比べて大幅に減少させることが出来
る。
【００３８】（第２の実施形態）次に、本発明の第２の
実施形態を図２に基づいて説明する。本実施形態は、リ
フトオフ法により本発明の微小バンプを形成する場合に
ついて説明する。
【００３９】まず、図２（Ａ）に示すように、シリコン
基板または水晶基板などの基板１上にポジ型のレジスト
２を塗布し、約８０℃で熱処理（プリベーク）すること
によりレジスト２から溶媒や水分を除去する。
【００４０】次に、図２（Ｂ）に示すように、フォトマ
スク３により選択露光を行う。その結果、未露光部にお
いて現像液に対し不溶なレジスト２となる。
【００４１】従って、この状態で、所定の現像液を用い
て現像を行うと、前記未露光部は溶けずに残り、前記露
光部は溶けるので、図２（Ｃ）に示すようにレジストパ
ターン４が形成され、配線及びバンプパターンに対応し
た凹部が形成されることになる。
【００４２】次に、図２（Ｄ）に示すように、粒径が約
０．１〜５μｍ程度の金、銀、鉛など及びこれらの混合
物などの微小金属粉５が混入されたポジ型バンプレジス
ト６を塗布し、約１００℃程度の温度にて熱処理（プリ
ベーク）を行う。このとき、バンプレジスト６はレジス
トパターン４よりわずかに薄くなるように形成する。
【００４３】続いて、レジストパターン４を所定の現像
液を用いて現像することにより図２（Ｅ）に示すように
ポジ型レジストパターン４が除去され、この除去によっ
てポジ型レジストパターン４上に形成されているバンプ
レジスト６も除去される。その結果、バンプレジストパ
ターン７が形成される。
【００４４】次に、図２（Ｆ）に示すように、約１５０
℃以上で熱処理し微小金属粉５が混入されたレジストパ
ターン７中のレジスト成分を除去し、微小金属粉５から
なる微小バンプ（微小電極）８を形成する。
【００４５】このようにして、本実施形態によれば、リ
フトオフ法を採用した場合でも、微小金属粉５を含有す
るレジストを用いて、フォトエッチング技術により微小
バンプ８を形成することが出来、ＳＢＢ（Stud Bump Bo
nding）方式、ＭＢＢ（MicroBump Bonding）方式、ＧＢ
Ｓ（Gold Bump Soldering）方式、あるいはメッキ方式
による半田バンプまたは金バンプを形成する従来の方法
に比べて、極めて高精度のパターンニングが可能であ
る。従って、集積回路チップまたは集積回路基板のピン
数が増大した場合でも、集積回路チップと集積回路基
板、あるいは集積回路基板と回路基板、もしくは集積回
路チップと回路基板との接続を容易に行うことが出来
る。また、微小バンプ８を充分な厚さで形成することが
でき、後工程で行われるリードを加圧熱処理あるいは加
圧超音波接着、あるいは半田溶着などのリードと微小バ
ンプ８とを電気的に接続する工程において確実にリード
と接着することができる。
【００４６】また、微小金属粉５を含有するレジストを
用いたことにより、所望の幅のレジストパターンを形成
するだけで、微細な幅の微小バンプを容易に形成するこ
とが出来る。
【００４７】また、本実施形態の微小バンプの製造方法
は、フォトエッチング技術を用いるので、集積回路チッ
プまたは集積回路基板を製造する半導体プロセス内に組
み込むことが出来る。従来のバンプ形成方法のように、
個々のチップに切断した後に微小バンプを形成するので
はなく、大きなウェハ上で必要数の微小バンプを一度に
形成することが出来るので、大量の集積回路チップまた
は集積回路基板に対する処理を短時間で行うことが出来
る。
【００４８】また、本実施形態によれば、微小バンプは
微小金属粉から構成されているので、ＳＢＢ（Stud Bum
p Bonding）方式またはＧＢＳ方式における封止材の塗
布工程、あるいはＡＣＦ（Anisotropic Conductive Fil
m）方式における基板洗浄工程及びＡＣＦの仮圧着工程
を設けることなく、加圧・加熱処理、あるいは加圧・超
音波接着により、前記微小バンプと、集積回路基板の電
極または回路基板の電極との電気的接続を図ることが出
来る。つまり、本実施形態によれば、チップ実装工程に
おける工数を従来に比べて減少させることが出来る。
【００４９】（第３の実施形態）次に、本発明の第３の
実施形態を図３及び図４に基づいて説明する。本実施形
態は、微小バンプの厚さを変えて段部を設ける例であ
る。
【００５０】まず、図１（Ｇ）に示すように前記第１の
実施形態に従って微小金属粉５を含むレジストパターン
７が形成された基板１上に、ネガ型レジスト２を図３
（Ａ）に示すように選択的に形成する。この時、レジス
ト２の厚さは、レジストパターン７の厚さよりも厚くな
るように形成する。
【００５１】次に、図３（Ｂ）に示すように、微小金属
粉５が混入されたポジ型レジスト６を塗布し、約１００
℃で熱処理（プリベーク）する。レジスト６はレジスト
２の表面上にまで形成されるようにする。
【００５２】次に、図３（Ｃ）に示すように、フォトマ
スク３を用いて選択露光を行う。その結果、バンプレジ
スト６の束鎖が切れて現像液に対して溶解する。
【００５３】次に、所定の現像液を用いて現像すること
により図３（Ｄ）に示すようにバンプレジスト６のみが
現像されバンプレジストパターン７とその上にバンプレ
ジストパターン７´が形成される。
【００５４】さらに、レジスト２を有機系レジスト剥離
液により除去することにより、図３（Ｅ）に示すよう
に、厚さの異なる２種類の微小金属粉が混入されたレジ
ストパターン７及び７´が一体に形成されることにな
る。
【００５５】次に、図３（Ｆ）に示すように、約１５０
℃以上で熱処理し微小金属粉５が混入されたレジストパ
ターン７及び７´中のレジスト成分を除去し、微小金属
粉５からなる凸形状の微小バンプ８及び８´を形成す
る。なお、本実施形態では、図１（Ｇ）に示す第１の実
施形態による微小金属粉５を含むレジストパターン７が
形成された基板１上に対して説明したが、図２（Ｅ）に
示すように第２の実施形態による微小金属粉５を含むレ
ジストパターン７が形成された基板１上に対して行うよ
うにしてもよい。
【００５６】このようにして、本実施形態によれば、第
１の実施形態または第２の実施形態と同様の効果を奏す
るだけでなく、さらに厚さを厚くした微小バンプを形成
することができる。また、段部を有する形状であって
も、容易に作成することが出来る。
【００５７】また、図４（Ａ）〜図４（Ｆ）に示すよう
に、厚さの異なる微小バンプが段部を有し、凹形状の微
小バンプ８を形成することが出来る。なお、図４（Ａ）
〜図４（Ｆ）に示す各工程は、レジスト２及びレジスト
パターン７の形状は異なるが、図３（Ａ）〜図３（Ｆ）
に示す方法と同様の方法である。
【００５８】つまり、本実施形態によれば、微小バンプ
の厚さをさらに厚くすることができると共に微小バンプ
の形状を自由に設定することが出来る。
【００５９】（第４の実施形態）次に、本発明の第４の
実施形態を図５に基づいて説明する。本実施形態は、微
小バンプをパッド上に設ける例である。
【００６０】図５は前記第１の実施形態または第２の実
施形態で形成した微小バンプ８、あるいは第３の実施形
態で形成した微小バンプ８、８´を、基板１上のパッド
９上に形成した実施形態を示す。
【００６１】本実施形態においては、基板１上の電極部
には、アルミニウム等よりなるパッド９が形成されてい
る。基板１のパッド９を除く全面には、ポリイミドやＳ
ｉＯ 2等よりなる保護膜１０が形成される。そして、パ
ッド９上には、第１の実施形態または第２の実施形態で
説明した製造方法により構成された微小バンプ８、ある
いは第３の実施形態で説明した製造方法により構成され
た微小バンプ８、８´が形成される。この第１の実施形
態または第２の実施形態で説明した製造方法により構成
された微小バンプ８、あるいは第３の実施形態で説明し
た製造方法により構成された微小バンプ８、８´に、前
述のようにリードが接続されたり、ＣＯＦ（Chip On Fl
exible-Board）のような基板と直接接続される装置等に
おいては、基板の電極部が直接接続される。
【００６２】なお、図５に示す第１の実施形態または第
２の実施形態で説明した製造方法により構成された微小
バンプ８、あるいは第３の実施形態で説明した製造方法
により構成された微小バンプ８、８´は、保護膜１０を
形成した後あるいは形成する前に形成される。
【００６３】以上、それぞれ説明したように、本発明に
よれば、微小金属粉を含有するレジストを用いて、フォ
トエッチング技術により微小バンプを形成するので、Ｓ
ＢＢ（Stud Bump Bonding）方式、ＭＢＢ（Micro Bump
Bonding）方式、ＧＢＳ（Gold Bump Soldering）方式、
あるいはメッキ方式による半田バンプまたは金バンプを
形成する従来の方法に比べて、極めて高精度のパターン
ニングが可能であり、集積回路チップまたは集積回路基
板のピン数が増大した場合でも、集積回路チップと集積
回路基板、あるいは集積回路基板と回路基板、もしくは
集積回路チップと回路基板との接続を容易に行うことが
出来る。
【００６４】また、微小金属粉を含有するレジストを用
いたことにより、所望の幅のレジストパターンを形成す
るだけで、微細な幅の微小バンプを容易に形成すること
が出来る。
【００６５】また、本実施形態の微小バンプの製造方法
は、フォトエッチング技術を用いるので、集積回路チッ
プまたは集積回路基板を製造する半導体プロセス内に組
み込むことが出来る。従来のバンプ形成方法のように、
個々のチップに切断した後に微小バンプを形成するので
はなく、大きなウェハ上で必要数の微小バンプを一度に
形成することが出来るので、大量の集積回路チップまた
は集積回路基板に対する処理を短時間で行うことが出来
る。
【００６６】また、本実施形態によれば、微小バンプは
微小金属粉から構成されているので、ＳＢＢ（Stud Bum
p Bonding）方式またはＧＢＳ方式における封止材の塗
布工程、あるいはＡＣＦ（Anisotropic Conductive Fil
m）方式における基板洗浄工程及びＡＣＦの仮圧着工程
を設けることなく、加圧・加熱処理、あるいは加圧・超
音波接着により、前記微小バンプと、集積回路基板の電
極または回路基板の電極との電気的接続を図ることが出
来る。つまり、本実施形態によれば、チップ実装工程に
おける工数を従来に比べて減少させることが出来る。
【００６７】更には、微小バンプの形状も自由に設定す
ることが出来る。
【００６８】
【発明の効果】請求項１記載の微小バンプの製造方法に
よれば、基板上に所定パターンのレジストを形成する工
程と、前記レジストが形成された基板上に微小金属粉を
混入したバンプレジストを形成する工程と、前記レジス
トを除去する工程と、前記バンプレジスト中のレジスト
成分を除去する工程とを備え、前記基板上に前記微小金
属粉からなる微小バンプを形成するので、従来の方法に
比べて、極めて高精度のパターンニングが可能である。
その結果、集積回路チップまたは集積回路基板のピン数
が増大した場合でも、集積回路チップと集積回路基板、
あるいは集積回路基板と回路基板、もしくは集積回路チ
ップと回路基板との接続を容易に行うことが出来る。ま
た、微小金属粉を含有するバンプレジストを用いたこと
により、所望の幅のレジストパターンを形成するだけ
で、微細な幅の微小バンプを容易に形成することが出来
る。更に、フォトエッチング技術を用いるので、集積回
路チップまたは集積回路基板を製造する半導体プロセス
内に組み込むことが出来、大きなウェハ上で必要数の微
小バンプを一度に形成することが出来るので、大量の集
積回路チップまたは集積回路基板に対する処理を短時間
で行うことが出来る。また、微小バンプの厚さを充分に
厚くすることができるので、リードとの接合を確実に行
うことができる。
【００６９】請求項２記載の微小バンプの製造方法によ
れば、基板上に所定パターンのレジストを形成する工程
と、前記レジストが形成された基板上に微小金属粉を混
入したバンプレジストを前記レジストの厚さより厚くし
て形成する工程と、前記バンプレジストのうち前記レジ
スト上に形成されたバンプレジストを除去する工程と、
前記レジストを除去する工程と、前記バンプレジスト中
のレジスト成分を除去する工程とを備え、前記基板上に
前記微小金属粉からなる微小バンプを形成するので、従
来の方法に比べて、極めて高精度のパターンニングが可
能である。その結果、集積回路チップまたは集積回路基
板のピン数が増大した場合でも、集積回路チップと集積
回路基板、あるいは集積回路基板と回路基板、もしくは
集積回路チップと回路基板との接続を容易に行うことが
出来る。また、微小金属粉を含有するバンプレジストを
用いたことにより、所望の幅のレジストパターンを形成
するだけで、微細な幅の微小バンプを容易に形成するこ
とが出来る。更に、フォトエッチング技術を用いるの
で、集積回路チップまたは集積回路基板を製造する半導
体プロセス内に組み込むことが出来、大きなウェハ上で
必要数の微小バンプを一度に形成することが出来るの
で、大量の集積回路チップまたは集積回路基板に対する
処理を短時間で行うことが出来る。また、微小バンプの
厚さを充分に厚くすることができるので、リードとの接
合を確実に行うことができる。
【００７０】請求項３記載の微小バンプの製造方法によ
れば、基板上に所定パターンのレジストを形成する工程
と、前記レジストが形成された基板上に微小金属粉を混
入したバンプレジストを形成する工程と、前記レジスト
上のバンプレジストを前記レジストと共に除去する工程
と、前記バンプレジストのうち前記レジスト上に形成さ
れたバンプレジストを前記レジストと共に除去する工程
と、前記バンプレジスト中のレジスト成分を除去する工
程とを備え、前記基板上に前記微小金属粉からなる微小
バンプを形成するので、従来の方法に比べて、極めて高
精度のパターンニングが可能である。その結果、集積回
路チップまたは集積回路基板のピン数が増大した場合で
も、集積回路チップと集積回路基板、あるいは集積回路
基板と回路基板、もしくは集積回路チップと回路基板と
の接続を容易に行うことが出来る。また、微小金属粉を
含有するバンプレジストを用いたことにより、所望の幅
のレジストパターンを形成するだけで、微細な幅の微小
バンプを容易に形成することが出来る。更に、フォトエ
ッチング技術を用いるので、集積回路チップまたは集積
回路基板を製造する半導体プロセス内に組み込むことが
出来、大きなウェハ上で必要数の微小バンプを一度に形
成することが出来るので、大量の集積回路チップまたは
集積回路基板に対する処理を短時間で行うことが出来
る。また、微小バンプの厚さを充分に厚くすることがで
きるので、リードとの接合を確実に行うことができる。
【００７１】請求項４記載の微小バンプの製造方法によ
れば、前記微小バンプは微小金属粉が接合されて形成さ
れるので、加圧・加熱処理、あるいは加圧・超音波接着
により、前記微小バンプと、集積回路基板の電極または
回路基板の電極との電気的接続を図ることが出来、チッ
プ実装工程における工数を従来に比べて減少させること
が出来る。
【００７２】請求項５記載の微小バンプの製造方法によ
れば、前記微小バンプには、リードが加圧熱処理あるい
は加圧超音波接着することにより、電気的に接続される
ので、チップ実装工程における工数を従来に比べて減少
させることが出来る。
【００７３】請求項６記載の微小バンプの製造方法によ
れば、前記微小バンプが形成された前記基板上に、少な
くとも前記微小バンプの一部を覆うように選択的にレジ
ストを形成する工程と、前記レジストが形成された基板
上に微小金属粉を混入したバンプレジストを形成する工
程と、前記バンプレジストにおける前記レジスト上に形
成されたバンプレジストを除去する工程と、前記レジス
トを除去する工程と、前記バンプレジスト中のレジスト
成分を除去する工程とを備え、前記基板上に前記微小金
属粉からなる微小バンプを形成するので、厚さの異なる
微小バンプを重ね合わせて形成することが出来、自由な
形状の微小バンプを容易に製造することが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における微小バンプの
製造方法を示す工程図であり、（Ａ）はレジストの塗布
工程、（Ｂ）はフォトマスクを用いた露光工程、（Ｃ）
はレジストの現像工程、（Ｄ）は微小金属粉が混入され
たバンプレジストの塗布工程、（Ｅ）はバンプレジスト
のフォトマスクを用いた露光工程、（Ｆ）はバンプレジ
ストの除去工程、（Ｇ）はレジストの除去工程、（Ｈ）
はバンプレジスト内のレジスト成分の除去工程をそれぞ
れ示す工程図である。
【図２】本発明の第２の実施形態における微小バンプの
製造方法を示す工程図であり、（Ａ）はレジストの塗布
工程、（Ｂ）はフォトマスクを用いた露光工程、（Ｃ）
はレジストの現像工程、（Ｄ）は微小金属粉が混入され
たバンプレジストの塗布工程、（Ｅ）はレジスト及びバ
ンプレジストの除去工程、（Ｆ）はバンプレジスト内の
レジスト成分の除去工程をそれぞれ示す工程図である。
【図３】本発明の第３の実施形態における微小バンプの
製造方法を示す工程図であり、（Ａ）はレジストの塗布
工程、（Ｂ）は微小金属粉が混入されたバンプレジスト
の塗布工程、（Ｃ）バンプレジストのフォトマスクを用
いた露光工程、（Ｄ）はバンプレジストの除去工程、
（Ｅ）はレジストの除去工程、（Ｆ）はバンプレジスト
内のレジスト成分の除去工程をそれぞれ示す工程図であ
る。
【図４】本発明の第４の実施形態における微小バンプの
他の製造方法を示す工程図であり、（Ａ）はレジストの
塗布工程、（Ｂ）は微小金属粉が混入されたバンプレジ
ストの塗布工程、（Ｃ）バンプレジストのフォトマスク
を用いた露光工程、（Ｄ）はバンプレジストの除去工
程、（Ｅ）はレジストの除去工程、（Ｆ）はバンプレジ
スト内のレジスト成分の除去工程をそれぞれ示す工程図
である。
【図５】本発明の第４の実施形態における微小バンプを
含む電極部分の構成を示す図である。
【符号の説明】
１…基板 ２…レジスト ３…フォトマスク ４…レジストパターン ５…微小金属粉 ６…バンプレジスト ７、７´…バンプレジストパターン ８、８´…微小バンプ（微小突起電極） ９・・・パッド １０・・・保護膜
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０４Ｐ Ｆターム(参考） 5E319 AA03 AC01 AC04 AC15 BB05 CD04 CD29 GG01 GG15 5E343 AA02 AA22 AA26 BB23 BB25 BB72 DD03 DD80 ER13 ER18 GG08 GG11 5F044 KK18 KK19 LL01 LL05 QQ03 QQ04

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 基板上に所定パターンのレジストを形成
    する工程と、 前記レジストが形成された基板上に微小金属粉を混入し
    たバンプレジストを形成する工程と、 前記レジストを除去する工程と、 前記バンプレジスト中のレジスト成分を除去する工程と
    を備え、 前記基板上に前記微小金属粉からなる微小バンプを形成
    する、 ことを特徴とする微小バンプの製造方法。
  2. 【請求項２】 基板上に所定パターンのレジストを形成
    する工程と、 前記レジストが形成された基板上に微小金属粉を混入し
    たバンプレジストを前記レジストの厚さより厚くして形
    成する工程と、 前記バンプレジストのうち前記レジスト上に形成された
    バンプレジストを除去する工程と、 前記レジストを除去する工程と、 前記バンプレジスト中のレジスト成分を除去する工程と
    を備え、 前記基板上に前記微小金属粉からなる微小バンプを形成
    する、 ことを特徴とする微小バンプの製造方法。
  3. 【請求項３】 基板上に所定パターンのレジストを形成
    する工程と、 前記レジストが形成された基板上に微小金属粉を混入し
    たバンプレジストを形成する工程と、 前記バンプレジストのうち前記レジスト上に形成された
    バンプレジストを前記レジストと共に除去する工程とを
    備え、 前記バンプレジスト中のレジスト成分を除去する工程と
    を備え、 前記基板上に前記微小金属粉からなる微小バンプを形成
    する、 ことを特徴とする微小バンプの製造方法。
  4. 【請求項４】 前記微小バンプは微小金属粉が接合され
    て形成されることを特徴とする請求項１ないし３のいず
    れか１記載の微小バンプの製造方法。
  5. 【請求項５】 前記微小バンプにリードを加圧熱処理あ
    るいは加圧超音波接着することにより前記微小バンプと
    該リードとを電気的に接続する工程を更に備えることを
    特徴とする請求項１ないし４のいずれか１記載の微小バ
    ンプの製造方法。
  6. 【請求項６】 前記微小バンプが形成された前記基板上
    に、少なくとも前記微小バンプの一部を覆うように選択
    的にレジストを形成する工程と、 前記レジストが形成された基板上に微小金属粉を混入し
    たバンプレジストを形成する工程と、 前記バンプレジストのうち前記レジスト上に形成された
    バンプレジストを除去する工程と、 前記レジストを除去する工程と、 前記バンプレジスト中のレジスト成分を除去する工程と
    を備え、 前記基板上に前記微小金属粉からなる微小バンプを形成
    する、 ことを特徴とする請求項１ないし５のいずれか１記載の
    微小バンプの製造方法。
JP2000381803A 2000-12-15 2000-12-15 微小バンプの製造方法 Pending JP2002184802A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000381803A JP2002184802A (ja) 2000-12-15 2000-12-15 微小バンプの製造方法
US10/013,716 US6763585B2 (en) 2000-12-15 2001-12-13 Method for producing micro bump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000381803A JP2002184802A (ja) 2000-12-15 2000-12-15 微小バンプの製造方法

Publications (1)

Publication Number Publication Date
JP2002184802A true JP2002184802A (ja) 2002-06-28

Family

ID=18849738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000381803A Pending JP2002184802A (ja) 2000-12-15 2000-12-15 微小バンプの製造方法

Country Status (2)

Country Link
US (1) US6763585B2 (ja)
JP (1) JP2002184802A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039774B1 (ko) 2009-04-08 2011-06-09 대덕전자 주식회사 인쇄회로기판 제조를 위한 범프 형성 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI285069B (en) * 2004-05-26 2007-08-01 Advanced Semiconductor Eng Screen printing method of forming conductive bumps
KR100833017B1 (ko) * 2005-05-12 2008-05-27 주식회사 엘지화학 직접 패턴법을 이용한 고해상도 패턴형성방법
JP4972728B2 (ja) * 2005-08-30 2012-07-11 日本電信電話株式会社 有機材料層形成方法
US9156004B2 (en) * 2005-10-17 2015-10-13 Stc.Unm Fabrication of enclosed nanochannels using silica nanoparticles
US10060904B1 (en) 2005-10-17 2018-08-28 Stc.Unm Fabrication of enclosed nanochannels using silica nanoparticles
US7745101B2 (en) * 2006-06-02 2010-06-29 Eastman Kodak Company Nanoparticle patterning process
US7659192B2 (en) * 2006-12-29 2010-02-09 Intel Corporation Methods of forming stepped bumps and structures formed thereby
DE102007043182A1 (de) * 2007-09-11 2009-03-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung dicker Leiterbahnen auf Halbleiterbauelementen und Halbleiterbauelement
CA3210159A1 (en) 2021-01-29 2022-08-04 Armonica Technologies, Inc. Enhancement structures for surface-enhanced raman scattering

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074893A (en) * 1993-09-27 2000-06-13 Sumitomo Metal Industries, Ltd. Process for forming fine thick-film conductor patterns
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039774B1 (ko) 2009-04-08 2011-06-09 대덕전자 주식회사 인쇄회로기판 제조를 위한 범프 형성 방법

Also Published As

Publication number Publication date
US20020076912A1 (en) 2002-06-20
US6763585B2 (en) 2004-07-20

Similar Documents

Publication Publication Date Title
US20020086514A1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP2002184802A (ja) 微小バンプの製造方法
JP2001156203A (ja) 半導体チップ実装用プリント配線板
US20060030140A1 (en) Method of making bondable leads using positive photoresist and structures made therefrom
JP4058443B2 (ja) 半導体装置及びその製造方法
KR20160001827A (ko) 인쇄회로기판 제조방법
JP2001244366A (ja) 半導体集積回路装置及びその製造方法
JP3041290B1 (ja) テープ形チップサイズパッケージの製造方法
JPH02280334A (ja) 半導体装置及びその製造方法
JPS62285432A (ja) 電気的接続材料のマイクロ形成方法
JP2727870B2 (ja) フィルムキャリアテープ及びその製造方法
JP2004153194A (ja) Ｃｏｆフィルムキャリアテープの製造方法
JP2002299361A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPS6297340A (ja) Ｉｃチツプの電気的接続方法
KR0186208B1 (ko) 실장공정에 있어서의 범프구조 및 이의 제조방법
JP2004288814A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPS62261137A (ja) テープキャリアの製造方法
JPH02232947A (ja) 半導体集積回路装置およびその実装方法
JPH06296081A (ja) 多層配線基板の製造方法
JP2867547B2 (ja) 導電突起の形成方法
JPS62285433A (ja) 電気的接続材料のマイクロ形成方法
JPH0774251A (ja) 半導体装置へのバンプ形成方法
JPH04219935A (ja) 接続端子の製造方法
JPH06334064A (ja) リードレス面実装型ハイブリッドｉｃ
JPH0923054A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080909