CN202839587U - 表面安装半导体器件 - Google Patents

表面安装半导体器件 Download PDF

Info

Publication number
CN202839587U
CN202839587U CN2012205247967U CN201220524796U CN202839587U CN 202839587 U CN202839587 U CN 202839587U CN 2012205247967 U CN2012205247967 U CN 2012205247967U CN 201220524796 U CN201220524796 U CN 201220524796U CN 202839587 U CN202839587 U CN 202839587U
Authority
CN
China
Prior art keywords
cap
semiconductor
framework
substrate
electric contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2012205247967U
Other languages
English (en)
Inventor
尹保冠
骆军华
孙德国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Priority to CN2012205247967U priority Critical patent/CN202839587U/zh
Priority to US13/681,437 priority patent/US8836105B2/en
Application granted granted Critical
Publication of CN202839587U publication Critical patent/CN202839587U/zh
Priority to US14/459,331 priority patent/US9093438B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型涉及表面安装半导体器件，其解决现有技术中存在的至少一个技术问题。表面安装半导体器件具有顶面和底面以及边缘表面，其特征在于所述表面安装器件包括：由衬底角部元件结合的衬底元件和出现在所述边缘表面的凹陷；所述衬底元件上的至少一个半导体单元片；帽、框架和接触组件具有由角部支脚连接于框架角部元件的帽元件、多组电接触元件；所述帽元件在所述半导体单元片上延伸，以及设置在所述衬底元件相反侧上的所述凹陷中的所述多组电接触元件；所述半导体单元片与所述电接触元件电连接；以及由模化组合物封装所述衬底元件，所述半导体单元片和所述帽、框架和接触组件。该表面安装半导体器件可用于半导体器件领域。

Description

表面安装半导体器件
技术领域
本实用新型涉及半导体器件，并且更具体地涉及具有一个或多个在衬底上的使用帽元件的半导体单元片(die)的封装半导体器件。
背景技术
半导体器件封装实现基本功能如提供电连接以及保护单元片免受机械和环境应力。例如，完整的半导体器件可安装于具有电连接器的支撑体上，如印刷电路板(PCB)。半导体器件具有暴露的用于连接支撑体上的电连接器的外部电接触面或引线。采用表面安装技术，封装部分的外部电接触面或引线可直接焊接于支撑体上的相应焊垫，提供电连接的同时还提供机械附接。
为了表面安装，通常通过密封一个或多个半导体单元片封装半导体器件，密封工艺包括将单个单元片或多个单元片嵌入模塑料(molding compound)。为了嵌入的半导体单元片上的电接触垫与所述封装的外部电接触面或引线的内部连接，可以利用不同的技术。通常通过在联结(link)在一起的器件的元件阵列上的许多操作来促进生产操作，该联结在器件切单(singulation)期间被切断。
在一种金属基封装中，衬底为导电和导热金属衬板(flag)，其有助于散热。可提供一种金属衬板结构，其具有通过框架构件联结的衬板阵列，框架构件在切单时被切割并废除。所述衬板结构还可以包括多组由所述框架构件支撑并集成的电接触面或引线，直到密封所述器件并在切单期间切割和废除所述框架构件所述电接触面和引线才彼此隔离。这种技术受器件限制，器件的所述多组导电接触布置在所述金属衬板和半导体单元片的周边，处于相对的边上或围绕所有四个边。
在叠层或陶瓷基封装中，衬底是承载外部电接触面的电绝缘衬底。叠层基封装示例包括球栅阵列(BGA)、针栅阵列(PGA)以及栅格阵列(LGA)封装。典型地用于这种衬底的电绝缘材料也是绝热的，因此不会有助于器件的冷却。
半导体器件可具有覆盖半导体单元片或多个单元片表面的帽元件。例如，该帽元件例如可由导热材料形成并用作热沉，通过辐射传导和/或对流，在所述半导体单元片或多个单元片的表面分配内部产生的热量并分散热量。该帽元件可由导电材料形成并且还作电磁屏蔽，典型地与所述半导体单元片或多个单元片下方的导电衬底结合在一起，以便减少电磁干扰效应。
无论单元片安装于其上的衬底是否具有与帽相似的性质，当单元片的有源面向上并靠近帽时，该帽特别有效。然而，在半导体器件中集成帽会引入额外工艺步骤，增加器件成本并引入制造缺陷的附加风险，这是期望减少或消除的。
实用新型内容
本实用新型解决的技术问题之一是解决现有技术中存在的至少一个技术问题。
本实用新型一方面涉及具有顶面和底面以及边缘表面的表面安装半导体器件，其特征在于所述表面安装半导体器件包括：衬底元件，其联结至衬底角部元件的并在所述边缘表面处存在凹陷，所述凹陷在所述衬底角部元件之间延伸；所述衬底元件上的至少一个半导体单元片；帽、框架和接触模块，其具有帽元件、多组电接触元件，所述帽元件由角部支脚联结于框架角部元件；所述帽元件在所述半导体单元片上方延伸，所述框架角部元件在所述衬底角部元件上方延伸，并且所述多组电接触元件设置在所述衬底元件相反侧上的所述凹陷中；所述半导体单元片与所述电接触元件电连接；以及所述衬底元件，所述半导体单元片和所述帽、框架和接触模块以模塑料密封。
在上述表面安装半导体器件的一个优选实施例中，所述多组电接触元件置于比所述框架角部元件更低的层级。
在上述表面安装半导体器件的一个优选实施例中，所述多组电接触元件暴露于所述底面。
在所述表面安装半导体器件的进一步优选实施例中，在所述多组电接触元件上安装球栅阵列。
在上述表面安装半导体器件的一个优选实施例中，所述器件包括电连接所述半导体单元片和所述多组电接触元件的键合丝线，所述丝线在所述角部支脚之间穿过。
在所述表面安装半导体器件的进一步优选实施例中，所述器件包括热连接所述半导体单元片和所述衬底元件的键合丝线。
在上述表面安装半导体器件的一个优选实施例中，所述衬底元件为半导体单元片提供热沉且暴露于所述器件的底面，所述衬底元件包括导热材料。
在上述表面安装半导体器件的一个优选实施例中，所述帽元件提供用于所述半导体单元片的热沉且暴露于所述器件的顶面，所述帽、框架和接触模块包括导热材料。
在上述表面安装半导体器件的一个优选实施例中，所述帽、框架和接触模块包括导电材料。
在上述表面安装半导体器件的一个优选实施例中，所述帽、框架和接触模块包括金属材料。
一个实施性得到了本实用新型相应的有利技术效果。
附图说明
本实用新型借助于实施例描述并且不限于附图示出的实施例，其中类似参考标记表示类似元件。图中的元件是为了简明且清楚地描述，并且不需要按比例示出。
附图1是根据本实用新型示例给出的一个实施例，在形成半导体器件的方法中所使用的衬底结构的一部分的平面示意图。
附图2和3是附图1各自沿着A-A和B-B线的所述衬底结构的剖面示意图。
附图4是根据本实用新型的这个实施例，在形成半导体器件的方法中所使用的帽、框架和接触结构的一部分的平面示意图。
附图5和6是附图4中各自沿着与附图1的A-A和B B线位置一致的附图4的A-A和B-B线的所述帽、框架和接触结构的剖面示意图。
附图7是根据本实用新型的实施例，用于形成半导体器件的方法中使用的附图1至3的衬底结构以及附图4至6的所述帽、框架和接触结构的组件的一部分的平面示意图。
附图8、10和12是根据本实用新型的实施例，在形成半导体器件方法的连续阶段的各自沿着A-A线的附图4的所述器件结构的剖面示意图；
附图9、11和13是根据本实用新型的实施例，在形成半导体器件方法的连续阶段的各自沿着B-B线的附图4的所述器件结构的剖面示意图；
附图14和15是根据本实用新型的实施例且由附图1至14描述的方法制造的，在形成半导体器件方法的后面阶段的沿着A-A线的附图4的所述器件结构的剖面示意图；
附图16是根据本实用新型的其他实施例，在形成半导体器件的方法中所使用的帽、框架和接触结构的一部分的平面示意图。
附图17至19是形成半导体器件的方法的连续阶段中相应于附图16沿着C-C线的剖面示意图。
具体实施方式
附图15示出由示例给出的根据本实用新型实施例的表面安装半导体器件1500，且附图1至15示出了由示例给出的根据本实用新型实施例的制造所述半导体器件1500的方法。
附图1至15示出的所述方法包括提供衬底结构100(图1-图3)，衬底结构100具有衬底元件102的阵列，衬底元件102由衬底角部元件104联结并由在衬底角部元件104之间延伸的槽106分离。半导体单元片702(图7)的阵列置于衬底元件102的阵列上。提供帽、框架和接触结构400(图4至6)，其具有相应的帽元件402的阵列，联结框架角部元件406的多个框架元件408，以及由所述框架元件408支撑的多组电接触元件(如410)，帽元件402由角部支脚404支撑，角部支脚404将帽元件402与框架角部元件406联结。通过在衬底结构100上对准所述帽、框架和接触结构400形成组件700(图7、10和11)，所述帽元件402在相应的半导体单元片702上方延伸，框架角部元件406在所述衬底角部元件104上方延伸，多组电接触元件410设置于槽106中。所述半导体单元片702通过电接触元件410电连接。包括衬底结构100、半导体单元片702的阵列以及帽、框架和接触结构400的组件700由模塑料密封。具有相应帽元件402和相应多组电接触元件410的半导体单元片702的密封单元被切单。切单去除框架单元408。
在本实用新型的该实施例中，密封使得多组电接触元件410暴露在单元的表面。本实用新型方法的该示例包括在所述密封单元的多组电接触元件410上安装各个球栅阵列。在本实用新型的所述方法的该示例中，以多组电接触元件410将所述半导体单元片702电连接包括对所述电接触元件410和所述单元片702键合丝线，所述丝线在所述角部支脚404之间经过。在本实用新型的该实施例中，所述衬底元件102为所述半导体单元片702提供热沉(heat sink)，将丝线键合至所述单元片702包括在所述单元片702和所述衬底元件102之间键合丝线。
在本实用新型的该实施例中，帽元件402为所述半导体单元片702提供热沉，所述帽、框架和接触结构400包括导热材料，其也是导电材料。所述帽、框架和接触结构400的材料可以是金属性的。
根据本实用新型的实施例的表面安装半导体器件1500的该实例，具有顶面1502和底面1504以及边缘表面1506。所述表面安装器件1500包括与衬底角部元件104联结的衬底元件102并且凹陷1508存在于边缘表面1506上(图15)，所述凹陷1508在所述衬底角部元件104之间延伸。所述表面安装器件1500还包括衬底元件上的至少一个半导体单元片702，并且包括帽、框架和接触模块400，以及包括多组电接触元件(如410)，帽、框架和接触模块400具有通过角部支脚404与框架角部元件406联结的帽元件402。所述帽元件402在所述半导体单元片702之上延伸，所述框架角部元件406在所述衬底角部元件104之上延伸，并且多组电接触元件410设置于所述衬底元件102的相反侧上的凹陷1508中。半导体单元片702与电接触元件410电连接。利用模塑料密封所述衬底元件102，所述半导体单元片702以及所述帽、框架和接触模块400。
在本实用新型的这个实施例中，多组电接触元件410设置在比所述框架角部元件406更低的层级(level)中。在这个实例中，多组电接触元件410暴露于所述底面1504。在本实用新型的这个实施例中，球栅阵列安装在多组电接触元件410上。
在本实用新型的这个实施例中，器件1500包括电连接所述半导体单元片702和所述多组电接触元件410的键合丝线，所述丝线在所述角部支脚404之间通过。在这个实施例中，衬底元件102为所述半导体单元片702提供热沉并且暴露于所述器件的底面1504，所述衬底元件102包括导热材料，其也是导电材料。所述器件1500可包括热连接所述半导体单元片702和所述衬底元件102的键合丝线。
在器件1500的这个实施例中，帽元件402提供用于所述半导体单元片702的热沉并且暴露于所述器件的顶面1502，帽、框架和接触模块包括导热材料，其也是导电材料。所述帽、框架和接触模块的材料可以是金属性的。
可理解的是，半导体器件如1500可包括不止一个半导体单元片702。另外，尽管每组电接触元件410被示出为单行的接触元件，然而可理解的是每组可具有不止一行的电接触元件，各个行彼此偏移。
附图1至3更详细地示出，例如通过冲裁(blanking)、刻蚀或模制板材料提供衬底结构100。在这个实例中，所述衬底结构100是平坦且平面的，然而在其他实例中，所述衬底结构可以是冲压(stamp)、按压(press)或压花(emboss)成凹凸形状(relief shape)。所述衬底结构100具有矩形衬底元件102的阵列；在这个实例中，所述衬底元件102为方形，但可以是长方形(oblong)。所述衬底元件102由矩形衬底角部元件104联结，在这个实施例中，衬底角部元件104是方形，但可以是长方形。由沿着所述衬底角部元件104之间的衬底元件102的四个边延伸的延长槽106分离所述衬底元件102。所述衬底结构100可作为一个单元操作，由于衬底元件102由衬底角部元件104联结，避免了任何单独拾取和处理衬底元件102的必要。
如图4至6所示，例如通过冲裁、刻蚀和冲压、按压或压花板材料提供帽、框架和接触结构400。在这个实施例中，所述材料是盒属，例如铜，具有良好的导电和导热性能。
帽、框架和接触结构400具有相应于衬底元件102的阵列的帽元件402的阵列，从而使得所述帽元件402可与所述衬底元件102对准。在这个实例中，所述帽元件402是类似于衬底元件102的形状，但是它们可以是不同的形状，且稍小于所述衬底元件102，尽管它们也可以是相同的尺寸。在这个实例中，所述帽元件402为方形，但可以是长方形。
帽元件402由将所述帽元件402与框架角部元件406联结的角部支脚404支撑。所述角部支脚404沿帽元件402对角延伸。在这个实例中，所述框架角部元件406位于比帽元件402更低的层级且所述角部支脚404是倾斜的，但是所述框架角部元件406也可以位于与帽元件402相同的层级。联结框架角部元件406的多个框架元件408沿着框架角部元件406之间的帽元件402的四个边延伸。由框架元件408支撑的各组电接触元件(如410)位于帽、框架和接触结构400的最低的层级。特别地，各组电接触元件410位于比框架角部元件406更低的层级且暴露于最终器件1500的底面和边缘表面。在这个实施例中，各组电接触元件410与相应的框架元件408集成，并且所述阵列的相邻单元的各组电接触元件410从共同的框架元件408以相反方向突出。由图5和6中可见，在这个实例中，所述框架元件408与各组电接触元件410处于相同最低层级且所述框架角部元件406和框架元件408由垂直支撑体500联结。然而在本实用新型的其他实施例中，所述框架元件408比各组电接触元件410处于更高的层级。
由于帽元件402、框架元件408和由框架元件408支撑的各组电接触元件410由框架角部元件406联结，帽、框架和接触结构400也可作为一个单元操作，避免了任何单独拾取和处理元件的必要。
图8至14描述了在形成半导体器件1500方法中的连续步骤。如图8和9中所示，拾取半导体单元片702并将其按阵列安装在衬底结构100的顶表面，半导体单元片702的边缘平行于槽106且半导体单元片702的背面接合于各个衬底元件102。然后通过将衬底结构100的底面安装于粘合板802，形成组件800。
如图7(顶视图)和图10和11(剖面图)，然后将帽、框架和接触结构400安装在组件800上，各组电接触元件410和框架元件408位于槽106中。帽元件402在单元片702和衬底元件102上方对准，并且框架角部元件406在衬底角部元件104上对准。框架角部元件406的层级被选择为高得足够使它们在衬底角部元件104上越过。帽元件402的层级被选择为高得足够使它们在单元片702上越过。
如图12和13中所示，然后形成密封组件1200。半导体单元片702首先与电接触元件410电连接。在本实用新型的这个实施例中，通过键合丝线1202至单元片702有源面上的所述电接触元件410和电接触焊垫(未示出)来形成所述电连接。在本实用新型的这个实施例中，所述衬底元件102为所述半导体单元片702提供热沉，且键合丝线至所述单元片702还包括在所述单元片702和衬底元件102之间键合丝线1204从而增加单元片702和衬底元件102之间的热传导。丝线1202和1204经过所述角部支脚404之间，并且选择所述帽元件402的高度和尺寸以便于将丝线1202和1204键合至单元片702的有源面。然后通过在粘合板802上的组件上面放置模具(未示出)并将液体或半液体状态的模塑料1206引入所述模具来执行组件密封。所述模塑料1206在组件的不同元件之间渗透且黏附它们，从而在固化所述模塑料1206之后支撑和一体化不同元件。传统材料可用于所述模塑料1206。所述模塑料1206典型地为电绝缘体，在切单后隔离电接触元件410。粘合板802防止模塑料1206覆盖所述电接触元件410的底面，在最终器件1500中使其保持暴露以用于电连接。所述模塑料1206典型地还是不良导热体，从而通过减小单元片702的有源面上帽元件402的高度减小插入在所述单元片702的有源面和所述帽元件402之间的所述模塑料1206的厚度，同时保留足够的间隔以便为单元片702的有源面上的接触焊垫和所述结合线1202及1204提供电绝缘。在该图中，尽管通常所述模塑料是不透明的，然而为了描述的目的，模塑料1206被示出为好像透明的，使其后面的元件可以看到。
在固化模塑料1206后去除粘合板802。在本实用新型的这个实施例中，如图14所示，焊球如1400被附接于电接触元件410的暴露底面，形成BGA。例如，可采用其他传统工艺制造用于最终器件1500的外部接触的其他构造，诸如LGA，或以焊料帽化(solder capping)在电接触元件410上累积焊柱。还可能在底面上形成再分配芯片封装(‘RCP’)。
单独的密封单元1500然后利用适当方法沿着切单道704来切单，由图7和14的虚线示出。所述切单道704被以适当的宽度定位以便切单去除框架元件408，同时使电接触元件410保持由模塑料1206支撑。衬底角部元件104(和框架角部元件406)也是沿着切单道切割，从而留下槽106沿着所述衬底角部元件104的剩余部分之间延伸形成凹陷1508。就四边扁平无引脚封装(QFN)而言，电接触元件410可保留为暴露于器件1500的边缘表面1506以及底面1504。
在图1至15描述的实例中，框架元件408和各组电接触元件410的底面位于相同平面。在图16至19描述的本实用新型的其他实例中，框架元件408的底面和各组电接触元件410的底面处在两个层级。图16和17是不同于帽、框架和接触结构400的帽、框架和接触结构1600中的框架元件408和各组电接触元件410的一部分的截取视图和剖面图。在制造帽、框架和接触结构1600过程中，框架元件408和各组电接触元件410的底面最初是平面的。然后选择性刻蚀所述底面至穿过框架元件408和各组电接触元件410的材料的一部分厚度。在刻蚀操作期间，利用例如光刻胶保护底面区域，使得在每个电接触元件410上的焊垫1602从刻蚀表面1700突出。刻蚀可在机械成型操作后执行，但是在该实例中，在平坦坯材料上按压或压花之前执行。在密封期间，如图18所示，模塑料1206在焊垫1602之间和刻蚀面1700下方渗透，从而使其覆盖器件的底面1504，除了留下暴露的焊垫1602。图16至19的构造可用于不同于图14至15所示的类型的BGA实现方式，例如，在此情形中，所述焊垫1602周围的模塑料限制了连接焊垫的焊料的蔓延，降低了相邻焊垫上焊球之间的短路可能。在器件的切单期间，焊垫1602周围的模塑料增加了框架元件408和模塑料1206之间的粘合面积，降低了器件的边缘表面1506中剥层的风险。而且，在锯切道704中的框架元件408厚度的降低便于锯割切单，降低了组件成本。
可理解的是，由附图和上述描述的形成表面安装器件1500的方法能够不需要额外工艺步骤地在器件中提供帽元件402。电接触元件410可形成在具有可作为整体操作并与衬底结构100组装在一起的帽元件402和框架元件408的整体结构400中。最终的组件于是可以使用适合于制造设备的技术加工。
可理解，本实用新型的一个实施例涉及形成表面安装半导体器件的方法，包括：
提供具有衬底元件阵列的衬底结构，所述衬底元件由衬底角部元件联结并且由沿着所述衬底角部元件延伸的槽分离；
在所述半导体元件阵列上定位半导体单元片阵列；
提供帽、框架和接触结构，其具有相应的帽元件阵列、多个框架元件、以及多组电接触元件，帽元件由将所述帽元件与框架角部元件联结的角部支脚支撑，所述多个框架元件联结所述框架角部元件，并且所述多组电接触元件由所述框架元件支撑；
在所述衬底结构上对准所述帽、框架和接触结构，所述帽元件在相应的半导体单元片上方延伸，所述框架角部元件在所述衬底角部元件上方延伸，并且所述多组电接触元件设置在所述槽中。
将所述半导体单元片与所述电接触元件电连接；
利用模塑料密封所述衬底结构、所述半导体单元片阵列和所述帽、框架和接触结构；以及
将具有相应帽元件和相应多组电接触元件的所述半导体单元片密封单元切单，其中所述切单去除所述框架元件。
在上述方法的一个优选实施例中，所述密封使所述多组电接触元件在所述单元的表面暴露。
在上述方法的进一步优选实施例中，该方法包括在所述密封单元的所述多组电接触元件上分别安装球栅阵列。
在上述方法的进一步优选实施例中，所述将所述半导体单元片与所述多组电接触元件包括：对所述电接触元件和所述单元片键合丝线，所述丝线在所述角部支脚之间穿过。
在上述方法的进一步优选实施例中，所述对所述单元片键合丝线包括：在所述单元片和所述衬底之间键合丝线。
在上述方法的一个优选实施例中，所述衬底元件提供用于所述半导体单元片的热沉，所述衬底结构包括导热材料。
在上述方法的一个优选实施例中，所述帽元件提供用于所述半导体单元片的热沉，所述帽、框架和接触结构包括导热材料。
在上述方法的一个优选实施例中，所述帽、框架和接触结构包括导电材料。
在上述方法的一个优选实施例中，所述帽、框架和接触结构包括金属材料。
在前面说明中，已经参考了本实用新型的具体实施例描述了本实用新型。然而，很显然的，在不脱离由权利要求书所阐明的本实用新型的更宽精神和范围下，可实现不同修改和改变。
例如，术语“前”、“后”、“顶部”、“底部”、“在......之上”、“在......之下”以及说明书和权利要求中的类似词语，如果有的话，是用于描述的目的，也不必描述固定不变的位置。可理解的是这些词语在适当环境下可互换，从而使得此处本实用新型的实施例较之那些已描述的或与此处描述相反的能够在其他取向下实现。
而且，本领域技术人员意识到上述描述操作之间的界限仅是描述性的。多个操作可结合在一个单一操作中，单个操作可分配在附加操作和可至少部分同时的执行操作。而且，替换的实施例可包括特定操作的多种情形，以及操作顺序可在其他各种实施例中改变。
还例如，在一个实施例中，所示出的器件可按照置于单片集成电路上或相同单元片中的电路来实现。可变地，所述器件可按照以适当方式彼此互连的多个集成电路或单元片来实现。
在权利要求书中，单词“包括”和“具有”不排除那些在权利要求中列出之外的其他元素或步骤的存在。此处使用的词语“a”和“an”(“一”和“一个”)，在上下文允许的地方，限定为一个或多个。另外，引入性词组如在权利要求中的“至少一个”和“一个或多个”的使用不应解释为，暗示由不定冠词“a”或“an”引入的包括这种元素的其他权利要求限制为仅包括一个该元素，即便当同一权利要求包括引入词组“一个或多个”或“至少一个”以及不定冠词如“a”或“an”。对于使用定冠词同样有效。除非相反说明，词语如“第一”和“第二”用于任意区分这种词语描述的元素。由此，这些词语不必期望这些元素的时间或其它顺序。相互不同权利要求引用的各个措施不表明这些措施的组合不能利用。

Claims (10)

1.一种表面安装半导体器件，具有顶面和底面以及边缘表面，其特征在于所述表面安装半导体器件包括：
衬底元件，联结至衬底角部元件并在所述边缘表面处存在凹陷，所述凹陷在所述衬底角部元件之间延伸；
在所述衬底元件上的至少一个半导体单元片；
帽、框架和接触模块，具有帽元件和多组电接触元件，所述帽元件由角部支脚联结至框架角部元件；
所述帽元件在所述半导体单元片之上延伸，所述框架角部元件在所述衬底角部元件之上延伸，并且所述多组电接触元件设置在所述衬底元件的相反侧上的所述凹陷中；
所述半导体单元片与所述电接触元件电连接；以及
所述衬底元件、所述半导体单元片和所述帽、框架和接触模块以模塑料密封。
2.权利要求1所述的表面安装半导体器件，其特征在于，所述多组电接触元件置于比所述框架角部元件更低的层级。
3.权利要求1所述的表面安装半导体器件，其特征在于，所述多组电接触元件在所述底面处暴露。
4.权利要求3所述的表面安装半导体器件，其特征在于，在所述多组电接触元件上安装球栅阵列。
5.权利要求1所述的表面安装半导体器件，其特征在于，所述器件包括将所述半导体单元片与所述多组电接触元件电连接的键合丝线，所述丝线在所述角部支脚之间穿过。
6.权利要求5所述的表面安装半导体器件，其特征在于，所述器件包括将所述半导体单元片与所述衬底元件热连接的键合丝线。
7.权利要求1所述的表面安装半导体器件，其特征在于，所述衬底元件形成用于所述半导体单元片的热沉，且在所述器件的所述底面处暴露，所述衬底元件包括导热材料。
8.权利要求1所述的表面安装半导体器件，其特征在于，所述帽元件形成用于所述半导体单元片的热沉，且在所述器件的所述顶面处暴露，所述帽、框架和接触模块包括导热材料。
9.权利要求1所述的表面安装半导体器件，其特征在于，所述帽、框架和接触模块包括导电材料。
10.权利要求1所述的表面安装半导体器件，其特征在于，所述帽、框架和接触模块包括金属材料。
CN2012205247967U 2012-07-27 2012-07-27 表面安装半导体器件 Expired - Fee Related CN202839587U (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2012205247967U CN202839587U (zh) 2012-07-27 2012-07-27 表面安装半导体器件
US13/681,437 US8836105B2 (en) 2012-07-27 2012-11-20 Semiconductor device package with cap element
US14/459,331 US9093438B2 (en) 2012-07-27 2014-08-14 Semiconductor device package with cap element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012205247967U CN202839587U (zh) 2012-07-27 2012-07-27 表面安装半导体器件

Publications (1)

Publication Number Publication Date
CN202839587U true CN202839587U (zh) 2013-03-27

Family

ID=47951227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012205247967U Expired - Fee Related CN202839587U (zh) 2012-07-27 2012-07-27 表面安装半导体器件

Country Status (2)

Country Link
US (2) US8836105B2 (zh)
CN (1) CN202839587U (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10418294B1 (en) * 2018-05-15 2019-09-17 Texas Instruments Incorporated Semiconductor device package with a cap to selectively exclude contact with mold compound

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049973A (en) 1990-06-26 1991-09-17 Harris Semiconductor Patents, Inc. Heat sink and multi mount pad lead frame package and method for electrically isolating semiconductor die(s)
US5886396A (en) 1995-06-05 1999-03-23 Motorola, Inc. Leadframe assembly for conducting thermal energy from a semiconductor die disposed in a package
US6097602A (en) 1998-06-23 2000-08-01 Marian, Inc. Integrated circuit package heat sink attachment
US6393130B1 (en) 1998-10-26 2002-05-21 Beltone Electronics Corporation Deformable, multi-material hearing aid housing
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US7126218B1 (en) 2001-08-07 2006-10-24 Amkor Technology, Inc. Embedded heat spreader ball grid array
US6396130B1 (en) 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
US7012324B2 (en) 2003-09-12 2006-03-14 Freescale Semiconductor, Inc. Lead frame with flag support structure
KR100632459B1 (ko) 2004-01-28 2006-10-09 삼성전자주식회사 열방출형 반도체 패키지 및 그 제조방법
MY139795A (en) 2004-11-09 2009-10-30 Freescale Semiconductor Inc Leadframe for a semiconductor device
US8013440B2 (en) 2008-03-28 2011-09-06 Conexant Systems, Inc. Enhanced thermal dissipation ball grid array package

Also Published As

Publication number Publication date
US9093438B2 (en) 2015-07-28
US8836105B2 (en) 2014-09-16
US20140357023A1 (en) 2014-12-04
US20140027896A1 (en) 2014-01-30

Similar Documents

Publication Publication Date Title
CN101355073B (zh) 引线框面板
CN103109367B (zh) 可堆叠的模塑微电子封装
CN100490140C (zh) 双规引线框
KR100821374B1 (ko) 반도체 패키지
US8884414B2 (en) Integrated circuit module with dual leadframe
CN209045532U (zh) 一种半导体芯片封装结构
JP2001352009A (ja) 半導体装置およびその製造方法
US7095096B1 (en) Microarray lead frame
US7705469B2 (en) Lead frame, semiconductor device using same and manufacturing method thereof
US11177421B2 (en) Optoelectronic component
US10886145B2 (en) Production of a multi-chip component
CN112259463B (zh) 扇出芯片的封装方法及扇出芯片封装结构
CN202839587U (zh) 表面安装半导体器件
US20090236705A1 (en) Apparatus and method for series connection of two die or chips in single electronics package
KR101162503B1 (ko) 히트 슬러그 및 이를 이용한 반도체 패키지
CN102738022B (zh) 组装包括绝缘衬底和热沉的半导体器件的方法
CN106158778A (zh) 具有侧面接触垫和底部接触垫的集成电路封装
US20120104609A1 (en) Discrete circuit component having copper block electrodes and method of fabrication
US20170025388A1 (en) Backside Stacked Die In An Integrated Circuit (IC) Package
US8080448B1 (en) Semiconductor device with nested rows of contacts
CN107221509B (zh) 一种识别单颗产品在qfn框架上位置信息的方法
KR101478759B1 (ko) 기판 프레임 제조 방법 및 이를 포함하는 반도체 소자 제조 방법
CN115346931A (zh) Sip封装结构及其制备方法
CN202772178U (zh) 一种led封装支架
CN115346968A (zh) 高散热三维扇出封装结构及成型方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP USA, Inc.

Address before: Texas in the United States

Patentee before: FREESCALE SEMICONDUCTOR, Inc.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130327

Termination date: 20210727

CF01 Termination of patent right due to non-payment of annual fee