JP2002158310A - 半導体装置および半導体モジュール - Google Patents
半導体装置および半導体モジュールInfo
- Publication number
- JP2002158310A JP2002158310A JP2001240541A JP2001240541A JP2002158310A JP 2002158310 A JP2002158310 A JP 2002158310A JP 2001240541 A JP2001240541 A JP 2001240541A JP 2001240541 A JP2001240541 A JP 2001240541A JP 2002158310 A JP2002158310 A JP 2002158310A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor element
- semiconductor device
- back surface
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
ルシート等が支持基板として半導体素子が実装されたB
GA型の半導体装置がある。しかしこれらの支持基板
は、本来必要でなく余分な材料であり、支持基板の厚み
が、半導体装置を大型化にし、中に組み込まれた半導体
素子の熱が放熱されにくい構造となっている。更に、半
田電極がくびれを有する構造となり、このくびれの部分
に応力が集中しクラックが発生してしまう問題があっ
た。 【解決手段】 導電パターン11A〜11Dが絶縁性樹
脂10に埋め込まれて形成され、しかも導電箔20がハ
ーフエッチングされて形成されるため、その厚みを薄く
形成できる。また放熱用の電極11Dが設けられ、しか
も半導体素子12の裏面側に放熱手段RDが設けられる
ため、放熱性に優れた半導体装置およびモジュールが提
供できる。更に、外部接続電極がくびれない構造にする
ことにより、半田クラックの発生を防止することができ
る。
Description
その製造方法に関し、特に半導体素子からの熱を良好に
放出でき、且つ半田電極に作用する応力を緩衝する半導
体装置および半導体モジュールに関するものである。
・高密度実装機器への採用が進み、従来のICパッケー
ジとその実装概念が大きく変わろうとしている。詳細
は、例えば電子材料(1998年9月号22頁〜)の特
集「CSP技術とそれを支える実装材料・装置」で述べ
られている。
ターポーザー基板として採用するもので、このフレキシ
ブルシート50の上には、接着剤を介して銅箔パターン
51が貼り合わされ、更にICチップ52が固着されて
いる。そして、この導電パターン51として、このIC
チップ52の周囲に形成されたボンディング用パッド5
3がある。またこのボンディング用パッド53と一体で
形成される配線51Bを介して半田ボール接続用パッド
54が形成されている。
は、フレキシブルシートが開口された開口部56が設け
られており、この開口部56を介して半田ボール55が
形成されている。そしてフレキシブルシート50を基板
にして全体が絶縁性樹脂58で封止されている。尚、符
号57は、金属細線である。
スダウンで実装した半導体装置を示す。これは、金属細
線57の代わりに半田ボール60を採用し、半導体装置
全体の厚みを薄くしたものである。
ップ52の下方に設けられたフレキシブルシート50は
非常に高価であり、コスト上昇を来す問題、パッケージ
の厚みが厚くなる問題、重量が増す等の問題があった。
ため、ICチップからパッケージの外部に渡る熱抵抗が
大きい問題があった。前記支持基板としては、フレキシ
ブルシート、セラミック基板またはプリント基板であ
る。また熱伝導良好な材料より成る熱伝導パスは、太線
矢印で示すように、銅箔パターン51を介して半田ボー
ル55に至るパスであり、ICチップの熱を十分に放出
できない構造であった。よって、駆動時、ICチップが
温度上昇し、駆動電流を十分流せない問題があった。
に鑑みて成され、第1に、本発明の半導体装置は、半導
体素子のボンディング電極と対向して設けられたパッド
と、前記パッドと電気的に接続された配線に設けられた
外部接続電極と、前記パッドと電気的接続手段を介して
フェイスダウンで接続された前記半導体素子と、前記外
部接続電極の裏面を露出して一体化するように前記半導
体素子を封止する絶縁性樹脂とを有し、前記半導体素子
の裏面側に放熱手段を設けることで解決するものであ
る。
子のボンディング電極と対向して設けられた複数のパッ
ドと、前記パッドと一体で設けられた配線の他端に設け
られた複数の外部接続電極と、前記複数の外部接続電極
に囲まれて設けられた放熱用の電極と、前記パッドと電
気的接続手段を介してフェイスダウンで接続され、前記
放熱用の電極上に設けられた絶縁性接着手段で固着され
た前記半導体素子と、前記外部接続電極の裏面を露出し
て一体化するように前記半導体素子を封止する絶縁性樹
脂とを有し、前記半導体素子の裏面側に放熱手段を設け
ることで解決するものである。
り成るパッドと、前記パッドと電気的接続手段を介して
フェイスダウンで接続された前記半導体素子と、前記パ
ッドの裏面を露出して一体化するように前記半導体素子
を封止する絶縁性樹脂とを有し、前記半導体素子の裏面
側に放熱手段を設けることで解決するものである。
導体素子の下に放熱用の電極が配置されることで解決す
るものである。
脂から露出し、前記放熱手段は、半導体素子の裏面と直
接または絶縁されて取り付けられることで解決するもの
である。
ら成ることで解決するものである。
れを防止する流れ防止膜が設けられることで解決するも
のである。
性の悪い高分子膜またはNiであることで解決するもの
である。
フィル材または接着剤であることをで解決するものであ
る。
たもの、アルミニウムを主材料としたもの、圧延により
形成されたCuまたはAlを主材料とするもの、または
鉄−ニッケルを主材料とした合金で構成されることで解
決するものである。
材料より成る導電被膜が設けられ、前記導電被膜から成
るひさしが設けられることで解決するものである。
金またはパラジウムで構成されることで解決するもので
ある。
で成ることで解決するものである。
素子のボンディング電極と対応して設けられたボンディ
ングパッドと、前記ボンディングパッドの裏面に設けら
れた外部接続電極と、前記半導体素子の配置領域に設け
られたパッドと、前記パッドの裏面に設けられた応力緩
衝用の外部接続電極と、前記パッド上に設けられた接着
手段と、前記接着手段に固着され、前記ボンディングパ
ッドと電気的に接続された前記半導体素子と、前記パッ
ドの裏面、前記外部接続電極の裏面および前記接着手段
の裏面を露出して一体化するように前記半導体素子を封
止する絶縁性樹脂とを有し、前記応力緩衝用の外部接続
電極は、前記外部接続電極より充分に大きく形成され、
前記絶縁性樹脂の熱膨張による応力が、前記外部接続電
極に緩衝して伝わることで解決するものである。
用の外部接続電極は、4つに分割されることで解決する
ものである。
素子のボンディング電極と対応して設けられたボンディ
ングパッドと、前記ボンディングパッドの裏面に設けら
れた外部接続電極と、前記半導体素子の配置領域に設け
られたパッドと、前記パッド上に設けられた接着手段
と、前記接着手段に固着され、前記ボンディングパッド
と電気的に接続された前記半導体素子と、前記パッドの
裏面、前記外部接続電極の裏面および前記接着手段の裏
面を露出して一体化するように前記半導体素子を封止す
る絶縁性樹脂とを有し、前記外部接続電極は細長に形成
されることで解決するものである。
素子のボンディング電極と対応して設けられたボンディ
ングパッドと、前記ボンディングパッドの裏面に設けら
れた外部接続電極と、前記半導体素子の配置領域に設け
られたパッドと、前記パッド上に設けられた接着手段
と、前記接着手段に固着され、前記ボンディングパッド
と電気的に接続された前記半導体素子と、前記パッドの
裏面、前記外部接続電極の裏面および前記接着手段の裏
面を露出して一体化するように前記半導体素子を封止す
る絶縁性樹脂とを有し、前記外部接続電極の側面が同一
の曲面を有することで解決するものである。
あることで解決するものである。
半導体素子のボンディング電極と対向して設けられたパ
ッドと、前記パッドと電気的に接続された配線に設けら
れた外部接続電極と、前記パッドと電気的接続手段を介
してフェイスダウンで接続された前記半導体素子と、前
記外部接続電極の裏面を露出して一体化するように前記
半導体素子を封止する絶縁性樹脂とを有した半導体装置
と、前記外部接続電極と回路パターンが電気的に接続さ
れることにより前記半導体装置が実装された実装基板
と、前記半導体素子の裏面側に設けられた放熱手段とを
有することで解決するものである。
半導体素子のボンディング電極と対向して設けられたパ
ッドと、前記パッドと電気的に接続された配線に設けら
れた外部接続電極と、複数の前記外部接続電極に囲まれ
て設けられた放熱用の電極と、前記パッドと電気的接続
手段を介してフェイスダウンで接続された前記半導体素
子と、前記外部接続電極の裏面を露出して一体化するよ
うに前記半導体素子を封止する絶縁性樹脂とを有した半
導体装置と、前記外部接続電極と第1の回路パターンが
電気的に接続されることにより前記半導体装置が実装さ
れた実装基板と、前記放熱用の電極が熱的に結合された
前記実装基板上の第2の回路パターンとを有することで
解決するものである。
手段が設けられることで解決するものである。
導電材より成るパッドと、前記パッドと電気的接続手段
を介してフェイスダウンで接続された前記半導体素子
と、前記パッドの裏面を露出して一体化するように前記
半導体素子を封止する絶縁性樹脂とを有した半導体装置
と、前記パッドの裏面と回路パターンが電気的に接続さ
れることにより前記半導体装置が実装された実装基板
と、前記半導体素子の裏面側に設けられた放熱手段とを
有することで解決するものである。
導電材より成るパッドと、前記パッドに囲まれて設けら
れた放熱用の電極と、前記パッドと電気的接続手段を介
してフェイスダウンで接続された前記半導体素子と、前
記パッドの裏面を露出して一体化するように前記半導体
素子を封止する絶縁性樹脂とを有した半導体装置と、前
記パッドの裏面と第1の回路パターンが電気的に接続さ
れることにより前記半導体装置が実装された実装基板
と、前記放熱用の電極が熱的に結合された前記実装基板
上の第2の回路パターンとを有することで解決するもの
である。
イコンまたはCPUであることで解決するものである。
の形態 まず本発明の半導体装置について図1および図2を参照
しながら説明する。尚、図1は、放熱手段RDが設けら
れた半導体モジュールを示し、図2Aは、図1に用いら
れた半導体装置15の平面図であり、図1Bは、A−A
線の断面図である。
装置15を図2を参照しながら説明する。図に示す絶縁
性樹脂10に以下の構成要素が埋め込まれている。つま
りパッド11A…と、このパッド11A…と一体の配線
11B…と、配線11B…と一体で成り、この配線11
B…の他端に設けられた外部接続電極11C…が埋め込
まれている。更にこの導電パターン11A〜11Cに囲
まれた領域には、放熱用の電極11Dが設けられ、この
放熱用の電極11Dと、この上に設けられた半導体素子
12とが埋め込まれている。尚、半導体素子12は、絶
縁性接着手段、ここではアンダーフィル材AFを介して
固着されている。尚、半導体素子12は、図2Aでは、
点線で示している。
3とパッド11Aは、半田等のロウ材、導電ペースト、
異方性導電性樹脂等の電気的接続手段SDを介して電気
的に接続されている。
るために、導電パターンには流れ防止膜DMが設けられ
ている。例えば、電気的接続手段SDとして半田を例に
あげれば、図2Bに示すように導電パターン11A〜1
1Cの少なくとも一部に流れ防止膜DMを形成し、半田
の流れを阻止している。流れ防止膜としては、半田との
濡れ性が悪い膜、例えば高分子膜(半田レジスト)また
はNi等である。
た。図8は、放熱用の電極11Dが省略された別の実施
の形態であるが、導電パターン上への形成方法は、同一
であるので、この図を使って説明する。
パターンが形成されているが、実際はこれらの一つが選
択され、全ての導電パターンに形成される。Aに示すパ
ターンは、パッド11Aと配線11Bの境界に流れ防止
膜DMが設けられ、パッド11Aの実質全域に電気的接
続手段が形成されるものである。また配線11Bの全域
または外部接続電極11Cも含めて流れ防止膜DMが形
成されても良い。Bは、パッドに流れ防止膜DMが形成
され、電気的接続手段が設けられる部分に対応するパッ
ドが露出されたものである。Cは、タイプBの形成領域
に加え配線11B、外部接続電極11Cにも流れ防止膜
DMを形成したものである。Dは、タイプCの開口部が
矩形から円形になったものである。更にEは、パッドの
上に、リング状に流れ防止膜DMが形成されたものであ
る。尚、パッド11Aは、矩形で示されているが、円形
でも良い。この流れ防止膜DMは、半田等のロウ材、A
gペースト等の導電ペースト、導電性樹脂の流れを防止
するものであり、これらの電気的接続手段に対して濡れ
性が悪いものである。例えば、半田がタイプDに設けら
れた場合、半田が溶けた際、流れ防止膜DMで堰き止め
られ、表面張力によりきれいな半球の半田が形成され
る。またこの半田が付く半導体素子のボンディング電極
13の周囲は、パシベーション膜が形成されるため、ボ
ンディング電極だけに半田が濡れる。よって半導体素子
とパッドを半田を介して接続すると、半田は貝柱状に一
定の高さで維持される。また半田の量でこの高さも調整
可能なので、半導体素子と導電パターンの間に一定の隙
間を設けることができ、この間に洗浄液を浸入させた
り、また粘性の低い接着剤(ここではアンダーフィル
材)も浸入させることが可能となる。更に、接続領域以
外を全て流れ防止膜DMで被覆することにより、絶縁性
接着手段AFとの接着性を向上させることも可能とな
る。また流れ防止膜DMとし絶縁材料を採用した場合、
図8の接続部を除いて導電箔21の全域に流れ防止膜D
Mを形成しても良い。
2に示すように、非異方性でエッチングされ、ここでは
ウェットエッチンクで形成され、湾曲構造を有し、この
湾曲構造によりアンカー効果を発生している。
パターン11A〜11C、放熱用の電極11Dと、絶縁
性接着手段AF、これらを埋め込む絶縁性樹脂10の4
つの材料で構成される。また前述したように半導体素子
12の配置領域に於いて、導電パターン11A〜11D
の上およびこれらの間には、前記絶縁性接着手段AFが
充填され、特にエッチングにより形成された分離溝14
に前記絶縁性接着手段AFが充填され、これらを含む全
てが絶縁性樹脂10で封止されている。そして絶縁性樹
脂10や絶縁性接着手段AFにより前記導電パターン1
1A〜11D、半導体素子12が支持されている。
ら成る接着剤、アンダーフィル材が好ましい。アンダー
フィル材は、半導体素子と導電パターンの隙間に浸透で
きる材料が好ましく、更にはスペーサとして機能するフ
ィラーが混入されても良い。
脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレン
サルファイド等の熱可塑性樹脂を用いることができる。
また絶縁性樹脂10は、金型を用いて固める樹脂、ディ
ップ、塗布をして被覆できる樹脂であれば、全ての樹脂
が採用できる。また導電パターン11A〜11Dとして
は、Cuを主材料とした導電箔、Alを主材料とした導
電箔、またはFe−Ni合金、Al−Cuの積層体、A
l−Cu−Alの積層体等を用いることができる。もち
ろん、他の導電材料でも可能であり、特にエッチングで
きる導電材、レーザで蒸発する導電材が好ましい。また
ハーフエッチング性、メッキの形成性、熱応力を考慮す
ると圧延で形成されたCuを主材料とする導電材料が好
ましい。これは、結晶構造が、Z軸方向よりもX、Y軸
方向に大きく成長しているため、機械的強度、屈曲性、
外部からの汚染物質の浸入に対して優れるからである。
また配線11Bが延在されるが、ここに加わる応力に対
して、圧延のCu箔は強度を有し、しかもその配線抵抗
が小さくなるメリットも有する。
接着手段AFが前記分離溝14にも充填されているため
に、前記アンカー効果により導電パターンの抜けを防止
できる特徴を有する。またエッチングとしてドライエッ
チング、あるいはウェットエッチングを採用して非異方
性的なエッチングを施すことにより、パッド11A…の
側面を湾曲構造にできる。その結果、導電パターン11
A〜11Dがパッケージから抜けない構造を実現でき
る。
は、絶縁性樹脂10から露出している。特に、放熱用の
電極11Dの裏面は、実装基板上の第2の回路パターン
12Bと固着できる。この構造により、半導体素子12
から発生する熱を実装基板上の第2の回路パターン12
Bに放熱でき、半導体素子12の温度上昇を防止でき、
その分半導体素子12の駆動電流を増大させることがで
きる。尚、放熱性が考慮されない場合、放熱用の電極1
1Cを省略し、図8の様なパターンにしても良い。この
時は、実装基板の第2の回路パターンは、省略される。
1Dを封止樹脂である絶縁性樹脂10や絶縁性接着手段
AFで支持しているため、支持基板が不要となる。この
構成は、本発明の特徴である。従来の技術の欄でも説明
したように、従来の半導体装置の銅箔パターンは、支持
基板(フレキシブルシート、プリント基板またはセラミ
ック基板)で支持されていたり、リードフレームで支持
されているため、本来不要にしても良い構成が付加され
ている。しかし、本回路装置は、必要最小限の構成要素
で構成され、支持基板を不要としているため、薄型・軽
量となり、しかも材料費がかからないため安価となる特
徴を有する。
電パターン11A〜11Dに半田等のロウ材を被覆する
と、放熱用の電極11Dの面積の方が広いため、ロウ材
が厚く濡れる場合がある。そのため、実装基板18上に
固着させる場合、外部接続電極11C裏面のロウ材23
が実装基板18上の第1の回路パターン19Aに濡れ
ず、接続不良になってしまう事が想定される。
裏面には絶縁被膜16が形成されている。図2Aの外部
接続電極、放熱用の電極に示した点線の○は、絶縁被膜
16から露出した外部接続電極11C…、放熱用の電極
11Dを示すものである。つまりこの○以外は絶縁被膜
16で覆われ、且つ○の部分のサイズを実質同一サイズ
とし、ここに形成されるロウ材の厚みを実質同一にして
いる。
半導体素子の放熱性が考慮され、外部接続電極11Cの
露出サイズより大きく形成されても良い。
装基板に設けられる配線を本半導体装置の裏面に延在さ
せることができる。一般に、実装基板側に設けられた配
線は、前記半導体装置の固着領域を迂回して配置される
が、前記絶縁被膜16の形成により迂回せずに配置でき
る。以上、半導体装置15について説明した。
ボール55を介したパスが放熱に寄与していた。しかし
本半導体装置15は、図1に示すように、外部接続電極
11Cを介した第1の放熱パス、放熱手段RD介した第
2の放熱パスおよび/または放熱用の電極11Dを介し
た第3の放熱パスを有し、これらにより半導体素子の駆
動能力をより向上できるものである。尚、第1の放熱パ
スは、二点鎖線の矢印で、第2の放熱パスは一点鎖線の
矢印で、第3の放熱パスは、実線の矢印で示した。
装基板18に形成された第1の回路パターン19Aと電
気的に接続され、放熱用の電極11Dは、実装基板18
に形成された第2の回路パターン19Bと接続されてい
る。ここでは外部接続手段23としてロウ材を用いたた
め、放熱用の電極11Dと第2の回路パターン19B
は、ロウ材を介して熱的に結合されている。また放熱手
段RDとして一般の放熱フィンを採用した。特に半導体
素子と放熱手段RDとの間は、絶縁性樹脂10の厚みを
コントロールでき、更にはこの絶縁性樹脂10にフィラ
ーを混入させることもでき、半導体素子の熱を効率よく
放出することができる。また半導体素子の裏面を露出さ
せることもできる。この場合、放熱手段RDと半導体素
子の絶縁が考慮され、その間に熱伝導の優れた絶縁材料
が設けられる。
うに、放熱用の電極11Dを省略しても良い。 半導体装置の製造方法を説明する第2の実施の形態 本製造方法は、図2の半導体装置15の製造方法を示す
ものであり、図3から図7は、図2AのA−A線に対応
する断面図である。
さは、10μm〜300μm程度が好ましく、ここでは
70μmの圧延銅箔を採用した。続いてこの導電箔20
の表面に、耐エッチングマスクとして導電被膜21また
はホトレジストを形成する。尚、このパターンは、図2
Aのパッド11A…、配線11B…、外部接続電極11
C…、放熱用の電極11D…と同一パターンである。ま
た導電被膜21の代わりにホトレジストを採用する場
合、ホトレジストの下層には、少なくともパッドに対応
する部分にAu、Ag、PdまたはNi等の導電被膜が
形成されてもよい。これは、Cuの表面が酸化し易く、
半田不良を発生する可能性があるからである。これらの
膜は、Cuの酸化を考えずに半田接続を可能とするもの
である。(以上図3を参照) 続いて、パターン化された導電被膜21の上に流れ防止
膜DMを形成し、ハーフエッチングをする。この場合、
パターニングされたホトレジストを介してエッチングさ
れ、エッチング深さは、導電箔20の厚みよりも浅けれ
ばよい。尚、エッチングの深さが浅ければ浅いほど、微
細パターンの形成が可能である。また導電被膜21をマ
スクにしてハーフエッチングし、この後に流れ防止膜D
Mを形成しても良い。
導電パターン11A〜11Dが導電箔20の表面に凸状
に現れる。尚、導電箔20は、前述したように、圧延で
形成されたCuを主材料とするCu箔を採用した。しか
しAlから成る導電箔、Fe−Ni合金から成る導電
箔、Cu−Alの積層体、Al−Cu−Alの積層体で
も良い。特に、Al−Cu−Alの積層体は、熱膨張係
数の差により発生する反りを防止できる。(以上、図4
を参照) 続いて半導体素子12をフェイスダウンで固着し、半導
体素子12のボンディング電極13とパッド11Aを電
気的に接続し、その後アンダーフィル材AFを設ける。
ここでは、流れ防止膜DMが形成されるため、ロウ材S
Dの流れを防止することができる。特にロウ材を採用す
る場合、ロウ材と濡れ性の良くない流れ防止膜DMを採
用すると、配線11Bの方にロウ材が流れず、固着後も
半田の厚みを維持することができる。
一般には、ボンディング電極13側に半田ボールを付け
た半導体素子12を用意し、パッド11A側に半田ペー
ストを設け、この半田ペーストの粘着力で半導体素子1
2を仮接着する。そして炉に入れて半田溶融させる。流
れ防止膜DMが形成されているので、半田が流れず所望
の厚みで維持される。
で、パッド11A側に半球状のロウ材を固着形成してか
ら、半田ボールの形成されていない半導体素子12を搭
載し、固着しても良い。
ルの形成された半導体素子15を用意し、炉に入れて半
田固着する方法である。
2と導電箔20の間を洗浄し、前記アンダーフィル材A
Fを塗布し、半導体素子12と導電パターン11A〜1
1Dの間に浸透させる。半田SDが所望の厚みに形成さ
れるため、前記洗浄液の浸透性が改善され、更にアンダ
ーフィル材の浸透性も間然される。これにより、半導体
素子12の固着、パシベーションが可能となる。
ことなく半導体素子を実装でき、しかもフェイスダウン
で実装でき、金属細線の持ち上がりが無い分、絶縁性樹
脂の厚さを薄くできるものである。(以上図5を参照) そして全体を覆うように絶縁性樹脂10が形成される。
絶縁性樹脂10としては、熱可塑性、熱硬化性のどちら
でも良い。
クションモールド、ディッピングまたは塗布により実現
できる。樹脂材料としては、エポキシ樹脂等の熱硬化性
樹脂がトランスファーモールドで実現でき、液晶ポリマ
ー、ポリフェニレンサルファイド等の熱可塑性樹脂はイ
ンジェクションモールドで実現できる。
に形成できる特徴から、半導体素子と導電パターンの間
に溶融された注入樹脂が入りやすくなり、空孔のない封
止が可能となる。
半導体素子の裏面から上に約100μmが被覆されるよ
うに調整されている。この厚みは、半導体装置の強度や
放熱性を考慮して厚くすることも、薄くすることも可能
である。
ば、半導体素子の裏面をパッケージから露出させること
も可能である。特に半導体素子の裏面に形成される絶縁
性樹脂10を薄くしたり、または半導体素子の裏面を露
出させ、ここの部分に放熱板RDを配置することによ
り、更に半導体素子の熱を放出できる構造が取れる。
出方法を示した。D1は上金型、D2は下金型、SH
は、緩衝用のシートである。一般に、半導体素子15が
実装された導電箔20を金型に配置し、半導体素子15
の裏面が上金型に当接されれば、半導体素子15の裏面
が絶縁性樹脂10から露出する。しかし裏面への樹脂の
浸入を防止するには、かなりの圧力が加わり、チップや
半田に外力が加わる恐れがある。よってここでは、緩衝
用のシートSHを半導体素子15の裏面に配置し、外力
の緩和を実現している。
A〜11Dは、シート状の導電箔20と一体で成るた
め、導電箔20のずれが無い限り、導電パターン11A
〜11Dの位置ずれは全くない。
成された導電パターン11A〜11D、半導体素子12
が埋め込まれ、凸部よりも下方の導電箔20が裏面に露
出されている。(以上図6を参照) 続いて、前記絶縁性樹脂10の裏面に露出している導電
箔20を取り除き、導電パターン11A〜11Dを個々
に分離する。
れ、裏面をエッチングにより取り除いて分離しても良い
し、研磨や研削で削り込んで分離しても良い。また、両
方を採用しても良い。例えば、絶縁性樹脂10が露出す
るまで削り込んでいくと、導電箔20の削りカスや外側
に薄くのばされたバリ状の金属が、絶縁性樹脂10や絶
縁性接着手段AFに食い込んでしまう問題がある。その
ため、絶縁性樹脂10や絶縁性接着手段AFが露出する
手前で、削り込みを停止し、その後、エッチングにより
パッド11…を分離すれば、絶縁性樹脂10や絶縁性接
着手段AFの表面に導電箔20の金属が食い込むことな
く形成できる。これにより、微細間隔の導電パターン1
1A〜11D同士の短絡を防止することができる。また
分離溝14の底部よりも導電パターン裏面が内側になる
ようにエッチングすれば、分離溝14に充填された樹脂
が飛び出し、その分延面距離を長く取れ、耐圧向上が可
能となる。
数形成されている場合は、この分離の工程の後に、ダイ
シング工程が追加される。
分離しているが、チョコレートブレークでも、プレスや
カットでも可能である。
電パターン11A〜11Dに絶縁被膜16を形成し、図
2Aの点線の丸で示した部分が露出されるようにパター
ニングされ、この後、矢印で示す部分でダイシングされ
半導体装置となる。
たはダイシングされた後、どちらで形成しても良い。特
に、ダイシングする前に、スクリーン印刷でロウ材を形
成し、これを溶融するすれば、複数の半導体装置に一度
に半田を形成することがてきる。尚、外部接続手段23
がロウ材SDで接続される場合、電気的接続手段SDの
融点を高くした方が良い。
12が封止された一体物PKを示す。図に示すように、
導電パターン11A〜11Dが分離されても、複数の半
導体素子12は絶縁性樹脂で一体となっている。そのた
め、絶縁被膜16の形成、外部接続手段23の形成がま
とめて形成でき、この後でダイシングすることにより半
導体装置15が個別分離できる。尚、手間がかかるが、
ダイシング後に絶縁被膜16、外部接続手段23を形成
しても良い。
体素子が絶縁性樹脂に埋め込まれた軽薄短小のパッケー
ジが実現できる。次に、以上の製造方法により発生する
効果を説明する。
チングされ、導電箔と一体となって支持されているた
め、従来支持用に用いた支持基板を無くすことができ
る。
れて凸部となったパッドが形成されるため、パッドの微
細化が可能となる。従って幅、間隔を狭くすることがで
き、より平面サイズの小さいパッケージが形成できる。
手段および封止材で構成されるため、必要最小限で構成
でき、極力無駄な材料を無くすことができ、コストを大
幅に抑えた薄型の半導体装置が実現できる。
部と成って形成され、個別分離は封止の後に行われるた
め、タイバー、吊りリードは不要となる。よって、タイ
バー(吊りリード)の形成、タイバー(吊りリード)の
カットは、本発明では全く不要となる。
性樹脂に埋め込まれた後、絶縁性樹脂の裏面から導電箔
を取り除いて、導電パターンを分離しているため、従来
のリードフレームのように、リードとリードの間に発生
する樹脂バリを無くすことができる。
たり、この裏面に薄く絶縁性樹脂10が形成できる。そ
のため、半導体素子12の裏面側に放熱フィン等の放熱
手段RDを配置でき、半導体素子12の熱を効率よく放
出することができる。
介して放熱用の電極と固着され、この放熱用の電極が裏
面から露出する。よって図1に示す様に、実装基板18
の第2の回路パターン19Bと放熱用の電極11Dが熱
的に固着でき、第2の回路パターン19Bを介して熱を
放出することができる。更には、絶縁性接着手段にSi
酸化膜や酸化アルミニウム等のフィラーが混入されるこ
とで更にその放熱性が向上される。またフィラーを混入
させ、実質そのサイズを統一させれば、スペーサとして
の機能を持たせることが出来る。 半導体モジュールを説明する第3の実施の形態 図9に半導体モジュールを示す。図10Aは、このモジ
ュールに実装される半導体装置40の平面図であり、図
10Bは、A−A線に於ける断面図である。
B、外部接続電極11Cが一体で形成されていたが、こ
こではパッド11Aの裏面が外部接続電極と成ってい
る。
るため、絶縁被膜16から露出するパターンも前記矩形
と同一パターンで形成されている。また絶縁性接着手段
AFの固着性が考慮されて、放熱用の電極11Dが複数
に分割されるように溝43が形成されている。
いし、半導体素子12の裏面が露出されても良い。また
製造方法は、前述した製造方法と実質同一であるため、
その説明は省略する。
の電極11Dが採用されるため、半導体素子から発生す
る熱を外部に放出できる特徴を有する。よって、メモ
リ、マイコンまたはCPU等の発熱を嫌う半導体素子に
適用することにより、その能力を十分に発揮することが
できる。 半導体装置を説明する第4の実施の形態 本実施の形態に係る半導体装置を図11に示す。図11
Aはその平面図であり、図11Bは半導体装置50を実
装基板42に実装した際のA−A線に於ける断面図であ
る。
裏面に設けられる電極は、放熱作用を高めるために設け
られていた。しかし、これらの電極は放熱作用を有する
と共に、半導体装置の周辺部に設けられた外部接続電極
11Cに作用する応力を緩衝する働きも有する。
特徴は、外部接続電極11Cに囲まれた電極11Dの裏
面に、裏面全域を覆うように応力緩衝用の電極11Eが
設けられていることである。つまり、外部接続電極11
Cよりも大きいサイズの半田電極11Eが設けられてい
る。また、このサイズは半導体素子と同等、あるいはそ
れ以上でも良い。また若干小さくても良い。このことに
よる作用を以下に説明する。なお、この11Cは、半
田、半田バンプ、導電性接着剤、でも良い。
脂10で装置全体が支持されている。実装基板43と絶
縁性樹脂10の熱膨張係数は違うことが多いので、なる
べくその差を小さくするが、同一にすることは非常に難
しいので両者の熱膨張係数はどうしても異なってしま
う。従って、半導体装置50と実装基板43の両方の温
度が上昇すると、両者を接続する半田電極11Cに応力
が作用する。例えば、外部接続電極のみで半導体装置が
半田固着された図18のような場合、この応力の大きさ
はパッケージサイズが大きくなる程、大きくなる。具体
的には、半導体素子の中央から半導体装置の周辺までの
距離に比例する。
素子12と実質同等のサイズにすることで、前述した応
力の緩和が可能となる。応力緩衝用の電極11Eによっ
てその領域は実装基板と強固に固定される。従って、外
部接続電極11Cに作用する応力は、応力緩衝用の電極
11E周辺から外部接続電極11Cの中央までの距離に
比例することになる。応力シミュレーションの結果で
は、25〜30%程の外部接続電極11Cに加わる最大
応力が低減される。よって、外部接続電極11Cにクラ
ックが発生するのを防止することができる。尚、この応
力緩衝用の電極は、半導体素子12よりも若干大きい
か、若干小さくても良い。
クル数(横軸)とクラック発生率(縦軸)の関係を示し
たグラフである。ここで、ヒートサイクル試験の手法を
説明する。先ず、半田電極を介して実装基板に実装した
半導体装置を気相に晒す。次に、その気相の温度を変化
させ、温度変化により半田電極にクラックが発生した半
導体装置の個数を計測する。以上の作業を行うことによ
り、半田電極の温度変化に対する寿命を評価することが
できる。なお、気相の温度変化の範囲は−40℃〜12
5℃であり、1サイクルの時間は、約1時間である。
構造について説明する。
けられた半田構造で、絶縁被膜を介して露出したボンデ
ィングパッド裏面と放熱用電極の大きさが同じものであ
る。従って、放熱用電極の露出部には、半田が多数設け
られ、この半田電極が実装基板に実装された構造にな
る。
の裏面が実質全域に渡り露出し、この放熱電極と実装基
板の電極が全面で固着されたものである。つまり、図1
1に示す実装構造である。
を越えた時点からクラック発生率が上昇し、サイクル数
が400回になった時点でクラック発生率が100%に
なった。つまり、サイクル数が400回になった時点で
全ての半導体装置の半田電極にクラックが発生したこと
になる。
を越えた時点からクラック発生率が上昇し、サイクル数
が600回になった時点でクラック発生率は100%と
成った。
ース1の半導体装置よりも半田クラックが発生しにくい
構造であると言える。従って、応力緩衝用の電極として
は、チップと実質同程度のサイズの大型の半田電極を用
いたほうが効果的である。これは、前述した様に半田電
極の離間距離が短縮されたからである。
ここの材料は、一般に言われるロウ材、Ag、金等の導
電ペースト、導電性接着剤でも良い。また放熱用電極と
実装基板とを固着する材料は、放熱電極11Dがチップ
裏面と電気的に接続されなければ、絶縁性接着剤でも良
い。 半導体装置を説明する第5の実施の形態 本実施の形態に係る半導体装置を図12に示す。図12
Aはその平面図であり、図12Bは半導体装置51を実
装基板43に実装した際のA−A線に於ける断面図であ
る。
半導体装置51の特徴は、溝44で分割された放熱用の
電極11Dに、応力緩和用の電極11Fが設けられてい
ることである。つまり、応力緩衝用の電極11Fを介し
て半導体装置51の裏面と実装基板43が強固に結合さ
れる。従って、外部接続半田電極11Cに作用する応力
は、応力緩衝用の電極11Dの周辺から外部接続電極1
1Cの中央部までの距離に比例することにある。このこ
とから、半導体装置51が熱膨張した際に、外部接続電
極11Cに作用する応力を緩衝することができ、外部接
続電極11Cにクラックが発生するのを防止することが
できる。
接着手段ADと放熱用の電極11Dとの接着力を向上さ
せることができる。
いないが、図11の構造と同等の効果が発生すると思わ
れる。応力緩衝用の電極11Fの分割数はせいぜい2〜
8分割程度である。この分割を行うことにより、全面ベ
タで固着される構造に比べ、塗布した半田の量(厚み)
が薄くなり、実装性が向上する。 半導体装置を説明する第6の実施の形態 本実施の形態に係る半導体装置を図13に示す。図13
Aはその平面図であり、図13Bは半導体装置52を実
装基板43に実装した際のA−A線に於ける断面図であ
る。
徴は、外部接続電極13Cが細長の形状を有しているこ
とである。ここでも応力の緩衝の原因は2つある。1つ
目は外部接続電極11Cの接着面積が大きくなったこ
と、2つ目はクラックの発生箇所CKが、半田の外周部
で且つ半導体素子側に発生するため、その発生箇所CK
の離間距離を短くしたことである。
ると、放熱用の電極11Dとボンディングパッド11A
との離間距離は0.3m程度が必要である。また、図面
ではボンディングパッド11Aの数が少ないので、正方
形でも可能となるが、200ピンを超えるボンディング
パッドが必要となる場合、ボンデイングパッドの幅が狭
くする必要がある。よってボンディングパッド11Aの
形状は必然的に細長の形状となる。
時にクラックの発生箇所が内側になり、クラックの発生
が抑制されることになる。 半導体装置を説明する第7の実施の形態 本実施の形態に係る半導体装置を図14および図15に
示す。図14Aはその平面図であり、図14Bは半導体
装置53を実装基板43に実装した際のA−A線に於け
る断面図である。図15A〜図15Cは外部接続電極1
1Cの構造を示す。
の特徴は、外部接続電極11Cの構造にある。問題とな
る点は、図15Cに示すように、半田延面に絶縁性被膜
16が当たり、くびれNKを形成しないことである。外
部接続電極11CがくびれNKを有さない構造であれ
ば、図15A、図15Bの如き構造でも良い。
てクラックも発生しやすいことが判った。また、厚さが
0.5mm以下の薄型パッケージでは、薄型故に半導体
装置の構成材料に対して絶縁性樹脂の構成比率が少な
く、極端ではあるが半導体素子12を直づけにした様な
ものである。半導体素子12の材料であるシリコンと、
実装基板の熱膨張率は大きく異なるので、両者を接続す
る半田電極11Cに作用する応力は大きくなる。従っ
て、全ての発明の実施の形態で半田延面はくびれの無い
スムーズな曲面を有することが重要である。
を用いて説明する。先ず、ケース3とケース4の試験に
用いた半導体装置の構造を説明する。
外部接続電極も、くびれを有しない構造である。両者の
違いは、応力緩衝用の電極の構造にある。ケース3の半
導体装置の応力緩衝用の電極は、外部接続電極と同じ大
きさの電極が複数設けられている。ケース4の半導体装
置の応力緩衝用の電極は、半導体素子と同程度の大きさ
である。
サイクル数が750回を超えても半田クラックは発生し
ていない。
回になった時点でもクラック発生率は0%である。つま
り、サイクル数が1400回になっても半田電極にクラ
ックが全く発生しないことになる。
ついて説明する。
緩衝用の電極の形状にある。ケース1の応力緩衝用の電
極は、外部接続電極11Cと同じ大きさである。それに
対して、ケース2の応力緩衝用の電極は、半導体素子と
ほぼ同じ大きさを有している。つまり、ケース2の応力
緩衝用の電極の方がケース1のものよりも大きい。
接続電極の形状にある。ケース1の外部接続電極は、円
形で且つくびれを有する構造である。それに対して、ケ
ース2の外部接続電極は、細長で且つくびれを有さない
構造である。
ともに半導体素子とほぼ同等の大きさの応力緩衝用の電
極を有しているが、外部接続電極の形状にある。ケース
2の外部接続電極は、円形で且つくびれを有する構造で
ある。それに対して、ケース4の外部接続電極は、細長
で且つくびれを有さない構造である。
特徴と、外部接続電極の形状の特徴の2つの特徴を組み
合わせることにより半田クラックを防止できることが判
る。つまり、応力緩衝用の電極の大きさを半導体素子と
同じ程度の大きさとし、外部接続電極の形状を細長に
し、且つくびれのない形状にすることである。
来放熱用の電極として有効であった放熱用電極11D
が、半田を介して実装基板にベタ付けで強固に固着され
ることで、外部接続電極のクラック防止に有効であるこ
とが判った。
造にすることにより、外部接続電極の強度を向上させる
ことができることが判った。
しい向上を実現し、軽薄短小のパッケージの実用化に大
きく寄与する。
素子12と放熱用の電極11Dとの接着手段として絶縁
性接着手段ADを用いた。しかし、この接着手段は絶縁
性のものに限られない。半導体装置の裏面電極がショー
トしなければ、導電性の接着手段をもちいてもよい。
では、半導体素子をフェイスダウンで実装し、放熱手段
や放熱用の電極を採用することにより、半導体素子の能
力を向上させることができる。
路パターンに接続すれば、この第2の回路パターンを介
して放出できる。よって、半導体モジュール全体の熱も
低下でき、このモジュールに別途取り付けられている他
の素子の能力も向上できる。
することにより、電気的接続手段が導電パターンに沿っ
て流れず、電気的接続手段の形状、その厚みを制御する
ことができる。よって電気的接続手段を介して半導体素
子と導電パターンが接続された後、その間の洗浄が可能
となる。また隙間が狭くならないため、流動性を有する
絶縁性樹脂の浸入を可能とする。
性樹脂の必要最小限で構成され、資源に無駄のない回路
装置となる。よって完成するまで余分な構成要素が無
く、コストを大幅に低減できる半導体装置およびモジュ
ールが実現できる。
ッドの裏面に、半導体素子と同等の大きさを有する応力
緩衝用の電極を設けることによって、外部接続電極に作
用するストレスを小さくすることができる。このことに
より、半田クラックが発生するのを防止することができ
る。
極を細長の形状にし、且つくびれを有さない構造にする
ことにより、半田電極に作用する応力を緩衝できると同
時に、半田電極自体の強度を向上させることができる。
従って、半田クラックを防止することができる。
る。
ある。
ある。
ある。
ある。
ある。
説明する図である。
る。
る。
である。
である。
である。
である。
説明する図である。
の試験結果を説明する図である。
Claims (24)
- 【請求項1】 半導体素子のボンディング電極と対向し
て設けられたパッドと、前記パッドと電気的に接続され
た配線に設けられた外部接続電極と、前記パッドと電気
的接続手段を介してフェイスダウンで接続された前記半
導体素子と、前記外部接続電極の裏面を露出して一体化
するように前記半導体素子を封止する絶縁性樹脂とを有
し、 前記半導体素子の裏面側に放熱手段を設けることを特徴
とした半導体装置。 - 【請求項2】 半導体素子のボンディング電極と対向し
て設けられた複数のパッドと、前記パッドと一体で設け
られた配線の他端に設けられた複数の外部接続電極と、
前記複数の外部接続電極に囲まれて設けられた放熱用の
電極と、前記パッドと電気的接続手段を介してフェイス
ダウンで接続され、前記放熱用の電極上に設けられた絶
縁性接着手段で固着された前記半導体素子と、前記外部
接続電極の裏面を露出して一体化するように前記半導体
素子を封止する絶縁性樹脂とを有し、 前記半導体素子の裏面側に放熱手段を設けることを特徴
とした半導体装置。 - 【請求項3】 導電材より成るパッドと、前記パッドと
電気的接続手段を介してフェイスダウンで接続された前
記半導体素子と、前記パッドの裏面を露出して一体化す
るように前記半導体素子を封止する絶縁性樹脂とを有
し、 前記半導体素子の裏面側に放熱手段を設けることを特徴
とした半導体装置。 - 【請求項4】 前記パッドで囲まれた領域で、半導体素
子の下に放熱用の電極が配置される請求項3に記載の半
導体装置。 - 【請求項5】 前記半導体素子の裏面が絶縁性樹脂から
露出し、前記放熱手段は、半導体素子の裏面と直接また
は絶縁されて取り付けられる請求項1から請求項4のい
ずれかに記載の半導体装置。 - 【請求項6】 前記電気的接続手段は、ロウ材から成る
ことを特徴とした請求項1から請求項5のいずれかに記
載の半導体装置。 - 【請求項7】 前記パッドには、前記ロウ材の流れを防
止する流れ防止膜が設けられることを特徴とした請求項
6に記載の半導体装置。 - 【請求項8】 前記流れ防止膜は、ロウ材と濡れ性の悪
い高分子膜またはNiであることを特徴とした請求項7
に記載の半導体装置。 - 【請求項9】 前記絶縁性接着手段は、アンダーフィル
材または接着剤であることを特徴とした請求項2に記載
の半導体装置。 - 【請求項10】 前記パッドは、銅を主材料としたも
の、アルミニウムを主材料としたもの、圧延により形成
されたCuまたはAlを主材料とするもの、または鉄−
ニッケルを主材料とした合金で構成されることを特徴と
する請求項1から請求項9のいずれかに記載された半導
体装置。 - 【請求項11】 前記パッドの上面には、異なる材料よ
り成る導電被膜が設けられ、前記導電被膜から成るひさ
しが設けられることを特徴とする請求項1から請求項1
0のいずれかに記載された半導体装置。 - 【請求項12】 前記導電被膜はニッケル、銀、金また
はパラジウムで構成される事を特徴とする請求項11に
記載された半導体装置。 - 【請求項13】 前記パッドの側面は、湾曲構造で成る
ことを特徴とした請求項1から請求項12のいずれかに
記載の半導体装置。 - 【請求項14】 半導体素子のボンディング電極と対応
して設けられたボンディングパッドと、前記ボンディン
グパッドの裏面に設けられた外部接続電極と、前記半導
体素子の配置領域に設けられたパッドと、前記パッドの
裏面に設けられた応力緩衝用の外部接続電極と、前記パ
ッド上に設けられた接着手段と、前記接着手段に固着さ
れ、前記ボンディングパッドと電気的に接続された前記
半導体素子と、前記パッドの裏面、前記外部接続電極の
裏面および前記接着手段の裏面を露出して一体化するよ
うに前記半導体素子を封止する絶縁性樹脂とを有し、 前記応力緩衝用の外部接続電極は、前記外部接続電極よ
り充分に大きく形成され、前記絶縁性樹脂の熱膨張によ
る応力が、前記外部接続電極に緩衝して伝わることを特
徴とした半導体装置。 - 【請求項15】 前記パッドおよび前記応力緩衝用の外
部接続電極は、4つに分割されることを特徴とする請求
項14に記載された半導体装置。 - 【請求項16】 半導体素子のボンディング電極と対応
して設けられたボンディングパッドと、前記ボンディン
グパッドの裏面に設けられた外部接続電極と、前記半導
体素子の配置領域に設けられたパッドと、前記パッド上
に設けられた接着手段と、前記接着手段に固着され、前
記ボンディングパッドと電気的に接続された前記半導体
素子と、前記パッドの裏面、前記外部接続電極の裏面お
よび前記接着手段の裏面を露出して一体化するように前
記半導体素子を封止する絶縁性樹脂とを有し、 前記外部接続電極は細長に形成されることを特徴とした
半導体装置。 - 【請求項17】 半導体素子のボンディング電極と対応
して設けられたボンディングパッドと、前記ボンディン
グパッドの裏面に設けられた外部接続電極と、前記半導
体素子の配置領域に設けられたパッドと、前記パッド上
に設けられた接着手段と、前記接着手段に固着され、前
記ボンディングパッドと電気的に接続された前記半導体
素子と、前記パッドの裏面、前記外部接続電極の裏面お
よび前記接着手段の裏面を露出して一体化するように前
記半導体素子を封止する絶縁性樹脂とを有し、 前記外部接続電極の側面が同一の曲面を有することを特
徴とする半導体装置。 - 【請求項18】 前記外部接続電極は半田電極であるこ
とを特徴とする請求項14から請求項17のいずれかに
記載の半導体装置。 - 【請求項19】 半導体素子のボンディング電極と対向
して設けられたパッドと、前記パッドと電気的に接続さ
れた配線に設けられた外部接続電極と、前記パッドと電
気的接続手段を介してフェイスダウンで接続された前記
半導体素子と、前記外部接続電極の裏面を露出して一体
化するように前記半導体素子を封止する絶縁性樹脂とを
有した半導体装置と、 前記外部接続電極と回路パターンが電気的に接続される
ことにより前記半導体装置が実装された実装基板と、 前記半導体素子の裏面側に設けられた放熱手段とを有す
ることを特徴とした半導体モジュール。 - 【請求項20】 半導体素子のボンディング電極と対向
して設けられたパッドと、前記パッドと電気的に接続さ
れた配線に設けられた外部接続電極と、複数の前記外部
接続電極に囲まれて設けられた放熱用の電極と、前記パ
ッドと電気的接続手段を介してフェイスダウンで接続さ
れた前記半導体素子と、前記外部接続電極の裏面を露出
して一体化するように前記半導体素子を封止する絶縁性
樹脂とを有した半導体装置と、 前記外部接続電極と第1の回路パターンが電気的に接続
されることにより前記半導体装置が実装された実装基板
と、 前記放熱用の電極が熱的に結合された前記実装基板上の
第2の回路パターンとを有することを特徴とした半導体
モジュール。 - 【請求項21】 前記半導体素子の裏面側に放熱手段が
設けられることを特徴とした請求項19または請求項2
0に記載の半導体モジュール。 - 【請求項22】 導電材より成るパッドと、前記パッド
と電気的接続手段を介してフェイスダウンで接続された
前記半導体素子と、前記パッドの裏面を露出して一体化
するように前記半導体素子を封止する絶縁性樹脂とを有
した半導体装置と、 前記パッドの裏面と回路パターンが電気的に接続される
ことにより前記半導体装置が実装された実装基板と、 前記半導体素子の裏面側に設けられた放熱手段とを有す
ることを特徴とした半導体モジュール。 - 【請求項23】 導電材より成るパッドと、前記パッド
に囲まれて設けられた放熱用の電極と、前記パッドと電
気的接続手段を介してフェイスダウンで接続された前記
半導体素子と、前記パッドの裏面を露出して一体化する
ように前記半導体素子を封止する絶縁性樹脂とを有した
半導体装置と、 前記パッドの裏面と第1の回路パターンが電気的に接続
されることにより前記半導体装置が実装された実装基板
と、 前記放熱用の電極が熱的に結合された前記実装基板上の
第2の回路パターンとを有することを特徴とした半導体
モジュール。 - 【請求項24】 前記半導体素子は、メモリ、マイコン
またはCPUである請求項19から請求項23のいずれ
かに記載の半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001240541A JP4856821B2 (ja) | 2000-09-06 | 2001-08-08 | 半導体装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000269465 | 2000-09-06 | ||
JP2000-269465 | 2000-09-06 | ||
JP2000269465 | 2000-09-06 | ||
JP2001240541A JP4856821B2 (ja) | 2000-09-06 | 2001-08-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002158310A true JP2002158310A (ja) | 2002-05-31 |
JP4856821B2 JP4856821B2 (ja) | 2012-01-18 |
Family
ID=26599316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001240541A Expired - Fee Related JP4856821B2 (ja) | 2000-09-06 | 2001-08-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4856821B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007329029A (ja) * | 2006-06-08 | 2007-12-20 | Mitsubishi Materials Corp | サージアブソーバ |
US7830011B2 (en) | 2004-03-15 | 2010-11-09 | Yamaha Corporation | Semiconductor element and wafer level chip size package therefor |
KR20140135496A (ko) * | 2013-05-16 | 2014-11-26 | 삼성전자주식회사 | 반도체 패키지 장치 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07312405A (ja) * | 1994-05-17 | 1995-11-28 | Hitachi Ltd | 半導体装置 |
JPH09312355A (ja) * | 1996-05-21 | 1997-12-02 | Shinko Electric Ind Co Ltd | 半導体装置とその製造方法 |
JPH10173086A (ja) * | 1996-12-06 | 1998-06-26 | Hitachi Ltd | 配線基板 |
JPH10321670A (ja) * | 1997-05-21 | 1998-12-04 | Hitachi Ltd | 半導体装置 |
JPH1187403A (ja) * | 1997-09-09 | 1999-03-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH11251489A (ja) * | 1997-11-28 | 1999-09-17 | Anam Semiconductor Inc | 基板及びこれを用いる半導体パッケージ |
JP2000068436A (ja) * | 1998-08-18 | 2000-03-03 | Oki Electric Ind Co Ltd | 半導体装置および半導体装置用フレーム |
JP2000124383A (ja) * | 1998-10-21 | 2000-04-28 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置およびその製造方法 |
-
2001
- 2001-08-08 JP JP2001240541A patent/JP4856821B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07312405A (ja) * | 1994-05-17 | 1995-11-28 | Hitachi Ltd | 半導体装置 |
JPH09312355A (ja) * | 1996-05-21 | 1997-12-02 | Shinko Electric Ind Co Ltd | 半導体装置とその製造方法 |
JPH10173086A (ja) * | 1996-12-06 | 1998-06-26 | Hitachi Ltd | 配線基板 |
JPH10321670A (ja) * | 1997-05-21 | 1998-12-04 | Hitachi Ltd | 半導体装置 |
JPH1187403A (ja) * | 1997-09-09 | 1999-03-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH11251489A (ja) * | 1997-11-28 | 1999-09-17 | Anam Semiconductor Inc | 基板及びこれを用いる半導体パッケージ |
JP2000068436A (ja) * | 1998-08-18 | 2000-03-03 | Oki Electric Ind Co Ltd | 半導体装置および半導体装置用フレーム |
JP2000124383A (ja) * | 1998-10-21 | 2000-04-28 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置およびその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7830011B2 (en) | 2004-03-15 | 2010-11-09 | Yamaha Corporation | Semiconductor element and wafer level chip size package therefor |
JP2007329029A (ja) * | 2006-06-08 | 2007-12-20 | Mitsubishi Materials Corp | サージアブソーバ |
KR20140135496A (ko) * | 2013-05-16 | 2014-11-26 | 삼성전자주식회사 | 반도체 패키지 장치 |
KR102076044B1 (ko) | 2013-05-16 | 2020-02-11 | 삼성전자주식회사 | 반도체 패키지 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP4856821B2 (ja) | 2012-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100407595B1 (ko) | 반도체 장치 및 그 제조 방법 | |
TWI485817B (zh) | 微電子封裝及其散熱方法 | |
JP2002083904A (ja) | 半導体装置およびその製造方法 | |
JP2002093847A (ja) | 半導体装置および半導体モジュール | |
JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
JP3945968B2 (ja) | 半導体装置およびその製造方法 | |
JP6894754B2 (ja) | 半導体装置 | |
JP2002118214A (ja) | 半導体装置および半導体モジュール | |
JP2000022027A (ja) | 半導体装置、その製造方法およびパッケージ用基板 | |
JP3668101B2 (ja) | 半導体装置 | |
JP3759572B2 (ja) | 半導体装置 | |
JP3569585B2 (ja) | 半導体装置 | |
JPH0864635A (ja) | 半導体装置 | |
JP4856821B2 (ja) | 半導体装置 | |
JP2002158315A (ja) | 半導体装置およびその製造方法 | |
JP2018088505A (ja) | 半導体装置およびその製造方法 | |
JP4863836B2 (ja) | 半導体装置 | |
JP2006073554A (ja) | 回路装置およびその製造方法 | |
JP2002083890A (ja) | 半導体モジュール | |
JP2002261192A (ja) | ウエハレベルcsp | |
JP3706558B2 (ja) | 半導体装置および半導体モジュール | |
JP4439459B2 (ja) | 半導体装置 | |
JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004007022A (ja) | 半導体装置 | |
JP4817548B2 (ja) | 半導体装置およびその接続構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100901 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111024 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111031 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |