JP2002252254A - 電気装置製造方法 - Google Patents

電気装置製造方法

Info

Publication number
JP2002252254A
JP2002252254A JP2001049615A JP2001049615A JP2002252254A JP 2002252254 A JP2002252254 A JP 2002252254A JP 2001049615 A JP2001049615 A JP 2001049615A JP 2001049615 A JP2001049615 A JP 2001049615A JP 2002252254 A JP2002252254 A JP 2002252254A
Authority
JP
Japan
Prior art keywords
adhesive
temperature
semiconductor chip
electric device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001049615A
Other languages
English (en)
Other versions
JP3665579B2 (ja
Inventor
Hiroyuki Kumakura
博之 熊倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP2001049615A priority Critical patent/JP3665579B2/ja
Priority to CNB028087933A priority patent/CN100392832C/zh
Priority to KR1020037011127A priority patent/KR100790671B1/ko
Priority to PCT/JP2002/001284 priority patent/WO2002071469A1/ja
Priority to TW091102771A priority patent/TW523885B/zh
Publication of JP2002252254A publication Critical patent/JP2002252254A/ja
Priority to US10/647,448 priority patent/US7341642B2/en
Priority to HK04107600.3A priority patent/HK1064804A1/xx
Application granted granted Critical
Publication of JP3665579B2 publication Critical patent/JP3665579B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

(57)【要約】 【課題】導通信頼性の高い電気装置を得る。 【解決手段】本発明の電気装置１製造方法では、フレキ
シブル配線板１３と共に、接着剤１２を第一の加熱温度
に加熱し、十分に粘度が低下した後、半導体チップ１１
の位置合わせを行うので、半導体チップ１１が接着剤１
２に載せられる際に、空気が巻き込まれない。また、本
圧着の際には、接着剤１２が第一の加熱温度よりも高い
第二の加熱温度に加熱され、接着剤１２の粘度が高くな
るので、残留したボイドが余分な接着剤１２と共に押し
出される。従って、接着剤１２中にボイドが無く、導通
信頼性の高い電気装置１が得られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は接着剤にかかり、特
に、半導体チップを基板に接続する技術に関する。
【０００２】
【従来の技術】従来より、半導体チップをフレキシブル
配線板のような基板上に接着するために、熱硬化性の接
着剤が用いられている。図８の符号１０１は、半導体チ
ップ１１１が、接着剤１１２によって基板１１３に貼付
されてなる電気装置を示している。
【０００３】基板１１３の半導体チップ１１１と対向す
る面には金属配線１２２が配置されている。また、半導
体チップ１１１の基板１１３と対向する面には、バンプ
状の端子１２１が配置されており、それらの端子１２１
は対向する基板１１３の金属配線１２２に当接されてい
る。
【０００４】半導体チップ１１１の端子１２１は不図示
の内部回路に接続されているので、図８に示した状態で
は、半導体チップ１１１の内部回路と基板１１３の金属
配線１２２とは端子１２１を介して電気的に接続されて
いる。また接着剤１１２は加熱によって硬化されてお
り、この接着剤１１２を介して半導体チップ１１１と基
板１１３は機械的にも接続されている。このように接着
剤１１２を用いれば、半田を用いなくても半導体チップ
１１１と基板１１３とを接続することができる。
【０００５】従来技術の接着工程では、基板１１３表面
に常温の接着剤１１２を塗布又は貼付した後、加熱した
押圧ヘッドを用いて半導体チップ１１１を接着剤１１２
に押しつけ（加熱押圧）接着を行っているが、基板１１
３に接着剤１１２を塗布、又は貼付するときや、半導体
チップ１１１を接着剤１１２に押し当てる際に空気が巻
き込まれ、基板１１３と接着剤１１２との間や半導体チ
ップ１１１の端子１２１間にボイド（気泡）１３０が生
じる場合がある。接着剤１１２中にボイド１３０がある
場合には、リフロー処理等電気装置が加熱される際に、
半導体チップ１１１が剥離したり、導通不良が生じる場
合がある。
【０００６】接着剤１１２の粘度を低くすれば、基板１
１３や半導体チップ１１１と接着剤１１２との濡れ性が
高くなるので、塗布の際の空気の巻き込み量が少なくな
るが、一旦巻き込まれた空気は加熱押圧の際に除去され
ない。他方、粘度が高い場合には、塗布時には空気を巻
き込みやすい反面、巻き込んだ空気は加熱押圧の際に除
去されやすいが、端子間の接続不良を生じやすいという
問題がある。
【０００７】ボイドを少なくする技術としては、特開平
５−１４４８７３に開示されているように、押圧ヘッド
を用いて半導体チップ１１１を常温の接着剤１１２に押
し当てた後、押圧ヘッドを段階的又は連続的に除々に昇
温させて接着剤１１２を加熱する方法が知られている。
この方法によれば、接着剤１１２が除々に昇温すること
によって、ボイド１３０が発生し難くなる。しかしなが
ら上記の方法では、同一の押圧ヘッドの温度調整を行う
ことで、複数の半導体チップ１１１を連続して処理する
ことができずタクトタイムが長くなり、生産性が低くな
ってしまう。
【０００８】他方、タクトタイムを短くする技術として
は、半導体チップ１１１を接着剤１１２に載せるアライ
メント工程（仮圧着工程）と、半導体チップ１１１を加
熱押圧する接着工程（本圧着工程）とでそれぞれ異なる
押圧ヘッドを用い、アライメント工程では加熱せずに位
置合せをし、接着工程で一度に加熱する方法が知られて
いる。この方法によれば、生産性は向上するがボイド１
３０が発生しやすい。何れにしろ、信頼性の高い電気装
置１０１を効率良く生産することは困難であった。
【０００９】
【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたものであり、その
目的は、接着剤中にボイドが無く、信頼性の高い電気装
置を提供することにある。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に請求項１記載の発明は、基板の接続端子と半導体チッ
プの接続端子とが互いに対向するように位置合せし、前
記基板上に配置された接着剤に前記半導体チップを押し
当て、前記半導体チップを押圧しながら加熱し、前記接
続端子同士を接触させる接着工程を有する電気装置製造
方法であって、前記接着工程は、第一の温度に加熱した
状態で前記接着剤に前記半導体チップを押し当てる仮圧
着工程と、前記半導体チップを押圧しながら、前記接着
剤を前記第一の温度よりも高い第二の温度に加熱する本
圧着工程とを有する電気装置の製造方法である。請求項
２記載の発明は、請求項１記載の電気装置製造方法であ
って、前記第一の温度は、前記接着剤の反応開始温度以
上であって且つ前記接着剤の反応ピーク温度未満である
電気装置製造方法である。請求項３記載の発明は、請求
項１記載の電気装置製造方法であって、前記第二の温度
は、前記接着剤の反応ピーク温度以上である電気装置製
造方法である。請求項４記載の発明は、請求項１又は請
求項２のいずれか１項記載の電気装置製造方法であっ
て、前記仮圧着工程は、前記基板を第一の載置台上に配
置し、前記第一の載置台を前記第一の温度に加熱する電
気装置製造方法である。請求項５記載の発明は、請求項
４記載の電気装置製造方法であって、前記仮圧着工程
は、前記位置合せを行った後、前記半導体チップを前記
接着剤に押し当てる電気装置製造方法である。請求項６
記載の発明は、請求項５記載の電気装置製造方法であっ
て、前記仮圧着工程は、前記半導体チップを前記接着剤
に押し当てる際に、前記対向する接続端子同士が互いに
接触しない程度に前記半導体チップを押圧する電気装置
製造方法である。請求項７記載の発明は、請求項１又は
請求項３のいずれか１項記載の電気装置製造方法であっ
て、前記本圧着工程は、前記第一の載置台とは異なる第
二の載置台に前記基板を移載して行う電気装置製造方法
である。請求項８記載の発明は、請求項７記載の電気装
置製造方法であって、前記本圧着工程は、加熱可能な押
圧ヘッドを前記第二の温度に加熱し、前記押圧ヘッドを
前記半導体チップに押し当て、前記本圧着工程を行う電
気装置製造方法である。請求項９記載の発明は請求項７
又は請求項８のいずれか１項記載の電気装置製造方法で
あって、前記本圧着工程は、前記対向する接続端子同士
を互いに接触させた後、前記接着剤を前記第二の温度に
加熱する電気装置製造方法である。
【００１１】尚、接着剤の反応開始温度とは、接着剤の
示差走査熱分析を行った場合に得られるＤＳＣ（Ｄｉｆ
ｆｅｒｅｎｔｉａｌ Ｓｃａｎｎｉｎｇ Ｃａｌｏｒｉ
ｍｅｔｒｙ）曲線が、ベースラインよりも発熱方向に立
ち上がったときの温度のことであり、接着剤の反応ピー
ク温度とは該ＤＳＣ曲線の発熱ピークの温度のことであ
る。
【００１２】本発明は上記のように構成されており、本
発明では仮圧着工程の際、半導体チップを接着剤に押し
当てる前に接着剤が第一の温度に加熱されており、加熱
によって接着剤の粘度が塗布時よりも低下しているの
で、半導体チップを接着剤に押し当てたとき、接着剤が
半導体チップの接続端子間に流れ込みやすく、空気が巻
き込まれ難い。
【００１３】この状態では、半導体チップの接続端子は
基板の接続端子に当接されておらず、接続端子の間には
余分な接着剤が残留している。第一の温度は接着剤の反
応開始温度より高いので、接着剤を第一の温度に維持す
ると、接着剤の硬化反応が進むが、第一の温度は接着剤
の反応ピーク温度未満なので反応の進行速度が遅く、接
着剤の反応率が２％以上２０％以下の範囲に留まる。
【００１４】その状態では、接着剤の粘度は塗布時より
も高くなっているが流動性は失われていない。従って、
本圧着工程で更に半導体チップを押圧すると、半導体チ
ップの接続端子と基板の接続端子との間に残留した余分
な接着剤が残留するボイドと共に押し出され、半導体チ
ップの接続端子が基板の接続端子に当接される。
【００１５】接続端子同士が接触した状態で、接着剤が
第二の温度に昇温すると接着剤が完全に硬化し、半導体
チップと基板とが電気的にも機械的にも接続される。仮
圧着工程で第一の載置台を加熱すれば、常温ヘッドを保
持機構として用い、位置合せを行うことができる。この
場合、位置合せを行える限り、押圧ヘッドを加熱するこ
ともできる。
【００１６】
【発明の実施の形態】本発明の実施形態を説明する。
【００１７】先ず、熱硬化性の樹脂であるエポキシ樹脂
と、マイクロカプセル化した硬化剤からなる潜在性硬化
剤と、導電性粒子とを混合し、後述する表１の実施例１
〜３の欄に示す組成の接着剤を作製した。この状態では
接着剤はペースト状である。
【００１８】図１(ａ)の符号１３はフレキシブル配線板
（基板）を示している。このフレキシブル配線板１３の
表面には金属配線が配置されており、金属配線の一部か
ら接続端子２２が複数個構成されている。これらの接続
端子２２はフレキシブル配線板１３の表面にそれぞれ露
出しており、後述する半導体チップのバンプと対応する
位置にそれぞれ配置されている。後述する半導体チップ
を搭載する位置に接着剤１２を塗布すると、フレキシブ
ル配線板１３の接続端子２２が接着剤１２で覆われる
（図１（ｂ））。
【００１９】図１（ｃ）の符号５０は仮圧着ステージ
（第一の載置台）を示している。仮圧着ステージ５０の
表面近傍にはセラミックヒーター５１が配置されてい
る。仮圧着ステージ５０はセラミックヒーター５１によ
って、少なくとも接着剤１２の反応開始温度以上に予め
加熱されており、フレキシブル配線板１３を接続端子２
２が配置されていない側の面を下にして、仮圧着ステー
ジ５０の表面に載置すると、フレキシブル配線板１３と
接着剤１２とが熱伝導により反応開始温度以上に加熱さ
れる。その状態でセラミックヒーター５１の通電量を調
整し、接着剤１２を反応開始温度以上反応ピーク温度未
満の温度（第一の温度）にする。
【００２０】このとき、加熱によって接着剤１２の粘度
が低下し、接着剤１２のフレキシブル配線板１３に対す
る濡れ性が向上するので、接着剤１２を塗布する際に巻
き込まれた気泡（ボイド）が消える。図１（ｄ）の符号
１１は半導体チップを示している。半導体チップ１１の
一面にはバンプ２１（接続端子）が複数個配置されてお
り、それらのバンプ２１は半導体チップ１１の不図示の
内部回路に電気的に接続されている。
【００２１】図１（ｄ）の符号４０は保持機構を示して
おり、図１（ｄ）に示したように、半導体チップ１１の
バンプ２１が配置された側の面を下に向けた状態で、保
持機構４０により半導体チップ１１を保持し、半導体チ
ップ１１をフレキシブル配線板１３の上方に位置させた
状態で、半導体チップ１１のバンプ２１とフレキシブル
配線板１３の接続端子２２とが互いに対向するように位
置合わせを行った後、保持機構４０を下降させ、半導体
チップ１１をフレキシブル配線板１３上の接着剤１２に
載せる。
【００２２】半導体チップ１１のバンプ２１がフレキシ
ブル配線板１３の接続端子２２に当接されない程度に半
導体チップ１１を押圧すると、バンプ２１先端表面から
接着剤１２が押し退けられ、隣接するバンプ２１間の空
隙に接着剤１２が流れ込む。このとき、接着剤１２の粘
度は加熱によって塗布時よりも低くなっているので、接
着剤１２がバンプ２１間に流れ込む際にボイドが生じな
い。
【００２３】図２（ｅ）は、その状態を示しており、半
導体チップ１１のバンプ２１の間にはボイドが無く、接
着剤１２が充填されている。また、互いに対向するバン
プ２１と接続端子２２との間には余分な接着剤１２が残
留しており、バンプ２１と接続端子２２とは電気的に接
続されていない。また、仮圧着ステージ５０のセラミッ
クヒーター５１によって、接着剤１２の温度は第一の温
度に維持されている。
【００２４】接着剤１２が第一の温度に維持されること
によって、潜在性硬化剤のマイクロカプセルが一部溶解
し、接着剤の硬化反応がゆっくり進行する。接着剤１２
の反応率が２％以上２０％以下の範囲に達したところ
で、半導体チップ１１を接着剤１２に搭載した状態で保
持機構４０を上方に退避させ、フレキシブル配線板１３
を接着剤１２、半導体チップ１１と共に仮圧着ステージ
５０から本圧着ステージ７０（第二の載置台）上へ移載
する（図２（ｆ））。
【００２５】本圧着ステージ７０の上方には、本圧着ヘ
ッド（押圧ヘッド）６０が配置されている。本圧着ヘッ
ド６０にはヒーター６１が内蔵されており、予め本圧着
ヘッド６０は少なくとも接着剤１２の反応ピーク温度を
超える温度に予め加熱されている。
【００２６】図２（ｆ）に示した状態では、接着剤１２
の粘度は塗布時よりも高くなっているが流動性は失われ
ていないので、本圧着ヘッド６０を接着剤１２上の半導
体チップ１１に押し当て、本圧着ヘッド６０を加熱しな
がら所定の荷重を加えると、半導体チップ１１のバンプ
２１とフレキシブル配線板１３の接続端子２２との間か
ら余分な接着剤１２がボイドと共に押し出され、接着剤
１２が反応ピーク温度以上に加熱される前にバンプ２１
が接続端子２２に当接される。
【００２７】その状態で更に加熱押圧を続け、熱伝導に
より接着剤１２が反応ピーク温度以上（第二の温度）に
加熱されると、接着剤１２中の潜在性硬化剤が完全に溶
解して接着剤の熱硬化反応が急激に進み、バンプ２１が
接続端子２２に当接した状態で接着剤１２が完全に硬化
する。
【００２８】図２（ｇ）は接着剤１２が完全に硬化した
状態の電気装置１を示している。この電気装置１では、
フレキシブル配線板１３と半導体チップ１１とが硬化し
た接着剤１２によって機械的に接続されているだけでは
無く、バンプ２１を介して電気的にも接続されている。
【００２９】以上はペースト状の接着剤１２を用いる場
合について説明したが、本発明はこれに限定されるもの
では無い。例えば、本発明に用いる接着剤を自己支持性
を示す程度に半硬化させたフィルム状のものや、固形樹
脂を添加してフィルム状にしたものも含まれる。
【００３０】図３(ａ)の符号１５は、上記のようなフィ
ルム状の接着剤の一例を示している。図３(ｂ)に示すよ
うに、フィルム状の接着剤１５をフレキシブル配線板１
３の接続端子２２が配置された側の面に貼付した後、図
１（ｃ）〜図２（ｇ）に示した工程と同じ条件で仮圧着
工程と本圧着工程とをそれぞれ行うと、図３（ｃ）に示
したような電気装置２が得られる。
【００３１】
【実施例】下記表１に示すエポキシ樹脂と、潜在性硬化
剤と、導電性粒子とを、それぞれ下記表１に示す割合で
混合し、導電性粒子を含有するペースト状の接着剤（Ａ
ＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ
Ｐａｓｔｅ）と、導電性粒子を含有するフィルム状の
接着剤（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕ
ｃｔｉｖｅ Ｆｉｌｍ）と、導電性粒子を含有しないペ
ースト状の接着剤（ＮＣＰ：Ｎｏｎ Ｃｏｎｄｕｃｔｉ
ｖｅ Ｐａｓｔｅ）とをそれぞれ作製した。
【００３２】
【表１】
【００３３】次いで、上記３種類の接着剤のうち、ＡＣ
Ｐについて示差走査熱分析計（セイコー電子工業（株）
社製の商品名「ＤＳＣ２００」）を用い、１０℃／分の
昇温速度で３０℃から２５０℃まで昇温させて示差走査
熱分析を行った。得られたＤＳＣ曲線を図４に示す。
【００３４】図４の横軸は温度（℃）を、縦軸は熱流
（ｍＷ）であり、図４の符号ＤはＤＳＣ曲線を示してい
る。また、同図の符号Ｂはベースライン（ブランク）を
示している。
【００３５】図４の符号ＳはＤＳＣ曲線Ｄがベースライ
ンＢよりも立ち上がる点（反応開始点）を、符号ＰはＤ
ＳＣ曲線の発熱ピークの位置（反応ピーク点）をそれぞ
れ示しており、反応開始点Ｓは７０℃に、反応ピーク点
Ｐは１１５．２℃にそれぞれある。このＤＳＣ曲線Ｄの
発熱ピークは、ＡＣＰの熱硬化反応によるので、ＡＣＰ
を加熱した場合、ＡＣＰの硬化反応が開始する温度は７
０℃（反応開始温度）、硬化反応がピークに達する温度
（反応ピーク温度）は約１１５℃であることがわかる。
また、反応ピーク温度よりも高い温度では、発熱量が急
激に低くくなり、硬化反応がほぼ終了したことがわか
る。尚、このときの発熱量はＡＣＰ１ｍｇ当たり４４
２．９ｍＪであった。
【００３６】更に、粘度計（ＨＡＡＫＥ社製の商品名
「レオメータ ＲＳ７５」）を用い、ＡＣＰを昇温速度
１０℃／分で２０℃から２００℃まで昇温させたときの
粘度変化を測定した（粘度測定）。図５はその測定結果
より得られたグラフを示しており、図５の横軸は温度
（℃）を、縦軸は粘度（ｍＰａ・ｓ）をそれぞれ示して
いる。
【００３７】図５の符号Ｓ1は図４の反応開始点Ｓに対
応する温度（反応開始温度）を、図５の符号Ｐ1は図４
の反応ピーク点Ｐに対応する温度（反応ピーク温度）を
それぞれ示している。図５に示した温度粘度曲線Ｌ1か
ら分かるように、接着剤を加熱した場合の粘度は、反応
開始温度Ｓ1以上反応ピーク温度Ｐ1未満の範囲で最も低
くなることがわかる。また、反応ピーク温度Ｐ1以上で
は接着剤の硬化反応が進んだため、接着剤の粘度が急激
に高くなった。
【００３８】また、ＡＣＦとＮＣＰについて、２０℃か
ら２００℃まで昇温させたときの粘度変化をそれぞれ測
定した。図６にＡＣＦの温度粘度曲線Ｌ2を、図７にＮ
ＣＰの温度粘度曲線Ｌ3をそれぞれ記載する。更に、Ａ
ＣＦ、ＮＣＰを用いて示差走査熱分析を行った。示差走
査熱分析から得られたＡＣＦの反応開始温度Ｓ2と反応
ピーク温度Ｐ2を図６中に、ＮＣＰの反応開始温度Ｓ3と
反応ピーク温度Ｐ3を図７中にそれぞれ記載した。
【００３９】図６、７から明らかなように、接着剤をフ
ィルム状にした場合（ＡＣＦ）や、導電性粒子を含有さ
せない場合（ＮＣＰ）であっても、温度粘度曲線Ｌ2、
Ｌ3の粘度が最も低くなる温度は反応開始温度Ｓ2、Ｓ3
以上反応ピーク温度Ｐ2、Ｐ3は未満の範囲にあることが
わかる。これらの結果から、接着剤が熱硬化性である場
合にはその種類に係わり無く、粘度が最も低くなる温度
は反応開始温度以上反応ピーク温度未満の範囲にあり、
反応ピーク温度以上では接着剤の硬化反応が急激に進む
ことが確認された。
【００４０】次に、上記３種類の接着剤（ＡＣＰ、ＡＣ
Ｆ、ＮＣＰ）をそれぞれフレキシブル配線板１３に塗
布、又は、貼付し、フレキシブル配線板１３を仮圧着ス
テージ５０に載置後、仮圧着ステージ５０を加熱し、各
接着剤１２の温度を下記表２の「第一の温度」の欄に示
す温度に昇温させた。次いで、図１（ｅ）〜図２（ｇ）
の工程で本圧着を行い、実施例１〜７、比較例１〜７の
電気装置１を作製した。
【００４１】
【表２】
【００４２】ここではフレキシブル配線板１３として、
厚さ２０μｍのポリイミドフィルムの表面に、厚さ１２
μｍの金属配線（ニッケル−金メッキ銅配線）を配置し
たものを用い、半導体チップ１１としては、６ｍｍ角の
正方形形状、厚さ０．４ｍｍのチップの表面に、金メッ
キバンプ（６０μｍ角正方形形状、高さ２０μｍ）を配
置したものを用いた。尚、本圧着工程で加熱した接着剤
１２の温度（第二の温度）は２３０℃であり、本圧着工
程で加えた荷重はバンプ２１当たり０．６Ｎであった。
【００４３】これら実施例１〜７、比較例１〜７の電気
装置１を用い、下記に示す「反応率」、「ボイド外
観」、「初期導通」、「エージング後導通」の各評価試
験をそれぞれ行った。
【００４４】〔反応率〕実施例１〜７、比較例１〜７の
電気装置１を製造する工程において、仮圧着工程後の接
着剤１２を試料として用い、各試料について、上記示差
走査熱分析と同じ方法で示差走査熱分析を行って接着剤
の反応率をそれぞれ求めた。
【００４５】ここでは、加熱前（塗布前）の接着剤をそ
れぞれ標準試料として用い、標準試料の示差走査熱分析
による試料１ｍｇ当たりの発熱量をＡ1、試料（仮圧着
後の接着剤）の示差走査熱分析による試料１ｍｇ当たり
の発熱量Ａ2とした場合に、下記式（１）によって得ら
れる値を反応率Ｒ％とした。
【００４６】 Ｒ（％）＝（１−Ａ2／Ａ1）×１００……式（１） 各反応率を上記表２に記載した。
【００４７】〔ボイド外観〕実施例１〜７、比較例１〜
７の電気装置１について、半導体チップ１１とは反対側
のフレキシブル配線板１３の表面から金属顕微鏡を用い
て、接続部（バンプ２１が接続端子２２に当接されてい
る部分）周囲の接着剤１２のボイドの有無を観察した。
【００４８】このとき、半導体チップ１１のバンプ２１
よりも大きいボイドが観察されない場合を「○」、バン
プ２１よりも大きいボイドが観察される場合を「×」と
して評価した。これらの評価結果を上記表２に記載し
た。
【００４９】〔初期導通〕実施例１〜７、比較例１〜７
の電気装置１について、それぞれバンプ２１が当接され
ている２つの接続端子２２間の導通抵抗値を測定した。
導通抵抗値が１００ｍΩ未満の場合を「○」、１００ｍ
Ω以上のものを「×」として評価し、それらの評価結果
を上記表２に記載した。
【００５０】〔エージング後導通〕実施例１〜７、比較
例１〜７の電気装置１を１２１℃、１００％ＲＨの高温
高湿条件で１００時間放置（エージング）した後、上記
「初期導通」と同じ方法で導通抵抗値を測定した。導通
抵抗値が５００ｍΩ未満の場合を「○」、５００ｍΩ以
上のものを「×」として評価し、それらの評価結果を上
記表２に記載した。
【００５１】上記表２から明らかなように、仮圧着前の
接着剤の加熱温度（第一の温度）が、反応開始温度以上
反応ピーク温度以下である実施例１〜７の電気装置１で
は、各評価試験において優れた結果が得られた。
【００５２】他方、仮圧着前に加熱を行わなかった比較
例１の電気装置や、第一の温度が各接着剤の反応開始温
度よりも低い比較例２、４、６では、仮圧着前に接着剤
の粘度が十分に低下していないため、接続部周囲の接着
剤にボイドが多数存在し、その結果、エージング後の導
通結果が悪かった。
【００５３】また、仮圧着前の温度が各接着剤の反応ピ
ーク温度よりもそれぞれ高い比較例３、５、７では、接
着剤中に大きなボイドが観察されなかったが、本圧着前
に接着剤の粘度が高くなりすぎて、接着剤が十分に押し
退けられなかっため、接続端子とバンプとの間の導通が
十分に取れず、エージング前の初期導通の段階で導通不
良が確認された。
【００５４】以上は仮圧着工程と本圧着工程とをそれぞ
れ異なるステージ上で行う場合について説明したが、本
発明はこれに限定されるものでは無く、同一ステージ上
で仮圧着、本圧着の工程を行っても良い。また、接着剤
を基板に塗布する工程を仮圧着ステージ上で行っても良
い。
【００５５】また、以上は仮圧着ステージ５０を昇温さ
せ、接着剤１２を第一の温度に加熱する場合について説
明したが、本発明はこれに限定されるものは無く、種々
の加熱手段を用いることができ、例えば、保持機構４０
に加熱手段を内蔵させたり、仮圧着工程を加熱炉内で行
うことによって、接着剤１２を第一の温度に加熱するこ
とができる。
【００５６】また、本圧着ステージに加熱手段を内蔵さ
せ、加熱手段によって本圧着ステージを予め加熱してお
けば、仮圧着ステージ５０からフレキシブル配線板１３
を本圧着ステージに移載したときに接着剤１２の温度が
低下しないので、本圧着工程にかかる時間をより短くす
ることができる。この場合、本圧着ステージの温度は第
二の温度未満、より好ましくは第一の温度程度であるこ
とが望ましい。
【００５７】以上は半導体チップ１１とフレキシブル配
線板１３とを接続する場合について説明したが、本発明
はこれに限定されるものでは無く、種々の電気装置の製
造に用いることができる。例えば、フレキシブル配線板
の代わりにリジッド基板を用い、リジッド基板と半導体
チップとを接続して、ＣＯＢ（Ｃｈｉｐ ｏｎ Ｂｏａ
ｒｄ）を作製することもできる。また、半導体チップを
搭載可能なＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃ
ｋａｇｅ）と、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ
Ｄｉｓｐｌａｙ）との接続に本発明の製造方法を用い
ることもできる。
【００５８】本発明に用いることのできる熱硬化性樹脂
としては、エポキシ樹脂、尿素樹脂、メラミン樹脂、フ
ェノール樹脂等種々のものを用いることができるが、硬
化速度や熱硬化後の接着剤強度等を考慮するとエポキシ
樹脂を用いることが好ましい。
【００５９】熱硬化製樹脂としてエポキシ樹脂を用いる
場合には、硬化剤を併用することが好ましい。硬化剤と
してはイミダゾール系硬化剤、ポリアミン硬化剤、フェ
ノール類、イソシアネート類、ポリメルカプタン類、酸
無水物硬化剤など種々のものを用いることができる。こ
れらの硬化剤をマイクロカプセル化し、潜在性硬化剤と
して用いることもできる。
【００６０】また、接着剤に熱可塑性樹脂を添加するこ
とも可能である。熱可塑性樹脂としてはフェノキシ樹
脂、ポリエステル樹脂等種々のものを用いることができ
る。本発明に用いる接着剤には、消泡剤、着色剤、老化
防止剤、フィラー、カップリング剤等種々の添加剤を添
加することもできる。
【００６１】
【発明の効果】半導体チップを基板上の接着剤に当接さ
せる仮圧着の際に、接着剤中にボイドが生じない。ま
た、仮圧着後にボイドが残留している場合であっても、
本圧着時には接着剤の粘度が高くなっているため、押圧
によって接着剤中のボイドが押し出される。従って、本
発明によれば、接着剤中にボイドが無く、導通信頼性の
高い電気装置が得られる。
【図面の簡単な説明】
【図１】(ａ)〜(ｄ)：本発明による電気装置の製造工程
の前半を説明するための図
【図２】(ｅ)〜(ｇ)：本発明による電気装置の製造工程
の後半を説明するための図
【図３】(ａ)〜(ｃ)：本発明による電気装置の製造工程
の他の例を説明するための図
【図４】本発明に用いる第一例の接着剤のＤＳＣ曲線を
示した図
【図５】第一例の接着剤の温度粘度曲線を示した図
【図６】第二例の接着剤の温度粘度曲線を示した図
【図７】第三例の接着剤の温度粘度曲線を示した図
【図８】従来技術の電気装置を説明するための図
【符号の説明】
１……電気装置 １２、１５……接着剤 １３……基板（フレキシブル配線板） １１……半導体チップ ２１……半導体チップの接続端子（バンプ） ２２……基板の接続端子 ５０……第一の載置台（仮圧着ステージ） ６０……第二の載置台（本圧着ステージ） ７０……押圧ヘッド（本圧着ヘッド）

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】基板の接続端子と半導体チップの接続端子
    とが互いに対向するように位置合せし、前記基板上に配
    置された接着剤に前記半導体チップを押し当て、前記半
    導体チップを押圧しながら加熱し、前記接続端子同士を
    接触させる接着工程を有する電気装置製造方法であっ
    て、 前記接着工程は、第一の温度に加熱した状態で前記接着
    剤に前記半導体チップを押し当てる仮圧着工程と、 前記半導体チップを押圧しながら、前記接着剤を前記第
    一の温度よりも高い第二の温度に加熱する本圧着工程と
    を有する電気装置の製造方法。
  2. 【請求項２】前記第一の温度は、前記接着剤の反応開始
    温度以上であって且つ前記接着剤の反応ピーク温度未満
    である請求項１記載の電気装置製造方法。
  3. 【請求項３】前記第二の温度は、前記接着剤の反応ピー
    ク温度以上である請求項１記載の電気装置製造方法。
  4. 【請求項４】前記仮圧着工程は、前記基板を第一の載置
    台上に配置し、前記第一の載置台を前記第一の温度に加
    熱する請求項１又は請求項２のいずれか１項記載の電気
    装置製造方法。
  5. 【請求項５】前記仮圧着工程は、前記位置合せを行った
    後、前記半導体チップを前記接着剤に押し当てる請求項
    ４記載の電気装置製造方法。
  6. 【請求項６】前記仮圧着工程は、前記半導体チップを前
    記接着剤に押し当てる際に、前記対向する接続端子同士
    が互いに接触しない程度に前記半導体チップを押圧する
    請求項５記載の電気装置製造方法。
  7. 【請求項７】前記本圧着工程は、前記第一の載置台とは
    異なる第二の載置台に前記基板を移載して行う請求項１
    又は請求項３のいずれか１項記載の電気装置製造方法。
  8. 【請求項８】前記本圧着工程は、加熱可能な押圧ヘッド
    を前記第二の温度に加熱し、前記押圧ヘッドを前記半導
    体チップに押し当て、前記本圧着工程を行う請求項７記
    載の電気装置製造方法。
  9. 【請求項９】前記本圧着工程は、前記対向する接続端子
    同士を互いに接触させた後、前記接着剤を前記第二の温
    度に加熱する請求項７又は請求項８のいずれか１項記載
    の電気装置製造方法。
JP2001049615A 2001-02-26 2001-02-26 電気装置製造方法 Expired - Lifetime JP3665579B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001049615A JP3665579B2 (ja) 2001-02-26 2001-02-26 電気装置製造方法
KR1020037011127A KR100790671B1 (ko) 2001-02-26 2002-02-15 전기 장치 제조 방법
PCT/JP2002/001284 WO2002071469A1 (fr) 2001-02-26 2002-02-15 Procede de production de dispositifs electriques
CNB028087933A CN100392832C (zh) 2001-02-26 2002-02-15 电气装置制造方法
TW091102771A TW523885B (en) 2001-02-26 2002-02-19 Manufacturing method of electric device
US10/647,448 US7341642B2 (en) 2001-02-26 2003-08-25 Manufacturing method for electric device
HK04107600.3A HK1064804A1 (en) 2001-02-26 2004-10-04 Electric device producing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001049615A JP3665579B2 (ja) 2001-02-26 2001-02-26 電気装置製造方法

Publications (2)

Publication Number Publication Date
JP2002252254A true JP2002252254A (ja) 2002-09-06
JP3665579B2 JP3665579B2 (ja) 2005-06-29

Family

ID=18910693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001049615A Expired - Lifetime JP3665579B2 (ja) 2001-02-26 2001-02-26 電気装置製造方法

Country Status (7)

Country Link
US (1) US7341642B2 (ja)
JP (1) JP3665579B2 (ja)
KR (1) KR100790671B1 (ja)
CN (1) CN100392832C (ja)
HK (1) HK1064804A1 (ja)
TW (1) TW523885B (ja)
WO (1) WO2002071469A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166488A (ja) * 2006-12-28 2008-07-17 Matsushita Electric Ind Co Ltd 電子部品の接続方法
WO2009001605A1 (ja) * 2007-06-26 2008-12-31 Sony Chemical & Information Device Corporation 異方性導電材料、接続構造体及びその製造方法
JP2009032657A (ja) * 2007-06-26 2009-02-12 Sony Chemical & Information Device Corp 異方性導電材料、接続構造体及びその製造方法
JP2013219285A (ja) * 2012-04-11 2013-10-24 Hitachi Chemical Co Ltd 半導体装置の製造方法
JP2014022592A (ja) * 2012-07-19 2014-02-03 Renesas Electronics Corp 半導体装置の製造方法
WO2016125881A1 (ja) * 2015-02-06 2016-08-11 デクセリアルズ株式会社 半導体装置の製造方法、及びアンダーフィルフィルム

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US20080055581A1 (en) * 2004-04-27 2008-03-06 Rogers John A Devices and methods for pattern generation by ink lithography
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7943491B2 (en) * 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
US7799699B2 (en) * 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
JP2008502151A (ja) 2004-06-04 2008-01-24 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷可能半導体素子を製造して組み立てるための方法及びデバイス
CH697279B1 (de) * 2004-12-06 2008-07-31 Oerlikon Assembly Equipment Ag Verfahren für die Montage eines Halbleiterchips auf einem Substrat.
WO2006112383A1 (ja) * 2005-04-14 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子回路装置およびその製造方法
JP4621595B2 (ja) * 2006-01-11 2011-01-26 株式会社東芝 半導体装置の製造方法
EP1991723A2 (en) 2006-03-03 2008-11-19 The Board Of Trustees Of The University Of Illinois Methods of making spatially aligned nanotubes and nanotube arrays
CN105826345B (zh) 2007-01-17 2018-07-31 伊利诺伊大学评议会 通过基于印刷的组装制造的光学系统
JP2008209961A (ja) * 2007-02-23 2008-09-11 Fujitsu Ltd 電子装置の製造方法、電子装置が実装された電子機器の製造方法、および、電子装置が装着された物品の製造方法
JP4998732B2 (ja) 2007-10-22 2012-08-15 ソニーケミカル＆インフォメーションデバイス株式会社 異方性導電接着剤
JP2009105276A (ja) * 2007-10-24 2009-05-14 Omron Corp 半導体チップの実装方法及び半導体搭載用配線基板
TWI500364B (zh) 2008-03-05 2015-09-11 美國伊利諾大學理事會 可延展且可折疊的電子裝置
US8470701B2 (en) * 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
US8946683B2 (en) * 2008-06-16 2015-02-03 The Board Of Trustees Of The University Of Illinois Medium scale carbon nanotube thin film integrated circuits on flexible plastic substrates
US8372726B2 (en) * 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
JP5646492B2 (ja) * 2008-10-07 2014-12-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 伸縮可能な集積回路およびセンサアレイを有する装置
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
WO2010132552A1 (en) 2009-05-12 2010-11-18 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
WO2011040081A1 (ja) * 2009-09-30 2011-04-07 シャープ株式会社 基板モジュールおよびその製造方法
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
WO2011084450A1 (en) 2009-12-16 2011-07-14 The Board Of Trustees Of The University Of Illinois Electrophysiology in-vivo using conformal electronics
CN102892356B (zh) * 2010-03-17 2016-01-13 伊利诺伊大学评议会 基于生物可吸收基质的可植入生物医学装置
KR101670887B1 (ko) 2010-03-22 2016-11-10 삼성디스플레이 주식회사 전기영동 표시장치 및 이의 제조방법
JP5586313B2 (ja) * 2010-04-23 2014-09-10 京セラケミカル株式会社 接着剤層の形成方法、及び接着剤組成物
WO2012097163A1 (en) 2011-01-14 2012-07-19 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
US9159635B2 (en) 2011-05-27 2015-10-13 Mc10, Inc. Flexible electronic structure
WO2012167096A2 (en) 2011-06-03 2012-12-06 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
US9555644B2 (en) * 2011-07-14 2017-01-31 The Board Of Trustees Of The University Of Illinois Non-contact transfer printing
JP6231489B2 (ja) 2011-12-01 2017-11-15 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ プログラム可能な変化を被るように設計された遷移デバイス
KR101395707B1 (ko) * 2011-12-16 2014-05-15 제일모직주식회사 반도체용 접착 필름
KR101403865B1 (ko) * 2011-12-16 2014-06-10 제일모직주식회사 이방성 도전 필름용 조성물, 이방성 도전 필름 및 반도체 장치
EP2830492B1 (en) 2012-03-30 2021-05-19 The Board of Trustees of the University of Illinois Appendage mountable electronic devices conformable to surfaces and method of making the same
CN104206036B (zh) * 2012-04-10 2017-05-03 松下知识产权经营株式会社 电极接合方法、电极接合结构体的制造方法以及电极接合结构体的制造系统
JP6011887B2 (ja) * 2012-04-19 2016-10-25 パナソニックＩｐマネジメント株式会社 電子部品実装方法および電子部品実装ライン
EP2881979A4 (en) 2012-08-06 2016-07-20 Sekisui Chemical Co Ltd METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND ADHESIVE FOR RETURN CHIP MOUNTING
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
KR101551758B1 (ko) * 2012-12-11 2015-09-09 제일모직주식회사 이방 도전성 필름용 조성물 및 이방 도전성 필름
JP5700186B1 (ja) 2013-07-08 2015-04-15 ソニー株式会社 硬化条件の決定方法、回路デバイスの製造方法及び回路デバイス
KR101949632B1 (ko) * 2015-03-26 2019-02-18 데쿠세리아루즈 가부시키가이샤 가요성 실장 모듈체의 제조 방법
MX2017015587A (es) 2015-06-01 2018-08-23 Univ Illinois Metodo alternativo para sensor uv.
WO2016196675A1 (en) 2015-06-01 2016-12-08 The Board Of Trustees Of The University Of Illinois Miniaturized electronic systems with wireless power and near-field communication capabilities
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
KR102429619B1 (ko) * 2015-11-18 2022-08-04 삼성전자주식회사 본딩 스테이지와 이를 포함하는 본딩 장치
CN108039415B (zh) 2017-11-02 2019-06-07 厦门市三安光电科技有限公司 微元件的封装方法
CN109887849A (zh) * 2019-01-31 2019-06-14 通富微电子股份有限公司 一种散热片贴装芯片的方法及系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02226738A (ja) * 1989-02-28 1990-09-10 Toshiba Corp キャリアテープ部品の実装装置
JPH04302444A (ja) * 1991-03-29 1992-10-26 Toshiba Corp 半導体素子の実装方法
JP3417110B2 (ja) * 1994-12-30 2003-06-16 カシオ計算機株式会社 電子部品の接続方法
JP2830852B2 (ja) 1996-08-08 1998-12-02 松下電器産業株式会社 電子部品実装方法
TWI242679B (en) * 1997-02-19 2005-11-01 Alps Electric Co Ltd Method for mounting electric component
US6077382A (en) * 1997-05-09 2000-06-20 Citizen Watch Co., Ltd Mounting method of semiconductor chip
JPH11330162A (ja) * 1998-05-19 1999-11-30 Sony Corp 半導体チップの実装方法
JP2000113919A (ja) * 1998-08-03 2000-04-21 Sony Corp 電気的接続装置と電気的接続方法
JP2001024032A (ja) * 1999-07-06 2001-01-26 Toppan Printing Co Ltd 非接触ｉｃカード用ｉｃチップ実装方法及びその実装装置
US7244675B2 (en) * 2000-03-23 2007-07-17 Sony Corporation Electrical connection materials and electrical connection method

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9015932B2 (en) 2006-12-28 2015-04-28 Panasonic Corporation Connecting method of electronic component
JP2008166488A (ja) * 2006-12-28 2008-07-17 Matsushita Electric Ind Co Ltd 電子部品の接続方法
WO2009001605A1 (ja) * 2007-06-26 2008-12-31 Sony Chemical & Information Device Corporation 異方性導電材料、接続構造体及びその製造方法
JP2009032657A (ja) * 2007-06-26 2009-02-12 Sony Chemical & Information Device Corp 異方性導電材料、接続構造体及びその製造方法
US8148641B2 (en) 2007-06-26 2012-04-03 Sony Corporation Anisotropic conductive material, connected structure, and production method thereof
KR101196684B1 (ko) * 2007-06-26 2012-11-06 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 이방성 도전 재료, 접속 구조체 및 그 제조 방법
JP2013219285A (ja) * 2012-04-11 2013-10-24 Hitachi Chemical Co Ltd 半導体装置の製造方法
JP2014022592A (ja) * 2012-07-19 2014-02-03 Renesas Electronics Corp 半導体装置の製造方法
WO2016125881A1 (ja) * 2015-02-06 2016-08-11 デクセリアルズ株式会社 半導体装置の製造方法、及びアンダーフィルフィルム
JP2016146412A (ja) * 2015-02-06 2016-08-12 デクセリアルズ株式会社 半導体装置の製造方法、及びアンダーフィルフィルム
KR20170056663A (ko) * 2015-02-06 2017-05-23 데쿠세리아루즈 가부시키가이샤 반도체 장치의 제조 방법 및 언더필 필름
KR101947293B1 (ko) 2015-02-06 2019-02-12 데쿠세리아루즈 가부시키가이샤 반도체 장치의 제조 방법 및 언더필 필름
US10280347B2 (en) 2015-02-06 2019-05-07 Dexerials Corporation Semiconductor device manufacturing method and underfill film
TWI667309B (zh) * 2015-02-06 2019-08-01 日商迪睿合股份有限公司 半導體裝置之製造方法及底部填充膜

Also Published As

Publication number Publication date
TW523885B (en) 2003-03-11
WO2002071469A1 (fr) 2002-09-12
JP3665579B2 (ja) 2005-06-29
CN100392832C (zh) 2008-06-04
HK1064804A1 (en) 2005-02-04
US20040079464A1 (en) 2004-04-29
KR100790671B1 (ko) 2007-12-31
KR20030080035A (ko) 2003-10-10
CN1505835A (zh) 2004-06-16
US7341642B2 (en) 2008-03-11

Similar Documents

Publication Publication Date Title
JP3665579B2 (ja) 電気装置製造方法
JP5311772B2 (ja) 接着フィルム
US5783465A (en) Compliant bump technology
JP4282417B2 (ja) 接続構造体
JP3886401B2 (ja) 接続構造体の製造方法
TW388945B (en) Filp-chip connecting method, filp-chip connected structure and electronic device using the same
KR20000063759A (ko) 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법
JP2000113919A (ja) 電気的接続装置と電気的接続方法
US6794202B2 (en) Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
JP2755696B2 (ja) 半導体装置及びその製造方法
JP6949258B2 (ja) 接続体の製造方法及び接続体
JP4197026B2 (ja) マルチチップ実装方法
JP3750606B2 (ja) 半導体装置の製造方法
JP2001068508A (ja) 実装方法
JP4218181B2 (ja) 半田接合接着方法
JP3422243B2 (ja) 樹脂フィルム
US20230070488A1 (en) Method for manufacturing connection body, and connection body
JP3148008B2 (ja) 導電性接着剤を用いた基板とチップの接続方法
JP2004244486A (ja) 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP4337941B2 (ja) マルチチップ実装方法
Tjandra et al. Au-Sn microsoldering on flexible circuit
JP7314808B2 (ja) 実装済み配線基板の製造方法、及びそれを用いた半導体装置の製造方法
JP3383774B2 (ja) 半導体素子の実装方法
JP3454223B2 (ja) 半導体装置の製造方法
Vuorela et al. Bismuth-filled anisotropically conductive adhesive for flip chip bonding

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050218

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050401

R150 Certificate of patent or registration of utility model

Ref document number: 3665579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term