JP7314808B2 - 実装済み配線基板の製造方法、及びそれを用いた半導体装置の製造方法 - Google Patents
実装済み配線基板の製造方法、及びそれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7314808B2 JP7314808B2 JP2020008012A JP2020008012A JP7314808B2 JP 7314808 B2 JP7314808 B2 JP 7314808B2 JP 2020008012 A JP2020008012 A JP 2020008012A JP 2020008012 A JP2020008012 A JP 2020008012A JP 7314808 B2 JP7314808 B2 JP 7314808B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- connection
- adhesive layer
- heating
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Description
以下の工程を有する、実装済み配線基板の製造方法。
本発明の実装済み配線基板の製造方法は、図1に示すようなチップと接続基板のアライメントおよび仮固定状態を得ることを目的とした仮接着工程を有している。
本発明で用いる接続基板は、一方の面(以下、面B1という)にバンプ又は接続端子のうちで前記面A1が有さない方のいずれか一方を有する。ここで接続基板は、バンプ又は接続端子のうちでチップの面A1が有さない方のいずれか一方を有するが、これはチップと接続するために、チップの面A1がバンプを有している場合には、接続基板の面B1には接続端子を有していることが重要であり、チップの面A1が接続端子を有している場合には、接続基板の面B1にはバンプを有していることが重要である。つまり接続基板は、上記チップとの接続を目的として、バンプ又は接続端子のうちチップの面A1が有さない方のいずれかを有していれば特に限定されず、各種有機基板や、半導体基板を用いる事ができる。また、チップの面A2に接続端子を形成しておく事で、接続端子を有する接続基板として用いる事もできる。
仮接着工程とは、バンプと接続端子の距離が0~20μmとなる位置に、チップの面A1と接続基板の面B1が対向するように、接着剤層により仮接着する工程である。仮接着工程では、チップと接続基板を、接着剤層を介して仮接着するが、この接着剤層は、仮接着工程の前に事前にチップの面A1に積層しておいてもよいし、仮接着工程の前に事前に接続基板の面B1に積層しておいてもよい。これについて、より具体的には、この仮接着工程において用いるチップおよび接続基板の形態について、特に限定されないが、例えば、図2に示すようにダイシング加工前のウエハサイズの状態で、チップの面A1に相当するウエハ面上に形成されたバンプまたは接続端子を覆う様に接着剤層の配置を行い、その後ダイシングを行う事で得た接着剤層付きチップを用いて仮接着工程を行う事が好ましい。また別の方法として、たとえば図3に示すように接続基板の面B1にバンプまたは接続端子を覆う様に接着剤層の配置を行った上で仮接着工程を行うなど、バンプ、配線端子の配置や周辺のソルダーレジスト印刷のレイアウト状況を勘案して適宜選択して良い。
前述のとおり、本発明におけるチップは、一方の面(以下、面A1という)にバンプ又は接続端子のいずれか一方を有する。そして仮接着工程の前に事前にチップの面A1に接着剤層を形成する場合、チップの面A1に接着剤層が形成可能であればその方法は特に限定されず、ペースト剤のスピンコートやシート状接着剤のラミネート加工など多様な方法を選択することが可能である。この中でも、チップの面A1にシート状接着剤をラミネート加工する方法が、バンプや接続端子、ソルダーレジストなどの凹凸を埋め込みつつ、形成後の接着剤層の膜厚均一性の確保に優れているために好ましい。
接着剤層について、その組成などの詳細は特に限定されないが、シート状の接着剤層であることが好ましい。また接着剤層は、熱可塑性樹脂、熱硬化性樹脂、無機充填材などを含む樹脂組成物であることが好ましく、必要に応じてバンプと接続端子の接続性を向上させるためのフラックス成分を追加しても良い。
接着剤層が含む熱硬化性樹脂は特に限定されないが、本発明における加熱工程1の開始から加圧工程の開始前までの時間における、接着剤層の反応率変化が5%以上30%以下となるような熱硬化性樹脂を選ぶことが好ましい。
接着剤層に用いるためのシート状接着剤の作成に当たっては、たとえば図4に示すように、剥離性基材フィルム上に接着剤組成物の溶解液を塗布・乾燥した後、カバーフィルムを積層しておく事が好ましく、剥離性基材としては、ポリプロピレンフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリエステルフィルム、ポリ塩化ビニルフィルム、ポリカーボネートフィルム、ポリイミドフィルム、ポリテトラフルオロエチレンフィルム等のフッ素樹脂フィルム、ポリフェニレンサルファイドフィルム、ポリプロピレンフィルム、ポリエチレンフィルム等が挙げられるが、これらに限られない。また、剥離性基材フィルムはシリコーン系離型剤、長鎖アルキル系離型剤、フッ素系離型剤、脂肪族アミド系離型剤等により離型処理が施されていてもよいし、アクリル、ポリエステルや各種オレフィン樹脂をベースとした弱粘着層を有していても良い。剥離性基材の厚みは、特に限定されないが、通常5~75μmのものが好ましい。カバーフィルムの材質および厚みとしては、先に説明したものと同様のものを用いることができる。両方の剥離性基材が同一のものであっても構わない。
また、形成する接着剤層の厚さは特に限定されず、バンプと接続端子の接続(なお、バンプと接続端子の接続のことを、単にバンプ接続、ともいう。)後のチップと接続基板のギャップ空間容積と接着剤層をチップ周囲に漏出させて形成するフィレットの体積に対して適宜調整すればよい。仮接着工程での仮接着性と、加熱工程1、加圧工程でのバンプ接続及びボイド排出性の観点から、接着剤層形成後の状態で、バンプの高さに対して+50%~-50%としておく事が好ましく、特にシート状接着剤を用いて各種ラミネート加工を行う方法で形成する場合の接着剤層の厚さは、バンプの高さに対して+10%~-20%で形成されている事が好ましい。
仮接着工程では、バンプと接続端子の距離が0~20μmとなる位置に、チップの面A1と接続基板の面B1が対向するように、接着剤層により仮接着する、つまりチップの面A1と接続基板の面B1を仮接着する事を特徴とする。ここでいう仮接着とは、バンプと接続端子の距離が0~20μmとなる位置に、面A1と面B1が対向するように、チップと接続基板を一時的に固定することを意味する。この後の加圧工程により、チップと接続基板はさらに密着されるが、その前の加熱工程1のために、仮接着工程によってチップと接続基板の位置を一時的に固定することが大切である。
加熱工程1は、チップの面A1とは反対の面である面A2の側から、熱板Aにより加熱する工程である。
仮本分離式フリップチップ実装工法の本圧着プロセスでは、仮接着を済ませたチップおよび接続基板に対して熱圧印可を行う事で、バンプと接続端子の接続およびチップと接続基板間の接着剤層中のボイドの排出を行うこととなるが、仮本分離のプロセスタクト短縮効果を最大限得る為に、熱板A及び/または熱板Bのいずれか片方は、常にバンプと接続端子の接続に必要な温度を保っておく事が好ましい。前述の接続に必要な温度は特に限定されるものではないが、一般的に200℃以上であり、また、加熱工程と加圧工程の温度をそれぞれ個別に設定してサイクルさせることもまた好ましい。
加熱工程の時間は、接着剤層の硬化特性やフラックス成分の有無、バンプレイアウトや接続高さなどの要件に応じて設定され、熱伝搬を受けたチップおよび接続基板の実温が、熱板A及び熱板Bの熱伝搬によって1℃以上の温度上昇が始まった時点を加熱開始とする。熱板Aおよび熱板Bの接近開始前に予熱温度が設定されていた場合などは、熱板Aと熱板Bが所定の位置に接近した後、チップが予熱温度から1℃以上の温度上昇を始めた時点を加熱開始とし、熱板Aおよび/または熱板Bを接触しないように加熱工程に用いる場合には、接触していない熱板からの熱伝搬によってチップが1℃以上の温度上昇を始めた時点を加熱開始とする。好ましい加熱温度は、チップおよび接続基板の実温で100℃~230℃、より好ましくは120℃から220℃で、特に、熱板Aと熱板Bの接触が完了し加圧工程に移行する時点でのチップおよび接続基板の実温が、150℃~230℃である事が好ましい。
加圧工程とは、加熱工程1の開始から0.5~7.5秒経過後に、チップと接続基板を加圧する工程である。フリップチップボンダー等の、接触検知圧を超える加圧が、チップおよび接続基板へ印可開始された時点を加圧工程の開始とする。加熱工程1の開始とは、前述のとおり、チップの実温について1℃以上の温度上昇が始まった時点を加熱開始とする。
そして加圧工程においては、タクトタイムの短縮やバンプ接続状態の改善を目的に加熱工程2として加熱工程1とは異なる熱板Aまたは熱板Bの温度条件へステップ移行する事も好ましい。特に、加熱工程2として熱板Bによるパルスヒート加熱によって接続基板の面B2側より熱印可し、接続端子表面の実効温度を高める事で接着剤層に含有されたフラックスを効率的に作用させる事が可能であり、バンプ接続性を高める事でよりタクトタイムの短縮に繋がる為、より好ましい。
各実施例および比較例で用いたシート状接着剤の各樹脂組成は、造膜成分としてフェノキシ樹脂jER 4007P(商品名、フェノキシ樹脂、重量平均分子量20000、三菱化学(株)製)または、ポリイミド樹脂(乾燥窒素気流下、1,3-ビス(3-アミノフェノキシ)ベンゼン 4.82g(0.0165モル)、3,3’-ジアミノ-4,4’-ジヒドロキシジフェニルスルホン 3.08g(0.011モル)、1,3-ビス(3-アミノプロピル)テトラメチルジシロキサン 4.97g(0.02モル)、および、末端封止剤としてアニリン0.47g(0.005モル)をNMP130gに溶解し、ここに2,2-ビス{4-(3,4-ジカルボキシフェノキシ)フェニル}プロパン二無水物 26.02g(0.05モル)をNMP20gとともに加えて、25℃で1時間反応させ、次いで50℃で4時間撹拌、次いで180℃で5時間撹拌し重合処理を行った後、水3Lに投入しろ過沈殿物を回収・洗浄・乾燥したもの。重量平均分子量18000)を用いた。
<シート状接着剤の反応率>
接着剤層が熱硬化性樹脂を含むシート状接着剤の反応第一ピーク温度は、以下のようにして計測した。
<仮接着工程の実施>
(比較例4、5、実施例1~26)
実施例および比較例について、仮接着工程を用いた水準については以下のように行うことで、仮接着済み配線基板を得た。
<実装済み配線基板の製造>
実施例および比較例における実装済み配線基板の製造方法の評価は、以下のようにして行った。
各実施例および比較例に従って作成したシート状接着剤から基材フィルムを剥離した後、該接着剤層付きフィルムを、ラミネート装置((株)ニッコーマテリアルズ、CVP-300T)を用いて、銅ピラーバンプ付きTEGチップ((株)ウォルツ製、WALTS-TEG CC80-0101JY)の銅ピラーバンプ形成面に貼り合せた。そして、保護フィルムを剥離し、接着剤層付きの評価用半導体チップを作製した。
(比較例4、5、実施例1~3、5~9、11、12、14、15、17,18、20~22、24~26)
各実施例および比較例に従って作成した仮接着済み配線基板を、フリップチップボンディング装置(東レエンジニアリング(株)製、FC-3000WS)を用いて、加熱工程1および加圧工程を実施した。
(実施例4、10、13、16、19、23)
各実施例および比較例に従って作成した仮接着済み配線基板を、フリップチップボンディング装置(東レエンジニアリング(株)製、PB-3000)を用いて、加熱工程1および加圧工程を実施した。
<残存ボイド量の評価>
各実施例および比較例に従って作成した実装済み基板を、超音波映像装置((株)日立パワーソリューションズ製、FS300III)を用いてボイドの観察を行い、チップ面積に占めるボイドの割合を測定する事で以下の判定を行い、△以上を合格とした。
◎:ボイド面積割合が2%以下で、配線を跨ぐボイドが無い。
〇:ボイド面積割合が2%より多く5%以下で、配線を跨ぐボイドが無い。
△:配線を跨ぐボイドがチップ当たり3個以内。
▲:チップ面A1の四隅などに、シート状接着剤の充填不良個所が有る。
×:配線を跨ぐボイドがチップ当たり4個以上および/または充填不良個所がある。
各実施例および比較例に従って作成した実装済み基板を、X線非破壊検査装置(松定プレシジョン(株)、μnRAY7600)を用いて、バンプ先のはんだが実装工程によって接続端子にフローした際の配線面への流出距離を測定することで以下の判定を行い、△以上を合格とした。
◎:バンプ径側面よりフローしたはんだの距離が5μm以下
〇:バンプ径側面よりフローしたはんだの距離が5μmより大きく10μm以下
△:バンプ径側面よりフローしたはんだの距離が10μmより大きく20μm以下
×:バンプ径側面よりフローしたはんだの距離が20μmより大きい。
<バンプ接続状態の評価>
各実施例および比較例に従って作成した実装済み配線基板の接続抵抗値について、最小表示0.1Ωのデジタルマルチメーターを用いて計測した。各デイジーチェーン間の接続抵抗値がチップ設計の150%以内であれば導通(接続抵抗値)が良好、150%より高く~300%以下である場合は導通(接続抵抗値)が高め、300%より高い場合は導通(接続抵抗値)が不良とした。
〇:良好な合金形成、樹脂噛み込み幅割合は30より多く50%以下で接続抵抗値は良好。
×:導通不良
<トータル本圧タクトの算出>
各実施例および比較例に従って作成した実装済み配線基板について、加熱工程1の開始を0sとし、加熱工程1の時間と、残存ボイド量の減少に変化が生じなくなくなったと判断した加圧保持時間の合計をトータル本圧タクト[s]として算出した。バンプ接続・導通がとれなかった水準については、算出対象としなかった。
<耐リフロー試験>
各実施例および比較例に従って作成した実装済み基板について、恒温高湿槽およびリフロー炉(センスビー社製、R-II)を用いて、下記事前吸湿処理およびリフロー炉への繰り返し投入を行う事で耐リフロー性の評価を行い、以下の通り耐リフロー性としての判定を行った。リフロー炉のピーク温度は260℃で、240℃以上の保持時間は25秒として、鉛フリーはんだを想定した熱負荷を実施した。
各実施例および比較例に従って作成した実装済み基板のサーマルサイクル試験について、冷熱衝撃試験機(エスペック社製、型式TSE-11)を用いて冷熱負荷の印可を行い、その試験後導通状況について評価を行い、以下の通りサーマルサイクル耐性の判定を行った。尚、各温度における滞留時間は1時間とした。
2:バンプ
3:接着剤層
4:接続端子
5:接続基板
6:カバーフィルム
7:剥離性基材フィルム
8:熱板A
9:熱板B
Claims (5)
- 一方の面(以下、面A1という)にバンプ又は接続端子のいずれか一方を有するチップ、並びに、一方の面(以下、面B1という)にバンプ又は接続端子のうちで前記面A1が有さない方のいずれか一方を有する接続基板について、前記チップ及び前記接続基板を、接着剤層を介して接着しつつ、前記バンプと前記接続端子を接続する、フリップチップ実装工法による実装済み配線基板の製造方法であって、
以下の工程を有し、かつ、
接着剤層が、熱硬化性樹脂を含み、
加熱工程1の開始から加圧工程の開始前までの時間における、前記接着剤層の反応率変化が5%以上30%以下である、実装済み配線基板の製造方法。
仮接着工程:前記バンプと前記接続端子の距離が0~20μmとなる位置に、前記チップの面A1と前記接続基板の面B1が対向するように、前記接着剤層により仮接着する工程。
加熱工程1:前記チップの面A1とは反対の面(以下、面A2という)の側から、熱板Aにより加熱する工程。
加圧工程:前記加熱工程1の開始から0.5~7.5秒経過後に、前記チップと前記接続基板を加圧する工程。 - 前記加熱工程1において、前記チップの面A2と熱板Aが接触しないように、加熱が行われる、請求項1に記載の実装済み配線基板の製造方法。
- 前記加熱工程1において、前記チップの面A2と前記熱板Aの距離が0.7mm以下で、加熱が行われる、請求項1又は2に記載の実装済み配線基板の製造方法。
- 前記接着剤層が、熱可塑性樹脂を含み、
前記熱可塑性樹脂が、ポリイミド樹脂、及び/又は、フェノキシ樹脂を含む、請求項1~3のいずれかに記載の実装済み配線基板の製造方法。 - 請求項1~4のいずれかに記載の製造方法によって得られた実装済み配線基板を含む、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020008012A JP7314808B2 (ja) | 2020-01-22 | 2020-01-22 | 実装済み配線基板の製造方法、及びそれを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020008012A JP7314808B2 (ja) | 2020-01-22 | 2020-01-22 | 実装済み配線基板の製造方法、及びそれを用いた半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021118187A JP2021118187A (ja) | 2021-08-10 |
JP7314808B2 true JP7314808B2 (ja) | 2023-07-26 |
Family
ID=77175168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020008012A Active JP7314808B2 (ja) | 2020-01-22 | 2020-01-22 | 実装済み配線基板の製造方法、及びそれを用いた半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7314808B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159847A (ja) | 2010-02-02 | 2011-08-18 | Apic Yamada Corp | 半導体装置の接合装置及び接合方法 |
JP2018141106A (ja) | 2017-02-28 | 2018-09-13 | 住友ベークライト株式会社 | 熱硬化性樹脂組成物、キャリア基材付き樹脂シートおよび半導体装置 |
-
2020
- 2020-01-22 JP JP2020008012A patent/JP7314808B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011159847A (ja) | 2010-02-02 | 2011-08-18 | Apic Yamada Corp | 半導体装置の接合装置及び接合方法 |
JP2018141106A (ja) | 2017-02-28 | 2018-09-13 | 住友ベークライト株式会社 | 熱硬化性樹脂組成物、キャリア基材付き樹脂シートおよび半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2021118187A (ja) | 2021-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013133015A1 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
JPWO2008054012A1 (ja) | 接着テープ及びそれを用いてなる半導体装置 | |
JP2014060241A (ja) | 半導体装置の製造方法 | |
KR20100022960A (ko) | 반도체 웨이퍼의 접합 방법 및 반도체 장치의 제조 방법 | |
JP2011140617A (ja) | アンダーフィル形成用接着剤組成物、アンダーフィル形成用接着剤シート及び半導体装置の製造方法 | |
JP6706995B2 (ja) | アンダーフィル用絶縁フィルム | |
JP6888749B1 (ja) | 電子部品装置を製造する方法 | |
TW202122545A (zh) | 半導體用接著劑及其製造方法、以及半導體裝置及其製造方法 | |
JP5712884B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
TW202219220A (zh) | 半導體用接著劑、以及半導體裝置及其製造方法 | |
JP6885527B1 (ja) | 電子部品装置を製造する方法、及び電子部品装置 | |
JP7314808B2 (ja) | 実装済み配線基板の製造方法、及びそれを用いた半導体装置の製造方法 | |
TW202028391A (zh) | 半導體用膜狀接著劑、半導體裝置及其製造方法 | |
JP7276105B2 (ja) | アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置 | |
JP5912611B2 (ja) | フィルム状接着剤 | |
CN111480218A (zh) | 半导体装置、半导体装置的制造方法和粘接剂 | |
JP2018160566A (ja) | ギャングボンディングプロセス用アンダーフィル絶縁フィルム | |
JP2014146638A (ja) | 半導体装置の製造方法 | |
JP5925460B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
JP7172167B2 (ja) | 半導体装置の製造方法、及びそれに用いられる半導体用接着剤 | |
JP7066350B2 (ja) | 生産性に優れたギャングボンディングプロセス用アンダーフィル絶縁フィルム | |
JP5321251B2 (ja) | 回路板及び回路板の製造方法 | |
JP5375351B2 (ja) | 半導体回路部材の製造方法 | |
Lim et al. | Challenges and approaches of ultra-fine pitch Cu pillar assembly on organic substrate using wafer level underfill | |
TW202411382A (zh) | 積層膜及半導體裝置之製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230626 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7314808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |