JP2021118187A - 実装済み配線基板の製造方法、及びそれを用いた半導体装置 - Google Patents

実装済み配線基板の製造方法、及びそれを用いた半導体装置 Download PDF

Info

Publication number
JP2021118187A
JP2021118187A JP2020008012A JP2020008012A JP2021118187A JP 2021118187 A JP2021118187 A JP 2021118187A JP 2020008012 A JP2020008012 A JP 2020008012A JP 2020008012 A JP2020008012 A JP 2020008012A JP 2021118187 A JP2021118187 A JP 2021118187A
Authority
JP
Japan
Prior art keywords
chip
bump
adhesive layer
connection
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020008012A
Other languages
English (en)
Other versions
JP7314808B2 (ja
Inventor
昭弘 前田
Akihiro Maeda
昭弘 前田
悠太 小林
Yuta Kobayashi
悠太 小林
翔 間野
Sho Mano
翔 間野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Priority to JP2020008012A priority Critical patent/JP7314808B2/ja
Publication of JP2021118187A publication Critical patent/JP2021118187A/ja
Application granted granted Critical
Publication of JP7314808B2 publication Critical patent/JP7314808B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】仮本分離式フリップチップ実装工法において、安定したボイド排出性と接続性を確保しつつ短タクトな実装済み配線基板の製造方法を提供する。【解決手段】一方の面(以下、面A1という)にバンプ2又は接続端子4を有するチップ1並びに一方の面(以下、面B1という)にバンプ又は接続端子のうちで一方の面が有さない方のいずれか一方を有する接続基板5において、チップ及び接続基板を、接着剤層3を介して接着しつつ、バンプと接続端子を接続する実装済み配線基板の製造方法であって、バンプと接続端子の距離が0〜20μmとなる位置に、チップの面A1と接続基板の面B1が対向するように、接着剤層により仮接着する仮接着工程と、チップの面A1とは反対の面の側から、熱板Aにより加熱する加熱工程と、加熱工程の開始から0.5〜7.5秒経過後に、チップと接続基板を加圧する加圧工程と、を含む。【選択図】図1

Description

本発明は、チップを接続基板に電気的に接合もしくは接着する為の実装方法のうち、特にフリップチップ実装工法による接続済み配線基板の製造方法に関する。
機能性を付与した各種チップを組立可能なデバイスとしてパッケージングしてゆくための接続技術として、チップと接続基板の実装に用いられてきた金ワイヤー等によるワイヤーボンディング方式は長く広く用いられてきた。
しかし、高機能半導体に求められるI/O増による高密度化や、転送レートの高速化に伴う伝送経路短縮などに応える事は困難になりつつあるため、特に高機能・高密度素子に対する接続技術として、チップまたは接続基板上にバンプと呼ばれる接続端子を形成した上で、チップのアクティブ面をフェイスダウンして接続基板へ直接実装を行うフリップチップ実装工法が近年では広く用いられるようになっている。
また、複雑な工程におけるタクト短縮や工程安定化の観点から各種提案がなされているが、その一つとして、チップのバンプ形成面に予め接続基板との接着やバンプ周囲の充填に必要なアンダーフィル材としての機能を有した接着剤層を形成した上で、所定のダイシングにより接着剤層の積層済み半導体チップを切り出す事を特徴とする、先貼り型フリップチップ実装工法がある。この先貼り型フリップチップ実装工法は、ウエハサイズで積層工程を行う事で多数のチップに一括で接着剤層を形成する事が可能であり、実装後のチップ・接続基板間にアンダーフィル材を個別に塗布する必要がないこと、積層状態からダイシング工程を経る事でチップサイズと接着剤層のサイズを一括で整える事が可能である事から、タクト短縮と工程安定化の一法として好適に用いられている。
更なるタクト短縮を目指した提案として、チップと接続基板のアライメント・仮接着工程と、熱圧印可によるバンプ・接続基板の接続を行う本圧着工程を分割した工程として行う仮本分離式フリップチップ実装工法が提案されている(例えば特許文献1参照)。
通常のフリップチップ実装においては、所定温度に加熱されたステージ上の接続基板に対し、チップをアライメントしながら圧着し、加圧を維持しながらチップ側熱板をパルスヒート等で急速に昇温させる事でバンプと接続基板を金属的に接合させるが、一度加熱させたチップ側熱板を再び冷却し、次のチップの接続準備状態を得るためには一定の時間が必要である事がタクト短縮に対する課題であった。そこで仮本分離式フリップチップ実装工法では、実装の熱的条件の異なる仮接着用、本圧着用それぞれを別のプロセスとして行う事で、平行して仮接着と本圧着を流動可能でかつ本圧着用の熱板を高温に維持したままとして冷却工程を不要とし、タクト短縮に貢献するとしているとしている。
特開2017−045890号公報
仮本分離式フリップチップ実装工法は、仮圧着、本圧着の並列工程処理によりタクト短縮性に優れているが、一方で、仮圧着工程で一旦仮圧着されたチップを再度熱圧着する為、仮圧着時にチップと接続基板の間に噛み込んだボイドが排出できず実装品位を損ない易かったり、本圧着工程では予め高温に加熱された熱板を用いてチップに加圧印可を行う為、接着剤層を貫通してバンプと接続基板の接続を得る目的と、接着剤層の硬化を得つつボイドを排出する目的を両立させる工程条件を設定したり、チップサイズや接続基板のデザイン変更に柔軟に対応可能な条件を設定する事が非常に困難であった。
かかる状況に鑑み、本発明は、仮本分離式フリップチップ実装工法の分離メリットを最大限に生かしつつ、安定したボイド排出性と接続性を確保しつつ短タクトなフリップチップ実装工法を用いた実装済み配線基板の製造方法を提供することを目的とする。
すなわち本発明は、以下である。
一方の面(以下、面A1という)にバンプ又は接続端子のいずれか一方を有するチップ、並びに、一方の面(以下、面B1という)にバンプ又は接続端子のうちで前記面A1が有さない方のいずれか一方を有する接続基板について、前記チップ及び前記接続基板を、接着剤層を介して接着しつつ、前記バンプと前記接続端子を接続する、フリップチップ実装工法による実装済み配線基板の製造方法であって、
以下の工程を有する、実装済み配線基板の製造方法。
仮接着工程:前記バンプと前記接続端子の距離が0〜20μmとなる位置に、前記チップの面A1と前記接続基板の面B1が対向するように、前記接着剤層により仮接着する工程。
加熱工程1:前記チップの面A1とは反対の面(以下、面A2という)の側から、熱板Aにより加熱する工程。
加圧工程:前記加熱工程1の開始から0.5〜7.5秒経過後に、前記チップと前記接続基板を加圧する工程。
本発明によれば、安定したボイド排出性と接続性を確保しつつ短タクトなフリップチップ実装工法を用いた実装済み配線基板を得る事ができる。
仮接着工程後の実装済み配線基板の構成 接着剤層を面A1側に設けた構成の例 接着剤層を面B1側の設けた構成の例 接着剤層の作成例 加熱工程1の模式図 加圧工程の模式図
以下、本発明を実施するための形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。また、各製造プロセスの実施とそれに伴う装置は、一般的なクリーンルーム環境下に相当する23℃から25℃を温調目標とした環境下にて行われるが、これに限定されるものでもない。
本発明の実装済み配線基板の製造方法は、一方の面(以下、面A1という)にバンプ又は接続端子のいずれか一方を有するチップ、並びに、一方の面(以下、面B1という)にバンプ又は接続端子のうちで前記面A1が有さない方のいずれか一方を有する接続基板について、前記チップ及び前記接続基板を、接着剤層を介して接着しつつ、前記バンプと前記接続端子を接続する、フリップチップ実装工法による実装済み配線基板の製造方法であって、以下の工程を有する、実装済み配線基板の製造方法である。
仮接着工程:前記バンプと前記接続端子の距離が0〜20μmとなる位置に、前記チップの面A1と前記接続基板の面B1が対向するように、前記接着剤層により仮接着する工程。
加熱工程1:前記チップの面A1とは反対の面(以下、面A2という)の側から、熱板Aにより加熱する工程。
加圧工程:前記加熱工程1の開始から0.5〜7.5秒経過後に、前記チップと前記接続基板を加圧する工程。

本発明の実装済み配線基板の製造方法は、図1に示すようなチップと接続基板のアライメントおよび仮固定状態を得ることを目的とした仮接着工程を有している。
本発明で用いるチップは、一方の面(以下、面A1という)にバンプ又は接続端子のいずれか一方を有する。ここでチップは、バンプ又は接続端子のいずれか一方を有するが、これは接続基板と接続するために、接続基板の面B1がバンプを有している場合には、チップの面A1には接続端子を有していることが重要であり、接続基板の面B1が接続端子を有している場合には、チップの面A1にはバンプを有していることが重要である。つまり本発明におけるチップとは、接続基板への接続を目的として、バンプ又は接続端子のうち接続基板の面B1が有していない方のいずれかを有していれば特に限定されず、各種半導体チップや有機・無機インターポーザーなどが例示される。
本発明で用いるチップは、面A1にバンプ又は接続端子のいずれか一方を有するが、仮接着工程で仮接着するために用いる、接着剤層を有していてもよい。
また、シリコンチップに予めウエハレベルで再配線加工を行ったものや、有機・無機インターポーザーに各種半導体チップが内蔵されたものも好適に用いる事ができる。

本発明で用いる接続基板は、一方の面(以下、面B1という)にバンプ又は接続端子のうちで前記面A1が有さない方のいずれか一方を有する。ここで接続基板は、バンプ又は接続端子のうちでチップの面A1が有さない方のいずれか一方を有するが、これはチップと接続するために、チップの面A1がバンプを有している場合には、接続基板の面B1には接続端子を有していることが重要であり、チップの面A1が接続端子を有している場合には、接続基板の面B1にはバンプを有していることが重要である。つまり接続基板は、上記チップとの接続を目的として、バンプ又は接続端子のうちチップの面A1が有さない方のいずれかを有していれば特に限定されず、各種有機基板や、半導体基板を用いる事ができる。また、チップの面A2に接続端子を形成しておく事で、接続端子を有する接続基板として用いる事もできる。
本発明で用いる接続基板は、面B1にバンプ又は接続端子のいずれか一方を有するが、仮接着工程で仮接着するために用いる、接着剤層を有していてもよい。

仮接着工程とは、バンプと接続端子の距離が0〜20μmとなる位置に、チップの面A1と接続基板の面B1が対向するように、接着剤層により仮接着する工程である。仮接着工程では、チップと接続基板を、接着剤層を介して仮接着するが、この接着剤層は、仮接着工程の前に事前にチップの面A1に積層しておいてもよいし、仮接着工程の前に事前に接続基板の面B1に積層しておいてもよい。これについて、より具体的には、この仮接着工程において用いるチップおよび接続基板の形態について、特に限定されないが、例えば、図2に示すようにダイシング加工前のウエハサイズの状態で、チップの面A1に相当するウエハ面上に形成されたバンプまたは接続端子を覆う様に接着剤層の配置を行い、その後ダイシングを行う事で得た接着剤層付きチップを用いて仮接着工程を行う事が好ましい。また別の方法として、たとえば図3に示すように接続基板の面B1にバンプまたは接続端子を覆う様に接着剤層の配置を行った上で仮接着工程を行うなど、バンプ、配線端子の配置や周辺のソルダーレジスト印刷のレイアウト状況を勘案して適宜選択して良い。

前述のとおり、本発明におけるチップは、一方の面(以下、面A1という)にバンプ又は接続端子のいずれか一方を有する。そして仮接着工程の前に事前にチップの面A1に接着剤層を形成する場合、チップの面A1に接着剤層が形成可能であればその方法は特に限定されず、ペースト剤のスピンコートやシート状接着剤のラミネート加工など多様な方法を選択することが可能である。この中でも、チップの面A1にシート状接着剤をラミネート加工する方法が、バンプや接続端子、ソルダーレジストなどの凹凸を埋め込みつつ、形成後の接着剤層の膜厚均一性の確保に優れているために好ましい。
また、ラミネート加工の方法としては、熱ロールラミネート、ダイアフラムラミネート、熱板ラミネートなど多様な方法が有り、これらを単一または複数組み合わせた方式を選択することが可能である。更にラミネート性を向上・安定化する為に、ラミネート加工自体を減圧環境下で行う事が好ましい。
特にダイアフラムラミネートまたはダイアフラムラミネートに追い圧として熱板ラミネートを組み合わせた方式を減圧環境下で行うラミネート加工が、チップへのストレス軽減や加工後の充填性・膜厚均一性の確保の観点からより好ましい。
ダイアフラムラミネート加工は、ウエハを支持する熱板と、シート状接着剤を保持し、チップの面Aに相当するウエハ面の凹凸に追従しながらラミネートを行うダイアフラムが構成されたものであれば特に限定されないが、ダイアフラムを減圧チャンバー内に設置し、0.01MPa〜0.1MPa程度の減圧環境下でラミネート加工が可能なものが好ましく、また、ウエハを支持する熱板が100℃以下程度に加熱保持可能で、ダイアフラムの背面から追い圧プレスが可能な熱板を有する場合は同様に100℃以下程度の加熱保持が可能である事が好ましい。

接着剤層について、その組成などの詳細は特に限定されないが、シート状の接着剤層であることが好ましい。また接着剤層は、熱可塑性樹脂、熱硬化性樹脂、無機充填材などを含む樹脂組成物であることが好ましく、必要に応じてバンプと接続端子の接続性を向上させるためのフラックス成分を追加しても良い。
接着剤層が熱可塑性樹脂を含む場合、重量平均分子量が5,000以上500,000以下の熱可塑性樹脂を用いることにより、接着剤層をフィルム状にする際の製膜性に優れるので好ましい。
接着剤層が含む熱可塑性樹脂としては、アクリル樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリウレタン樹脂、ポリイミド樹脂、シロキサン変性ポリイミド樹脂、ポリベンゾオキサゾール樹脂、ポリアミド樹脂、ポリカーボネート樹脂、ポリブタジエン等が挙げられるが、これらに限定されない。これらを2種以上組み合わせてもよい。これらのなかでも接着剤層が含む熱可塑性樹脂としては、ポリイミド樹脂、及び/又は、フェノキシ樹脂が好ましい。
接着剤層が含む熱可塑性樹脂としてフェノキシ樹脂を用いると、シランカップリング剤等の表面処理剤を用いて表面を疎水化処理された無機粒子の分散性が良好で、フィルムにした際の膜の透明性が高く、アライメントマークの認識が容易になる点から、フェノキシ樹脂が好ましい。 接着剤層が含む熱可塑性樹脂としては、実装後の信頼性に優れることから、ポリイミド樹脂も好ましく、シート化に必要な有機溶剤への可溶性を有している事がより好ましい。可溶性を有するポリイミド樹脂である可溶性ポリイミドは、有機溶剤に可溶であれば特に限定されない。なお、可溶性とは、以下より選ばれる溶剤の少なくとも一種に23℃で20重量%以上溶解することを意味する。ケトン系溶剤のアセトン、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン、シクロペンタノン、エーテル系溶剤の1,4−ジオキサン、テトラヒドロフラン、ジグライム、グリコールエーテル系溶剤のメチルセロソルブ、エチルセロソルブ、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノブチルエーテル、ジエチレングリコールメチルエチルエーテル、エステル系溶剤として、酢酸エチル、酢酸ブチル、乳酸エチル、ガンマブチロラクトン、その他、ベンジルアルコール、N−メチルピロリドン、N,N−ジメチルホルムアミド、N,N−ジメチルアセトアミドなどが例示する事ができる。

接着剤層が含む熱硬化性樹脂は特に限定されないが、本発明における加熱工程1の開始から加圧工程の開始前までの時間における、接着剤層の反応率変化が5%以上30%以下となるような熱硬化性樹脂を選ぶことが好ましい。
ここでいう反応率変化とは、示差熱量計(DSC)による10℃/分〜30℃/分の定率昇温測定によって検出された示差熱量(J/g)の変化率である。示差熱量計(DSC)によって検出された最も低温側にある発熱ピークによって算出された示差熱量の変化率により求める。この詳細は、実施例の項に記す。但し、発熱挙動として複数の発熱ピークの重なり合いが生じている場合には、重なり有ったピークを合算した示差熱量による変化率を用いる。ピークからの算出が困難な場合は、小沢法などの反応速度/劣化時間解析による算出値より導かれた定温劣化時間を用いて加熱工程の熱履歴に相当する劣化積算を行い、その差を反応率とみなしても良い。
加熱工程1の開始から加圧工程の開始前までの時間における、接着剤層の反応率変化が5%以下では、加熱工程1の効果が得られず、加圧工程後のチップと接続基板の間にボイドが残留し易く、前記反応率変化が30%以上では、加圧工程でのバンプと接続端子が接続されるに際して、バンプと接続端子の間に硬化した接着剤層が噛み込んでしまい、導通不良や高抵抗値などの不具合を生じることがある。

接着剤層に用いるためのシート状接着剤の作成に当たっては、たとえば図4に示すように、剥離性基材フィルム上に接着剤組成物の溶解液を塗布・乾燥した後、カバーフィルムを積層しておく事が好ましく、剥離性基材としては、ポリプロピレンフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリエステルフィルム、ポリ塩化ビニルフィルム、ポリカーボネートフィルム、ポリイミドフィルム、ポリテトラフルオロエチレンフィルム等のフッ素樹脂フィルム、ポリフェニレンサルファイドフィルム、ポリプロピレンフィルム、ポリエチレンフィルム等が挙げられるが、これらに限られない。また、剥離性基材フィルムはシリコーン系離型剤、長鎖アルキル系離型剤、フッ素系離型剤、脂肪族アミド系離型剤等により離型処理が施されていてもよいし、アクリル、ポリエステルや各種オレフィン樹脂をベースとした弱粘着層を有していても良い。剥離性基材の厚みは、特に限定されないが、通常5〜75μmのものが好ましい。カバーフィルムの材質および厚みとしては、先に説明したものと同様のものを用いることができる。両方の剥離性基材が同一のものであっても構わない。
また、ラミネート加工に当たっては、剥離性基材もしくはカバーフィルムの片側を剥離して行うが、剥離せずラミネート基材として機能させるフィルムは、ラミネート性を向上させる目的でダイシングテープなどの柔軟性の高い材質を用いる事が好ましい。

また、形成する接着剤層の厚さは特に限定されず、バンプと接続端子の接続(なお、バンプと接続端子の接続のことを、単にバンプ接続、ともいう。)後のチップと接続基板のギャップ空間容積と接着剤層をチップ周囲に漏出させて形成するフィレットの体積に対して適宜調整すればよい。仮接着工程での仮接着性と、加熱工程1、加圧工程でのバンプ接続及びボイド排出性の観点から、接着剤層形成後の状態で、バンプの高さに対して+50%〜−50%としておく事が好ましく、特にシート状接着剤を用いて各種ラミネート加工を行う方法で形成する場合の接着剤層の厚さは、バンプの高さに対して+10%〜−20%で形成されている事が好ましい。
仮接着工程における接着方法は、所定のアライメントを行った上で接着剤層の熱圧着が可能な方法であれば特に限定するものではないが、各種CSP(Chip Scale Package)やWLP(Wafer Level Package)の実装に用いられるフリップチップボンダーが好ましい。
フリップチップボンダーでは、チップおよび接続基板に配されたアイマークを認識し、実装位置のアライメントを整合させた上で、チップの面A1の反対面である面A2より加熱、加圧を行う熱板Aをパルスヒート方式等で精密に温度制御しながら加熱する事が可能である。接続基板を保持しつつ予熱を与える目的で接続基板の面B2より加熱、加圧を行う熱板Bにもパルスヒート加熱を行う事もまた好ましい。

仮接着工程では、バンプと接続端子の距離が0〜20μmとなる位置に、チップの面A1と接続基板の面B1が対向するように、接着剤層により仮接着する、つまりチップの面A1と接続基板の面B1を仮接着する事を特徴とする。ここでいう仮接着とは、バンプと接続端子の距離が0〜20μmとなる位置に、面A1と面B1が対向するように、チップと接続基板を一時的に固定することを意味する。この後の加圧工程により、チップと接続基板はさらに密着されるが、その前の加熱工程1のために、仮接着工程によってチップと接続基板の位置を一時的に固定することが大切である。
チップと接続基板及びバンプと接続端子の間には、接着剤層のみが充填された状態となる事が好ましいが、バンプと接続端子の距離を0〜20μmに維持する事ができれば、仮接着の際に接続基板表面のソルダーレジストによる凹凸から巻き込んだボイドや、接着剤層自身の有する水分や揮発分によって発生したボイドを巻き込んでいても良い。
仮接着工程後のバンプと接続端子の距離は、バンプの先端と接続端子の表面に変形を生じずに、これらが触れている状態を0μmとして、バンプの先端から接続端子の表面までの距離が20μm以内であり、15μm以内とすることが好ましい。このような距離で仮接着すれば、次工程で行う加熱工程1と加圧工程によって、バンプと接続端子を接続しつつ仮接着工程で残留していたボイドを排出する事ができ、且つ、一般的な仮接着工程と本圧着工程を分割した仮本分離式フリップチップ実装工法では、仮接着工程はチップの搬送やアライメントのプロセス作業時間の為に本圧着工程に比べて工程タクトタイムが長くなりやすく、接着剤層による仮接着に供する事が可能な時間は本圧着工程で供する事が可能な時間に比べて短いが、前記接続端子間距離が得られるように仮接着を行う事で最大限短縮可能となるため、通常、仮接着工程と本圧着工程のタクトタイムバランスを取る為に、仮接着工程では本圧着工程で用いる熱圧着装置より多くの熱圧着装置を平行して稼働させる事になるが、その比率を低減する事が可能となる。

加熱工程1は、チップの面A1とは反対の面である面A2の側から、熱板Aにより加熱する工程である。
さらにこの加熱工程1に対して、接続基板の面B1とは反対の面(以下、面B2という)の側から、熱板Bにより加熱する工程を加熱工程2とする。なお、本明細書においては、加熱工程1と加熱工程2を総称して、単に加熱工程という。
加熱工程1では、たとえば図5に示すようにチップの面A2と熱板Aが接触しないように、加熱が行われることが好ましい。そして加熱工程2では、接続基板の面B2と熱板Bの位置関係について特に限定はされないものの、接続基板の面B2と熱板Bが接触しないように、加熱が行われることが好ましい。
加熱工程1をチップの面A2と熱板Aが接触しないように行う場合、後述する加圧工程が、加熱工程1の開始から0.5〜7.5秒経過後にチップと接続基板を加圧する工程であることから、少なくとも加熱工程1は加圧工程よりも前に実施される。また、加熱工程1を、チップの面A2と熱板Aが接触した状態で行う場合は、たとえば、フリップチップボンダー等の接触検知圧が得られた後にクリアランス制御に切り替える事で、熱板Aの熱膨張を加味した熱板Aの位置保持制御を行うことで、実質的な加圧工程が始まらない様に保持することが好ましく、少なくとも加熱工程1は加圧工程よりも前に実施される。
また、加熱工程2は、加熱工程1と同時または加圧工程と同時に行っても良く、特に加熱工程1をチップの面A2と熱板Aが接触しないように実施した場合には、加熱工程2は、加圧工程の開始以降に実施される事が好ましく、加熱工程1をチップの面A2と熱板Aが接触した状態で行う場合は、たとえば、フリップチップボンダー等の接触検知圧が得られた後にクリアランス制御に切り替える事で、熱板Aおよび熱板Bの熱膨張を加味した熱板Aの位置保持制御を行うことで実質的な加圧工程が始まらない様に保持することが好ましい。

仮本分離式フリップチップ実装工法の本圧着プロセスでは、仮接着を済ませたチップおよび接続基板に対して熱圧印可を行う事で、バンプと接続端子の接続およびチップと接続基板間の接着剤層中のボイドの排出を行うこととなるが、仮本分離のプロセスタクト短縮効果を最大限得る為に、熱板A及び/または熱板Bのいずれか片方は、常にバンプと接続端子の接続に必要な温度を保っておく事が好ましい。前述の接続に必要な温度は特に限定されるものではないが、一般的に200℃以上であり、また、加熱工程と加圧工程の温度をそれぞれ個別に設定してサイクルさせることもまた好ましい。
本発明において行う加熱工程は、熱板A及び/または熱板Bのうち高温に加熱されている熱板を、チップの面A2または接続基板の面B2に接触しないが、熱伝搬が可能な位置に配する事で加熱を行う事が好ましく、この工程を行う事により、仮接着工程で巻き込んだボイドや接着剤層、接続基板に残留している揮発成分を加圧工程前に発生させ切ってしまう事で、その後の加圧工程でのボイド排出の効率を最大化する事が可能となる。また、加熱工程1や加熱工程2によって、接着剤層と接続端子に予熱作用を得ることで、接着剤層にフラックス成分を含んでいる場合には接続端子表層の酸化被膜を効率的に除去する事が可能で、加圧工程によるバンプと接続端子の接続を短時間かつ効率的に行う事が可能となり、かつ、接着剤層の硬化を促進する事で加圧工程において熱板A及び/または熱板Bより印可される圧力をボイド排出に効率的に変換する為の粘度を確保する事が可能となる。

加熱工程の時間は、接着剤層の硬化特性やフラックス成分の有無、バンプレイアウトや接続高さなどの要件に応じて設定され、熱伝搬を受けたチップおよび接続基板の実温が、熱板A及び熱板Bの熱伝搬によって1℃以上の温度上昇が始まった時点を加熱開始とする。熱板Aおよび熱板Bの接近開始前に予熱温度が設定されていた場合などは、熱板Aと熱板Bが所定の位置に接近した後、チップが予熱温度から1℃以上の温度上昇を始めた時点を加熱開始とし、熱板Aおよび/または熱板Bを接触しないように加熱工程に用いる場合には、接触していない熱板からの熱伝搬によってチップが1℃以上の温度上昇を始めた時点を加熱開始とする。好ましい加熱温度は、チップおよび接続基板の実温で100℃〜230℃、より好ましくは120℃から220℃で、特に、熱板Aと熱板Bの接触が完了し加圧工程に移行する時点でのチップおよび接続基板の実温が、150℃〜230℃である事が好ましい。
加熱工程1は、チップの面A2と熱板Aの距離が0.7mm以下で、加熱が行われる事が好ましい。より好ましくは0.1mm〜0.7mm以下であり、加熱工程1において面A2と熱板Aの距離を0.7mm以下として加熱を行うことで、熱伝搬の効率を維持しながら熱板の平行度、仮接着されたチップと接続基板の厚み方向のバラツキによる不意の接触を避けてタクトタイムを短縮する上で好ましく、加熱工程から加圧工程へ移行するまでの加熱時間中に、0.7mm以下から接触するまでの区間内を一定または特定の速度レートにて変動させる事で、チップへの加熱温度をコントロールしつつ加熱工程1の終了時点までチップに接触させない事で、加圧工程におけるボイド排出を最大限に活かすことが可能となるため、更なるタクトタイム短縮に繋げる事もまた好ましい。

加圧工程とは、加熱工程1の開始から0.5〜7.5秒経過後に、チップと接続基板を加圧する工程である。フリップチップボンダー等の、接触検知圧を超える加圧が、チップおよび接続基板へ印可開始された時点を加圧工程の開始とする。加熱工程1の開始とは、前述のとおり、チップの実温について1℃以上の温度上昇が始まった時点を加熱開始とする。

そして加圧工程においては、タクトタイムの短縮やバンプ接続状態の改善を目的に加熱工程2として加熱工程1とは異なる熱板Aまたは熱板Bの温度条件へステップ移行する事も好ましい。特に、加熱工程2として熱板Bによるパルスヒート加熱によって接続基板の面B2側より熱印可し、接続端子表面の実効温度を高める事で接着剤層に含有されたフラックスを効率的に作用させる事が可能であり、バンプ接続性を高める事でよりタクトタイムの短縮に繋がる為、より好ましい。
また本発明の半導体装置は、本発明の製造方法によって得られた実装済み配線基板を含む、半導体装置である。
以下に、本発明を実施例に基づいて具体的に説明するが、本発明はこれに限定されるものではない。
<シート状接着剤の製造>
各実施例および比較例で用いたシート状接着剤の各樹脂組成は、造膜成分としてフェノキシ樹脂jER 4007P(商品名、フェノキシ樹脂、重量平均分子量20000、三菱化学(株)製)または、ポリイミド樹脂(乾燥窒素気流下、1,3−ビス(3−アミノフェノキシ)ベンゼン 4.82g(0.0165モル)、3,3’−ジアミノ−4,4’−ジヒドロキシジフェニルスルホン 3.08g(0.011モル)、1,3−ビス(3−アミノプロピル)テトラメチルジシロキサン 4.97g(0.02モル)、および、末端封止剤としてアニリン0.47g(0.005モル)をNMP130gに溶解し、ここに2,2−ビス{4−(3,4−ジカルボキシフェノキシ)フェニル}プロパン二無水物 26.02g(0.05モル)をNMP20gとともに加えて、25℃で1時間反応させ、次いで50℃で4時間撹拌、次いで180℃で5時間撹拌し重合処理を行った後、水3Lに投入しろ過沈殿物を回収・洗浄・乾燥したもの。重量平均分子量18000)を用いた。
また、熱硬化性樹脂として液状エポキシ樹脂jER YL−980(商品名、液状エポキシ化合物、重量平均分子量370、三菱化学(株)製)、固形エポキシ樹脂としてjER 1032H60(商品名、固形状エポキシ化合物、重量平均分子量525、三菱化学(株)製)、フラックス成分としてKR−120(商品名、酸変性ロジン100%、荒川化学工業(株)製)、硬化促進剤として2MA−OK−PW(商品名、イミダゾール系硬化促進剤粒子、四国化成工業(株)製)、無機充填剤としてシリカSciqas(商品名、シリカ、平均粒子径150nm、シランカップリング表面処理品、堺化学工業(株)製)を、表1の組成比率に従って調整したものを用いた。
シート状接着剤の作成は、表1に示される成分を表1に記載の固形分組成比となるよう混合して、樹脂組成物ワニスを作製した。有機溶剤として、シクロヘキサノンを使用し、溶媒以外の添加物を固形分として、固形分濃度が53質量%である樹脂組成物ワニスとした。作製した樹脂組成物ワニスを、スリットダイコーター(塗工機)を用いて、剥離性基材である厚さ38μmのポリエチレンテレフタレートフィルムの表面処理面に塗布し、100℃で10分間乾燥を行った。これにより得られた乾燥後の厚みが30μmの樹脂組成物上に保護フィルムとしてダイシングテープ(G−64H、ポリオレフィン基材、リンテック(株)製)の粘着面を貼り合わせ、基材フィルムと保護フィルムに挟まれた構造のシート状接着剤を得た。

<シート状接着剤の反応率>
接着剤層が熱硬化性樹脂を含むシート状接着剤の反応第一ピーク温度は、以下のようにして計測した。
各実施例および比較例で作製した、加熱前のシート状接着剤(以下、加熱前シート状接着剤、ともいう。)、対してフリップチップボンディング装置(東レエンジニアリング(株)製、PB−3000)を用いて各実施例および比較例の加熱工程1の条件に相当する熱量印可を行った後のシート状接着剤(以下、加熱済シート状接着剤、ともいう。)を用意した。熱量印可に際しては、熱板1および熱板2に相当するヒートツールおよびヒートステージの温度設定を調整する事で、接着剤層の実温度が、各実施例および比較例の基板の内部実温度と同じになる様に調整した。
これらシート状接着剤の接着剤層10mgをAlパンに計量し、示差走査熱量計(セイコーインスツルメンツ(株)社製、DSC6200)を用いて、昇温速度10℃/min、30℃〜330℃まで測定したDSCの示差熱挙動より、発熱量(J/g)を算出した上で、下記式に基づいて反応率とした。
反応率(%)= (加熱前シート状接着剤の示差熱量(J/g)−加熱済みシート状接着剤の示差熱量(J/g))/加熱前のシート状接着剤の示差熱量(J/g)×100

<仮接着工程の実施>
(比較例4、5、実施例1〜26)
実施例および比較例について、仮接着工程を用いた水準については以下のように行うことで、仮接着済み配線基板を得た。
各実施例および比較例に従って作成したシート状接着剤から基材フィルムを剥離した後、該接着剤層付きフィルムを、ラミネート装置((株)ニッコーマテリアルズ、CVP−300T)を用いて、銅ピラーバンプ付きTEGチップ((株)ウォルツ製、WALTS−TEG CC80−0101JY)の銅ピラーバンプ形成面に貼り合せた。そして、保護フィルムを剥離し、接着剤層付きの評価用半導体チップを作製した。
その後、フリップチップボンディング装置(東レエンジニアリング(株)製、FC−3000WS)を用いて、被着体となる接続基板((株)ウォルツ製、WALTS−KIT CC80−0102JY[MAP]_ModelI(Cu+OSP仕様))にフリップチップボンディングを行った。フリップチップボンディングの条件は、80℃に加熱されたステージ(熱板B)上に基板を置き、ツール(熱板A)温度140℃、圧着時間1秒で行い、表2に従った仮接着時のバンプと接続端子との距離は圧力条件を調整する事で仮接着済み配線基板を得た。

<実装済み配線基板の製造>
実施例および比較例における実装済み配線基板の製造方法の評価は、以下のようにして行った。
(比較例1〜3)
各実施例および比較例に従って作成したシート状接着剤から基材フィルムを剥離した後、該接着剤層付きフィルムを、ラミネート装置((株)ニッコーマテリアルズ、CVP−300T)を用いて、銅ピラーバンプ付きTEGチップ((株)ウォルツ製、WALTS−TEG CC80−0101JY)の銅ピラーバンプ形成面に貼り合せた。そして、保護フィルムを剥離し、接着剤層付きの評価用半導体チップを作製した。
その後、フリップチップボンディング装置(東レエンジニアリング(株)製、FC−3000WS)を用いて、被着体となる基板((株)ウォルツ製、WALTS−KIT CC80−0102JY[MAP]_ModelI(Cu+OSP仕様))にフリップチップボンディングを行った。フリップチップボンディングの条件は、80℃に加熱されたステージ(熱板B)上に基板を置き、ツール(熱板A)温度140℃、圧力5Nでコンタクトさせた後、3sで基板の内部実温度相当で250℃になる様にツールを昇温しつつ、表1に従い加熱工程を経たのち、圧力を3sかけて100Nまで昇圧しバンプと接続端子の接続を行った。昇圧後の保持時間は、残存ボイド量の減少に変化が生じなくなくなるまでとし、ツールのコンタクトから解放までの時間をトータル本圧タクトとして算出した。

(比較例4、5、実施例1〜3、5〜9、11、12、14、15、17,18、20〜22、24〜26)
各実施例および比較例に従って作成した仮接着済み配線基板を、フリップチップボンディング装置(東レエンジニアリング(株)製、FC−3000WS)を用いて、加熱工程1および加圧工程を実施した。
加熱工程1は、実施例24以外は、ツール(熱板A)を加圧工程時の基板の内部実温度相当でピーク到達温度が250℃となるように予め調整して、昇温させた状態で保持し、実施例24については、基板の内部実温度相当で290℃となるように予め保持し、表2に従った距離までツール(熱板A)を高速動作(約190mm/s)させた後に、表2に従った加圧開始時間〔s〕にコンタクト圧が生じる様にツールの移動速度を調整しながら、加熱工程を実施した。
熱板Aと面A2を接触させて加熱工程2を行う実施例1および26は、チップの面A2にコンタクトさせ加熱工程1の終了後、加圧工程は100Nの加圧印可を行いながら保持し、バンプと接続端子の接続を行った。保持時間は、残存ボイド量の減少に変化が生じなくなくなるまでとし、ツールの加熱開始から加圧工程の解放までの時間をトータル本圧タクトとして算出した。

(実施例4、10、13、16、19、23)
各実施例および比較例に従って作成した仮接着済み配線基板を、フリップチップボンディング装置(東レエンジニアリング(株)製、PB−3000)を用いて、加熱工程1および加圧工程を実施した。
加熱工程1は、ツール(熱板A)加圧工程時の基板の内部実温度相当でピーク到達温度が250℃となるように予め調整して昇温させた状態で保持し、表2に従った距離までツール(熱板A)を高速動作(約190mm/s)させた後に、加圧開始時間〔s〕にコンタクト圧が生じる様ツールの移動速度を調整しながら加熱工程を実施した。また、ステージ(熱板B)は、予熱として70℃〜130℃の範囲で事前に加熱しておく事で、加熱工程1と併せて加圧工程開始時点での基板の内部実温を調整しておき、ツールコンタクト後、加圧工程に移行するタイミングと同時に加熱工程2として昇温を開始し、加圧工程時の基板の内部実温度相当でピーク到達温度が250℃となるように昇温させた。
加圧工程は、100Nの加圧印可を行いながら保持し、バンプと接続端子の接続を行った。保持時間は、残存ボイド量の減少に変化が生じなくなくなるまでとし、ツールの加熱開始から加圧工程の解放までの時間をトータル本圧タクトとして算出した。

<残存ボイド量の評価>
各実施例および比較例に従って作成した実装済み基板を、超音波映像装置((株)日立パワーソリューションズ製、FS300III)を用いてボイドの観察を行い、チップ面積に占めるボイドの割合を測定する事で以下の判定を行い、△以上を合格とした。
◎:ボイド面積割合が2%以下で、配線を跨ぐボイドが無い。
〇:ボイド面積割合が2%より多く5%以下で、配線を跨ぐボイドが無い。
△:配線を跨ぐボイドがチップ当たり3個以内。
▲:チップ面A1の四隅などに、シート状接着剤の充填不良個所が有る。
×:配線を跨ぐボイドがチップ当たり4個以上および/または充填不良個所がある。
<はんだフローの評価>
各実施例および比較例に従って作成した実装済み基板を、X線非破壊検査装置(松定プレシジョン(株)、μnRAY7600)を用いて、バンプ先のはんだが実装工程によって接続端子にフローした際の配線面への流出距離を測定することで以下の判定を行い、△以上を合格とした。
◎:バンプ径側面よりフローしたはんだの距離が5μm以下
〇:バンプ径側面よりフローしたはんだの距離が5μmより大きく10μm以下
△:バンプ径側面よりフローしたはんだの距離が10μmより大きく20μm以下
×:バンプ径側面よりフローしたはんだの距離が20μmより大きい。

<バンプ接続状態の評価>
各実施例および比較例に従って作成した実装済み配線基板の接続抵抗値について、最小表示0.1Ωのデジタルマルチメーターを用いて計測した。各デイジーチェーン間の接続抵抗値がチップ設計の150%以内であれば導通(接続抵抗値)が良好、150%より高く〜300%以下である場合は導通(接続抵抗値)が高め、300%より高い場合は導通(接続抵抗値)が不良とした。
また、実装済み配線基板を断面方向に切削研磨することで、バンプ断面を露出させて、20バンプずつ確認を行い、接続部分の合金形成状態と、はんだと接続端子上面の接合部位幅に対するシート状接着剤樹脂の噛み込み幅割合を観察した。
接続抵抗値、合金の形成状態、樹脂の噛み込み幅割合を総合的に勘案し、以下の通りバンプ接続状態の判定を行い、△以上を合格とした。
◎:良好な合金形成、樹脂噛み込み幅割合は30%以下で、接続抵抗値は良好
〇:良好な合金形成、樹脂噛み込み幅割合は30より多く50%以下で接続抵抗値は良好。
△:合金は形成されているが少なく、接続抵抗値が高め。
▲:合金形成が不安定で、樹脂噛み込みが50%より多いか、はんだが飛散気味
×:導通不良
<トータル本圧タクトの算出>
各実施例および比較例に従って作成した実装済み配線基板について、加熱工程1の開始を0sとし、加熱工程1の時間と、残存ボイド量の減少に変化が生じなくなくなったと判断した加圧保持時間の合計をトータル本圧タクト[s]として算出した。バンプ接続・導通がとれなかった水準については、算出対象としなかった。

<耐リフロー試験>
各実施例および比較例に従って作成した実装済み基板について、恒温高湿槽およびリフロー炉(センスビー社製、R−II)を用いて、下記事前吸湿処理およびリフロー炉への繰り返し投入を行う事で耐リフロー性の評価を行い、以下の通り耐リフロー性としての判定を行った。リフロー炉のピーク温度は260℃で、240℃以上の保持時間は25秒として、鉛フリーはんだを想定した熱負荷を実施した。
◎:85℃/85%RH48hr事前吸湿+260℃×3回通過後で断線なし。
〇:◎には該当しない場合であって、85℃/60%RH48hr事前吸湿+260℃×3回通過後で断線なし。
△:◎や〇には該当しない場合であって、40℃/90%RH48hr事前吸湿+260℃×3回通過後で断線なし。
×:いずれも導通破壊個所あり。
<サーマルサイクル試験>
各実施例および比較例に従って作成した実装済み基板のサーマルサイクル試験について、冷熱衝撃試験機(エスペック社製、型式TSE−11)を用いて冷熱負荷の印可を行い、その試験後導通状況について評価を行い、以下の通りサーマルサイクル耐性の判定を行った。尚、各温度における滞留時間は1時間とした。
◎:−40℃〜150℃、1000サイクル 導通抵抗値は初期比150%以内。
〇:◎には該当しない場合であって、−40℃〜125℃、1000サイクル 導通抵抗値は初期比150%以内。
△:◎や〇には該当しない場合であって、−30℃〜80℃ 、1000サイクル 導通抵抗値は初期比150%以内。
×:断線もしくは150%を超える導通抵抗値の増加。
Figure 2021118187
Figure 2021118187
Figure 2021118187
表2において、「仮本でない」とは、仮本分離式フリップチップ実装工法ではない工法が実施されていることを意味する。ここで「仮本分離式フリップチップ実装工法ではない工法」とは、「仮接着工程」を行っていない工法である。
Figure 2021118187
Figure 2021118187
1:チップ
2:バンプ
3:接着剤層
4:接続端子
5:接続基板
6:カバーフィルム
7:剥離性基材フィルム
8:熱板A
9:熱板B
本発明の実装済み配線基板の製造方法は、パソコン、携帯端末などに使用される電子部品における各種チップと配線基板の電気的な接続に利用可能で、多ピン、狭ギャップの実装を実現しつつ、プロセス時間を大幅に短縮する事で低コストな製品の提供が可能となる。

Claims (6)

  1. 一方の面(以下、面A1という)にバンプ又は接続端子のいずれか一方を有するチップ、並びに、一方の面(以下、面B1という)にバンプ又は接続端子のうちで前記面A1が有さない方のいずれか一方を有する接続基板について、前記チップ及び前記接続基板を、接着剤層を介して接着しつつ、前記バンプと前記接続端子を接続する、フリップチップ実装工法による実装済み配線基板の製造方法であって、
    以下の工程を有する、実装済み配線基板の製造方法。
    仮接着工程:前記バンプと前記接続端子の距離が0〜20μmとなる位置に、前記チップの面A1と前記接続基板の面B1が対向するように、前記接着剤層により仮接着する工程。
    加熱工程1:前記チップの面A1とは反対の面(以下、面A2という)の側から、熱板Aにより加熱する工程。
    加圧工程:前記加熱工程1の開始から0.5〜7.5秒経過後に、前記チップと前記接続基板を加圧する工程。
  2. 前記加熱工程1において、前記チップの面A2と熱板Aが接触しないように、加熱が行われる、請求項1に記載の実装済み配線基板の製造方法。
  3. 前記加熱工程1において、前記チップの面A2と前記熱板Aの距離が0.7mm以下で、加熱が行われる、請求項1又は2に記載の実装済み配線基板の製造方法。
  4. 前記接着剤層が、熱硬化性樹脂を含み、
    前記加熱工程1の開始から前記加圧工程の開始前までの時間における、前記接着剤層の反応率変化が5%以上30%以下である、請求項1〜3のいずれかに記載の実装済み配線基板の製造方法。
  5. 前記接着剤層が、熱可塑性樹脂を含み、
    前記熱可塑性樹脂が、ポリイミド樹脂、及び/又は、フェノキシ樹脂を含む、請求項1〜4のいずれかに記載の実装済み配線基板の製造方法。
  6. 請求項1〜5のいずれかに記載の製造方法によって得られた実装済み配線基板を含む、半導体装置。
JP2020008012A 2020-01-22 2020-01-22 実装済み配線基板の製造方法、及びそれを用いた半導体装置の製造方法 Active JP7314808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020008012A JP7314808B2 (ja) 2020-01-22 2020-01-22 実装済み配線基板の製造方法、及びそれを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020008012A JP7314808B2 (ja) 2020-01-22 2020-01-22 実装済み配線基板の製造方法、及びそれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021118187A true JP2021118187A (ja) 2021-08-10
JP7314808B2 JP7314808B2 (ja) 2023-07-26

Family

ID=77175168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020008012A Active JP7314808B2 (ja) 2020-01-22 2020-01-22 実装済み配線基板の製造方法、及びそれを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7314808B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159847A (ja) * 2010-02-02 2011-08-18 Apic Yamada Corp 半導体装置の接合装置及び接合方法
JP2018141106A (ja) * 2017-02-28 2018-09-13 住友ベークライト株式会社 熱硬化性樹脂組成物、キャリア基材付き樹脂シートおよび半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159847A (ja) * 2010-02-02 2011-08-18 Apic Yamada Corp 半導体装置の接合装置及び接合方法
JP2018141106A (ja) * 2017-02-28 2018-09-13 住友ベークライト株式会社 熱硬化性樹脂組成物、キャリア基材付き樹脂シートおよび半導体装置

Also Published As

Publication number Publication date
JP7314808B2 (ja) 2023-07-26

Similar Documents

Publication Publication Date Title
WO2013133015A1 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP2014060241A (ja) 半導体装置の製造方法
JPWO2008054012A1 (ja) 接着テープ及びそれを用いてなる半導体装置
JPWO2017073630A1 (ja) 半導体用接着剤、半導体装置及びそれを製造する方法
JP6706995B2 (ja) アンダーフィル用絶縁フィルム
JP6888749B1 (ja) 電子部品装置を製造する方法
JP2017197688A (ja) アンダーフィル用絶縁フィルム
TW202122545A (zh) 半導體用接著劑及其製造方法、以及半導體裝置及其製造方法
JP2005264109A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
TW202219220A (zh) 半導體用接著劑、以及半導體裝置及其製造方法
Jang et al. Adhesion of NCF to oxidized Si wafers after oxygen plasma treatment
JP5712884B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP7314808B2 (ja) 実装済み配線基板の製造方法、及びそれを用いた半導体装置の製造方法
JP7276105B2 (ja) アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置
TWI822970B (zh) 電子零件裝置的製造方法
JP2018160566A (ja) ギャングボンディングプロセス用アンダーフィル絶縁フィルム
JP2014146638A (ja) 半導体装置の製造方法
JP7066350B2 (ja) 生産性に優れたギャングボンディングプロセス用アンダーフィル絶縁フィルム
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
JP5925460B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
Lee et al. The Effect of the Thermal Mechanical Properties of Nonconductive Films on the Thermal Cycle Reliability of 40-$\mu $ m Fine Pitch Cu-Pillar/Ni/SnAg Microbump Flip-Chip Assembly
JP2014237843A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
Kim et al. Reliability of an ultra-fine-pitch COF flip-chip package using non-conductive paste
JP6885527B1 (ja) 電子部品装置を製造する方法、及び電子部品装置
JP7436240B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230626

R151 Written notification of patent or utility model registration

Ref document number: 7314808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151