KR102429619B1 - 본딩 스테이지와 이를 포함하는 본딩 장치 - Google Patents

본딩 스테이지와 이를 포함하는 본딩 장치 Download PDF

Info

Publication number
KR102429619B1
KR102429619B1 KR1020150161540A KR20150161540A KR102429619B1 KR 102429619 B1 KR102429619 B1 KR 102429619B1 KR 1020150161540 A KR1020150161540 A KR 1020150161540A KR 20150161540 A KR20150161540 A KR 20150161540A KR 102429619 B1 KR102429619 B1 KR 102429619B1
Authority
KR
South Korea
Prior art keywords
heater
cooler
disposed
substrate
heat
Prior art date
Application number
KR1020150161540A
Other languages
English (en)
Other versions
KR20170057972A (ko
Inventor
석승대
김상윤
김희재
신재봉
이병준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150161540A priority Critical patent/KR102429619B1/ko
Priority to US15/340,303 priority patent/US10058952B2/en
Publication of KR20170057972A publication Critical patent/KR20170057972A/ko
Application granted granted Critical
Publication of KR102429619B1 publication Critical patent/KR102429619B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B23K20/026—Thermo-compression bonding with diffusion of soldering material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/26—Auxiliary equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/08—Auxiliary devices therefor
    • B23K3/085—Cooling, heat sink or heat shielding means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K37/00—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups
    • B23K37/003—Cooling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75501—Cooling means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75986—Auxiliary members on the pressing surface
    • H01L2224/75988—Material of the auxiliary member

Abstract

본딩 스테이지가 제공된다. 본딩 스테이지는, 복수의 반도체 칩이 배치된 기판의 제1 영역의 하부에 배치되는 제1 히터, 상기 기판의 상기 제1 영역과 다른 제2 영역의 하부에 배치되는 제2 히터, 상기 제1 히터와 상기 제2 히터의 하부에 배치되어, 상기 제1 히터의 열과 상기 제2 히터의 열이 상기 제1 히터와 상기 제2 히터의 하부로 전달되는 것을 차단하는 냉각기, 및 상기 제1 히터와 상기 제2 히터 상에 배치되어 상기 기판을 지지하고, 상기 제1 히터의 열과 상기 제2 히터의 열을 상기 기판에 전달하는 박판 플레이트를 포함하되, 상기 제1 히터와 상기 제2 히터는 서로 독립적으로 가동된다.

Description

본딩 스테이지와 이를 포함하는 본딩 장치{Bonding stage and bonding apparatus comprising the same}
본 발명은 본딩 스테이지와 이를 포함하는 본딩 장치에 관한 것이다.
일반적으로 본딩 장치는, 웨이퍼 상에 형성된 각각의 반도체 칩을 인쇄회로기판에 본딩시키는 장치이다. 인쇄회로기판(Printed circuit board)의 표면에는 일반적인 개별 칩 저항(Discrete chip resistor) 또는 일반적인 개별 칩 커패시터(Discrete chip capacitor)를 실장하였으나, 최근 메모리, 어플리케이션 프로세서와 같은 능동 부품을 인쇄회로기판 내부에 실장하는 임베디드(Embedded) 패키지가 개발되었다.
이러한 임베디드(Embedded) 패키지는 부품들이 내부에 실장됨으로써 부품 간의 배선이 단축되고, 그로 인해서 안정적인 신뢰도 및 전기적 특성을 얻을 수 있다. 또한, 외장형 인쇄회로기판에 비해서 적은 기판의 면적으로도 모듈 구성이 가능함으로써 다양한 형태의 휴대용 전자 기기들에 적용될 수 있다는 장점이 있으며, 반도체 패키지의 사이즈를 크게 감소시키고, 반도체 칩의 손상을 방지하는 등 다양한 용도로 사용되고 있다.
본 발명이 해결하고자 하는 과제는, 반도체 칩의 본딩 공정에서 접합물질의 선경화를 방지하기 위한 본딩 스테이지를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 반도체 칩의 본딩 공정에서 접합물질의 선경화를 방지하기 위한 본딩 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 반도체 칩의 본딩 공정에서 반도체 칩의 외관 불량을 방지하기 위한 본딩 장치를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 본딩 스테이지의 일 실시예는, 복수의 반도체 칩이 배치된 기판의 제1 영역의 하부에 배치되는 제1 히터, 상기 기판의 상기 제1 영역과 다른 제2 영역의 하부에 배치되는 제2 히터, 상기 제1 히터와 상기 제2 히터의 하부에 배치되어, 상기 제1 히터의 열과 상기 제2 히터의 열이 상기 제1 히터와 상기 제2 히터의 하부로 전달되는 것을 차단하는 냉각기, 및 상기 제1 히터와 상기 제2 히터 상에 배치되어 상기 기판을 지지하고, 상기 제1 히터의 열과 상기 제2 히터의 열을 상기 기판에 전달하는 박판 플레이트를 포함하되, 상기 제1 히터와 상기 제2 히터는 서로 독립적으로 가동된다.
본 발명의 기술적 사상에 따른 몇몇 실시예에서, 상기 냉각기는, 상기 제1 히터의 하부에 배치되어 상기 제1 히터의 열이 상기 제1 히터의 하부로 전달되는 것을 차단하는 제1 냉각기와, 상기 제2 히터의 하부에 배치되어 상기 제2 히터의 열이 상기 제2 히터의 하부로 전달되는 것을 차단하는 제2 냉각기를 포함할 수 있다.
본 발명의 기술적 사상에 따른 몇몇 실시예에서, 상기 제1 냉각기는 상기 제1 냉각기의 내부를 관통하는 제1 냉각배관을 포함하고, 상기 제2 냉각기는 상기 제2 냉각기의 내부를 관통하는 제2 냉각배관을 포함하고, 상기 제1 냉각배관을 통해 유입되는 냉각유체를 이용하여 상기 제1 냉각기의 온도를 감소시키고, 상기 제2 냉각배관을 통해 유입되는 냉각유체를 이용하여 상기 제2 냉각기의 온도를 감소시킬 수 있다.
본 발명의 기술적 사상에 따른 몇몇 실시예에서, 상기 제1 히터와 상기 냉각기 사이에 배치되고, 상기 제1 히터에서 생성되어 상기 냉각기로 전달되는 열을 감소시키는 제1 단열부와, 상기 제2 히터와 상기 냉각기 사이에 배치되고, 상기 제2 히터에서 생성되어 상기 냉각기로 전달되는 열을 감소시키는 제2 단열부를 더 포함할 수 있다.
본 발명의 기술적 사상에 따른 몇몇 실시예에서, 상기 제1 단열부와 상기 제2 단열부는 열전도율이 낮은 세라믹을 포함할 수 있다.
본 발명의 기술적 사상에 따른 몇몇 실시예에서, 상기 제1 히터와 상기 제2 히터 사이에 배치되어, 상기 제1 히터와 상기 제2 히터 사이의 열교환을 차단하는 히터 단열부를 더 포함할 수 있다.
본 발명의 기술적 사상에 따른 몇몇 실시예에서, 상기 박판 플레이트는 열전도율이 높은 세라믹을 포함할 수 있다.
본 발명의 기술적 사상에 따른 몇몇 실시예에서, 상기 제1 히터 상에 배치된 상기 복수의 반도체 칩을 상기 기판에 본딩시키는 경우, 상기 제1 히터는 가동되고, 상기 제2 히터는 미가동되고, 상기 제2 히터 상에 배치된 상기 복수의 반도체 칩을 상기 기판에 본딩시키는 경우, 상기 제2 히터는 가동되고, 상기 제1 히터는 미가동될 수 있다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 본딩 장치의 일 실시예는, 복수의 반도체 칩 상에 배치되어 상기 복수의 반도체 칩이 배치된 기판 상에서 이동하고, 상기 복수의 반도체 칩에 압력과 열을 가하는 본딩 해드, 상기 기판의 제1 영역의 하부에 배치되는 제1 히터, 상기 기판의 상기 제1 영역과 다른 제2 영역의 하부에 배치되는 제2 히터, 상기 제1 히터와 상기 제2 히터의 하부에 배치되어, 상기 제1 히터의 열과 상기 제2 히터의 열이 상기 제1 히터와 상기 제2 히터의 하부로 전달되는 것을 차단하는 냉각기, 상기 제1 및 제2 히터와 상기 냉각기 사이에 배치되어 상기 제1 히터와 상기 제2 히터를 냉각시키는 히터 냉각기, 및 상기 제1 히터와 상기 제2 히터 상에 배치되어 상기 기판을 지지하고, 상기 제1 히터의 열과 상기 제2 히터의 열을 상기 기판에 전달하는 박판 플레이트를 포함한다.
본 발명의 기술적 사상에 따른 몇몇 실시예에서, 상기 히터 냉각기와 상기 냉각기 사이에 배치되고, 상기 제1 및 제2 히터에서 생성되어 상기 냉각기로 전달되는 열을 감소시키는 단열부 더 포함할 수 있다.
본 발명의 기술적 사상에 따른 몇몇 실시예에서, 상기 히터 냉각기는, 상기 제1 히터와 상기 단열부 사이에 배치되어 상기 제1 히터를 냉각시키는 제1 히터 냉각기와, 상기 제2 히터와 상기 단열부 사이에 배치되어 상기 제2 히터를 냉각시키는 제2 히터 냉각기를 포함할 수 있다.
본 발명의 기술적 사상에 따른 몇몇 실시예에서, 상기 제1 히터 냉각기는 상기 제1 히터 냉각기의 내부를 관통하는 제1 히터 냉각배관을 포함하고, 상기 제2 히터 냉각기는 상기 제2 히터 냉각기의 내부를 관통하는 제2 히터 냉각배관을 포함하고, 상기 제1 히터 냉각배관을 통해 유입되는 냉각유체를 이용하여 상기 제1 히터 냉각기의 온도를 감소시키고, 상기 제2 히터 냉각배관을 통해 유입되는 냉각유체를 이용하여 상기 제2 히터 냉각기의 온도를 감소시킬 수 있다.
본 발명의 기술적 사상에 따른 몇몇 실시예에서, 상기 제1 히터 및 상기 제1 히터 냉각기는, 상기 제2 히터 및 상기 제2 히터 냉각기와 독립적으로 가동될 수 있다.
본 발명의 기술적 사상에 따른 몇몇 실시예에서, 상기 본딩 해드가 상기 제1 히터 상에 위치하는 경우, 상기 제1 히터의 가동이 중단되기 전에 상기 제2 히터의 가동이 시작되고, 상기 본딩 해드가 상기 제2 히터 상으로 이동하는 경우, 상기 제1 히터의 가동이 중단될 수 있다.
본 발명의 기술적 사상에 따른 몇몇 실시예에서, 상기 제1 히터와 상기 제2 히터는 열전도율이 높은 세라믹을 포함할 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 기술적 사상에 따른 일 실시예에 따른 본딩 장치의 사시도이다.
도 2는 도 1을 A-A' 선을 따라 절단한 단면도이다.
도 3은 도 1을 B-B' 선을 따라 절단한 단면도이다.
도 4는 반도체 칩의 본딩 공정에서의 외관 불량이 발생하는 것을 설명하기 위한 도면이다.
도 5는 본 발명의 기술적 사상에 따른 일 실시예에 따른 본딩 장치에서 박판 플레이트의 효과를 설명하기 위한 도면이다.
도 6은 본 발명의 기술적 사상에 따른 몇몇 실시예에 따른 본딩 장치의 동작을 순차적으로 도시한 순서도이다.
도 7은 본 발명의 기술적 사상에 따른 다른 몇몇 실시예에 따른 본딩 장치의 동작을 순차적으로 도시한 순서도이다.
도 8은 본 발명의 기술적 사상에 따른 다른 실시예에 따른 본딩 장치의 단면도이다.
도 9는 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 본딩 장치의 단면도이다.
도 10은 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 본딩 장치의 단면도이다.
도 11은 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 본딩 장치의 단면도이다.
도 12는 본 발명의 기술적 사상에 따른 몇몇 실시예에 따른 본딩 장치를 이용하여 형성된 반도체 장치를 포함하는 전자 시스템 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서, 도 1 내지 도 3을 참조하여, 본 발명의 기술적 사상에 따른 일 실시예에 따른 본딩 장치를 설명한다.
도 1은 본 발명의 기술적 사상에 따른 일 실시예에 따른 본딩 장치의 사시도이다. 도 2는 도 1을 A-A' 선을 따라 절단한 단면도이다. 도 3은 도 1을 B-B' 선을 따라 절단한 단면도이다.
도 1을 참조하면, 본딩 장치(100)는 본딩 스테이지 및 본딩 해드(160)를 포함한다. 본딩 스테이지는 박판 플레이트(110), 히터(120), 단열부(130), 냉각기(140) 및 냉각배관(150)을 포함한다.
기판(10)은 반도체 웨이퍼에 기반한 실리콘 기판일 수 있다. 몇몇의 실시예에서 기판(10)은 패키지용 기판일 수 있고, 예를 들어, 인쇄회로기판(Printed Circuit Board, PCB)일 수 있다.
기판(10)은 예를 들어, 벌크 실리콘일 수 있다. 이와 달리, 기판(10)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘게르마늄, 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있다. 또는, 기판(10)은 베이스 기판 상에 에피층이 배치된 것일 수도 있다.
복수의 반도체 칩(20)은 실리콘, SOI(Silicon On Insulator), 실리콘 게르마늄 등을 이용하여 제조될 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
복수의 반도체 칩(20)은 예를 들어, 비휘발성 메모리 칩(non-volatile memory chip)일 수 있다. 구체적으로, 메모리 칩은 플래시 메모리 칩(flash memory chip)일 수 있다. 더욱 구체적으로, 메모리 칩은 낸드(NAND) 플래시 메모리 칩 또는 노어(NOR) 플래시 메모리 칩 중 어느 하나일 수 있다.
하지만, 본 발명의 기술적 사상에 따른 몇몇 실시예에 따른 반도체 장치가 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 메모리 칩은 PRAM(Phase-change Random-Access Memory), MRAM(Magneto-resistive Random-Access Memory), RRAM(Resistive Random-Access Memory) 중 어느 하나를 포함할 수도 있다.
복수의 반도체 칩(20)이 비휘발성 메모리 칩인 경우, 다양한 형태들의 반도체 패키지(semiconductor package)로 구현될 수 있다. 예를 들면, 본 발명의 기술적 사상에 따른 복수의 반도체 칩(20)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등의 방식으로 패키징될 수 있다.
접합부(30)는 비전도성 폴리머 막(non-conductive film, NCF)일 수 있다. 접합부(30)는 예를 들어, 에폭시 수지(epoxy resin), 아크릴 수지(acrylic resin), 폴리 에스터 수지(polyester resin) 또는 폴리 카보네이트(polycarbonate) 중 적어도 하나의 유기 수지(organic resin)를 포함할 수 있다.
본딩 해드(160)는 본딩 스테이지 상에 배치될 수 있다. 구체적으로, 본딩 해드(160)는 본딩 스테이지 상에 배치되는 복수의 반도체 칩(20) 상에 배치되어 복수의 반도체 칩(20)을 기판(10) 상에 본딩시킬 수 있다.
본딩 해드(160)는 복수의 반도체 칩(20)에 압력과 열을 가할 수 있다. 이로 인해, 복수의 반도체 칩(20)은 기판(10)과 복수의 반도체 칩(20) 사이에 배치된 접합부(30)에 의해 기판(10)에 본딩될 수 있다.
히터(120)는 제1 히터(121), 제2 히터(122) 및 제3 히터(123)을 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 히터(120)는 2개의 히터를 포함할 수 있다. 또한, 또 다른 몇몇 실시예에서, 히터(120)는 4개 이상의 히터를 포함할 수 있다.
히터(120)는 복수의 반도체 칩(20)이 배치된 기판의 하부에 배치될 수 있다. 구체적으로, 제1 히터(121)는 기판(10)의 제1 영역의 하부에 배치될 수 있다. 제2 히터(122)는 기판(10)의 제1 영역과 다르고, 제1 영역과 인접한 제2 영역의 하부에 배치될 수 있다. 제3 히터(123)는 기판(10)의 제1 및 제2 영역과 다르고, 제2 영역과 인접한 제3 영역의 하부에 배치될 수 있다.
제1 히터(121)는 기판(10)의 제1 영역에 열을 가할 수 있다. 제1 히터(121)는 접합부(30)를 이용하여 기판(10)의 제1 영역 상에 배치된 제1 반도체 칩(21)을 기판(10) 상에 본딩시킬 수 있다.
제2 히터(122)는 기판(10)의 제2 영역에 열을 가할 수 있다. 제2 히터(122)는 접합부(30)를 이용하여 기판(10)의 제2 영역 상에 배치된 제2 반도체 칩(22)을 기판(10) 상에 본딩시킬 수 있다.
제3 히터(123)는 기판(10)의 제3 영역에 열을 가할 수 있다. 제3 히터(123)는 접합부(30)를 이용하여 기판(10)의 제3 영역 상에 배치된 제3 반도체 칩(23)을 기판(10) 상에 본딩시킬 수 있다.
제1 내지 제3 히터(121, 122, 123)는 상호 독립적으로 가동될 수 있다. 본 발명의 기술적 사상에 따른 몇몇 실시예에서, 기판(10)의 제1 영역 상에 배치된 제1 반도체 칩(21)이 기판(10)에 본딩되는 경우, 제1 히터(121)는 가동되고, 제2 및 제3 히터(122, 123)는 미가동될 수 있다.
기판(10)의 제2 영역 상에 배치된 제2 반도체 칩(22)이 기판(10)에 본딩되는 경우, 제2 히터(122)는 가동되고, 제1 및 제3 히터(121, 123)는 미가동될 수 있다.
기판(10)의 제3 영역 상에 배치된 제3 반도체 칩(23)이 기판(10)에 본딩되는 경우, 제3 히터(123)는 가동되고, 제1 및 제2 히터(121, 122)는 미가동될 수 있다.
본 발명의 기술적 사상에 따른 다른 몇몇 실시예에서, 기판(10)의 제1 영역 상에 배치된 제1 반도체 칩(21)이 기판(10)에 본딩되는 경우, 제1 히터(121)는 가동되고, 제1 히터(121)의 가동이 중단되기 전에 제2 히터(122)가 가동될 수 있다.
기판(10)의 제2 영역 상에 배치된 제2 반도체 칩(22)이 기판(10)에 본딩되는 경우, 제1 히터(121)는 미가동되고, 제2 히터(122)는 가동되고, 제2 히터(122)의 가동이 중단되기 전에 제3 히터(122)가 가동될 수 있다.
기판(10)의 제3 영역 상에 배치된 제3 반도체 칩(23)이 기판(10)에 본딩되는 경우, 제1 및 제2 히터(121, 122)는 미가동되고, 제3 히터(123)는 가동될 수 있다.
히터(120)는 열전도율이 상대적으로 높은 세라믹을 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 히터(120)는 열전도율이 상대적으로 높은 다른 물질을 포함할 수 있다.
박판 플레이트(110)는 히터(120) 상에 배치될 수 있다. 구체적으로, 박판 플레이트(110)는 히터(120)와 기판(10) 사이에 배치되어 기판(10)을 지지할 수 있다.
박판 플레이트(110)는 히터(120)에서 생성된 열을 기판(10)에 전달할 수 있다. 박판 플레이트(110)는 열전도율이 상대적으로 높은 세라믹을 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 박판 플레이트(110)는 열전도율이 상대적으로 높은 다른 물질을 포함할 수 있다.
박판 플레이트(110)는 제1 내지 제3 히터(121, 122, 123)의 각각의 상면의 높이에 차이가 발생하는 경우, 제1 내지 제3 히터(121, 122, 123)의 높이의 차이와 상관 없이 기판(10)을 동일 평면 상에서 지지할 수 있다.
단열부(130)는 제1 단열부(131), 제2 단열부(132) 및 제3 단열부(133)를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 단열부(130)는 1개 또는 2개의 단열부를 포함할 수 있다. 또한, 또 다른 몇몇 실시예에서, 단열부(130)는 4개 이상의 단열부를 포함할 수 있다.
단열부(130)는 히터(120)의 하부에 배치될 수 있다. 구체적으로, 제1 단열부(131)는 제1 히터(121)와 제1 냉각기(141) 사이에 배치될 수 있다. 제2 단열부(132)는 제2 히터(122)와 제2 냉각기(142) 사이에 배치될 수 있다. 제3 단열부(133)는 제3 히터(123)와 제1 냉각기(143) 사이에 배치될 수 있다.
제1 단열부(131)는 제1 히터(121)에서 생성되어 본딩 장치(100)의 하부로 전달되는 열을 감소시킬 수 있다. 제2 단열부(132)는 제2 히터(122)에서 생성되어 본딩 장치(100)의 하부로 전달되는 열을 감소시킬 수 있다. 제3 단열부(133)는 제3 히터(123)에서 생성되어 본딩 장치(100)의 하부로 전달되는 열을 감소시킬 수 있다.
단열부(130)는 열전도율과 열변형이 상대적으로 낮은 세라믹을 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 단열부(130)는 열전도율과 열변형이 상대적으로 낮은 다른 물질을 포함할 수 있다.
냉각기(140)는 제1 냉각기(141), 제2 냉각기(142) 및 제 3 냉각기(143)를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 냉각기(140)는 1개 또는 2개의 냉각기를 포함할 수 있다. 또한, 또 다른 몇몇 실시예에서, 냉각기(140)는 4개 이상의 냉각기를 포함할 수 있다.
냉각기(140)는 단열부(130)의 하부에 배치될 수 있다. 구체적으로, 제1 냉각기(141)는 제1 단열부(131)의 하부에 배치될 수 있다. 제2 냉각기(142)는 제2 단열부(132)의 하부에 배치될 수 있다. 제3 냉각기(143)는 제3 단열부(133)의 하부에 배치될 수 있다.
제1 냉각기(141)는 제1 냉각배관(151)을 이용하여, 제1 히터(121)에서 생성되어 제1 단열부(131)에 의해 감소된 열이 본딩 장치(100)의 하부로 전달되는 것을 차단할 수 있다.
제2 냉각기(142)는 제2 냉각배관(152)을 이용하여, 제2 히터(122)에서 생성되어 제2 단열부(132)에 의해 감소된 열이 본딩 장치(100)의 하부로 전달되는 것을 차단할 수 있다.
제3 냉각기(143)는 제3 냉각배관(153)을 이용하여, 제3 히터(123)에서 생성되어 제3 단열부(133)에 의해 감소된 열이 본딩 장치(100)의 하부로 전달되는 것을 차단할 수 있다.
제1 내지 제3 냉각기(141, 142, 143)는 복수의 반도체 칩(20)이 기판(10) 상에 본딩되는 경우, 지속적으로 가동될 수 있다.
이로 인해, 제1 내지 제3 냉각기(141, 142, 143)는 복수의 반도체 칩(20)이 기판(10) 상에 본딩되는 동안, 제1 내지 제3 히터(121, 122, 123)에서 생성된 열이 제1 내지 제3 냉각기(141, 142, 143)의 하부로 전달되는 것을 지속적으로 차단할 수 있다.
다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 제1 내지 제3 냉각기(141, 142, 143)는 제1 내지 제3 히터(121, 122, 123)의 가동에 대응하여 가동될 수 있다.
냉각배관(150)은 제1 냉각배관(151), 제2 냉각배관(152) 및 제3 냉각배관(153)을 포함할 수 있다.
냉각배관(150)은 냉각기(140)의 내부를 관통하도록 배치될 수 있다. 구체적으로, 제1 냉각배관(151)은 제1 냉각기(141)를 관통하도록 배치될 수 있다. 제2 냉각배관(152)은 제2 냉각기(142)를 관통하도록 배치될 수 있다. 제3 냉각배관(153)은 제3 냉각기(143)를 관통하도록 배치될 수 있다.
도 1에는 냉각배관(150)이 냉각기(140)가 연장되는 방향으로 관통되어 연장되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
냉각배관(150)의 내부에 냉각유체가 유입될 수 있다. 냉각유체는 예를 들어, 물 또는 공기일 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 냉각유체는 물 또는 공기 이외의 다른 유체일 수 있다. 냉각배관(150)은 내부로 유입되는 냉각유체를 이용하여 냉각기(140)의 온도를 감소시킬 수 있다.
도 1에는, 각각의 냉각기(140)에 1개의 냉각배관(150)이 배치되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 각각의 냉각기(140)에 2개 이상의 냉각배관(150)이 배치될 수 있다.
이하에서, 도 4 및 도 5를 참조하여, 본 발명의 기술적 사상에 따른 일 실시예에 따른 본딩 장치에서 박판 플레이트의 효과를 설명한다.
도 4는 반도체 칩의 본딩 공정에서의 외관 불량이 발생하는 것을 설명하기 위한 도면이다. 도 5는 본 발명의 기술적 사상에 따른 일 실시예에 따른 본딩 장치에서 박판 플레이트의 효과를 설명하기 위한 도면이다.
도 4를 참조하면, 반도체 칩(20)이 제1 히터(121)와 제2 히터(122)의 경계 상에 배치되고, 제1 히터(121)와 제2 히터(122)의 각각의 상면의 높이에 차이가 발생하는 경우, 반도체 칩(20)의 본딩 과정에서 외관 불량이 발생할 수 있다.
구체적으로, 반도체 칩(20)이 본딩되는 기판(10)은 유연성이 있는 재질로 이루어 질 수 있다. 반도체 칩(20)이 기판(10)에 본딩되는 과정에서, 반도체 칩(20)이 제1 히터(121)와 제2 히터(122)의 경계 상에 배치되는 경우, 기판(10)이 제1 히터(121)와 제2 히터(122)의 상면을 따라 구부러질 수 있다. 이로 인해, 구부러진 기판(10) 상에 반도체 칩(20)이 본딩되어 도 4에서 보는 바와 같이, 외관 불량이 발생할 수 있다.
도 5를 참조하면, 본 발명의 기술적 사상에 따른 본딩 장치(100)는 기판(10)과 히터(120) 사이에 박판 플레이트(110)가 배치될 수 있다. 박판 플레이트(110)는 제1 히터(121)와 제2 히터(122)의 각각의 상면의 높이에 차이가 발생하는 경우, 기판(10)이 본딩 해드(160)의 압력에 의해 구부러지지 않도록 지지할 수 있다.
박판 플레이트(110)는 반도체 칩(20)의 본딩 과정에서, 변형이 일어나지 않도록 상대적으로 강도가 높은 물질로 이루어질 수 있다. 또한, 박판 플레이트(110)는 히터(120)에서 생성된 열을 기판(10)에 전달할 수 있도록 열전도율이 상대적으로 높은 물질로 이루어질 수 있다.
이하에서, 도 6을 참조하여, 본 발명의 기술적 사상에 따른 몇몇 실시예에 따른 본딩 장치의 동작을 설명한다.
도 6은 본 발명의 기술적 사상에 따른 몇몇 실시예에 따른 본딩 장치의 동작을 순차적으로 도시한 순서도이다.
도 1 및 도 6을 참조하면, 제1 반도체 칩(21)을 기판(10) 상에 본딩하는 경우, 본딩 해드(160)를 제1 반도체 칩(21) 상에 위치시킬 수 있다. 이어서, 제1 히터(121)를 가동하여 기판(10)에 열을 전달할 수 있다(S110).
제1 히터(121) 상에 배치된 기판(10)이 제1 반도체 칩(21)을 본딩시킬 수 있는 미리 정해진 온도로 가열되면, 제1 반도체 칩(21)을 기판(10)에 본딩시키기 전에 제2 히터(122)를 가동시킬 수 있다(S120).
제1 히터(121) 상에 배치된 기판(10)이 미리 정해진 온도로 가열되면, 본딩 해드(160)는 제1 반도체 칩(21) 상에서 하강되어 제1 반도체 칩(21)에 압력과 열을 가함으로써 제1 반도체 칩(21)을 기판(10) 상에 본딩 시킬 수 있다(S130).
제1 반도체 칩(21)의 본딩이 완료되면, 본딩 해드(160)를 제2 반도체 칩(22) 상으로 위치시킬 수 있다. 이 경우, 제1 히터(121)의 가동은 중단될 수 있다.
제2 히터(122) 상에 배치된 기판(10)이 제2 반도체 칩(22)을 본딩시킬 수 있는 미리 정해진 온도로 가열되면, 제2 반도체 칩(22)을 기판(10)에 본딩시키기 전에 제3 히터(123)를 가동시킬 수 있다(S140).
제2 히터(122) 상에 배치된 기판(10)이 미리 정해진 온도로 가열되면, 본딩 해드(160)는 제2 반도체 칩(22) 상에서 하강되어 제2 반도체 칩(22)에 압력과 열을 가함으로써 제2 반도체 칩(22)을 기판(10) 상에 본딩 시킬 수 있다(S150).
제2 반도체 칩(22)의 본딩이 완료되면, 본딩 해드(160)를 제3 반도체 칩(23) 상으로 위치시킬 수 있다. 이 경우, 제2 히터(122)의 가동은 중단될 수 있다(S160).
제3 히터(123) 상에 배치된 기판(10)이 미리 정해진 온도로 가열되면, 본딩 해드(160)는 제3 반도체 칩(23) 상에서 하강되어 제3 반도체 칩(23)에 압력과 열을 가함으로써 제3 반도체 칩(23)을 기판(10) 상에 본딩 시킬 수 있다(S170).
이러한 과정을 통해 제1 내지 제3 반도체 칩(21, 22, 23)을 순차적으로 기판(10) 상에 본딩시킬 수 있다.
이하에서, 도 7을 참조하여, 본 발명의 기술적 사상에 따른 다른 몇몇 실시예에 따른 본딩 장치의 동작을 설명한다.
도 7은 본 발명의 기술적 사상에 따른 다른 몇몇 실시예에 따른 본딩 장치의 동작을 순차적으로 도시한 순서도이다.
도 1 및 도 7을 참조하면, 제1 반도체 칩(21)을 기판(10) 상에 본딩하는 경우, 본딩 해드(160)를 제1 반도체 칩(21) 상에 위치시킬 수 있다.
이 경우, 제1 히터(121)는 가동되고, 제2 및 제3 히터(122, 123)는 미가동되고, 제1 히터(121)는 제1 히터(121) 상에 배치된 기판(10)에 열을 전달할 수 있다(S210).
제1 히터(121) 상에 배치된 기판(10)이 제1 반도체 칩(21)을 본딩시킬 수 있는 미리 정해진 온도로 가열되면, 제1 반도체 칩(21)을 기판(10) 상에 본딩 시킬 수 있다(S220).
제1 반도체 칩(21)의 본딩이 완료되면, 본딩 해드(160)를 제2 반도체 칩(22) 상으로 위치시킬 수 있다.
이 경우, 제2 히터(122)는 가동되고, 제1 및 제3 히터(121, 123)는 미가동되고, 제2 히터(122)는 제2 히터(122) 상에 배치된 기판(10)에 열을 전달할 수 있다(S230).
제2 히터(122) 상에 배치된 기판(10)이 제2 반도체 칩(22)을 본딩시킬 수 있는 미리 정해진 온도로 가열되면, 제2 반도체 칩(22)을 기판(10) 상에 본딩 시킬 수 있다(S240).
제2 반도체 칩(22)의 본딩이 완료되면, 본딩 해드(160)를 제3 반도체 칩(23) 상으로 위치시킬 수 있다.
이 경우, 제3 히터(123)는 가동되고, 제1 및 제2 히터(121, 122)는 미가동되고, 제3 히터(123)는 제3 히터(123) 상에 배치된 기판(10)에 열을 전달할 수 있다(S250).
제3 히터(123) 상에 배치된 기판(10)이 제3 반도체 칩(23)을 본딩시킬 수 있는 미리 정해진 온도로 가열되면, 제3 반도체 칩(23)을 기판(10) 상에 본딩 시킬 수 있다(S260).
이러한 과정을 통해 제1 내지 제3 반도체 칩(21, 22, 23)을 순차적으로 기판(10) 상에 본딩시킬 수 있다.
본 발명의 기술적 사상에 따른 일 실시예에 따른 본딩 장치(100)는, 기판(10)의 하부에 복수의 히터(121, 122, 123)를 배치하고, 각각의 히터(121, 122, 123)가 독립적으로 가동될 수 있다. 이로 인해, 히터(120)는 본딩이 진행되는 반도체 칩(20)이 배치된 기판(10)의 영역에 선별적으로 열을 전달할 수 있다.
본딩 장치(100)는 본딩이 진행되지 않는 반도체 칩(20)의 하부에 배치된 히터(120)의 가동을 중단시킴으로써, 접합부(30)가 열에 장기간 노출되어 발생하는 선경화 현상을 방지할 수 있다.
또한, 본 발명의 기술적 사상에 따른 일 실시예에 따른 본딩 장치(100)는, 기판(10)과 히터(120) 사이에 박판 플레이트(110)를 배치함으로써, 각각의 히터(121, 122, 123)의 상면의 높이의 차이에 의해 발생하는 외관 불량을 방지할 수 있다.
이하에서, 도 8을 참조하여, 본 발명의 기술적 사상에 따른 다른 실시예에 따른 본딩 장치를 설명한다. 도 1의 본딩 장치와의 차이점을 중심으로 설명한다.
도 8은 본 발명의 기술적 사상에 따른 다른 실시예에 따른 본딩 장치의 단면도이다.
도 8을 참조하면, 본딩 장치(200)는 본딩 스테이지 및 본딩 해드(260)를 포함한다. 본딩 스테이지는 박판 플레이트(210), 히터(220), 단열부(230), 냉각기(240) 및 냉각배관(250)을 포함한다.
히터(220)는 제1 히터(221), 제2 히터(222) 및 제3 히터(223)를 포함할 수 있다. 냉각배관(250)은 제1 냉각배관(251), 제2 냉각배관(252) 및 제3 냉각배관(253)을 포함할 수 있다.
본딩 장치(200)는 본딩 장치(100)와 달리, 제1 내지 제3 히터(221, 222, 223)와 냉각기(240) 사이에 하나의 단열부(230)가 배치될 수 있다. 또한, 단열부(230)의 하부에 하나의 냉각기(240)가 배치될 수 있다.
냉각배관(250)은 냉각기(240)의 내부를 관통하도록 배치될 수 있다. 냉각배관(250)은 제1 냉각배관(251), 제2 냉각배관(252) 및 제3 냉각배관(253)을 포함할 수 있다.
도 8에는 냉각배관(250)이 3개 배치되는 것으로 도시되어 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 냉각기(240)는 1개 또는 2개의 냉각배관(250)을 포함할 수 있다. 또한, 또 다른 몇몇 실시예에서, 냉각기(240)는 4개 이상의 냉각배관(250)을 포함할 수 있다.
본딩 장치(200)는 본딩 장치(100)와 비교하여, 하나의 단열부(230)가 히터(220)의 하부에 배치되어, 본딩 장치(100)에서 각각의 단열부(131, 132, 133)의 사이로 전달될 수 있는 열을 감소시킬 수 있는 이점이 있다.
또한, 하나의 냉각기(240)가 단열부(230)의 하부에 배치되어, 본딩 장치(100)에서 각각의 냉각기(141, 142, 143)의 사이로 전달될 수 있는 열을 감소시킬 수 있는 이점이 있다.
이하에서, 도 9를 참조하여, 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 본딩 장치를 설명한다. 도 1의 본딩 장치와의 차이점을 중심으로 설명한다.
도 9는 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 본딩 장치의 단면도이다.
도 9를 참조하면, 본딩 장치(300)는 본딩 스테이지 및 본딩 해드(360)를 포함한다. 본딩 스테이지는 박판 플레이트(310), 히터(320), 단열부(330), 냉각기(340), 냉각배관(350) 및 히터 단열부(370)를 포함한다.
히터(320)는 제1 히터(321), 제2 히터(322) 및 제3 히터(323)를 포함할 수 있다. 단열부(330)는 제1 단열부(331), 제2 단열부(332) 및 제3 단열부(333)을 포함할 수 있다. 냉각기(340)는 제1 냉각기(341), 제2 냉각기(342) 및 제3 냉각기(343)를 포함할 수 있다. 냉각배관(350)은 제1 냉각배관(351), 제2 냉각배관(352) 및 제3 냉각배관(353)을 포함할 수 있다.
본딩 장치(300)는 본딩 장치(100)와 달리, 히터 단열부(370)를 더 포함할 수 있다. 구체적으로, 본딩 장치(300)는 제1 히터(321)과 제2 히터(322) 사이와, 제2 히터(322)와 제3 히터(323) 사이에 배치될 수 있다.
히터 단열부(370)는 각각의 히터(321, 322, 323) 사이의 열교환을 차단할 수 있다. 예를 들어, 제1 히터(321)가 가동되고, 인접한 제2 히터(322)가 미가동되는 경우, 히터 단열부(370)는 제1 히터(321)에서 생성되어 제2 히터(322)로 전달되는 열을 감소시킬 수 있다.
본딩 장치(300)는 본딩 장치(100)와 비교하여, 각각의 히터(321, 322, 323) 사이의 열교환을 차단시킴으로써 각각의 히터(321, 322, 323)가 독립적으로 가동되는 경우의 효율을 높일 수 있는 이점이 있다.
이하에서, 도 10을 참조하여, 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 본딩 장치를 설명한다. 도 1의 본딩 장치와의 차이점을 중심으로 설명한다.
도 10은 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 본딩 장치의 단면도이다.
도 10을 참조하면, 본딩 장치(400)는 본딩 스테이지 및 본딩 해드(460)를 포함한다. 본딩 스테이지는 박판 플레이트(410), 히터(420), 단열부(430), 냉각기(440), 냉각배관(450), 히터 냉각기(480) 및 히터 냉각배관(490)을 포함한다.
히터(420)는 제1 히터(421), 제2 히터(422) 및 제3 히터(423)를 포함할 수 있다. 냉각기(440)는 제1 냉각기(441), 제2 냉각기(442) 및 제3 냉각기(443)를 포함할 수 있다. 냉각배관(450)은 제1 냉각배관(451), 제2 냉각배관(452) 및 제3 냉각배관(453)을 포함할 수 있다.
본딩 장치(300)는 본딩 장치(100)와 달리, 히터 냉각기(480) 및 히터 냉각배관(490)을 더 포함할 수 있다. 또한, 히터 냉각기(480)와 냉각기(440) 사이에 하나의 단열부(430)가 배치될 수 있다.
히터 냉각기(480)는 제1 히터 냉각기(481), 제2 히터 냉각기(482), 제3 히터 냉각기(483)를 포함할 수 있다.
히터 냉각기(480)는 히터(430)과 단열부(430) 사이에 배치될 수 있다. 구체적으로, 제1 히터 냉각기(481)는 제1 히터(421)와 단열부(430) 사이에 배치될 수 있다. 제2 히터 냉각기(482)는 제2 히터(422)와 단열부(430) 사이에 배치될 수 있다. 제3 히터 냉각기(483)는 제3 히터(423)와 단열부(430) 사이에 배치될 수 있다.
다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 히터(430)과 단열부(430) 사이에 하나의 히터 냉각기(480)가 배치될 수 있다.
제1 히터 냉각기(481)는 제1 히터(421)의 가동이 중단되는 경우, 제1 히터 냉각배관(491)을 이용하여 제1 히터(421)를 냉각시킬 수 있다. 제2 히터 냉각기(482)는 제2 히터(422)의 가동이 중단되는 경우, 제2 히터 냉각배관(492)을 이용하여 제2 히터(422)를 냉각시킬 수 있다. 제3 히터 냉각기(483)는 제3 히터(423)의 가동이 중단되는 경우, 제3 히터 냉각배관(493)을 이용하여 제3 히터(423)를 냉각시킬 수 있다.
제1 내지 제3 히터 냉각기(481, 482, 483)는 상호 독립적으로 가동될 수 있다. 구체적으로, 제1 내지 제3 히터 냉각기(481, 482, 483)는 제1 내지 제3 히터(421, 422, 423)의 가동이 중단되는 경우에 개별적으로 가동될 수 있다.
히터 냉각배관(490)은 제1 히터 냉각배관(491), 제2 히터 냉각배관(492) 및 제3 히터 냉각배관(493)을 포함할 수 있다.
히터 냉각배관(490)은 히터 냉각기(480)의 내부를 관통하도록 배치될 수 있다. 구체적으로, 제1 히터 냉각배관(491)은 제1 히터 냉각기(481)를 관통하도록 배치될 수 있다. 제2 히터 냉각배관(492)은 제2 히터 냉각기(482)를 관통하도록 배치될 수 있다. 제3 히터 냉각배관(493)은 제3 히터 냉각기(483)를 관통하도록 배치될 수 있다.
도 10에는 히터 냉각배관(490)이 히터 냉각기(480)가 연장되는 방향으로 관통되어 연장되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
히터 냉각배관(490)의 내부에 냉각유체가 유입될 수 있다. 냉각유체는 예를 들어, 물 또는 공기일 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 냉각유체는 물 또는 공기 이외의 다른 유체일 수 있다. 히터 냉각배관(490)은 내부로 유입되는 냉각유체를 이용하여 히터 냉각기(480)의 온도를 감소시킬 수 있다.
도 10에는, 각각의 히터 냉각기(480)에 1개의 히터 냉각배관(490)이 배치되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 각각의 히터 냉각기(480)에 2개 이상의 히터 냉각배관(490)이 배치될 수 있다.
본딩 장치(400)는 본딩 장치(100)와 비교하여, 각각의 히터(421, 422, 423)와 단열부(430) 사이에 각각의 히터(421, 422, 423)를 냉각시키는 히터 냉각부(481, 482, 483)를 배치시킴으로써 가동이 중단된 각각의 히터(421, 422, 423)를 신속하게 냉각시킬 수 있는 이점이 있다.
또한, 본딩 장치(400)는 각각의 히터 냉각부(481, 482, 483)를 관통하는 각각의 히터 냉각배관(491, 492, 493)를 배치시킴으로써 각각의 히터 냉각부(481, 482, 483)의 온도를 감소시킬 수 있는 이점이 있다.
이하에서, 도 11을 참조하여, 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 본딩 장치를 설명한다. 도 10의 본딩 장치와의 차이점을 중심으로 설명한다.
도 11은 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 본딩 장치의 단면도이다.
도 11을 참조하면, 본딩 장치(500)는 본딩 스테이지 및 본딩 해드(560)를 포함한다. 본딩 스테이지는 박판 플레이트(510), 히터(520), 단열부(530), 냉각기(540), 냉각배관(550), 히터 단열부(570), 히터 냉각기(580) 및 히터 냉각배관(590)을 포함한다.
히터(520)는 제1 히터(521), 제2 히터(522) 및 제3 히터(523)를 포함할 수 있다. 냉각기(540)는 제1 냉각기(541), 제2 냉각기(542) 및 제3 냉각기(543)를 포함할 수 있다. 냉각배관(550)은 제1 냉각배관(551), 제2 냉각배관(552) 및 제3 냉각배관(553)을 포함할 수 있다. 히터 냉각기(580)은 제1 히터 냉각기(581), 제2 히터 냉각기(582) 및 제3 히터 냉각기(583)를 포함할 수 있다. 히터 냉각배관(590)은 제1 히터 냉각배관(591), 제2 히터 냉각배관(592) 및 제3 히터 냉각배관(593)을 포함할 수 있다.
본딩 장치(500)는 본딩 장치(400)와 달리, 히터 단열부(570)을 더 포함할 수 있다. 구체적으로, 본딩 장치(500)는 제1 히터(521)과 제2 히터(522) 사이와, 제2 히터(522)와 제3 히터(523) 사이에 배치될 수 있다.
히터 단열부(570)는 각각의 히터(521, 522, 523) 사이의 열교환을 차단할 수 있다. 예를 들어, 제1 히터(521)가 가동되고, 인접한 제2 히터(522)가 미가동되는 경우, 히터 단열부(570)는 제1 히터(521)에서 생성되어 제2 히터(522)로 전달되는 열을 감소시킬 수 있다.
본딩 장치(500)는 본딩 장치(400)와 비교하여, 각각의 히터(521, 522, 523) 사이의 열교환을 차단시킴으로써 각각의 히터(521, 522, 523)가 독립적으로 가동되는 경우의 효율을 높일 수 있는 이점이 있다.
이하에서, 도 12를 참조하여 본 발명의 기술적 사상에 따른 몇몇 실시예에 따른 본딩 장치를 이용하여 형성된 반도체 장치를 포함하는 전자 시스템에 대해 설명한다.
도 12는 본 발명의 기술적 사상에 따른 몇몇 실시예에 따른 본딩 장치를 이용하여 형성된 반도체 장치를 포함하는 전자 시스템 블록도이다.
도 12를 참조하면, 본 발명의 실시예에 따른 전자 시스템(1100)은 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다.
컨트롤러(1110), 입출력 장치(1120), 기억 장치(1130) 및/또는 인터페이스(1140)는 버스(1150)를 통하여 서로 결합 될 수 있다. 버스(1150)는 데이터들이 이동되는 통로(path)에 해당한다.
컨트롤러(1110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다.
입출력 장치(1120)는 키패드(keypad), 키보드 및 디스플레이 장치등을 포함할 수 있다. 기억 장치(1130)는 데이터 및/또는 명령어 등을 저장할 수 있다.
인터페이스(1140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(1140)는 유선 또는 무선 형태일 수 있다. 예컨대, 인터페이스(1140)는 안테나 또는 유무선 트랜시버등을 포함할 수 있다. 또한, 전자 시스템(1100)은 컨트롤러(1110)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램 등을 더 포함할 수도 있다.
본 발명의 실시예들에 따라 제조된 반도체 장치는 기억 장치(1130) 내에 제공되거나, 컨트롤러(1110), 입출력 장치(1120, I/O) 등의 일부로 제공될 수 있다.
전자 시스템(1100)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 기판 20: 복수의 반도체 칩
30: 접합부 110: 박판 플레이트
120: 히터 130: 단열부
140: 냉각기 150: 냉각배관
160: 본딩 해드 370: 히터 단열부
480: 히터 냉각기 490: 히터 냉각배관

Claims (10)

  1. 복수의 반도체 칩이 배치된 기판의 제1 영역의 하부에 배치되는 제1 히터;
    상기 기판의 상기 제1 영역과 다른 제2 영역의 하부에 배치되는 제2 히터;
    상기 제1 히터와 상기 제2 히터의 하부에 배치되어, 상기 제1 히터의 열과 상기 제2 히터의 열이 상기 제1 히터와 상기 제2 히터의 하부로 전달되는 것을 차단하는 냉각기;
    상기 제1 및 제2 히터와 상기 냉각기 사이에 배치되어 상기 제1 히터와 상기 제2 히터를 냉각시키는 히터 냉각기;
    상기 제1 히터와 상기 제2 히터 상에 배치되어 상기 기판을 지지하고, 상기 제1 히터의 열과 상기 제2 히터의 열을 상기 기판에 전달하는 박판 플레이트; 및
    상기 히터 냉각기와 상기 냉각기 사이에 배치되고, 상기 제1 및 제2 히터에서 생성되어 상기 냉각기로 전달되는 열을 감소시키는 단열부를 포함하되,
    상기 히터 냉각기는,
    상기 제1 히터와 상기 단열부 사이에 배치되어 상기 제1 히터를 냉각시키는 제1 히터 냉각기와,
    상기 제2 히터와 상기 단열부 사이에 배치되어 상기 제2 히터를 냉각시키는 제2 히터 냉각기를 포함하고,
    상기 제1 히터 및 상기 제1 히터 냉각기는, 상기 제2 히터 및 상기 제2 히터 냉각기와 독립적으로 가동되는 본딩 스테이지.
  2. 제 1항에 있어서,
    상기 냉각기는,
    상기 제1 히터의 하부에 배치되어 상기 제1 히터의 열이 상기 제1 히터의 하부로 전달되는 것을 차단하는 제1 냉각기와,
    상기 제2 히터의 하부에 배치되어 상기 제2 히터의 열이 상기 제2 히터의 하부로 전달되는 것을 차단하는 제2 냉각기를 포함하는 본딩 스테이지.
  3. 제 2항에 있어서,
    상기 제1 냉각기는 상기 제1 냉각기의 내부를 관통하는 제1 냉각배관을 포함하고,
    상기 제2 냉각기는 상기 제2 냉각기의 내부를 관통하는 제2 냉각배관을 포함하고,
    상기 제1 냉각배관을 통해 유입되는 냉각유체를 이용하여 상기 제1 냉각기의 온도를 감소시키고,
    상기 제2 냉각배관을 통해 유입되는 냉각유체를 이용하여 상기 제2 냉각기의 온도를 감소시키는 본딩 스테이지.
  4. 삭제
  5. 제 1항에 있어서,
    상기 제1 히터와 상기 제2 히터 사이에 배치되어, 상기 제1 히터와 상기 제2 히터 사이의 열교환을 차단하는 히터 단열부를 더 포함하는 본딩 스테이지.
  6. 복수의 반도체 칩 상에 배치되어 상기 복수의 반도체 칩이 배치된 기판 상에서 이동하고, 상기 복수의 반도체 칩에 압력과 열을 가하는 본딩 해드;
    상기 기판의 제1 영역의 하부에 배치되는 제1 히터;
    상기 기판의 상기 제1 영역과 다른 제2 영역의 하부에 배치되는 제2 히터;
    상기 제1 히터와 상기 제2 히터의 하부에 배치되어, 상기 제1 히터의 열과 상기 제2 히터의 열이 상기 제1 히터와 상기 제2 히터의 하부로 전달되는 것을 차단하는 냉각기;
    상기 제1 및 제2 히터와 상기 냉각기 사이에 배치되어 상기 제1 히터와 상기 제2 히터를 냉각시키는 히터 냉각기;
    상기 제1 히터와 상기 제2 히터 상에 배치되어 상기 기판을 지지하고, 상기 제1 히터의 열과 상기 제2 히터의 열을 상기 기판에 전달하는 박판 플레이트; 및
    상기 히터 냉각기와 상기 냉각기 사이에 배치되고, 상기 제1 및 제2 히터에서 생성되어 상기 냉각기로 전달되는 열을 감소시키는 단열부를 포함하되,
    상기 히터 냉각기는,
    상기 제1 히터와 상기 단열부 사이에 배치되어 상기 제1 히터를 냉각시키는 제1 히터 냉각기와,
    상기 제2 히터와 상기 단열부 사이에 배치되어 상기 제2 히터를 냉각시키는 제2 히터 냉각기를 포함하고,
    상기 제1 히터 및 상기 제1 히터 냉각기는, 상기 제2 히터 및 상기 제2 히터 냉각기와 독립적으로 가동되는 본딩 장치.
  7. 삭제
  8. 삭제
  9. 제 6항에 있어서,
    상기 제1 히터 냉각기는 상기 제1 히터 냉각기의 내부를 관통하는 제1 히터 냉각배관을 포함하고,
    상기 제2 히터 냉각기는 상기 제2 히터 냉각기의 내부를 관통하는 제2 히터 냉각배관을 포함하고,
    상기 제1 히터 냉각배관을 통해 유입되는 냉각유체를 이용하여 상기 제1 히터 냉각기의 온도를 감소시키고,
    상기 제2 히터 냉각배관을 통해 유입되는 냉각유체를 이용하여 상기 제2 히터 냉각기의 온도를 감소시키는 본딩 장치.
  10. 삭제
KR1020150161540A 2015-11-18 2015-11-18 본딩 스테이지와 이를 포함하는 본딩 장치 KR102429619B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150161540A KR102429619B1 (ko) 2015-11-18 2015-11-18 본딩 스테이지와 이를 포함하는 본딩 장치
US15/340,303 US10058952B2 (en) 2015-11-18 2016-11-01 Bonding stage and bonding apparatus comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150161540A KR102429619B1 (ko) 2015-11-18 2015-11-18 본딩 스테이지와 이를 포함하는 본딩 장치

Publications (2)

Publication Number Publication Date
KR20170057972A KR20170057972A (ko) 2017-05-26
KR102429619B1 true KR102429619B1 (ko) 2022-08-04

Family

ID=58690346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150161540A KR102429619B1 (ko) 2015-11-18 2015-11-18 본딩 스테이지와 이를 포함하는 본딩 장치

Country Status (2)

Country Link
US (1) US10058952B2 (ko)
KR (1) KR102429619B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015106298B4 (de) * 2015-04-24 2017-01-26 Semikron Elektronik Gmbh & Co. Kg Vorrichtung, Verfahren und Anlage zur inhomogenen Abkühlung eines flächigen Gegenstandes
CN109416406B (zh) * 2016-07-05 2023-06-20 深圳帧观德芯科技有限公司 具有不同热膨胀系数的接合材料
TWI673805B (zh) * 2017-01-30 2019-10-01 日商新川股份有限公司 安裝裝置以及安裝系統
US10090177B1 (en) * 2017-08-25 2018-10-02 Micron Technology, Inc. Cold fluid semiconductor device release during pick and place operations, and associated systems and methods
JP2020034280A (ja) * 2018-08-27 2020-03-05 多摩川精機株式会社 マグネットワイヤ接合方法及び接合構造
IT201800020272A1 (it) * 2018-12-20 2020-06-20 Amx Automatrix S R L Pressa di sinterizzazione per sinterizzare componenti elettronici su un substrato

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015094023A (ja) * 2013-11-14 2015-05-18 ダイハツ工業株式会社 加熱装置

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5435378A (en) * 1991-06-04 1995-07-25 Process And Equipment Development, Inc. Apparatus for accurately heating and cooling articles
JPH0653261A (ja) * 1992-07-29 1994-02-25 Sumitomo Electric Ind Ltd マニュアルダイボンダー
US6414271B2 (en) * 2000-05-25 2002-07-02 Kyocera Corporation Contact heating device
JP3625186B2 (ja) 2000-11-16 2005-03-02 三菱電機株式会社 チップ部品のボンディング方法及びボンディング装置
JP3665579B2 (ja) * 2001-02-26 2005-06-29 ソニーケミカル株式会社 電気装置製造方法
JP2004071611A (ja) * 2002-08-01 2004-03-04 Matsushita Electric Ind Co Ltd 電子部品装着装置および電子部品装着方法
KR100484088B1 (ko) 2002-12-06 2005-04-20 삼성전자주식회사 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치
KR100512260B1 (ko) 2003-06-25 2005-09-05 주식회사 좋은기술 반도체 히팅 시스템 및 이의 제어방법
US7357288B2 (en) * 2003-07-17 2008-04-15 Matsushita Electric Industrial Co., Ltd. Component connecting apparatus
JP2005045168A (ja) * 2003-07-25 2005-02-17 Tokyo Electron Ltd インプリント方法およびインプリント装置
KR100605482B1 (ko) 2004-08-03 2006-07-28 주식회사 좋은기술 반도체 멀티존 히팅 시스템의 제어방법 및 제어장치
KR20070007643A (ko) 2005-07-11 2007-01-16 삼성전자주식회사 칩 본딩 장치
US9892941B2 (en) 2005-12-01 2018-02-13 Applied Materials, Inc. Multi-zone resistive heater
US20070125762A1 (en) 2005-12-01 2007-06-07 Applied Materials, Inc. Multi-zone resistive heater
JP4640170B2 (ja) * 2005-12-28 2011-03-02 株式会社豊田自動織機 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置
JP2007258483A (ja) 2006-03-23 2007-10-04 Optrex Corp 熱圧着ツール
KR100828658B1 (ko) 2007-02-16 2008-05-09 강환국 멀티 존 히트파이프식 히팅플레이트
JP4879060B2 (ja) 2007-03-26 2012-02-15 日本碍子株式会社 基板加熱装置
US7832613B2 (en) * 2009-01-15 2010-11-16 General Electric Company Friction stir welding system
JP2010182911A (ja) 2009-02-06 2010-08-19 Renesas Electronics Corp 半導体装置の製造方法及びワイヤボンダ
JP5129848B2 (ja) * 2010-10-18 2013-01-30 東京エレクトロン株式会社 接合装置及び接合方法
JP5091296B2 (ja) * 2010-10-18 2012-12-05 東京エレクトロン株式会社 接合装置
KR20120040368A (ko) 2010-10-19 2012-04-27 에스케이하이닉스 주식회사 와이어 본딩 장치용 히터블록
US8546732B2 (en) * 2010-11-10 2013-10-01 Lam Research Corporation Heating plate with planar heater zones for semiconductor processing
KR101228572B1 (ko) 2010-11-30 2013-01-31 스테코 주식회사 열전달 지연부재가 구비된 칩 접합장치 및 이를 이용한 칩 접합방법
US8888360B2 (en) 2010-12-30 2014-11-18 Veeco Instruments Inc. Methods and systems for in-situ pyrometer calibration
US8381966B2 (en) 2011-02-28 2013-02-26 International Business Machines Corporation Flip chip assembly method employing post-contact differential heating
WO2013025852A1 (en) 2011-08-17 2013-02-21 Lam Research Corporation A system and method for monitoring temperatures of and controlling multiplexed heater array
US9307578B2 (en) * 2011-08-17 2016-04-05 Lam Research Corporation System and method for monitoring temperatures of and controlling multiplexed heater array
JP5717614B2 (ja) 2011-12-08 2015-05-13 東京エレクトロン株式会社 剥離装置、剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
US9324589B2 (en) * 2012-02-28 2016-04-26 Lam Research Corporation Multiplexed heater array using AC drive for semiconductor processing
US9089007B2 (en) 2012-04-27 2015-07-21 Applied Materials, Inc. Method and apparatus for substrate support with multi-zone heating
JP6000626B2 (ja) * 2012-05-01 2016-10-05 新光電気工業株式会社 電子装置の製造方法及び電子部品搭載装置
US8870051B2 (en) * 2012-05-03 2014-10-28 International Business Machines Corporation Flip chip assembly apparatus employing a warpage-suppressor assembly
US9200965B2 (en) 2012-06-26 2015-12-01 Veeco Instruments Inc. Temperature control for GaN based materials
US10211175B2 (en) 2012-11-30 2019-02-19 International Business Machines Corporation Stress-resilient chip structure and dicing process
JP6307832B2 (ja) * 2013-01-22 2018-04-11 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール
JP5902107B2 (ja) * 2013-01-24 2016-04-13 オリジン電気株式会社 加熱接合装置及び加熱接合製品の製造方法
US9093549B2 (en) * 2013-07-02 2015-07-28 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
KR101543864B1 (ko) * 2013-11-13 2015-08-11 세메스 주식회사 본딩 헤드 및 이를 포함하는 다이 본딩 장치
JP6311858B2 (ja) 2013-12-12 2018-04-18 澁谷工業株式会社 ボンディング装置
DE102014004728B4 (de) * 2014-04-01 2016-03-10 Centrotherm Photovoltaics Ag Vorrichtung und Verfahren zum Löten von Fügepartnern
JP6418253B2 (ja) * 2014-12-26 2018-11-07 富士電機株式会社 加熱冷却機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015094023A (ja) * 2013-11-14 2015-05-18 ダイハツ工業株式会社 加熱装置

Also Published As

Publication number Publication date
KR20170057972A (ko) 2017-05-26
US10058952B2 (en) 2018-08-28
US20170136570A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
KR102429619B1 (ko) 본딩 스테이지와 이를 포함하는 본딩 장치
US9406584B2 (en) Semiconductor package and method for manufacturing the same
US9355931B2 (en) Package-on-package devices and methods of manufacturing the same
US10192855B2 (en) Semiconductor package and electronic device having heat dissipation pattern and/or heat conducting line
KR101751914B1 (ko) 전자 디바이스용 다층 열 방산 장치
US9875992B2 (en) Semiconductor package having stacked chips and a heat dissipation part and method of fabricating the same
US20140327129A1 (en) Package on package device and method of manufacturing the same
US11270923B2 (en) Semiconductor packages including a heat insulation wall
US9391009B2 (en) Semiconductor packages including heat exhaust part
US20150171028A1 (en) Semiconductor package and method of fabricating the same
US9842799B2 (en) Semiconductor packages including upper and lower packages and heat dissipation parts
CN103137577A (zh) 热电冷却封装件及其热管理方法
US9659852B2 (en) Semiconductor package
US9799591B2 (en) Semiconductor packages including thermal blocks
US20160379937A1 (en) Substrate strip
US10361141B2 (en) Semiconductor packages relating to thermal transfer plate and methods of manufacturing the same
US20160093550A1 (en) Electronic device having a heat radiating unit
US10714405B2 (en) Semiconductor packages relating to thermal redistribution patterns
US11631651B2 (en) Semiconductor packages including an anchor structure
US9412690B2 (en) Package substrates, packages including the same, methods of fabricating the packages with the package substrates, electronic systems including the packages, and memory cards including the packages
US9679874B2 (en) Semiconductor package and semiconductor device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant