KR20170056663A - 반도체 장치의 제조 방법 및 언더필 필름 - Google Patents

반도체 장치의 제조 방법 및 언더필 필름 Download PDF

Info

Publication number
KR20170056663A
KR20170056663A KR1020177010337A KR20177010337A KR20170056663A KR 20170056663 A KR20170056663 A KR 20170056663A KR 1020177010337 A KR1020177010337 A KR 1020177010337A KR 20177010337 A KR20177010337 A KR 20177010337A KR 20170056663 A KR20170056663 A KR 20170056663A
Authority
KR
South Korea
Prior art keywords
melt viscosity
underfill film
temperature
epoxy resin
solder
Prior art date
Application number
KR1020177010337A
Other languages
English (en)
Other versions
KR101947293B1 (ko
Inventor
겐지 구보타
다카유키 사이토
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Publication of KR20170056663A publication Critical patent/KR20170056663A/ko
Application granted granted Critical
Publication of KR101947293B1 publication Critical patent/KR101947293B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/10—Adhesives in the form of films or foils without carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/42—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J133/04—Homopolymers or copolymers of esters
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J133/04—Homopolymers or copolymers of esters
    • C09J133/14—Homopolymers or copolymers of esters of esters containing halogen, nitrogen, sulfur or oxygen atoms in addition to the carboxy oxygen
    • C09J133/16—Homopolymers or copolymers of esters containing halogen atoms
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C09J163/08—Epoxidised polymerised polyenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • C09J2201/622—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/364—Polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects

Abstract

복수의 반도체 칩을 일괄 압착한 경우에도, 보이드리스 실장 및 양호한 땜납 접합성이 얻어지는 반도체 장치의 제조 방법 및 언더필 필름을 제공한다. 땜납이 부착된 전극이 형성된 복수의 반도체 칩을, 언더필 필름을 통해서 땜납이 부착된 전극과 대향하는 대향 전극이 형성된 전자 부품에 탑재하는 탑재 공정과, 복수의 반도체 칩과 전자 부품을, 언더필 필름을 통해서 일괄 압착하는 압착 공정을 갖는다. 언더필 필름은, 에폭시 수지와, 산 무수물과, 아크릴 수지와, 유기 과산화물을 함유하고, 최저 용융 점도가 1000 ㎩·s 이상 2000 ㎩·s 이하이고, 최저 용융 점도 도달 온도보다 10 ℃ 높은 온도에서 그 온도보다 10 ℃ 높은 온도까지의 용융 점도의 기울기가 900 ㎩·s/℃ 이상 3100 ㎩·s/℃ 이하이다.

Description

반도체 장치의 제조 방법 및 언더필 필름{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND UNDERFILL FILM}
본 발명은 기판 또는 웨이퍼에 반도체 칩을 탑재하는 반도체 장치의 제조 방법 및 이것에 사용되는 언더필 필름에 관한 것이다. 본 출원은 일본에서 2015년 2월 6일에 출원된 일본 특허출원 2015-022672 를 기초로 하여 우선권을 주장하는 것으로, 본 출원은 참조됨으로써 본 출원에 원용된다.
종레의 일반적인 액상의 언더필재에서는, 박막화된 반도체 칩의 실장이나 3D 실장 등이 곤란하게 되어 있다. 이 때문에, 반도체 IC (Integrated Circuit) 전극과 기판 전극을 금속 접합 또는 압접 접합하기 전에 언더필 필름을 기판 상에 첩부 (貼付) 하는 「선공급형 언더필 필름 (PUF : Pre-applied Underfill Film)」 의 사용이 검토되고 있다.
이 선공급형 언더필 필름을 사용한 탑재 방법은, 예를 들어 이하와 같이 실시된다 (예를 들어 특허문헌 1 참조).
공정 A : 웨이퍼에 언더필 필름을 첩부하고, 다이싱하여 반도체 칩을 얻는다.
공정 B : 기판 상에서 반도체 칩의 위치 맞춤을 실시한다.
공정 C : 고온·고압에 의해 반도체 칩과 기판을 압착하고, 땜납 범프의 금속 결합에 의한 도통 확보, 및 언더필 필름의 경화에 의한 반도체 칩과 기판의 접착을 실시한다.
이러한 실장 방법을 사용하여 1 칩당 생산 택트를 향상시키는 방법으로서, 멀티 헤드, 일괄 압착 등을 들 수 있다. 그러나, 멀티 헤드의 장치는 가격이 고액이고, 1 칩당의 비용이 증가해버린다. 또 일괄 압착에서는, 본더 (히트 툴) 에 의한 온도 조절이 어렵기 때문에, 칩의 위치에 따라 승온 속도에 차가 생기게 되어, 범프 간의 수지 물림 등의 접합 불량이나 보이드가 발생하는 경우가 있었다.
일본 공개특허공보 2005-28734호
본 발명은 이와 같은 종래의 실정을 감안하여 제안된 것으로, 복수의 반도체 칩을 일괄 압착한 경우에도, 보이드리스 실장 및 양호한 땜납 접합성이 얻어지는 반도체 장치의 제조 방법 및 언더필 필름을 제공한다.
본 발명자는 예의 검토를 실시한 결과, 소정의 최저 용융 점도 및 최저 용융 점도 도달 온도보다 높은 온도에 있어서 소정의 용융 점도의 기울기를 갖는 언더필 필름을 사용함으로써, 복수의 반도체 칩을 일괄 압착한 경우에도, 보이드리스 실장 및 양호한 땜납 접합성이 얻어지는 것을 알아내었다.
즉, 본 발명에 관련된 반도체 장치의 제조 방법은, 땜납이 부착된 전극이 형성된 복수의 반도체 칩을, 언더필 필름을 통해서 상기 땜납이 부착된 전극과 대향하는 대향 전극이 형성된 전자 부품에 탑재하는 탑재 공정과, 상기 복수의 반도체 칩과 상기 전자 부품을, 상기 언더필 필름을 통해서 일괄 압착하는 압착 공정을 갖고, 상기 언더필 필름이, 에폭시 수지와, 산 무수물과, 아크릴 수지와, 유기 과산화물을 함유하고, 최저 용융 점도가 1000 ㎩·s 이상 2000 ㎩·s 이하이고, 최저 용융 점도 도달 온도보다 10 ℃ 높은 온도에서 그 온도보다 10 ℃ 높은 온도까지의 용융 점도의 기울기가 900 ㎩·s/℃ 이상 3100 ㎩·s/℃ 이하인 것을 특징으로 한다.
또한 본 발명은, 복수의 반도체 칩과 전자 부품을 일괄 압착하기 위한 언더필 필름으로서, 에폭시 수지와, 산 무수물과, 아크릴 수지와, 유기 과산화물을 함유하고, 최저 용융 점도가 1000 ㎩·s 이상 2000 ㎩·s 이하이고, 최저 용융 점도 도달 온도보다 10 ℃ 높은 온도에서 그 온도보다 10 ℃ 높은 온도까지의 용융 점도의 기울기가 900 ㎩·s/℃ 이상 3100 ㎩·s/℃ 이하인 것을 특징으로 한다.
본 발명에 의하면, 소정의 최저 용융 점도 및 최저 용융 점도 도달 온도보다 높은 온도에 있어서 소정의 용융 점도의 기울기를 갖는 언더필 필름을 사용함으로써, 복수의 반도체 칩을 일괄 압착한 경우에도, 칩 위치에 따른 승온 온도차의 영향을 저감시킬 수 있어, 보이드리스 실장 및 양호한 땜납 접합성이 얻어진다.
도 1 은, 제 1 예의 탑재 전의 반도체 칩과 회로 기판을 모식적으로 나타내는 단면도이다.
도 2 는, 제 2 예의 탑재 전의 반도체 칩과 회로 기판을 모식적으로 나타내는 단면도이다.
도 3 은, 탑재시의 반도체 칩과 회로 기판을 모식적으로 나타내는 단면도이다.
도 4 는, 열압착 후의 반도체 칩과 회로 기판을 모식적으로 나타내는 단면도이다.
도 5 는, 본딩 조건의 일례를 나타내는 그래프이다.
도 6 은, 도 4 에 나타내는 본딩 조건에 적합한 언더필 필름의 용융 점도 커브를 나타내는 그래프이다.
도 7 은, 본 실시형태에 있어서의 반도체 장치의 제조 방법을 나타내는 플로우 차트이다.
도 8 은, 웨이퍼 상에 언더필 필름을 첩부하는 공정을 모식적으로 나타내는 사시도다.
도 9 는, 웨이퍼를 다이싱하는 공정을 모식적으로 나타내는 사시도다.
도 10 은, 반도체 칩을 픽업하는 공정을 모식적으로 나타내는 사시도다.
도 11 은, 복수의 반도체 칩을 일괄 압착하는 공정을 모식적으로 나타내는 단면도이다.
도 12 는, 복수의 반도체 칩을 일괄 압착하는 공정을 모식적으로 나타내는 사시도다.
도 13 은, 언더필 필름의 샘플의 용융 점도 커브를 나타내는 그래프이다.
이하, 본 발명의 실시형태에 대해, 하기 순서로 상세하게 설명한다.
1. 언더필 필름
2. 반도체 장치의 제조 방법
3. 실시예
<1. 언더필 필름>
본 실시형태에 있어서의 언더필 필름은, 복수의 반도체 칩과 전자 부품을 일괄 압착하기 위한 것으로서, 에폭시 수지와, 산 무수물과, 아크릴 수지와, 유기 과산화물을 함유하고, 최저 용융 점도가 1000 ㎩·s 이상 2000 ㎩·s 이하이고, 최저 용융 점도 도달 온도보다 10 ℃ 높은 온도에서 그 온도보다 10 ℃ 높은 온도까지의 용융 점도의 기울기가 900 ㎩·s/℃ 이상 3100 ㎩·s/℃ 이하이다. 여기서 전자 부품으로는, 복수의 반도체 칩을 탑재하는 보텀 칩, 회로 기판 등을 들 수 있다.
도 1 및 도 2 는, 각각 제 1 예 및 제 2 예의 탑재 전의 반도체 칩과 회로 기판을 모식적으로 나타내는 단면도이다. 또, 도 3 은 탑재시의 반도체 칩과 회로 기판을 모식적으로 나타내는 단면도, 및 도 4 는 열압착 후의 반도체 칩과 회로 기판을 모식적으로 나타내는 단면도이다.
도 1 에 나타내는 바와 같이, 언더필 필름 (20) 은, 땜납이 부착된 전극 (13) 이 형성된 반도체 칩 (10) 의 전극면에 미리 첩합 (貼合) 되어 사용된다. 또는 도 2 에 나타내는 바와 같이, 언더필 필름 (20) 은, 땜납이 부착된 전극 (13) 과 대향하는 대향 전극 (32) 이 형성된 회로 기판 (30) 의 전극면에 미리 첩합되어 사용되어도 된다. 그리고 도 3 및 도 4 에 나타내는 바와 같이, 언더필 필름 (20) 이 경화된 접착층 (21) 에 의해 복수의 반도체 칩 (10) 이 회로 기판 (30) 에 접합된다.
반도체 칩 (10) 은, 실리콘 등의 반도체 (11) 표면에 집적 회로가 형성되고, 범프라고 불리는 접속용의 땜납이 부착된 전극을 갖는다. 땜납이 부착된 전극은, 구리 등으로 이루어지는 전극 (12) 상에 땜납 (13) 을 접합한 것으로, 전극 (12) 의 두께와 땜납 (13) 의 두께를 합계한 두께를 갖는다.
땜납으로는, Sn-37Pb 공정 (共晶) 땜납 (융점 183 ℃), Sn-Bi 땜납 (융점 139 ℃) Sn-3.5Ag (융점 221 ℃), Sn-3.0Ag-0.5Cu (융점 217 ℃), Sn-5.0Sb (융점 240 ℃) 등을 사용할 수 있다.
회로 기판 (30) 은 예를 들어 리지드 기판, 플렉시블 기판 등의 기재 (31) 에 회로가 형성되어 있다. 또 반도체 칩 (10) 이 탑재되는 실장부에는, 반도체 칩 (10) 의 땜납이 부착된 전극과 대향하는 위치에 소정의 두께를 갖는 대향 전극 (32) 이 형성되어 있다.
언더필 필름 (20) 은, 막형성 수지와, 에폭시 수지와, 산 무수물과, 아크릴 수지와, 유기 과산화물을 함유한다.
막형성 수지는, 중량 평균 분자량이 10 × 104 이상인 고분자량 수지에 상당하고, 필름 형성성의 관점에서, 10 × 104 ∼ 100 × 104 의 중량 평균 분자량인 것이 바람직하다. 막형성 수지로는, 아크릴 고무 폴리머, 페녹시 수지, 에폭시 수지, 변성 에폭시 수지, 우레탄 수지 등의 다양한 수지를 사용할 수 있다. 이들 막형성 수지는, 1 종을 단독으로 사용해도 되고, 2 종류 이상을 조합하여 사용해도 된다. 이들 중에서도, 본 실시형태에서는, 막 강도 및 접착성의 관점에서, 글리시딜기를 갖는 아크릴 고무 폴리머가 바람직하게 사용된다. 글리시딜기를 갖는 아크릴 고무 폴리머의 시판품으로는, 예를 들어 상품명 「테이산 레진 SG-P3」 (나가세 켐텍스 (주)) 등을 들 수 있다.
에폭시 수지로는, 예를 들어, 테트라키스(글리시딜옥시페닐)에탄, 테트라키스(글리시딜옥시메틸페닐)에탄, 테트라키스(글리시딜옥시페닐)메탄, 트리키스(글리시딜옥시페닐)에탄, 트리키스(글리시딜옥시페닐)메탄 등의 글리시딜에테르형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 글리시딜아민형 에폭시 수지, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 S 형 에폭시 수지, 스피로 고리형 에폭시 수지, 나프탈렌형 에폭시 수지, 비페닐형 에폭시 수지, 테르펜형 에폭시 수지, 테트라브롬 비스페놀 A 형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 페놀 노볼락형 에폭시 수지, α-나프톨 노볼락형 에폭시 수지, 브롬화페놀 노볼락형 에폭시 수지 등을 들 수 있다. 이들 에폭시 수지는, 1 종을 단독으로 사용해도 되고, 2 종류 이상을 조합하여 사용해도 된다. 이들 중에서도, 본 실시형태에서는, 고접착성, 내열성의 점에서, 글리시딜에테르형 에폭시 수지를 사용하는 것이 바람직하다. 글리시딜에테르형 에폭시 수지의 시판품으로는, 예를 들어 상품명 「JER1031S」 (미츠비시 화학 (주)) 등을 들 수 있다.
산 무수물은, 땜납 표면의 산화막을 제거하는 플럭스 기능을 갖기 때문에, 우수한 접속 신뢰성을 얻을 수 있다. 산 무수물로는, 예를 들어, 헥사하이드로 무수 프탈산, 메틸테트라하이드로 무수 프탈산 등의 지환식 산 무수물, 테트라프로페닐 무수 숙신산, 도데세닐 무수 숙신산 등의 지방족 산 무수물, 무수 프탈산, 무수 트리멜리트산, 무수 피로멜리트산 등의 방향족 산 무수물 등을 들 수 있다. 이들 에폭시 경화제는, 1 종을 단독으로 사용해도 되고, 2 종류 이상을 조합하여 사용해도 된다. 이들 에폭시 경화제 중에서도 이들 중 땜납 접속성의 점에서, 지환식 산 무수물을 사용하는 것이 바람직하다. 지환식 산 무수물의 시판품으로는, 예를 들어 상품명 「리카시드 HNA-100」 (신닛폰 이화 (주)) 등을 들 수 있다.
또 경화 촉진제를 첨가하는 것이 바람직하다. 경화 촉진제의 구체예로는, 1,8-디아자비시클로(5,4,0)운데센-7 염 (DBU 염), 2-메틸이미다졸, 2-에틸이미다졸, 2-에틸-4-메틸이미다졸 등의 이미다졸류, 2-(디메틸아미노메틸)페놀 등 제 3 급 아민류, 트리페닐포스핀 등의 포스핀류, 옥틸산주석 등의 금속 화합물 등을 들 수 있다.
아크릴 수지로는, 단관능 (메트)아크릴레이트, 2 관능 이상의 (메트)아크릴레이트를 사용 가능하다. 단관능 (메트)아크릴레이트로는, 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, n-프로필(메트)아크릴레이트, i-프로필(메트)아크릴레이트, n-부틸(메트)아크릴레이트 등을 들 수 있다. 2 관능 이상의 (메트)아크릴레이트로는, 플루오렌계 아크릴레이트, 비스페놀 F-EO 변성 디(메트)아크릴레이트, 비스페놀 A-EO 변성 디(메트)아크릴레이트, 트리메틸올프로판 PO 변성 (메트)아크릴레이트, 다관능 우레탄(메트)아크릴레이트 등을 들 수 있다. 이들 아크릴 수지는, 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 이들 중에서도, 본 실시형태에서는 플루오렌계 아크릴레이트가 바람직하게 사용된다. 플루오렌계 아크릴레이트의 시판품으로는, 예를 들어 상품명 「오크졸 EA-0200」 (오사카 유기 화학 (주)) 등을 들 수 있다.
유기 과산화물로는, 예를 들어, 퍼옥시케탈, 퍼옥시에스테르, 하이드로퍼옥사이드, 디알킬퍼옥사이드, 디아실퍼옥사이드, 퍼옥시디카보네이트 등을 들 수 있다. 이들 유기 과산화물은, 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 이들 중에서도, 본 실시형태에서는 퍼옥시케탈이 바람직하게 사용된다. 퍼옥시케탈의 시판품으로는, 예를 들어 상품명 「퍼헥사 V」 (니치유 (주)) 등을 들 수 있다.
또 그 밖의 첨가 조성물로서, 무기 필러를 함유하는 것이 바람직하다. 무기 필러를 함유함으로써, 압착시에 있어서의 수지층의 유동성을 조정할 수 있다. 무기 필러로는, 실리카, 탤크, 산화티탄, 탄산칼슘, 산화마그네슘 등을 사용할 수 있다.
또한 필요에 따라, 에폭시계, 아미노계, 메르캅토·술파이드계, 우레이도계 등의 실란 커플링제를 첨가해도 된다.
이와 같이 경화 반응이 비교적 느린 에폭시계와, 경화 반응이 비교적 빠른 아크릴계를 병용함으로써, 본딩 조건에 있어서의 승온 속도의 마진이 커지기 때문에, 복수의 반도체 칩을 일괄 압착시킨 경우에도, 칩 위치에 따른 승온 속도의 차의 영향을 경감시켜, 보이드리스 실장 및 양호한 땜납 접합성을 실현할 수 있다.
도 5 는, 본딩 조건의 일례를 나타내는 그래프이다. 이 본딩 조건은, 온도 T1 에서 250 ℃ 까지 50 ℃/sec 이상 150 ℃/sec 이하의 승온 속도로 승온시키는 것이다. 여기서 온도 T1 은, 언더필 필름의 최저 용융 점도와 대략 동일한 것이 바람직하고, 50 ℃ 이상 150 ℃ 이하인 것이 바람직하다.
또 도 6 은, 도 5 에 나타내는 본딩 조건에 적합한 언더필 필름의 용융 점도 커브를 나타내는 그래프이다. 이 용융 점도 커브는, 레오미터를 사용하여, 5 ℃/min, 1 ㎐ 의 조건으로 언더필 필름을 측정한 것이다.
이 본딩 조건에 적합한 언더필 필름의 최저 용융 점도 η 는, 1000 ㎩·s 이상 2000 ㎩·s 이하이다. 이로써 가열 압착시의 보이드의 발생을 억제할 수 있다. 또, 언더필 필름의 최저 용융 점도 도달 온도는 125 ℃ 이하인 것이 바람직하다. 또, 언더필 필름의 탄성률은 1 ㎬ 이상 10 ㎬ 이하인 것이 바람직하다.
또, 언더필 필름의 최저 용융 점도 도달 온도보다 10 ℃ 높은 온도에서 그 온도보다 10 ℃ 높은 온도까지의 용융 점도의 기울기는, 900 ㎩·s/℃ 이상 3100 ㎩·s/℃ 이하이다. 이로써, 50 ℃/sec 이상 150 ℃/sec 이하의 승온 속도로 승온시키는 본딩 조건에서도, 보이드리스 실장 및 양호한 땜납 접합성을 실현할 수 있다. 즉, 언더필 필름은, 승온 속도의 마진이 커, 복수의 반도체 칩을 일괄 압착시킨 경우에도, 칩 위치에 따른 승온 속도의 차의 영향을 경감시킬 수 있다. 또, 언더필 필름은, 칩 측면의 필렛의 형성을 억제할 수 있으므로, 인접하는 칩 간격을 줄일 수 있다. 또 필렛리스에 의해, 툴에의 부착을 방지하여, 완충재를 필요하지 않게 할 수 있다.
또 최저 용융 점도 도달 온도는, 본딩 조건의 온도 T1 과 대략 동일한 것이 바람직하다. 이로써 본딩 조건에 합치한 경화 거동이 되는 언더필 필름을 얻을 수 있다.
또, 아크릴 수지와 유기 과산화물의 합계 질량과, 에폭시 수지와 산 무수물의 합계 질량의 비는, 바람직하게는 7 : 3 ∼ 4 : 6 이고, 보다 바람직하게는 7 : 3 ∼ 5 : 5 이다. 이로써, 본딩 조건에 있어서의 승온 속도의 마진이 커지기 때문에, 복수의 반도체 칩을 일괄 압착시킨 경우에도, 칩 위치에 따른 승온 속도의 차의 영향을 경감시킬 수 있어, 보이드리스 실장 및 양호한 땜납 접합성을 실현할 수 있다.
다음으로, 전술한 언더필 필름의 제조 방법에 대해 설명한다. 먼저, 막형성 수지와, 에폭시 수지와, 산 무수물과, 아크릴 수지와, 유기 과산화물을 함유하는 접착제 조성물을 용제에 용해시킨다. 용제로는, 톨루엔, 아세트산에틸 등, 또는 이들의 혼합 용제를 사용할 수 있다. 수지 조성물을 조정 후, 바 코터, 도포 장치 등을 사용하여 박리 기재 상에 도포한다.
박리 재료는 예를 들어, 실리콘 등의 박리제를 PET (Poly Ethylene Terephthalate), OPP (Oriented Polypropylene), PMP (Poly-4-methylpentene-1), PTFE (Polytetrafluoroethylene) 등에 도포한 적층 구조로 이루어지고, 조성물의 건조를 방지함과 함께, 조성물의 형상을 유지하는 것이다.
다음으로, 박리 기재 상에 도포된 수지 조성물을 열 오븐, 가열 건조 장치 등에 의해 건조시킨다. 이로써 소정 두께의 선공급형 언더필 필름을 얻을 수 있다.
<2. 반도체 장치의 제조 방법>
다음으로, 전술한 언더필 필름을 사용한 반도체 장치의 제조 방법에 대해 설명한다. 본 실시형태에 있어서의 반도체 장치의 제조 방법은, 땜납이 부착된 전극이 형성된 복수의 반도체 칩을, 언더필 필름을 통해서 땜납이 부착된 전극과 대향하는 대향 전극이 형성된 전자 부품에 탑재하는 탑재 공정과, 복수의 반도체 칩과 전자 부품을 언더필 필름을 통해서 일괄 압착하는 압착 공정을 갖는다. 본 법에서 사용하는 언더필 필름은 전술한 바와 같이, 에폭시 수지와, 산 무수물과, 아크릴 수지와, 유기 과산화물을 함유하고, 최저 용융 점도가 1000 ㎩·s 이상 2000 ㎩·s 이하이고, 최저 용융 점도 도달 온도보다 10 ℃ 높은 온도에서 그 온도보다 10 ℃ 높은 온도까지의 용융 점도의 기울기가 900 ㎩·s/℃ 이상 3100 ㎩·s/℃ 이하인 것이다.
도 7 은, 반도체 장치의 제조 방법을 나타내는 플로우 차트이다. 도 7 에 나타내는 바와 같이, 본 실시형태에 있어서의 반도체 장치의 제조 방법은, 언더필 필름 첩부 공정 S1 과, 다이싱 공정 S2 와, 반도체 칩 탑재 공정 S3 과, 열압착 공정 S4 를 갖는다.
도 8 은, 웨이퍼 상에 언더필 필름을 첩부하는 공정을 모식적으로 나타내는 사시도이다. 도 8 에 나타내는 바와 같이, 언더필 필름 첩부 공정 S1 에서는, 웨이퍼 (1) 의 직경보다 큰 직경을 갖는 링상 또는 프레임상의 프레임을 갖는 지그 (3) 에 의해 웨이퍼 (1) 를 고정시키고, 웨이퍼 (1) 상에 언더필 필름 (2) 을 첩부한다. 언더필 필름 (2) 은, 웨이퍼 (1) 의 다이싱시에 웨이퍼 (1) 를 보호·고정시키고, 픽업시에 유지하는 다이싱 테이프로서 기능한다. 또한 웨이퍼 (1) 에는 다수의 IC (Integrated Circuit) 가 만들어지고, 웨이퍼 (1) 의 접착면에는, 스크라이브 라인에 의해 구분되는 반도체 칩 (10) 마다 땜납이 부착된 전극이 형성되어 있다.
도 9 는, 웨이퍼를 다이싱하는 공정을 모식적으로 나타내는 사시도이다. 도 9 에 나타내는 바와 같이, 다이싱 공정 S2 에서는, 블레이드 (4) 를 스크라이브 라인을 따라 가압하고 웨이퍼 (1) 를 절삭하여, 개개의 반도체 칩으로 분할한다.
도 10 은, 반도체 칩을 픽업하는 공정을 모식적으로 나타내는 사시도이다. 도 10 에 나타내는 바와 같이, 각 언더필 필름이 부착된 반도체 칩 (10) 은, 언더필 필름에 유지되어 픽업된다.
반도체 칩 탑재 공정 S3 에서는, 도 3 에 나타내는 바와 같이, 언더필 필름이 부착된 반도체 칩 (10) 과 회로 기판 (30) 을 언더필 필름을 통해서 배치한다. 또한 언더필 필름이 부착된 반도체 칩 (10) 을 땜납이 부착된 전극과 대향 전극 (32) 이 대향하도록 위치 맞춤하여 배치한다. 그리고 가열 본더에 의해, 언더필 필름에 유동성은 생기지만, 본경화는 생기지 않을 정도의 소정의 온도, 압력, 시간의 조건으로 가열 가압하여 탑재한다.
탑재시의 온도 조건은, 30 ℃ 이상 155 ℃ 이하인 것이 바람직하다. 또 압력 조건은 60 N 이하인 것이 바람직하고, 보다 바라직하게는 50 N 이하이다. 또 시간 조건은 0.5 초 이상 10 초 이하인 것이 바람직하고, 보다 바람직하게는 0.1 초 이상 3.0 초 이하이다. 이로써, 땜납이 부착된 전극이 용융되지 않고 회로 기판 (30) 측의 전극과 접하고 있는 상태로 할 수 있어, 언더필 필름이 완전 경화되지 않은 상태로 할 수 있다. 또 낮은 온도에서 고정시키기 때문에, 보이드의 발생을 억제하고, 반도체 칩 (10) 에 대한 데미지를 저감시킬 수 있었다.
다음의 열압착 공정 S4 에서는, 갱 (gang) 본딩 장치를 사용하여, 복수의 반도체 칩 (10) 의 땜납이 부착된 전극이 땜납을 용융시켜 금속 결합을 형성시킴과 함께, 언더필 필름을 완전 경화시켜 일괄 압착한다.
도 11 및 도 12 는, 각각 복수의 반도체 칩을 일괄 압착하는 공정을 모식적으로 나타내는 단면도 및 사시도이다. 도 11 및 도 12 에서는, 스테이지 (50) 상에 전자 부품으로서 보텀 칩 (41) 이 3 × 3 배열되어 있다. 그리고 반도체 칩 (10) 을 각각 보텀 칩 (41) 상에 탑재하고, 3 × 3 의 반도체 칩을 히트 툴 (60) 로 일괄 압착함으로써, 언더필 필름 (20) 이 경화된 접착층 (21) 에 의해 복수의 반도체 칩 (10) 이 보텀 칩 (41) 에 접합된다.
일괄 압착시의 온도 조건은, 150 ℃ 이상 300 ℃ 이하인 것이 바람직하고, 보다 바람직하게는 230 ℃ 이상 280 ℃ 이하이다. 또, 압력 조건은 60 N 이하인 것이 바람직하고, 보다 바람직하게는 50 N 이하이다. 또 시간 조건은 0.1 초 이상 60 초 이하인 것이 바람직하고, 보다 바람직하게는 5 초 이상 20 초 이하이다. 이로써, 땜납이 부착된 전극과 기판 전극을 금속 결합시킴과 함께, 언더필 필름을 완전 경화시켜, 복수의 반도체 칩 (10) 의 전극과 회로 기판 (30) 의 전극을 전기적, 기계적으로 일괄 압착시킬 수 있다.
이와 같이 소정의 최저 용융 점도 및 최저 용융 점도 도달 온도보다 높은 온도에 있어서 소정의 용융 점도의 기울기를 갖는 언더필 필름을 사용함으로써, 복수의 반도체 칩을 일괄 압착한 경우에도, 보이드리스 실장 및 양호한 땜납 접합성을 실현할 수 있다.
또한 전술한 실시형태에서는, 언더필 필름을 다이싱 테이프로서 기능시키는 것으로 했지만, 이에 한정된 것은 아니며, 다이싱 테이프를 별도로 사용하고, 다이싱 후에 언더필 필름을 사용하여 플립 칩 실장을 실시해도 된다.
[다른 실시형태]
또 본 기술은, 반도체 칩에 형성한 작은 구멍에 금속을 충전함으로써, 샌드위치상으로 적층한 복수의 칩 기판을 전기적으로 접속하는 TSV (Through Silicon Via) 기술에도 적용 가능하다.
즉, 땜납이 부착된 전극이 형성된 제 1 면과, 제 1 면의 반대측에 땜납이 부착된 전극과 대향하는 대향 전극이 형성된 제 2 면을 갖는 복수의 칩 기판을 적층하는 반도체 장치의 제조 방법에도 적용 가능하다.
이 경우, 제 1 칩 기판의 제 1 면측에 언더필 필름을 첩부한 상태에서, 제 2 칩 기판의 제 2 면에 탑재한다. 그 후, 제 1 칩 기판의 제 1 면과 제 2 칩 기판의 제 2 면을 땜납이 부착된 전극의 땜납의 융점 이상의 온도에서 열압착함으로써, 복수의 칩 기판을 적층한 반도체 장치를 얻을 수 있다.
실시예
<3. 실시예>
이하, 본 발명의 실시예에 대해 설명한다. 본 실시예에서는, 선공급형의 언더필 필름을 제조하고, 이어서, 언더필 필름을 사용하여 땜납이 부착된 전극을 갖는 복수의 상측 칩과, 이에 대향하는 전극을 갖는 하측 칩을 도 11 및 도 12 에 나타내는 바와 같은 갱 본딩 장치를 사용하여, 일괄 압착시켜 실장체를 제조하고, 보이드, 땜납 접합 상태 및 필렛에 대해 평가하였다.
또한, 그 전에 참고예로서, 언더필 필름을 사용하여 땜납이 부착된 전극을 갖는 IC 칩과, 이에 대향하는 전극을 갖는 IC 기판을 1 헤드에 대해 1 칩씩 접속시켜 실장체를 제조하고, 보이드 및 땜납 접합 상태를 평가한 것을 설명한다.
<3.1 참고예>
먼저, 참고예로서, 언더필 필름을 사용하여 1 헤드에 대해 1 칩씩 접속시켜 실장체를 제조하고, 보이드 및 땜납 접합 상태를 평가하였다. 언더필 필름의 최저 용융 점도 및 용융 점도의 기울기의 측정, 실장체의 제조, 보이드의 평가, 땜납 접합의 평가는, 다음과 같이 실시하였다.
[최저 용융 점도의 측정 및 용융 점도의 기울기의 산출]
3.1 의 실시예와 동일하게, 각 언더필 필름에 대해, 레오미터 (TA 사 제조 ARES) 를 사용하여, 5 ℃/min, 1 ㎐ 의 조건으로 샘플의 최저 용융 점도 및 최저 용융 점도 도달 온도를 측정하였다. 그리고 최저 용융 점도 도달 온도 + 10 ℃ ∼ 최저 용융 점도 도달 온도 + 20 ℃ 의 온도 범위에 있어서의 용융 점도의 기울기를 산출하였다.
[실장체의 제조]
언더필 필름을 웨이퍼 상에 프레스기로, 50 ℃-0.5 ㎫ 의 조건으로 첩합하고, 다이싱하여 땜납이 부착된 전극을 갖는 IC 칩을 얻었다.
IC 칩은, 그 크기가 7 ㎜□, 두께 200 ㎛ 이고, 두께 20 ㎛ 의 Cu 로 이루어지는 전극의 선단에 두께 16 ㎛ 의 땜납 (Sn-3.5Ag, 융점 221 ℃) 이 형성된 페리페랄 배치의 범프 (φ30 ㎛, 85 ㎛ 피치, 280 핀) 를 갖는 것이었다.
또 이에 대향하는 IC 기판은, 동일하게 그 크기는 7 ㎜□, 두께 200 ㎛ 이고, 두께 20 ㎛ 의 Cu 로 이루어지는 전극이 형성된 페리페랄 배치의 범프 (φ30 ㎛, 85 ㎛ 피치, 280 핀) 를 갖는 것이었다.
다음으로 플립 칩 본더를 사용하여, 60 ℃-0.5 초-30 N 의 조건으로 IC 기판 상에 IC 칩을 탑재하였다.
그 후, 도 5 에 나타내는 본딩 조건과 같이, 플립 칩 본더를 사용하여, 언더필 필름의 최저 용융 점도 도달 온도에서 250 ℃ 까지 50 ℃/sec 의 승온 속도로 열압착하였다. 또한 최저 용융 점도 도달 온도에서 250 ℃ 로 승온시키는 시간 내에 본더 헤드를 최하점까지 하강시켰다 (30 N). 또한 150 ℃-2 시간의 조건으로 큐어하여, 제 1 실장체를 얻었다. 또 동일하게, 플립 칩 본더를 사용하여, 언더필 필름의 최저 용융 점도 도달 온도에서 250 ℃ 까지 150 ℃/sec 의 승온 속도로 열압착하였다. 또한 최저 용융 점도 도달 온도에서 250 ℃ 로 승온시키는 시간 내에 본더 헤드를 최하점까지 하강시켰다 (30 N). 또한 150 ℃-2 시간의 조건으로 큐어하여, 제 2 실장체를 얻었다. 또한, 플립 칩 본더 사용시에 있어서의 온도는, 열전대에 의해 샘플의 실제 온도를 측정한 것이다.
[보이드의 평가]
50 ℃/sec 의 승온 속도로 열압착한 제 1 실장체, 및 150 ℃/sec 의 승온 속도로 열압착한 제 2 실장체를 SAT (Scanning Acoustic Tomograph, 초음파 영상 장치) 를 사용하여 관찰하였다. 제 1 실장체 및 제 2 실장체의 양자 모두 보이드가 발생하지 않은 경우를 「○」 로 평가하고, 어느 실장체에 보이드가 발생하고 있는 경우를 「×」 로 평가하였다. 일반적으로, 보이드가 발생하면, 장기 신뢰성에 악영향을 미칠 가능성이 높아진다.
[땜납 접합의 평가]
50 ℃/sec 의 승온 속도로 열압착한 제 1 실장체, 및 150 ℃/sec 의 승온 속도로 열압착한 제 2 실장체의 샘플을 절단하고, 단면 연마를 실시하여, IC 칩의 전극과 IC 기판의 전극 사이의 땜납의 상태를 SEM (Scanning Electron Microscope) 관찰하였다. 제 1 실장체 및 제 2 실장체의 양자 모두 땜납 접속, 땜납 젖음 모두 양호한 상태를 「○」 로 평가하고, 어느 실장체의 땜납 접속, 또는 땜납 젖음이 불충분한 상태를 「×」 로 평가하였다.
[참고예 1]
막형성 수지로서의 아크릴 고무 폴리머 (품명 : 테이산 레진 SG-P3, 나가세 켐텍스사 제조) 를 40 질량부, 에폭시 수지 (품명 : JER1031S, 미츠비시 화학사 제조) 를 20 질량부, 산 무수물 (품명 : 리카시드 HNA-100, 신닛폰 이화사 제조) 을 10 질량부, 경화 촉진제로서의 이미다졸 (품명 : U-CAT-5002, 산아프로사 제조) 을 1 질량부, 아크릴 수지 (품명 : 오크졸 EA-0200, 오사카 유기 화학사 제조) 를 68 질량부, 유기 과산화물 (품명 : 퍼헥사 V, 니치유사 제조) 을 2 질량부, 필러 (품명 : 아에로질 R202, 닛폰 아에로질사 제조) 를 15 질량부 배합하고, 아크릴/에폭시가 70/30 인 수지 조성물을 조제하였다. 이것을, 박리 처리된 PET (Polyethylene terephthalate) 에 바 코터를 사용하여 도포하고, 80 ℃ 의 오븐에서 3 분간 건조시켜, 두께 50 ㎛ 의 언더필 필름을 제조하였다 (커버 박리 PET (25 ㎛)/언더필 필름 (50 ㎛)/베이스 박리 PET (50 ㎛)).
도 13 에, 참고예 1 의 언더필 필름의 용융 점도 커브를 나타낸다. 또 표 1 에, 참고예 1 의 언더필 필름의 평가 결과를 나타낸다. 언더필 필름의 최저 용융 점도는 1490 ㎩·s 이고, 최저 용융 점도 도달 온도는 113 ℃ 이었다. 또, 123 ℃ ∼ 133 ℃ 에 있어서의 용융 점도의 기울기 φ 는 3100 ㎩·s/℃ 이었다. 또, 언더필 필름을 사용하여 제조한 실장체의 보이드의 평가는 ○ 이고, 땜납 접합 평가는 ○ 이었다.
[참고예 2]
막형성 수지로서의 아크릴 고무 폴리머 (품명 : 테이산 레진 SG-P3, 나가세 켐텍스사 제조) 를 40 질량부, 에폭시 수지 (품명 : JER1031S, 미츠비시 화학사 제조) 를 30 질량부, 산 무수물 (품명 : 리카시드 HNA-100, 신닛폰 이화사 제조) 을 20 질량부, 경화 촉진제로서의 이미다졸 (품명 : U-CAT-5002, 산아프로사 제조) 을 1 질량부, 아크릴 수지 (품명 : 오크졸 EA-0200, 오사카 유기 화학사 제조) 를 49 질량부, 유기 과산화물 (품명 : 퍼헥사 V, 니치유사 제조) 을 1 질량부, 필러 (품명 : 아에로질 R202, 닛폰 아에로질사 제조) 를 15 질량부 배합하고, 아크릴/에폭시가 50/50 인 수지 조성물을 조제하였다. 이것을, 박리 처리된 PET (Polyethylene terephthalate) 에 바 코터를 사용하여 도포하고, 80 ℃ 의 오븐에서 3 분간 건조시켜, 두께 50 ㎛ 의 언더필 필름을 제조하였다 (커버 박리 PET (25 ㎛)/언더필 필름 (50 ㎛)/베이스 박리 PET (50 ㎛)).
도 13 에, 참고예 2 의 언더필 필름의 용융 점도 커브를 나타낸다. 또 표 1 에, 참고예 2 의 언더필 필름의 평가 결과를 나타낸다. 언더필 필름의 최저 용융 점도는 1330 ㎩·s 이고, 최저 용융 점도 도달 온도는 112 ℃ 이었다. 또 122 ℃ ∼ 132 ℃ 에 있어서의 용융 점도의 기울기 φ 는 1700 ㎩·s/℃ 이었다. 또, 언더필 필름을 사용하여 제조한 실장체의 보이드의 평가는 ○ 이고, 땜납 접합 평가는 ○ 이었다.
[참고예 3]
막형성 수지로서의 아크릴 고무 폴리머 (품명 : 테이산 레진 SG-P3, 나가세 켐텍스사 제조) 를 40 질량부, 에폭시 수지 (품명 : JER1031S, 미츠비시 화학사 제조) 를 45 질량부, 산 무수물 (품명 : 리카시드 HNA-100, 신닛폰 이화사 제조) 을 15 질량부, 경화 촉진제로서의 이미다졸 (품명 : U-CAT-5002, 산아프로사 제조) 을 1 질량부, 아크릴 수지 (품명 : 오크졸 EA-0200, 오사카 유기 화학사 제조) 를 39 질량부, 유기 과산화물 (품명 : 퍼헥사 V, 니치유사 제조) 을 1 질량부, 필러 (품명 : 아에로질 R202, 닛폰 아에로질사 제조) 를 15 질량부 배합하고, 아크릴/에폭시가 50/50 인 수지 조성물을 조제하였다. 이것을, 박리 처리된 PET (Polyethylene terephthalate) 에 바 코터를 사용하여 도포하고, 80 ℃ 의 오븐에서 3 분간 건조시켜, 두께 50 ㎛ 의 언더필 필름을 제조하였다 (커버 박리 PET (25 ㎛)/언더필 필름 (50 ㎛)/베이스 박리 PET (50 ㎛)).
도 13 에, 참고예 3 의 언더필 필름의 용융 점도 커브를 나타낸다. 또 표 1 에, 참고예 3 의 언더필 필름의 평가 결과를 나타낸다. 언더필 필름의 최저 용융 점도는 1390 ㎩·s 이고, 최저 용융 점도 도달 온도는 113 ℃ 이었다. 또 123 ℃ ∼ 133 ℃ 에 있어서의 용융 점도의 기울기 φ 는 900 ㎩·s/℃ 이었다. 또, 언더필 필름을 사용하여 제조한 실장체의 보이드의 평가는 ○ 이고, 땜납 접합 평가는 ○ 이었다.
[참고예 4]
막형성 수지로서의 아크릴 고무 폴리머 (품명 : 테이산 레진 SG-P3, 나가세 켐텍스사 제조) 를 40 질량부, 에폭시 수지 (품명 : JER1031S, 미츠비시 화학사 제조) 를 13 질량부, 산 무수물 (품명 : 리카시드 HNA-100, 신닛폰 이화사 제조) 을 7 질량부, 경화 촉진제로서의 이미다졸 (품명 : U-CAT-5002, 산아프로사 제조) 을 1 질량부, 아크릴 수지 (품명 : 오크졸 EA-0200, 오사카 유기 화학사 제조) 를 76 질량부, 유기 과산화물 (품명 : 퍼헥사 V, 니치유사 제조) 을 4 질량부, 필러 (품명 : 아에로질 R202, 닛폰 아에로질사 제조) 를 15 질량부 배합하고, 아크릴/에폭시가 80/20 인 수지 조성물을 조제하였다. 이것을, 박리 처리된 PET (Polyethylene terephthalate) 에 바 코터를 사용하여 도포하고, 80 ℃ 의 오븐에서 3 분간 건조시켜, 두께 50 ㎛ 의 언더필 필름을 제조하였다 (커버 박리 PET (25 ㎛)/언더필 필름 (50 ㎛)/베이스 박리 PET (50 ㎛)).
도 13 에, 참고예 4 의 언더필 필름의 용융 점도 커브를 나타낸다. 또 표 1 에, 참고예 4 의 언더필 필름의 평가 결과를 나타낸다. 언더필 필름의 최저 용융 점도는 1950 ㎩·s 이고, 최저 용융 점도 도달 온도는 113 ℃ 이었다. 또 123 ℃ ∼ 133 ℃ 에 있어서의 용융 점도의 기울기 φ 는 4000 ㎩·s/℃ 이었다. 또, 언더필 필름을 사용하여 제조한 실장체의 보이드의 평가는 ○ 이고, 땜납 접합 평가는 × 이었다.
[참고예 5]
막형성 수지로서의 아크릴 고무 폴리머 (품명 : 테이산 레진 SG-P3, 나가세 켐텍스사 제조) 를 40 질량부, 에폭시 수지 (품명 : JER1031S, 미츠비시 화학사 제조) 를 40 질량부, 산 무수물 (품명 : 리카시드 HNA-100, 신닛폰 이화사 제조) 을 30 질량부, 경화 촉진제로서의 이미다졸 (품명 : U-CAT-5002, 산아프로사 제조) 을 1 질량부, 아크릴 수지 (품명 : 오크졸 EA-0200, 오사카 유기 화학사 제조) 를 29 질량부, 유기 과산화물 (품명 : 퍼헥사 V, 니치유사 제조) 을 1 질량부, 필러 (품명 : 아에로질 R202, 닛폰 아에로질사 제조) 를 15 질량부 배합하고, 아크릴/에폭시가 30/70 인 수지 조성물을 조제하였다. 이것을, 박리 처리된 PET (Polyethylene terephthalate) 에 바 코터를 사용하여 도포하고, 80 ℃ 의 오븐에서 3 분간 건조시켜, 두께 50 ㎛ 의 언더필 필름을 제조하였다 (커버 박리 PET (25 ㎛)/언더필 필름 (50 ㎛)/베이스 박리 PET (50 ㎛)).
도 13 에, 참고예 5 의 언더필 필름의 용융 점도 커브를 나타낸다. 또 표 1 에, 참고예 5 의 언더필 필름의 평가 결과를 나타낸다. 언더필 필름의 최저 용융 점도는 1300 ㎩·s 이고, 최저 용융 점도 도달 온도는 115 ℃ 이었다. 또 125 ℃ ∼ 135 ℃ 에 있어서의 용융 점도의 기울기 φ 는 400 ㎩·s/℃ 이었다. 또, 언더필 필름을 사용하여 제조한 실장체의 보이드의 평가는 × 이고, 땜납 접합 평가는 ○ 이었다.
분류 품명 실시예 1 실시예 2 실시예 3 비교예 1 비교예 2
막형성 수지 테이산 레진 SG-P3
(나가세 켐텍스사 제조)		 40 40 40 40 40
아크릴 수지 오크졸 EA-0200
(오사카 유기 화학사 제조)		 68 49 39 76 29
유기 과산화물 퍼헥사 V
(니치유사 제조)		 2 1 1 4 1
에폭시 수지 JER1031S
(미츠비시 화학사 제조)		 20 30 45 13 40
산 무수물 리카시드 HNA-100
(신닛폰 이화사 제조)		 10 20 15 7 30
경화 촉진제 U-CAT-5002
(산아프로사 제조)		 1 1 1 1 1
필러 아에로질 R202
(닛폰 아에로질사 제조)		 15 15 15 15 15
합계 156 156 156 156 156
아크릴비 70 50 40 80 30
에폭시비 30 50 60 20 70
최저 용융 점도[Pa·s] 1490 1330 1390 1950 1300
최저 용융 점도 도달 온도[℃] 113 112 113 113 115
용융 점도의 기울기 φ [Pa·s/℃] 3100 1700 900 4000 400
보이드 ○ ○ ○ ○ ×
땜납 접합 상태 ○ ○ ○ × ○
참고예 4 와 같이 용융 점도의 기울기 φ 가 3100 ㎩·s/℃ 를 초과했을 경우, 보이드리스 실장은 가능하지만, 50 ℃/sec 의 승온 속도로 열압착한 제 1 실장체 및 150 ℃/sec 의 승온 속도로 열압착한 제 2 실장체의 양자의 땜납 접합에 불량이 발생하였다. 또 참고예 5 와 같이 용융 점도의 기울기 φ 가 900 ㎩·s/℃ 미만인 경우, 땜납 접합은 양호했지만, 150 ℃/sec 의 승온 속도로 열압착한 제 2 실장체에 있어서 보이드가 내재되었다.
한편, 참고예 1 ∼ 3 과 같이 용융 점도의 기울기 φ 가 900 ㎩·s/℃ 이상 3100 ㎩·s/℃ 이하인 경우, 50 ℃/sec 이상 150 ℃/sec 이하의 승온 속도의 본딩 조건에서도 보이드리스 및 양호한 땜납 접합을 실현할 수 있었다.
<3.2 실시예 (일괄 압착)>
상기 서술한 바와 같이, 본 실시예에서는, 선공급형의 언더필 필름을 제조하고, 이어서 언더필 필름을 사용하여 땜납이 부착된 전극을 갖는 복수의 상측 칩과, 이에 대향하는 전극을 갖는 하측 칩을 도 11 및 도 12 에 나타내는 바와 같은 갱 본딩 장치를 사용하여, 일괄 압착시켜 실장체를 제조하고, 보이드, 땜납 접합 상태 및 필렛에 대해 평가하였다. 그 때의 언더필 필름의 탄성률, 최저 용융 점도 및 용융 점도의 기울기의 측정, 실장체의 제조, 탑재시의 칩 어긋남, 보이드, 땜납 접합 및 필렛의 평가는, 다음과 같이 실시하였다.
[탄성률, 최저 용융 점도의 측정 및 용융 점도의 기울기의 산출]
각 언더필 필름에 대해, 레오미터 (TA 사 제조 ARES) 를 사용하여, 5 ℃/min, 1 ㎐ 의 조건으로 샘플의 탄성률, 최저 용융 점도 및 최저 용융 점도 도달 온도를 측정하였다. 그리고 최저 용융 점도 도달 온도 + 10 ℃ ∼ 최저 용융 점도 도달 온도 + 20 ℃ 의 온도 범위에 있어서의 용융 점도의 기울기를 산출하였다.
[실장체의 제조]
먼저, 언더필 필름을 웨이퍼 상에 프레스기로, 50 ℃-0.5 ㎫ 의 조건으로 첩합하고, 다이싱하여 땜납이 부착된 전극을 갖는 상측 칩을 얻었다.
상측 칩은, 사이즈가 5 ㎜ × 5 ㎜, 두께가 200 ㎛, 범프가 Cu/SnAg 인 캡 타입의 것을 사용하였다. 범프는, 직경이 50 ㎛, 높이가 20 ㎛ (SnAg 5 ㎛), 피치가 150 ㎛, 범프수가 592 이었다.
또 하측 칩은, 사이즈가 10 ㎜ × 10 ㎜ (분할 블록 타입 30 ㎛ × 30 ㎛), 두께가 200 ㎛, 범프가 Ni/Au 인 패드 타입의 것을 사용하였다. 범프는, 직경이 50 ㎛, 높이가 3 ㎛, 피치가 150 ㎛, 범프수가 592 이었다.
다음으로, 플립 칩 본더를 사용하여, 80 ℃-2 초-40 N 의 조건으로 하측 칩 상에 9 개의 상측 칩을 탑재하였다.
그 후, 도 11 및 도 12 에 나타내는 바와 같은 갱 본딩 장치를 사용하여, 도 5 에 나타내는 본딩 조건과 같이, 언더필 필름의 최저 용융 점도 도달 온도에서 250 ℃ 까지 50 ℃/sec 의 승온 속도로 일괄 압착하였다. 또 최저 용융 점도 도달 온도에서 250 ℃ 에 도달하는 시간 내에, 갱 본딩 장치의 히트 툴을 최하점까지 하강시켰다 (40 N-10 초). 또한, 150 ℃-2 시간의 조건으로 큐어하여, 도 3 에 나타내는 실장체를 얻었다.
[칩 어긋남의 평가]
하측 칩 상에 9 개의 상측 칩을 일괄 압착했을 때의 칩 어긋남을 X 선 장치로 눈으로 보고, 칩 어긋남을 5 ㎛ 이하에서 실질적으로 확인할 수 없는 경우를 「○」 로 평가하고, 한편, 그 이상 칩 어긋남이 확인된 경우를 「×」 로 평가하였다.
[보이드의 평가]
실장체를 SAT (Scanning Acoustic Tomograph, 초음파 영상 장치) 를 사용하여 관찰하였다. 실장체의 보이드 면적을 확인하여, 보이드가 발생하지 않거나 또는 발생해도 보이드의 직경이 100 ㎛ 이하인 경우를 「○」 로 평가하고, 그 이상의 보이드가 확인된 경우를 「×」 로 평가하였다. 일반적으로 100 ㎛ 를 초과한 보이드가 발생하면, 경험상, 장기 신뢰성에 악영향을 미칠 가능성이 높아진다.
[접합의 평가]
실장체의 샘플을 절단하고, 단면 연마를 실시하여, 상측 칩과 하측 칩의 범프간 땜납의 상태를 SEM (Scanning Electron Microscope) 관찰하였다. 하측 칩측의 범프의 90 ％ 이상에 땜납 젖음 확산이 있는 경우의 양호한 상태를 「○」 로 평가하고, 그 이외의 땜납 젖음이 불충분한 상태를 「×」 로 평가하였다.
[필렛의 평가]
실장체의 칩간 및 칩 단부를 육안으로 관찰하여, 필렛이 형성되어 있는 경우를 「×」 로 평가하고, 필렛이 형성되어 있지 않은 경우를 「○」 로 평가하였다.
[실시예 1]
참고예 1 에 기재된 수지 조성물과 동일한 조성물을 조정하였다. 이 조성물을, 분리 처리된 PET (Polyethylene terephthalate) 에 바 코터를 사용하여 도포하고, 80 ℃ 의 오븐에서 3 분간 건조시켜, 두께 18 ㎛ 의 언더필 필름을 제조하였다 (커버 박리 PET (25 ㎛)/언더필 필름 (18 ㎛)/베이스 박리 PET (50 ㎛)).
도 12 에, 실시예 1 의 언더필 필름의 용융 점도 커브를 나타낸다. 또 표 2 에, 실시예 1 의 언더필 필름의 평가 결과를 나타낸다. 언더필 필름의 탄성률은 2.5 ㎬ 이고, 최저 용융 점도는 1490 ㎩·s 이고, 최저 용융 점도 도달 온도는 113 ℃ 이었다. 또 123 ℃ ∼ 133 ℃ 에 있어서의 용융 점도의 기울기 φ 는 3100 ㎩·s/℃ 이었다. 이 실시예 1 의 언더필 필름을 사용한 실장체에 대해 각 평가를 실시하면, 먼저 칩을 탑재했을 때의 칩 어긋남의 평가는 ○ 이었다. 또, 언더필 필름을 사용하여 제조한 실장체의 보이드의 평가는 ○ 이고, 땜납 접합 평가는 ○ 이고, 필렛의 평가는 ○ 이었다.
[실시예 2]
참고예 2 에 기재된 수지 조성물과 동일한 수지 조성물을 제조하였다. 이 조성물을, 분리 처리된 PET (Polyethylene terephthalate) 에 바 코터를 사용하여 도포하고, 80 ℃ 의 오븐에서 3 분간 건조시켜, 두께 18 ㎛ 의 언더필 필름을 제조하였다 (커버 박리 PET (25 ㎛)/언더필 필름 (18 ㎛)/베이스 박리 PET (50 ㎛)).
도 12 에, 실시예 2 의 언더필 필름의 용융 점도 커브를 나타낸다. 또 표 2 에, 실시예 2 의 언더필 필름의 평가 결과를 나타낸다. 언더필 필름의 탄성률은 2.5 ㎬ 이고, 최저 용융 점도는 1330 ㎩·s 이고, 최저 용융 점도 도달 온도는 112 ℃ 이었다. 또 122 ℃ ∼ 132 ℃ 에 있어서의 용융 점도의 기울기 φ 는 1700 ㎩·s/℃ 이었다. 이 실시예 2 의 언더필 필름을 사용한 실장체에 대해 각 평가를 실시하면, 먼저 칩을 탑재했을 때의 칩 어긋남의 평가는 ○ 이었다. 또, 언더필 필름을 사용하여 제조한 실장체의 보이드의 평가는 ○ 이고, 땜납 접합 평가는 ○ 이고, 필렛의 평가는 ○ 이었다.
[실시예 3]
참고예 3 에 기재된 수지 조성물과 동일한 수지 조성물을 조정하였다. 이 조성물을, 분리 처리된 PET (Polyethylene terephthalate) 에 바 코터를 사용하여 도포하고, 80 ℃ 의 오븐에서 3 분간 건조시켜, 두께 18 ㎛ 의 언더필 필름을 제조하였다 (커버 박리 PET (25 ㎛)/언더필 필름 (18 ㎛)/베이스 박리 PET (50 ㎛)).
도 12 에, 실시예 3 의 언더필 필름의 용융 점도 커브를 나타낸다. 또 표 2 에, 실시예 3 의 언더필 필름의 평가 결과를 나타낸다. 언더필 필름의 탄성률은 2.5 ㎬ 이고, 최저 용융 점도는 1390 ㎩·s 이고, 최저 용융 점도 도달 온도는 113 ℃ 이었다. 또 123 ℃ ∼ 133 ℃ 에 있어서의 용융 점도의 기울기 φ 는 900 ㎩·s/℃ 이었다. 이 실시예 3 의 언더필 필름을 사용한 실장체에 대해 각 평가를 실시하면, 먼저 칩을 탑재했을 때의 칩 어긋남의 평가는 ○ 이었다. 또, 언더필 필름을 사용하여 제조한 실장체의 보이드의 평가는 ○ 이고, 땜납 접합 평가는 ○ 이고, 필렛의 평가는 × 이었다.
[비교예 1]
참고예 4 의 수지 조성물과 동일한 조성물을 조정하였다. 이 조성물을, 분리 처리된 PET (Polyethylene terephthalate) 에 바 코터를 사용하여 도포하고, 80 ℃ 의 오븐에서 3 분간 건조시켜, 두께 18 ㎛ 의 언더필 필름을 제조하였다 (커버 박리 PET (25 ㎛)/언더필 필름 (18 ㎛)/베이스 박리 PET (50 ㎛)).
도 12 에, 비교예 1 의 언더필 필름의 용융 점도 커브를 나타낸다. 또 표 1 에, 비교예 1 의 언더필 필름의 평가 결과를 나타낸다. 언더필 필름의 탄성률은 2.5 ㎬ 이고, 최저 용융 점도는 1950 ㎩·s 이고, 최저 용융 점도 도달 온도는 113 ℃ 이었다. 또 123 ℃ ∼ 133 ℃ 에 있어서의 용융 점도의 기울기 φ 는 4000 ㎩·s/℃ 이었다. 이 비교예 1 의 언더필 필름을 사용한 실장체에 대해 각 평가를 실시하면, 먼저 칩을 탑재했을 때의 칩 어긋남의 평가는 ○ 이었다. 또, 언더필 필름을 사용하여 제조한 실장체의 보이드의 평가는 ○ 이고, 땜납 접합 평가는 × 이고, 필렛의 평가는 × 이었다.
[비교예 2]
비교예 5 에 기재된 수지 조성물과 동일한 수지 조성물을 조정하였다. 이 수지 조성물을, 분리 처리된 PET (Polyethylene terephthalate) 에 바 코터를 사용하여 도포하고, 80 ℃ 의 오븐에서 3 분간 건조시켜, 두께 18 ㎛ 의 언더필 필름을 제조하였다 (커버 박리 PET (25 ㎛)/언더필 필름 (18 ㎛)/베이스 박리 PET (50 ㎛)).
도 12 에, 비교예 2 의 언더필 필름의 용융 점도 커브를 나타낸다. 또 표 2 에, 비교예 2 의 언더필 필름의 평가 결과를 나타낸다. 언더필 필름의 탄성률은 2.5 ㎬ 이고, 최저 용융 점도는 1300 ㎩·s 이고, 최저 용융 점도 도달 온도는 115 ℃ 이었다. 또 125 ℃ ∼ 135 ℃ 에 있어서의 용융 점도의 기울기 φ 는 400 ㎩·s/℃ 이었다. 이 비교예 2 의 언더필 필름을 사용한 실장체에 대해 각 평가를 실시하면, 먼저 칩을 탑재했을 때의 칩 어긋남의 평가는 ○ 이었다. 또, 언더필 필름을 사용하여 제조한 실장체의 보이드의 평가는 × 이고, 땜납 접합 평가는 ○ 이고, 필렛의 평가는 × 이었다.
분류 품명 실시예 1 실시예 2 실시예 3 비교예 1 비교예 2
막형성 수지 테이산 레진 SG-P3
(나가세 켐텍스사 제조)		 40 40 40 40 40
아크릴 수지 오크졸 EA-0200
(오사카 유기 화학사 제조)		 68 49 39 76 29
유기 과산화물 퍼헥사 V
(니치유사 제조)		 2 1 1 4 1
에폭시 수지 JER1031S
(미츠비시 화학사 제조)		 20 30 45 13 40
산 무수물 리카시드 HNA-100
(신닛폰 이화사 제조)		 10 20 15 7 30
경화 촉진제 U-CAT-5002
(산아프로사 제조)		 1 1 1 1 1
필러 아에로질 R202
(닛폰 아에로질사 제조)		 15 15 15 15 15
합계 156 156 156 156 156
아크릴비 70 50 40 80 30
에폭시비 30 50 60 20 70
탄성률 [GPa] 2.5 2.5 2.5 2.5 2.5
최저 용융 점도 [Pa·s] 1490 1330 1390 1950 1300
최저 용융 점도 도달 온도 [℃] 113 112 113 113 115
용융 점도의 기울기 φ [Pa·s/℃] 3100 1700 900 4000 400
보이드 ○ ○ ○ ○ ×
땜납 접합 상태 ○ ○ ○ × ○
필렛 ○ ○ × × ×
비교예 1 과 같이 용융 점도의 기울기 φ 가 3100 ㎩·s/℃ 를 초과하는 언더필 필름을 사용한 경우, 보이드리스 실장은 가능하지만, 땜납 접합에 불량이 발생하였다. 또 비교예 2 와 같이 용융 점도의 기울기 φ 가 900 ㎩·s/℃ 미만인 언더필 필름을 사용한 경우, 땜납 접합은 양호했지만, 보이드가 발생하였다.
한편, 실시예 1 ∼ 3 과 같이 용융 점도의 기울기 φ 가 900 ㎩·s/℃ 이상 3100 ㎩·s/℃ 이하인 언더필 필름을 사용한 경우, 복수의 칩을 일괄 압착해도, 보이드리스 및 양호한 땜납 접합을 실현할 수 있었다. 이것은 칩 위치에 따른 승온 온도차의 영향을 저감시킬 수 있었기 때문으로 생각된다. 또 실시예 1, 2 와 같이 용융 점도의 기울기 φ 가 1700 ㎩·s/℃ 이상 3100 ㎩·s/℃ 이하인 언더필 필름을 사용한 경우, 필렛의 형성을 억제할 수 있었다.
1 웨이퍼
2 언더필 필름
3 지그
4 블레이드
10 반도체 칩
11 반도체
12 전극
13 땜납
20 언더필 필름
21 접착층
30 회로 기판
31 기재
32 대향 전극
41 보텀 칩
42 대향 전극
50 스테이지
60 히트 툴

Claims (10)

  1. 땜납이 부착된 전극이 형성된 복수의 반도체 칩을, 언더필 필름을 통해서 상기 땜납이 부착된 전극과 대향하는 대향 전극이 형성된 전자 부품에 탑재하는 탑재 공정과,
    상기 복수의 반도체 칩과 상기 전자 부품을, 상기 언더필 필름을 통해서 일괄 압착하는 압착 공정을 갖고,
    상기 언더필 필름이, 에폭시 수지와, 산 무수물과, 아크릴 수지와, 유기 과산화물을 함유하고, 최저 용융 점도가 1000 ㎩·s 이상 2000 ㎩·s 이하이고, 최저 용융 점도 도달 온도보다 10 ℃ 높은 온도에서 그 온도보다 10 ℃ 높은 온도까지의 용융 점도의 기울기가 900 ㎩·s/℃ 이상 3100 ㎩·s/℃ 이하인 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서, 상기 용융 점도의 기울기가 1700 ㎩·s/℃ 이상 3100 ㎩·s/℃ 이하인 반도체 장치의 제조 방법.
  3. 제 2 항에 있어서, 상기 아크릴 수지와 상기 유기 과산화물의 합계 질량과, 상기 에폭시 수지와 상기 산 무수물의 합계 질량의 비가 7 : 3 ∼ 5 : 5 인 반도체 장치의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 에폭시 수지가 글리시딜에테르형 에폭시 수지이고,
    상기 산 무수물이 지환식 산 무수물인 반도체 장치의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 아크릴 수지가 플루오렌계 아크릴레이트이고,
    상기 유기 과산화물이 퍼옥시케탈인 반도체 장치의 제조 방법.
  6. 복수의 반도체 칩과 전자 부품을 일괄 압착하기 위한 언더필 필름으로서,
    에폭시 수지와, 산 무수물과, 아크릴 수지와, 유기 과산화물을 함유하고, 최저 용융 점도가 1000 ㎩·s 이상 2000 ㎩·s 이하이고, 최저 용융 점도 도달 온도보다 10 ℃ 높은 온도에서 그 온도보다 10 ℃ 높은 온도까지의 용융 점도의 기울기가 900 ㎩·s/℃ 이상 3100 ㎩·s/℃ 이하인 언더필 필름.
  7. 제 6 항에 있어서, 상기 용융 점도의 기울기가 1700 ㎩·s/℃ 이상 3100 ㎩·s/℃ 이하인 언더필 필름.
  8. 제 7 항에 있어서, 상기 아크릴 수지와 상기 유기 과산화물의 합계 질량과, 상기 에폭시 수지와 상기 산 무수물의 합계 질량의 비가 7 : 3 ∼ 5 : 5 인 언더필 필름.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 에폭시 수지가 글리시딜에테르형 에폭시 수지이고,
    상기 산 무수물이 지환식 산 무수물인 언더필 필름.
  10. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 아크릴 수지가 플루오렌계 아크릴레이트이고,
    상기 유기 과산화물이 퍼옥시케탈인 언더필 필름.
KR1020177010337A 2015-02-06 2016-02-05 반도체 장치의 제조 방법 및 언더필 필름 KR101947293B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015022672A JP6438790B2 (ja) 2015-02-06 2015-02-06 半導体装置の製造方法、及びアンダーフィルフィルム
JPJP-P-2015-022672 2015-02-06
PCT/JP2016/053462 WO2016125881A1 (ja) 2015-02-06 2016-02-05 半導体装置の製造方法、及びアンダーフィルフィルム

Publications (2)

Publication Number Publication Date
KR20170056663A true KR20170056663A (ko) 2017-05-23
KR101947293B1 KR101947293B1 (ko) 2019-02-12

Family

ID=56564219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177010337A KR101947293B1 (ko) 2015-02-06 2016-02-05 반도체 장치의 제조 방법 및 언더필 필름

Country Status (7)

Country Link
US (1) US10280347B2 (ko)
EP (1) EP3255658B1 (ko)
JP (1) JP6438790B2 (ko)
KR (1) KR101947293B1 (ko)
CN (1) CN107112254B (ko)
TW (1) TWI667309B (ko)
WO (1) WO2016125881A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220091038A (ko) * 2020-12-23 2022-06-30 주식회사 두산 반도체 패키지용 언더필 필름 및 이를 이용하는 반도체 패키지의 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101837511B1 (ko) * 2016-04-04 2018-03-14 주식회사 네패스 반도체 패키지 및 그 제조방법
JP2018160566A (ja) * 2017-03-23 2018-10-11 三井化学東セロ株式会社 ギャングボンディングプロセス用アンダーフィル絶縁フィルム
WO2018212215A1 (ja) * 2017-05-16 2018-11-22 デクセリアルズ株式会社 アンダーフィル材、アンダーフィルフィルム、及びこれを用いた半導体装置の製造方法
US10693432B2 (en) * 2018-05-17 2020-06-23 Qualcommm Incorporated Solenoid structure with conductive pillar technology
US10923365B2 (en) * 2018-10-28 2021-02-16 Richwave Technology Corp. Connection structure and method for forming the same
CN114051647B (zh) * 2020-01-29 2023-02-03 株式会社村田制作所 带电极的无源部件和带电极的无源部件的集合体
US11355361B1 (en) * 2021-04-28 2022-06-07 Coretech System Co., Ltd. Method of measuring underfill profile of underfill cavity having solder bumps
TWI773360B (zh) * 2021-06-03 2022-08-01 矽品精密工業股份有限公司 電子封裝件及其承載結構與製法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252254A (ja) * 2001-02-26 2002-09-06 Sony Chem Corp 電気装置製造方法
JP2005028734A (ja) 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
WO2013080708A1 (ja) * 2011-11-29 2013-06-06 東レ株式会社 樹脂組成物、樹脂組成物シート、半導体装置およびその製造方法
JP2013211352A (ja) * 2012-03-30 2013-10-10 Dexerials Corp 回路接続材料、及びこれを用いた半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965663A (en) * 1995-06-06 1999-10-12 Kabushiki Kaisha Toshiba Resin composition and resin-molded type semiconductor device
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
JP2008074928A (ja) * 2006-09-20 2008-04-03 Hitachi Chem Co Ltd 半導体用接着フィルム及びこれを用いた半導体装置
JP2012234804A (ja) * 2011-04-21 2012-11-29 Sumitomo Electric Ind Ltd フィルム状異方導電性接着剤
JP2013175546A (ja) * 2012-02-24 2013-09-05 Dexerials Corp アンダーフィル材、及びそれを用いた半導体装置の製造方法
US9287204B2 (en) * 2012-12-20 2016-03-15 Stats Chippac, Ltd. Semiconductor device and method of bonding semiconductor die to substrate in reconstituted wafer form
JP6692758B2 (ja) * 2014-02-24 2020-05-13 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 熱伝導性プリアプライアンダーフィル組成物およびその使用

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252254A (ja) * 2001-02-26 2002-09-06 Sony Chem Corp 電気装置製造方法
JP2005028734A (ja) 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
WO2013080708A1 (ja) * 2011-11-29 2013-06-06 東レ株式会社 樹脂組成物、樹脂組成物シート、半導体装置およびその製造方法
JP2013211352A (ja) * 2012-03-30 2013-10-10 Dexerials Corp 回路接続材料、及びこれを用いた半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220091038A (ko) * 2020-12-23 2022-06-30 주식회사 두산 반도체 패키지용 언더필 필름 및 이를 이용하는 반도체 패키지의 제조방법

Also Published As

Publication number Publication date
WO2016125881A1 (ja) 2016-08-11
CN107112254B (zh) 2019-10-15
EP3255658A1 (en) 2017-12-13
EP3255658A4 (en) 2018-09-12
CN107112254A (zh) 2017-08-29
JP6438790B2 (ja) 2018-12-19
KR101947293B1 (ko) 2019-02-12
EP3255658B1 (en) 2019-09-18
US10280347B2 (en) 2019-05-07
TWI667309B (zh) 2019-08-01
JP2016146412A (ja) 2016-08-12
US20180079939A1 (en) 2018-03-22
TW201706383A (zh) 2017-02-16

Similar Documents

Publication Publication Date Title
KR101947293B1 (ko) 반도체 장치의 제조 방법 및 언더필 필름
KR101712046B1 (ko) 언더필재, 및 이것을 사용한 반도체 장치의 제조 방법
KR101853165B1 (ko) 회로 접속 재료 및 이것을 사용한 반도체 장치의 제조 방법
JP6069142B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
KR102308395B1 (ko) 언더필재 및 이것을 사용한 반도체 장치의 제조 방법
US10062625B2 (en) Underfill material and method for manufacturing semiconductor device using the same
TWI649842B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
WO2015045878A1 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2021097091A (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant