JP2013211352A - 回路接続材料、及びこれを用いた半導体装置の製造方法 - Google Patents

回路接続材料、及びこれを用いた半導体装置の製造方法 Download PDF

Info

Publication number
JP2013211352A
JP2013211352A JP2012079542A JP2012079542A JP2013211352A JP 2013211352 A JP2013211352 A JP 2013211352A JP 2012079542 A JP2012079542 A JP 2012079542A JP 2012079542 A JP2012079542 A JP 2012079542A JP 2013211352 A JP2013211352 A JP 2013211352A
Authority
JP
Japan
Prior art keywords
adhesive layer
thickness
electrode
melt viscosity
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012079542A
Other languages
English (en)
Other versions
JP5965185B2 (ja
Inventor
Hironobu Moriyama
浩伸 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to JP2012079542A priority Critical patent/JP5965185B2/ja
Priority to KR1020147030022A priority patent/KR101853165B1/ko
Priority to PCT/JP2013/056123 priority patent/WO2013146141A1/ja
Priority to EP13767783.7A priority patent/EP2833394A4/en
Priority to US14/387,783 priority patent/US9202755B2/en
Priority to TW102108568A priority patent/TWI552294B/zh
Publication of JP2013211352A publication Critical patent/JP2013211352A/ja
Application granted granted Critical
Publication of JP5965185B2 publication Critical patent/JP5965185B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/10—Adhesives in the form of films or foils without carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/10—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet
    • C09J2301/12—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers
    • C09J2301/124—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers the adhesive layer being present on both sides of the carrier, e.g. double-sided adhesive tape
    • C09J2301/1242—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers the adhesive layer being present on both sides of the carrier, e.g. double-sided adhesive tape the opposite adhesive layers being different
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】対向する電極との良好な接合を得ることができる回路接続材料、及びこれを用いた半導体装置の製造方法を提供する。
【解決手段】半導体チップ１０側に接着される第１の接着剤層２１と、第１の接着剤層２１の最低溶融粘度到達温度よりも高い最低溶融粘度到達温度を有する第２の接着剤層２２とが積層された回路接続材料２０を用いる。この回路接続材料２０が貼り付けられた半導体チップ１０を回路基板３０に搭載した際、第１の接着剤層２１の厚みＨｂ１が下記式（１）を満たす範囲であることにより、対向する電極との良好な接合を得ることができる。
【選択図】図２

Description

本発明は、半導体チップの搭載に用いられる回路接続材料、及びこれを用いた半導体装置の製造方法に関する。
近年、基板への半導体チップの搭載方法において、工程短縮を目的に、半導体ＩＣ（Integrated Circuit）電極と基板電極とを金属接合又は圧接接合する前にアンダーフィルフィルムを基板上に貼り付ける「先供給型アンダーフィルフィルム」の使用が検討されている。
この先供給型アンダーフィルフィルムを使用した搭載方法は、例えば、以下のように行われる（例えば、特許文献１参照。）。
工程Ａ：ウエハにアンダーフィルフィルムを貼り付け、ダイシングして半導体チップを得る。
工程Ｂ：基板上で半導体チップの位置合わせを行う。
工程Ｃ：高温・高圧により半導体チップと基板を圧着し、ハンダバンプの金属結合による導通確保、及びアンダーフィルフィルムの硬化による半導体チップと基板の接着を行う。
このような搭載方法において、例えば、特許文献２には、フレックス効果を有する接着剤を使用することにより、ハンダの濡れ性を向上させ、接合状態を改善させることが提案されている。
しかしながら、従来のアンダーフィルフィルムでは、ハンダ付き電極側にも、ハンダが濡れ広がってしまい、対向する電極との良好な接合を得ることができない。
特開２００５−２８７３４号公報 特開２００１−９３９４０号公報
本発明は、このような従来の実情に鑑みて提案されたものであり、対向する電極との良好な接合を得ることができる回路接続材料、及びこれを用いた半導体装置の製造方法を提供する。
上述した課題を解決するために、本発明は、ハンダ付き電極が形成された半導体チップと、前記ハンダ付き電極と対向する対向電極が形成された回路基板とを接合するための回路接続材料であって、前記半導体チップ側に接着される第１の接着剤層と、該第１の接着剤層の最低溶融粘度到達温度よりも高い最低溶融粘度到達温度を有する第２の接着剤層とが積層され、当該回路接続材料が貼り付けられた前記半導体チップを前記回路基板に前記第１の接着剤層の最低溶融粘度到達温度よりも低い温度で搭載した際、前記第１の接着剤層の厚みＨｂ１が下記式（１）を満たす範囲であることを特徴とする。
０．５×Ｈｅ１≦Ｈｂ１≦Ｈｅ１＋０．７５×Ｈｓ （１）
前記式（１）中、Ｈｅ１は前記ハンダ付き電極の電極厚みであり、Ｈｓは前記ハンダ付き電極のハンダ厚みである。
また、本発明は、ハンダ付き電極が形成された半導体チップと、前記ハンダ付き電極と対向する対向電極が形成された回路基板とを、前記半導体チップ側に接着される第１の接着剤層と、該第１の接着剤層の最低溶融粘度到達温度よりも高い最低溶融粘度到達温度を有する第２の接着剤層とが積層された回路接続材料を介して接合する半導体装置の製造方法であって、前記回路接続材料が貼り付けられた前記半導体チップを前記回路基板に前記第１の接着剤層の最低溶融粘度到達温度よりも低い温度で搭載し、前記第１の接着剤層の厚みＨｂ１が下記式（１）を満たす範囲とする搭載工程と、前記半導体チップと前記回路基板とを、前記ハンダ付き電極のハンダの融点以上の温度で熱圧着する熱圧着工程とを有することを特徴とする。
０．５×Ｈｅ１≦Ｈｂ１≦Ｈｅ１＋０．７５×Ｈｓ （１）
前記式（１）中、Ｈｅ１は前記ハンダ付き電極の電極厚みであり、Ｈｓは前記ハンダ付き電極のハンダ厚みである。
また、本発明は、ハンダ付き電極が形成された第１の面と、第１の面の反対側に前記ハンダ付き電極と対向する対向電極が形成された第２の面を有する複数のチップ基板を、前記第１の面側に接着される第１の接着剤層と、該第１の接着剤層の最低溶融粘度到達温度よりも高い最低溶融粘度到達温度を有する第２の接着剤層とが積層された回路接続材料を介して積層する半導体装置の製造方法であって、前記回路接続材料が貼り付けられた第１のチップ基板の第１の面を第２のチップ基板の第２の面に前記第１の接着剤層の最低溶融粘度到達温度よりも低い温度で搭載し、前記第１の接着剤層の厚みＨｂ１が下記式（１）を満たす範囲とする搭載工程と、前記第１のチップ基板の第１の面と前記第２のチップ基板の第２の面とを前記ハンダ付き電極のハンダの融点以上の温度で熱圧着する熱圧着工程とを有することを特徴とする。
０．５×Ｈｅ１≦Ｈｂ１≦Ｈｅ１＋０．７５×Ｈｓ （１）
前記式（１）中、Ｈｅ１は前記ハンダ付き電極の電極厚みであり、Ｈｓは前記ハンダ付き電極のハンダ厚みである。
本発明によれば、第１の接着剤層の最低溶融粘度到達温度が第２の接着剤層の最低溶融粘度到達温度よりも低く、搭載時の第１の接着剤層と第２の接着剤層の界面が所定の位置にある回路接続材料を用いるため、ハンダ付き電極側にハンダが濡れ広がるのを防ぐとともに、対向する電極側にハンダを濡れ広がらせることができ、対向する電極との良好な接合を得ることができる。
搭載前の半導体チップを模式的に示す断面図である。 搭載後の半導体チップを模式的に示す断面図である。 第１の接着剤層及び第２の接着剤層の溶融粘度の一例を示すグラフである。 図３に示す溶融粘度における溶融粘度比（第１層／第２層）を示すグラフである。 本実施の形態における半導体装置の製造方法を示すフローチャートである。 ウエハ上にアンダーフィルフィルムを貼り付ける工程を模式的に示す斜視図である。 ウエハをダイシングする工程を模式的に示す斜視図である。 半導体チップをピックアップする工程を模式的に示す斜視図である。 半導体チップを基板に搭載する工程を模式的に示す斜視図である。 ハンダの濡れ広がりが良好な状態の断面の模式図である。 ハンダの濡れ広がりが不十分な状態の断面の模式図である。
以下、本発明の実施の形態について、下記順序にて詳細に説明する。
１．回路接続材料
２．半導体装置の製造方法
３．実施例
＜１．回路接続材料＞
図１は、搭載前の半導体チップを模式的に示す断面図であり、図２は、搭載後の半導体チップを模式的に示す断面図である。
図１、２に示すように、本実施の形態における回路接続材料２０は、ハンダ付き電極が形成された半導体チップ１０と、ハンダ付き電極と対向する対向電極が形成された回路基板３０とを接合するために使用される。
半導体チップ１０は、シリコンなどの半導体１１表面に集積回路が形成され、バンプと呼ばれる接続用のハンダ付き電極を有する。ハンダ付き電極は、銅などからなる電極１２上にハンダ１３を接合したものであり、電極１２の厚みＨｅ１とハンダ１３の厚みＨｓとを合計した厚み（Ｈｅ１＋Ｈｓ）を有する。
ハンダとしては、Ｓｎ−３７Ｐｂ共晶ハンダ（融点１８３℃）、Ｓｎ−Ｂｉハンダ（融点１３９℃）、Ｓｎ−３．５Ａｇ（融点２２１℃）、Ｓｎ−３．０Ａｇ−０．５Ｃｕ（融点２１７℃）、Ｓｎ−５．０Ｓｂ（融点２４０℃）などを用いることができる。
回路基板３０は、例えばリジット基板、フレキシブル基板などの基材３１に回路が形成されている。また、半導体チップ１０が搭載される実装部には、半導体チップ１０のハンダ付き電極と対向する位置に所定の厚みＨｅ２を有する対向電極３２が形成されている。
回路接続材料２０は、半導体チップ１０側に接着される第１の接着剤層２１と、第１の接着剤層２１の最低溶融粘度到達温度Ｔ１よりも高い最低溶融粘度到達温度Ｔ２を有する第２の接着剤層２２とが積層された２層構造を有する。
ここで、第１の接着剤層２１及び第２の接着剤層２２の最低溶融粘度到達温度Ｔ１、Ｔ２（Ｔ１＜Ｔ２）は、常温よりも高く、ハンダ融点よりも低い（２５℃＜Ｔ１，Ｔ２＜ハンダ融点）。
また、回路接続材料２０は、図２に示すように回路接続材料２０が貼り付けられた半導体チップ１０を回路基板３０に第１の接着剤層２１の最低溶融粘度到達温度Ｔ１よりも低い温度で搭載した際、第１の接着剤層２１の厚みＨｂ１が下記式（１）を満たす範囲である。
０．５×Ｈｅ１≦Ｈｂ１≦Ｈｅ１＋０．７５×Ｈｓ （１）
式（１）中、Ｈｅ１はハンダ付き電極の電極厚みであり、Ｈｓはハンダ付き電極のハンダ厚みである。
このような回路接続材料２０は、第１の接着剤層２１の最低溶融粘度到達温度Ｔ１が第２の接着剤層２２の最低溶融粘度到達温度Ｔ２よりも低く、第１の接着剤層２１と第２の接着剤層２２との界面Ｈｂ１が式（１）を満たす範囲であることにより、ハンダ付き電極側にハンダが濡れ広がるのを防ぐとともに、対向電極３２側にハンダを濡れ広がらせることができ、対向電極３２との良好な接合を得ることができる。
また、図２に示すように、半導体チップ１０を回路基板に搭載した際、第１の接着剤層２１の厚みＨｂ１が下記式（２）を満たす範囲であることがより好ましい。
０．７５×Ｈｅ１≦Ｈｂ１≦Ｈｅ１＋０．７５×Ｈｓ （２）
式（２）中、Ｈｅ１はハンダ付き電極の電極厚みであり、Ｈｓはハンダ付き電極のハンダ厚みである。
第１の接着剤層２１と第２の接着剤層２２との界面Ｈｂ１が式（２）を満たす範囲であることにより、ハンダ付き電極側にハンダが濡れ広がるのをさらに防ぐことができ、対向電極３２側にハンダを十分に濡れ広がらせることができる。
半導体チップ１０搭載時の第１の接着剤層２１と第２の接着剤層２２との界面の位置は、搭載温度における第１の接着剤層２１及び第２の接着剤層２２の溶融粘度によって変化するため、搭載温度における溶融粘度により搭載時前の第１の接着剤層２１の厚みＨａ１を決定することができる。
具体的には、半導体チップ１０を回路基板３０に搭載する温度において、第１の接着剤層２１の溶融粘度η１と第２の接着剤層２２の溶融粘度η２との比（η１／η２）が０．８以上の場合、搭載前の第１の接着剤層２１の厚みＨａ１及び第２の接着剤層２２の厚みＨａ２が下記式（３−１）及び式（３−２）を満たす範囲であることが好ましい。
０．５×Ｈｅ１≦Ｈａ１≦Ｈｅ１＋０．７５×Ｈｓ （３−１）
Ｈｅ１＋Ｈｅ２≦Ｈａ１＋Ｈａ２ （３−２）
式（３−１）及び式（３−２）中、Ｈｅ１はハンダ付き電極の電極厚みであり、Ｈｓはハンダ付き電極のハンダ厚みであり、Ｈｅ２は対向電極の電極厚みである。
搭載温度における溶融粘度比（η１／η２）が０．８以上の場合、搭載前の第１の接着剤層２１の厚みＨａ１と、搭載後の第１の接着剤層２１の厚みＨｂ１との変化が小さい。このため、搭載前の第１の接着剤層２１の厚みＨａ１及び第２の接着剤層２２の厚みＨａ２を式（３−１）及び式（３−２）を満たす範囲とすることにより、搭載後の界面Ｈｂ１が式（１）を満たす範囲内とすることができる。
また、半導体チップ１０を回路基板３０に搭載する温度において、第１の接着剤層２１の溶融粘度η１と第２の接着剤層２２の溶融粘度η２との比（η１／η２）が０．６以下の場合、搭載前の第１の接着剤層２１の厚みＨａ１及び第２の接着剤層２２の厚みＨａ２が下記式（４−１）乃至式（４−３）を満たす範囲であることが好ましい。
０．５×Ｈｅ１≦Ｈａ１ （４−１）
０．２５×Ｈｓ＋Ｈｅ２≦Ｈａ２≦０．５×Ｈｅ１＋Ｈｓ＋Ｈｅ２ （４−１）
Ｈｅ１＋Ｈｅ２≦Ｈａ１＋Ｈａ２ （４−３）
式（４−１）乃至式（４−３）中、Ｈｅ１はハンダ付き電極の電極厚みであり、Ｈｓはハンダ付き電極のハンダ厚みであり、Ｈｅ２は対向電極の電極厚みである。
搭載温度における溶融粘度比（η１／η２）が０．６以下の場合、搭載前の第２の接着剤層２２の厚みＨａ２と、搭載後の第２の接着剤層２２の厚みＨｂ２との変化が小さい。このため、搭載前の第２の接着剤層２２の厚みＨａ２及び第２の接着剤層２２の厚みＨａ２を式（４−１）乃至式（４−３）を満たす範囲とすることにより、搭載後の界面Ｈｂ１が式（１）を満たす範囲内とすることができる。
図３は、第１の接着剤層及び第２の接着剤層の溶融粘度の一例を示すグラフである。また、図４は、図３に示す溶融粘度における溶融粘度比（第１層／第２層）である。
第１の接着剤層２１及び第２の接着剤層２２の溶融粘度は、１００Ｐａ・ｓ以上５００００Ｐａ・ｓ以下であることが好ましい。また、第１の接着剤層２１の溶融粘度と第２の接着剤層２１の溶融粘度の比の最大値が１０以上であることが好ましい。これにより、熱圧着時のハンダの濡れ広がりが向上して、より良好な接合状態を得ることができる。
次に、回路接続材料２０の第１の接着剤層２１及び第２の接着剤層２２について説明する。第１の接着剤層２１及び第２の接着剤層２２は、共に、膜形成樹脂と、エポキシ樹脂と、エポキシ硬化剤とを含有する。
膜形成樹脂は、平均分子量が１００００以上の高分子量樹脂に相当し、フィルム形成性の観点から、１００００〜８００００程度の平均分子量であることが好ましい。膜形成樹脂としては、フェノキシ樹脂、エポキシ樹脂、変性エポキシ樹脂、ウレタン樹脂等の種々の樹脂を用いることができる。これらの膜形成樹脂は、１種を単独で用いても、２種類以上を組み合わせて用いても良い。これらの中でも、本実施の形態では、膜形成状態、接続信頼性等の観点からフェノキシ樹脂が好適に用いられる。
エポキシ樹脂としては、例えば、ジシクロペンタジエン型エポキシ樹脂、グリシジルエーテル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、スピロ環型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、テルペン型エポキシ樹脂、テトラブロムビスフェノールＡ型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、α−ナフトールノボラック型エポキシ樹脂、臭素化フェノールノボラック型エポキシ樹脂などを挙げることができる。これらのエポキシ樹脂は、１種を単独で用いても、２種類以上を組み合わせて用いても良い。これらの中でも、本実施の形態では、高接着性、耐熱性の点から、ジシクロペンタジエン型エポキシ樹脂を用いることが好ましい。
エポキシ硬化剤は、特に限定されるものではないが、ハンダ表面の酸化膜を除去するフラックス機能を有する酸無水物を用いることが好ましい。酸無水物としては、例えばテトラプロペニル無水コハク酸、ドデセニル無水コハク酸、などの脂肪族酸無水物、ヘキサヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸などの脂環式酸無水物、無水フタル酸、無水トリメリット酸、無水ピロメリット酸などの芳香族酸無水物などを挙げることができる。これらのエポキシ硬化剤は、１種を単独で用いても、２種類以上を組み合わせて用いても良い。これらのエポキシ硬化剤の中でもこれらのうちハンダ接続性の点から、脂肪族酸無水物を用いることが好ましい。
エポキシ硬化剤の使用量は、硬化有効量が配合され、少なすぎるとハンダ濡れが不十分となり、多すぎると保存安定性が低下する傾向がある。エポキシ硬化剤として脂肪族酸無水物を使用した場合、エポキシ樹脂１００重量部に対して１５質量部以上９０質量部以下であることが好ましく、より好ましくは４０質量部以上７０質量部以下である。
また、必要に応じて硬化促進剤を含有させてもよい。硬化促進剤の具体例としては、１，８−ジアザビシクロ（５，４，０）ウンデセン−７塩（ＤＢＵ塩）、２−（ジメチルアミノメチル）フェノールなどの第３級アミン類、２−メチルイミダゾール、２−エチルイミダゾール、２−エチル−４−メチルイミダゾールなどのイミダゾ−ル類、トリフェニルホスフィンなどのホスフィン類、オクチル酸スズなどの金属化合物などが挙げられる。また、硬化促進剤は、エポキシ樹脂１００重量部に対して０．１〜５．０質量部が必要に応じて配合される。
また、第１の接着剤層２１及び第２の接着剤層２２は、共に、膜形成樹脂、エポキシ樹脂、エポキシ硬化剤に加え、さらにアクリル樹脂と、ラジカル重合開始剤とを含有することが好ましい。これにより、搭載温度と圧着時の最高到達温度との差が７０℃以上あるような急加熱を行う場合であっても、ボイドの発生を防ぐことができる。
アクリル樹脂としては、単官能（メタ）アクリレート、２官能以上の（メタ）アクリレートを使用可能である。単官能（メタ）アクリレートとしては、メチル（メタ）アクリレート、エチル（メタ）アクリレート、ｎ−プロピル（メタ）アクリレート、ｉ−プロピル（メタ）アクリレート、ｎ−ブチル（メタ）アクリレート等が挙げられる。２官能以上の（メタ）アクリレートとしては、ビスフェノールＦ―ＥＯ変性ジ（メタ）アクリレート、ビスフェノールＡ―ＥＯ変性ジ（メタ）アクリレート、トリメチロールプロパンＰＯ変性（メタ）アクリレート、多官能ウレタン（メタ）アクリレート等を挙げることができる。これらのアクリル樹脂は、単独で用いてもよいし、２種以上を組み合わせて用いてもよい。これらの中でも、本実施の形態では、２官能（メタ）アクリレートが好適に用いられる。
ラジカル重合開始剤としては、有機過酸化物などのラジカル発生剤を好ましく使用することができる。有機過酸化物としては、例えば、パーオキシエステル、パーオキシケタール、ハイドロパーオキサイド、ジアルキルパーオキサイド、ジアシルパーオキサイド、パーオキシジカーボネート等を挙げることができる。これらの有機過酸化物は、単独で用いてもよいし、２種以上を組み合わせて用いてもよい。これらの中でも、本実施の形態では、パーオキシエステルが好適に用いられる。
また、その他の添加組成物として、無機フィラーを含有することが好ましい。無機フィラーを含有することにより、圧着時における樹脂層の流動性を調整し、粒子捕捉率を向上させることができる。無機フィラーとしては、シリカ、タルク、酸化チタン、炭酸カルシウム、酸化マグネシウム等を用いることができる。
さらに、必要に応じて、エポキシ系、アミノ系、メルカプト・スルフィド系、ウレイド系などのシランカップリング剤を添加してもよい。
次に、前述した回路接続材料が膜状に形成された先供給型アンダーフィルフィルムの製造方法について説明する。本実施の形態における回路接続材料の製造方法は、第１の接着剤層２１と、第２の接着剤層２２とを貼り合わせるものである。
具体的には、第１の接着剤層２１を作成する工程と、第２の接着剤層２２を作成する工程と、第１の接着剤層２１と第２の接着剤層２２とを貼り付ける工程とを有する。
第１の接着剤層２１を作成する工程では、膜形成樹脂と、エポキシ樹脂と、エポキシ硬化剤とを含有する接着剤組成物を溶剤に溶解させる。溶剤としては、トルエン、酢酸エチルなど、又はこれらの混合溶剤を用いることができる。第１の接着剤層２１の樹脂組成物を調整後、バーコーター、塗布装置などを用いて剥離基材上に塗布する。
剥離基材は、例えば、シリコーンなどの剥離剤をＰＥＴ（Poly Ethylene Terephthalate）、ＯＰＰ（Oriented Polypropylene）、ＰＭＰ（Poly-4-methylpentene−1）、ＰＴＦＥ（Polytetrafluoroethylene）などに塗布した積層構造からなり、組成物の乾燥を防ぐとともに、組成物の形状を維持するものである。
次に、剥離基材上に塗布された樹脂組成物を熱オーブン、加熱乾燥装置などにより乾燥させる。これにより、厚さ５〜５０μｍ程度の第１の接着剤層２１を得ることができる。
また、第２の接着剤層２２を作成する工程は、第１の接着剤層２１と同様、膜形成樹脂と、エポキシ樹脂と、エポキシ硬化剤とを含有する接着剤組成物を溶剤に溶解させる。そして、第２の接着剤層２２の樹脂組成物を調整後、これを剥離基材上に塗布し、溶剤を揮発させることにより、第２の接着剤層２２を得ることができる。
次の第１の接着剤層２１と第２の接着剤層２２とを貼り付ける工程では、第１の接着剤層２１と第２の接着剤層２２とを貼り付けて積層し、２層構造の先供給型アンダーフィルフィルムを作製する。
このように第１の接着剤層２１と第２の接着剤層２２とを貼り付けることにより、２層構造の先供給型アンダーフィルフィルムを得ることができる。
なお、上述の実施の形態では、第１の接着剤層２１と第２の接着剤層２２とを貼り付けて製造することとしたが、これに限られるものではなく、一方の接着剤層を形成した後、他方の接着剤層の樹脂組成物を塗布し、乾燥させて製造しても良い。
＜２．半導体装置の製造方法＞
次に、前述した先供給型アンダーフィルフィルムを用いた半導体装置の製造方法について説明する。
図５は、本実施の形態における半導体装置の製造方法を示すフローチャートである。図５に示すように、本実施の形態における半導体装置の製造方法は、アンダーフィルフィルム貼付工程Ｓ１と、ダイシング工程Ｓ２と、半導体チップ搭載工程Ｓ３と、熱圧着工程Ｓ４とを有する。
図６は、ウエハ上にアンダーフィルフィルムを貼り付ける工程を模式的に示す斜視図である。図６に示すように、アンダーフィルフィルム貼付工程Ｓ１では、ウエハ１の直径よりも大きな直径を有するリング状又は枠状のフレームを有する治具３によりウエハ１を固定し、ウエハ１上にアンダーフィルフィルム２を貼り付ける。アンダーフィルフィルム２は、ウエハ１のダイシング時にウエハ１を保護・固定し、ピックアップ時に保持するダイシングテープとして機能する。なお、ウエハ１には多数のＩＣ（Integrated Circuit）が作り込まれ、ウエハ１の接着面には、図１に示すようにスクライブラインによって区分される半導体チップ１０毎にハンダ付き電極が設けられている。
図７は、ウエハをダイシングする工程を模式的に示す斜視図である。図７に示すように、ダイシング工程Ｓ２では、ブレード４をスクライブラインに沿って押圧してウエハ１を切削し、個々の半導体チップに分割する。
図８は、半導体チップをピックアップする工程を模式的に示す斜視図である。図８に示すように、各アンダーフィルフィルム付き半導体チップ１０は、アンダーフィルフィルムに保持されてピックアップされる。
図９は、半導体チップを基板に搭載する工程を模式的に示す斜視図である。回路基板３０は、例えばリジット基板やフレキシブル基板であり、半導体チップ１０が搭載される実装部には、半導体チップ１０のハンダ付き電極と導通接続される電極が形成されている。
図９に示すように、半導体チップ搭載工程Ｓ３では、アンダーフィルフィルム付き半導体チップ１０と回路基板３０とをアンダーフィルフィルムを介して配置する。また、アンダーフィルフィルム付き半導体チップ１０をハンダ付き電極と対向電極３２とが対向するように位置合わせして配置する。
そして、加熱ボンダーによって、アンダーフィルフィルムに流動性は生じるが、本硬化は生じない程度の所定の温度、圧力、時間の条件で加熱押圧し、搭載する。搭載時の温度条件は６０℃以上１５０℃以下であることが好ましく、より好ましくは８０℃以上１２０℃以下である。また、圧力条件は１０Ｎ以下であることが好ましく、より好ましくは８Ｎ以下である。また、時間条件は１秒以上１２０秒以下であることが好ましく、より好ましくは５秒以上６０秒以下である。これにより、ハンダ付き電極が溶融せずに回路基板３０側の電極と接している状態とすることができ、アンダーフィルフィルムが完全硬化していない状態とすることができる。また、低い温度で固定するため、ボイドの発生を抑制し、半導体チップ１０へのダメージを低減することができる。
次の熱圧着工程Ｓ４では、高い温度によりハンダ付き電極のハンダを溶融させ、金属結合を形成させるとともに、アンダーフィルフィルムを完全硬化させる。熱圧着時の温度条件は、ハンダの種類にもよるが、２００℃以上２８０℃以下であることが好ましく、より好ましくは２２０℃以上２６０℃以下である。また、時間条件は５秒以上５００秒以下であることが好ましく、より好ましくは１０秒以上１００秒以下である。これにより、ハンダ付き電極と基板電極とを金属結合させるとともに、アンダーフィルフィルムを完全硬化させ、半導体チップ１０の電極と回路基板３０の電極とを電気的、機械的に接続させることができる。
このように本実施の形態における半導体装置の製造方法は、第１の接着剤層２１の最低溶融粘度到達温度が第２の接着剤層２２２の最低溶融粘度到達温度よりも低く、半導体チップ１０の搭載時にその界面が所定の位置にある回路接続材料を用いるため、ハンダ付き電極側にハンダが濡れ広がるのを防ぐとともに、対向する電極側にハンダを濡れ広がらせることができ、対向する電極との良好な接合を得ることができる。
なお、前述の実施の形態では、アンダーフィルフィルムをダイシングテープとして機能させることとしたが、これに限られるものではなく、ダイシングテープを別に用い、ダイシング後にアンダーフィルフィルムを使用してフリップチップ実装を行ってもよい。
［他の実施の形態］
また、本技術は、半導体チップに設けた小さな孔に金属を充填することによって、サンドイッチ状に積み重ねた複数のチップ基板を電気的に接続するＴＳＶ（Through Silicon Via）技術にも適用可能である。
すなわち、ハンダ付き電極が形成された第１の面と、第１の面の反対側にハンダ付き電極と対向する対向電極が形成された第２の面を有する複数のチップ基板を積層する半導体装置の製造方法にも適用可能である。
この場合、回路接続材料は、第１の面側に第１の接着剤層を接着させ、回路接続材料が貼り付けられた第１のチップ基板の第１の面を第２のチップ基板の第２の面に第１の接着剤層の最低溶融粘度到達温度よりも低い温度で搭載し、第１の接着剤層の厚みＨｂ１が下記式（１）を満たす範囲とする。
０．５×Ｈｅ１≦Ｈｂ１≦Ｈｅ１＋０．７５×Ｈｓ （１）
式（１）中、Ｈｅ１はハンダ付き電極の電極厚みであり、Ｈｓはハンダ付き電極のハンダ厚みである。
その後、第１のチップ基板の第１の面と前記第２のチップ基板の第２の面とを前記ハンダ付き電極のハンダの融点以上の温度で熱圧着することにより、複数のチップ基板を積層した半導体装置を得ることができる。
＜３．実施例＞
以下、本発明の実施例について説明する。本実施例では、厚み、最低溶融粘度到達温度、搭載温度における溶融粘度等が異なるＮＣＦ（Non Conductive Film）−Ａ〜ＮＣＦ―Ｅを作製し、これを用いて第１の接着剤層と第２の接着剤層とが積層された２層構造の回路接続材料を作製した。そして、回路接続材料を用いてハンダ付き電極を有するＩＣチップと、これに対向する電極を有するＩＣ基板とを接続させ、実装体を作製した。各実装体について、温度サイクル（ＴＣＴ）試験を行い、濡れ性の評価、及び導通抵抗の評価、及びボイドの評価を行った。なお、本発明はこれらの実施例に限定されるものではない。
最低溶融粘度到達温度及び搭載温度における溶融粘度の測定、温度サイクル試験、濡れ性の評価、導通抵抗の評価、及びボイドの評価は、次のように行った。
［最低溶融粘度到達温度、及び搭載温度における溶融粘度の測定］
各ＮＣＦについて、レオメータ（ＴＡ社製ＡＲＥＳ）を用いて、５℃／ｍｉｎ、１Ｈｚの条件でサンプルの最低溶融粘度到達温度、及び搭載温度（１００℃）における溶融粘度を測定した。
［温度サイクル（ＴＣＴ）試験］
各実装体について、−５５℃（３０ｍｉｎ）⇔１２５℃（３０ｍｉｎ）の温度サイクルを２０００サイクル行った。
［濡れ性の評価］
各実装体を切断し、断面研磨を行い、図１０及び図１１に示す断面図のように、ハンダ付き電極とこれに対向する電極との間のハンダの濡れ広がりの状態をＳＥＭ（Scanning Electron Microscope）観察した。図１０に示すように対向する電極へのハンダ濡れ広がり距離が２５％以上のものを◎、１０％以上２５％未満のものを○、及び図１１に示すように１０％未満のものを×と評価した。
［導通抵抗の評価］
各実装体について、温度サイクル（ＴＣＴ）試験後、デジタルマルチメータを用いて２８０ピンのそれぞれの導通抵抗値の測定を行った。１箇所もＯＰＥＮが無いものを◎、１箇所以上あるものを×と評価した。
［ボイドの評価］
各実装体について、ＳＡＴ（Scanning Acoustic Tomograph, 超音波映像装置）を用いて観察し、ボイドの発生が無いものを◎、ＩＣチップ面積の１０％以下であるものを○、ＩＣチップ面積の１０％超のものを×とした。
＜ＮＣＦの作製＞
（ＮＣＦ−Ａ）
フェノキシ樹脂（品名：ＰＫＨＨ、ユニオンカーバイド社製）を１３．７質量部、エポキシ樹脂（品名：ＨＰ７２００Ｈ、大日本インキ化学社製）を１３．７質量部、酸無水物（品名：ＭＨ−７００、新日本理化社製)を８．１質量部、イミダゾール（品名：２ＭＺ−Ａ、四国化成工業社製）を０．０７質量部、アクリル樹脂（品名：ＤＣＰ、新中村化学社製）を１３．７質量部、有機過酸化物（品名：パーブチルＺ、日本油脂社製）を０．７質量部、フィラー（品名：ＳＯ−Ｅ５、アドマテックス社製）を４４．６質量部、及びフィラー（品名：アエロジルＲＹ２００、日本アエロジル社製）を５．５質量部配合し、ＮＣＦ−Ａの樹脂組成物を調製した。これを、剥離処理されたＰＥＴ（Polyethylene terephthalate）にバーコーターを用いて塗布し、８０℃のオーブンで３分間乾燥させ、所定厚みのＮＣＦ−Ａを作製した（カバー剥離ＰＥＴ（２５μｍ）／ＮＣＦ／ベース剥離ＰＥＴ（５０μｍ））。表１に示すように、ＮＣＦ−Ａの最低溶融粘度到達温度は１１８℃であった。また、搭載温度における溶融粘度は１５００Ｐａ・ｓでった。
（ＮＣＦ−Ｂ）
フェノキシ樹脂（品名：ＰＫＨＨ、ユニオンカーバイド社製）を１３．７質量部、エポキシ樹脂（品名：ＨＰ７２００Ｈ、大日本インキ化学社製）を２２．７質量部、酸無水物（品名：ＭＨ−７００、新日本理化社製)を１３．４質量部、イミダゾール（品名：２ＭＺ−Ａ、四国化成工業社製）を０．１１質量部、フィラー（品名：ＳＯ−Ｅ２、アドマテックス社製）を４４．６質量部、及びフィラー（品名：アエロジルＲＹ２００、日本アエロジル社製）を５．５質量部配合し、ＮＣＦ−Ｂの樹脂組成物を調製した。これを、剥離処理されたＰＥＴ（Polyethylene terephthalate）にバーコーターを用いて塗布し、８０℃のオーブンで３分間乾燥させ、所定厚みのＮＣＦ−Ｂを作製した（カバー剥離ＰＥＴ（２５μｍ）／ＮＣＦ／ベース剥離ＰＥＴ（５０μｍ））。表１に示すように、ＮＣＦ−Ｂの最低溶融粘度到達温度は１３５℃であった。また、搭載温度における溶融粘度は１４５０Ｐａ・ｓでった。
（ＮＣＦ−Ｃ）
フェノキシ樹脂（品名：ＰＫＨＨ、ユニオンカーバイド社製）を１３．７質量部、エポキシ樹脂（品名：ＨＰ７２００Ｈ、大日本インキ化学社製）を２０．６質量部、酸無水物（品名：ＭＨ−７００、新日本理化社製)を１２．１質量部、イミダゾール（品名：２ＭＺ−Ａ、四国化成工業社製）を０．１０質量部、アクリル樹脂（品名：ＤＣＰ、新中村化学社製）を３．３質量部、有機過酸化物（品名：パーブチルＺ、日本油脂社製）を０．２質量部、フィラー（品名：ＳＯ−Ｅ２、アドマテックス社製）を４４．６質量部、及びフィラー（品名：アエロジルＲＹ２００、日本アエロジル社製）を５．５質量部配合し、ＮＣＦ−Ｃの樹脂組成物を調製した。これを、剥離処理されたＰＥＴ（Polyethylene terephthalate）にバーコーターを用いて塗布し、８０℃のオーブンで３分間乾燥させ、所定厚みのＮＣＦ−Ｃを作製した（カバー剥離ＰＥＴ（２５μｍ）／ＮＣＦ／ベース剥離ＰＥＴ（５０μｍ））。表１に示すように、ＮＣＦ−Ｃの最低溶融粘度到達温度は１３０℃であった。また、搭載温度における溶融粘度は１４６０Ｐａ・ｓでった。
（ＮＣＦ−Ｄ）
フェノキシ樹脂（品名：ＰＫＨＨ、ユニオンカーバイド社製）を１３．７質量部、エポキシ樹脂（品名：ＨＰ７２００Ｈ、大日本インキ化学社製）を１５．１質量部、酸無水物（品名：ＭＨ−７００、新日本理化社製)を８．９質量部、イミダゾール（品名：２ＭＺ−Ａ、四国化成工業社製）を０．０８質量部、アクリル樹脂（品名：ＤＣＰ、新中村化学社製）を１１．６質量部、有機過酸化物（品名：パーブチルＺ、日本油脂社製）を０．６質量部、フィラー（品名：ＳＯ−Ｅ２、アドマテックス社製）を４４．６質量部、及びフィラー（品名：アエロジルＲＹ２００、日本アエロジル社製）を５．５質量部配合し、ＮＣＦ−Ｄの樹脂組成物を調製した。これを、剥離処理されたＰＥＴ（Polyethylene terephthalate）にバーコーターを用いて塗布し、８０℃のオーブンで３分間乾燥させ、所定厚みのＮＣＦ−Ｄを作製した（カバー剥離ＰＥＴ（２５μｍ）／ＮＣＦ／ベース剥離ＰＥＴ（５０μｍ））。表１に示すように、ＮＣＦ−Ｄの最低溶融粘度到達温度は１２０℃であった。また、搭載温度における溶融粘度は１４８０Ｐａ・ｓでった。
（ＮＣＦ−Ｅ）
フェノキシ樹脂（品名：ＰＫＨＨ、ユニオンカーバイド社製）を１３．７質量部、エポキシ樹脂（品名：ＨＰ７２００Ｈ、大日本インキ化学社製）を２２．７質量部、酸無水物（品名：ＭＨ−７００、新日本理化社製)を１３．４質量部、イミダゾール（品名：２ＭＺ−Ａ、四国化成工業社製）を０．１１質量部、フィラー（品名：ＳＯ−Ｅ２、アドマテックス社製）を４１．８質量部、及びフィラー（品名：アエロジルＲＹ２００、日本アエロジル社製）を８．２質量部配合し、ＮＣＦ−Ｅの樹脂組成物を調製した。これを、剥離処理されたＰＥＴ（Polyethylene terephthalate）にバーコーターを用いて塗布し、８０℃のオーブンで３分間乾燥させ、所定厚みのＮＣＦ−Ｅを作製した（カバー剥離ＰＥＴ（２５μｍ）／ＮＣＦ／ベース剥離ＰＥＴ（５０μｍ））。表１に示すように、ＮＣＦ−Ｅの最低溶融粘度到達温度は１３５℃であった。また、搭載温度における溶融粘度は３２００Ｐａ・ｓでった。
Figure 2013211352
［実施例１］
（回路接続材料の作製）
第１の接着剤層としてＮＣＦ−Ａを使用し、第２の接着剤層としてＮＣＦ−Ｂを使用し、ロールラミネータを用いてラミネートし、ＮＣＦ−Ａ（Ｈａ１＝２５μｍ）／ＮＣＦ−Ｂ（Ｈａ２＝２５μｍ）の２層構成のアンダーフィルフィルムを作製した。
（実装体の作製）
アンダーフィルフィルムの第１の接着剤層側をウエハ上にプレス機にて、５０℃−０．５ＭＰａの条件で貼り合わせ、ダンシングしてハンダ付き電極を有するＩＣチップを得た。
ＩＣチップは、その大きさが７ｍｍ□、厚み２００μｍであり、Ｃｕからなる電極の先端にハンダ（Ｓｎ−３．５Ａｇ、融点２２１℃）が形成されたペリフェラル配置のバンプ（φ３０μｍ、８５μｍピッチ、２８０ピン）を有するものである。
また、これに対向するＩＣ基板は、ＩＣチップと同様、その大きさは７ｍｍ□、厚み２００μｍであり、Ｃｕからなる電極が形成されたペリフェラル配置のバンプ（φ３０μｍ、８５μｍピッチ、２８０ピン）を有するものである。
図１に示す断面図において、ＩＣチップに相当する半導体チップ１０の電極１２の厚みＨｅ１は２０μｍであり、ハンダ１３の厚みＨｓは１６μｍであった。また、ＩＣ基板に相当する回路基板３０の電極３２の厚みＨｅ２は２０μｍであった。また、第１の接着剤層２１の厚みＨａ１は２５μｍであり、第２の接着剤層２２の厚みＨａ２は２５μｍであった。
すなわち、実施例１における厚み基準値は、０．５×Ｈｅ１＝１０、Ｈｅ１＋０．７５×Ｈｓ＝３２、０．２５×Ｈｓ＋Ｈｅ２＝２４、０．５×Ｈｅ１＋Ｈｓ＋Ｈｅ２＝４６であった。これより、搭載時における第１の接着剤層の厚みＨｂ１は、１０μｍ以上３２μｍ以下の範囲であった。
次に、図２に示すように、半導体チップ１０のハンダ１３と回路基板３０の電極３２とが接する状態に、フリップチップボンダーを用いて、１００℃−２秒−１０Ｎの条件でＩＣ基板上にＩＣチップを搭載した。そして、搭載時における第１の接着剤層の厚みＨｂ１を測定した。
その後、フリップチップボンダーを用いて、１５０℃−５秒−１０Ｎの条件で加熱加圧後、２３０℃−２０秒−３０Ｎの条件でＩＣチップとＩＣ基板とを熱圧着した。さらに、１５０℃−２時間の条件でキュアし、実装体を得た。この実装体について、前述のように濡れ性の評価、導通抵抗の評価、及びボイドの評価を行った。なお、フリップチップボンダー使用時における温度は、サンプルの実温を測定したものである。
（評価結果）
表２に、実施例１の評価結果を示す。第１の接着剤層の溶融粘度と第２の接着剤層の溶融粘度との比の最大値は７０であった。また、搭載温度（１００℃）における第１の接着剤層の溶融粘度η１と第２の接着剤層の溶融粘度η２との比は１．０３であった。また、搭載時における第１の接着剤層の厚みＨｂ１は２５μｍであった。また、実装体のハンダ濡れ性の評価は◎、導通抵抗の評価は◎、及びボイドの評価は○であった。
［実施例２］
（回路接続材料の作製）
第１の接着剤層としてＮＣＦ−Ａを使用し、第２の接着剤層としてＮＣＦ−Ｃを使用し、ロールラミネータを用いてラミネートし、ＮＣＦ−Ａ（Ｈａ１＝２５μｍ）／ＮＣＦ−Ｃ（Ｈａ２＝２５μｍ）の２層構成のアンダーフィルフィルムを作製した。
（実装体の作製）
アンダーフィルフィルム以外は、実施例１と同様に実装体を作製した。すなわち、図１に示す断面図において、半導体チップ１０の電極１２の厚みＨｅ１は２０μｍであり、ハンダ１３の厚みＨｓは１６μｍであった。また、回路基板３０の電極３２の厚みＨｅ２は２０μｍであった。また、第１の接着剤層２１の厚みＨａ１は２５μｍであり、第２の接着剤層２２の厚みＨａ２は２５μｍであった。
（評価結果）
表２に、実施例２の評価結果を示す。第１の接着剤層の溶融粘度と第２の接着剤層の溶融粘度との比の最大値は１２であった。また、搭載温度（１００℃）における第１の接着剤層の溶融粘度η１と第２の接着剤層の溶融粘度η２との比は１．０３であった。また、搭載時における第１の接着剤層の厚みＨｂ１は２５μｍであった。また、実装体のハンダ濡れ性の評価は◎、導通抵抗の評価は◎、及びボイドの評価は◎であった。
［実施例３］
（回路接続材料の作製）
第１の接着剤層としてＮＣＦ−Ａを使用し、第２の接着剤層としてＮＣＦ−Ｂを使用し、ロールラミネータを用いてラミネートし、ＮＣＦ−Ａ（Ｈａ１＝１５μｍ）／ＮＣＦ−Ｂ（Ｈａ２＝３５μｍ）の２層構成のアンダーフィルフィルムを作製した。
（実装体の作製）
アンダーフィルフィルム以外は、実施例１と同様に実装体を作製した。すなわち、図１に示す断面図において、半導体チップ１０の電極１２の厚みＨｅ１は２０μｍであり、ハンダ１３の厚みＨｓは１６μｍであった。また、回路基板３０の電極３２の厚みＨｅ２は２０μｍであった。また、第１の接着剤層２１の厚みＨａ１は１５μｍであり、第２の接着剤層２２の厚みＨａ２は３５μｍであった。
（評価結果）
表２に、実施例３の評価結果を示す。第１の接着剤層の溶融粘度と第２の接着剤層の溶融粘度との比の最大値は７０であった。また、搭載温度（１００℃）における第１の接着剤層の溶融粘度η１と第２の接着剤層の溶融粘度η２との比は１．０３であった。また、搭載時における第１の接着剤層の厚みＨｂ１は１５μｍであった。また、実装体のハンダ濡れ性の評価は◎、導通抵抗の評価は◎、及びボイドの評価は○であった。
［実施例４］
（回路接続材料の作製）
第１の接着剤層としてＮＣＦ−Ａを使用し、第２の接着剤層としてＮＣＦ−Ｂを使用し、ロールラミネータを用いてラミネートし、ＮＣＦ−Ａ（Ｈａ１＝３０μｍ）／ＮＣＦ−Ｂ（Ｈａ２＝２０μｍ）の２層構成のアンダーフィルフィルムを作製した。
（実装体の作製）
アンダーフィルフィルム以外は、実施例１と同様に実装体を作製した。すなわち、図１に示す断面図において、半導体チップ１０の電極１２の厚みＨｅ１は２０μｍであり、ハンダ１３の厚みＨｓは１６μｍであった。また、回路基板３０の電極３２の厚みＨｅ２は２０μｍであった。また、第１の接着剤層２１の厚みＨａ１は３０μｍであり、第２の接着剤層２２の厚みＨａ２は２０μｍであった。
（評価結果）
表２に、実施例４の評価結果を示す。第１の接着剤層の溶融粘度と第２の接着剤層の溶融粘度との比の最大値は７０であった。また、搭載温度（１００℃）における第１の接着剤層の溶融粘度η１と第２の接着剤層の溶融粘度η２との比は１．０３であった。また、搭載時における第１の接着剤層の厚みＨｂ１は３０μｍであった。また、実装体のハンダ濡れ性の評価は◎、導通抵抗の評価は◎、及びボイドの評価は○であった。
［実施例５］
（回路接続材料の作製）
第１の接着剤層としてＮＣＦ−Ａを使用し、第２の接着剤層としてＮＣＦ−Ｅを使用し、ロールラミネータを用いてラミネートし、ＮＣＦ−Ａ（Ｈａ１＝４０μｍ）／ＮＣＦ−Ｅ（Ｈａ２＝３０μｍ）の２層構成のアンダーフィルフィルムを作製した。
（実装体の作製）
アンダーフィルフィルム以外は、実施例１と同様に実装体を作製した。すなわち、図１に示す断面図において、半導体チップ１０の電極１２の厚みＨｅ１は２０μｍであり、ハンダ１３の厚みＨｓは１６μｍであった。また、回路基板３０の電極３２の厚みＨｅ２は２０μｍであった。また、第１の接着剤層２１の厚みＨａ１は４０μｍであり、第２の接着剤層２２の厚みＨａ２は３０μｍであった。
（評価結果）
表２に、実施例５の評価結果を示す。第１の接着剤層の溶融粘度と第２の接着剤層の溶融粘度との比の最大値は７０であった。また、搭載温度（１００℃）における第１の接着剤層の溶融粘度η１と第２の接着剤層の溶融粘度η２との比は０．４７であった。また、搭載時における第１の接着剤層の厚みＨｂ１は１５μｍであった。また、実装体のハンダ濡れ性の評価は◎、導通抵抗の評価は◎、及びボイドの評価は○であった。
［実施例６］
（回路接続材料の作製）
第１の接着剤層としてＮＣＦ−Ａを使用し、第２の接着剤層としてＮＣＦ−Ｄを使用し、ロールラミネータを用いてラミネートし、ＮＣＦ−Ａ（Ｈａ１＝２５μｍ）／ＮＣＦ−Ｄ（Ｈａ２＝２５μｍ）の２層構成のアンダーフィルフィルムを作製した。
（実装体の作製）
アンダーフィルフィルム以外は、実施例１と同様に実装体を作製した。すなわち、図１に示す断面図において、半導体チップ１０の電極１２の厚みＨｅ１は２０μｍであり、ハンダ１３の厚みＨｓは１６μｍであった。また、回路基板３０の電極３２の厚みＨｅ２は２０μｍであった。また、第１の接着剤層２１の厚みＨａ１は２５μｍであり、第２の接着剤層２２の厚みＨａ２は２５μｍであった。
（評価結果）
表２に、実施例６の評価結果を示す。第１の接着剤層の溶融粘度と第２の接着剤層の溶融粘度との比の最大値は４であった。また、搭載温度（１００℃）における第１の接着剤層の溶融粘度η１と第２の接着剤層の溶融粘度η２との比は１．０１であった。また、搭載時における第１の接着剤層の厚みＨｂ１は２５μｍであった。また、実装体のハンダ濡れ性の評価は○、導通抵抗の評価は◎、及びボイドの評価は◎であった。
［実施例７］
（回路接続材料の作製）
第１の接着剤層としてＮＣＦ−Ａを使用し、第２の接着剤層としてＮＣＦ−Ｂを使用し、ロールラミネータを用いてラミネートし、ＮＣＦ−Ａ（Ｈａ１＝１０μｍ）／ＮＣＦ−Ｂ（Ｈａ２＝４０μｍ）の２層構成のアンダーフィルフィルムを作製した。
（実装体の作製）
アンダーフィルフィルム以外は、実施例１と同様に実装体を作製した。すなわち、図１に示す断面図において、半導体チップ１０の電極１２の厚みＨｅ１は２０μｍであり、ハンダ１３の厚みＨｓは１６μｍであった。また、回路基板３０の電極３２の厚みＨｅ２は２０μｍであった。また、第１の接着剤層２１の厚みＨａ１は１０μｍであり、第２の接着剤層２２の厚みＨａ２は４０μｍであった。
（評価結果）
表２に、実施例７の評価結果を示す。第１の接着剤層の溶融粘度と第２の接着剤層の溶融粘度との比の最大値は７０であった。また、搭載温度（１００℃）における第１の接着剤層の溶融粘度η１と第２の接着剤層の溶融粘度η２との比は１．０３であった。また、搭載時における第１の接着剤層の厚みＨｂ１は１０μｍであった。また、実装体のハンダ濡れ性の評価は○、導通抵抗の評価は◎、及びボイドの評価は○であった。
Figure 2013211352
［比較例１］
（回路接続材料の作製）
第１の接着剤層としてＮＣＦ−Ｂを使用し、第２の接着剤層としてＮＣＦ−Ａを使用し、ロールラミネータを用いてラミネートし、ＮＣＦ−Ｂ（Ｈａ１＝２５μｍ）／ＮＣＦ−Ａ（Ｈａ２＝２５μｍ）の２層構成のアンダーフィルフィルムを作製した。
（実装体の作製）
アンダーフィルフィルム以外は、実施例１と同様に実装体を作製した。すなわち、図１に示す断面図において、半導体チップ１０の電極１２の厚みＨｅ１は２０μｍであり、ハンダ１３の厚みＨｓは１６μｍであった。また、回路基板３０の電極３２の厚みＨｅ２は２０μｍであった。また、第１の接着剤層２１の厚みＨａ１は２５μｍであり、第２の接着剤層２２の厚みＨａ２は２５μｍであった。
（評価結果）
表３に、比較例１の評価結果を示す。第１の接着剤層の溶融粘度と第２の接着剤層の溶融粘度との比の最大値は０．０４５であった。また、搭載温度（１００℃）における第１の接着剤層の溶融粘度η１と第２の接着剤層の溶融粘度η２との比は０．９７であった。また、搭載時における第１の接着剤層の厚みＨｂ１は２５μｍであった。また、実装体のハンダ濡れ性の評価は×、導通抵抗の評価は×、及びボイドの評価は○であった。
［比較例２］
（回路接続材料の作製）
第１の接着剤層としてＮＣＦ−Ａを使用し、第２の接着剤層としてＮＣＦ−Ｂを使用し、ロールラミネータを用いてラミネートし、ＮＣＦ−Ａ（Ｈａ１＝５μｍ）／ＮＣＦ−Ｂ（Ｈａ２＝４５μｍ）の２層構成のアンダーフィルフィルムを作製した。
（実装体の作製）
アンダーフィルフィルム以外は、実施例１と同様に実装体を作製した。すなわち、図１に示す断面図において、半導体チップ１０の電極１２の厚みＨｅ１は２０μｍであり、ハンダ１３の厚みＨｓは１６μｍであった。また、回路基板３０の電極３２の厚みＨｅ２は２０μｍであった。また、第１の接着剤層２１の厚みＨａ１は５μｍであり、第２の接着剤層２２の厚みＨａ２は４５μｍであった。
（評価結果）
表３に、比較例２の評価結果を示す。第１の接着剤層の溶融粘度と第２の接着剤層の溶融粘度との比の最大値は７０であった。また、搭載温度（１００℃）における第１の接着剤層の溶融粘度η１と第２の接着剤層の溶融粘度η２との比は１．０３であった。また、搭載時における第１の接着剤層の厚みＨｂ１は５μｍであった。また、実装体のハンダ濡れ性の評価は×、導通抵抗の評価は×、及びボイドの評価は○であった。
［比較例３］
（回路接続材料の作製）
第１の接着剤層としてＮＣＦ−Ａを使用し、第２の接着剤層としてＮＣＦ−Ｂを使用し、ロールラミネータを用いてラミネートし、ＮＣＦ−Ａ（Ｈａ１＝４０μｍ）／ＮＣＦ−Ｂ（Ｈａ２＝１０μｍ）の２層構成のアンダーフィルフィルムを作製した。
（実装体の作製）
アンダーフィルフィルム以外は、実施例１と同様に実装体を作製した。すなわち、図１に示す断面図において、半導体チップ１０の電極１２の厚みＨｅ１は２０μｍであり、ハンダ１３の厚みＨｓは１６μｍであった。また、回路基板３０の電極３２の厚みＨｅ２は２０μｍであった。また、第１の接着剤層２１の厚みＨａ１は４０μｍであり、第２の接着剤層２２の厚みＨａ２は１０μｍであった。
（評価結果）
表３に、比較例３の評価結果を示す。第１の接着剤層の溶融粘度と第２の接着剤層の溶融粘度との比の最大値は７０であった。また、搭載温度（１００℃）における第１の接着剤層の溶融粘度η１と第２の接着剤層の溶融粘度η２との比は１．０３であった。また、搭載時における第１の接着剤層の厚みＨｂ１は４０μｍであった。また、実装体のハンダ濡れ性の評価は×、導通抵抗の評価は×、及びボイドの評価は○であった。
［比較例４］
（回路接続材料の作製）
第１の接着剤層としてＮＣＦ−Ａを使用し、第２の接着剤層としてＮＣＦ−Ｅを使用し、ロールラミネータを用いてラミネートし、ＮＣＦ−Ａ（Ｈａ１＝２０μｍ）／ＮＣＦ−Ｅ（Ｈａ２＝５０μｍ）の２層構成のアンダーフィルフィルムを作製した。
（実装体の作製）
アンダーフィルフィルム以外は、実施例１と同様に実装体を作製した。すなわち、図１に示す断面図において、半導体チップ１０の電極１２の厚みＨｅ１は２０μｍであり、ハンダ１３の厚みＨｓは１６μｍであった。また、回路基板３０の電極３２の厚みＨｅ２は２０μｍであった。また、第１の接着剤層２１の厚みＨａ１は２０μｍであり、第２の接着剤層２２の厚みＨａ２は５０μｍであった。
（評価結果）
表３に、比較例４の評価結果を示す。第１の接着剤層の溶融粘度と第２の接着剤層の溶融粘度との比の最大値は２２であった。また、搭載温度（１００℃）における第１の接着剤層の溶融粘度η１と第２の接着剤層の溶融粘度η２との比は０．４７であった。また、搭載時における第１の接着剤層の厚みＨｂ１は２μｍであった。また、実装体のハンダ濡れ性の評価は×、導通抵抗の評価は×、及びボイドの評価は○であった。
［比較例５］
（回路接続材料の作製）
第１の接着剤層としてＮＣＦ−Ａを使用し、第２の接着剤層としてＮＣＦ−Ｂを使用し、ロールラミネータを用いてラミネートし、ＮＣＦ−Ａ（Ｈａ１＝２５μｍ）／ＮＣＦ−Ｂ（Ｈａ２＝２５μｍ）の２層構成のアンダーフィルフィルムを作製した。
（実装体の作製）
アンダーフィルフィルム、及び、１５０℃−５秒−１０Ｎの条件で加熱加圧後、２００℃−２０秒−３０Ｎの条件で熱圧着した以外は、実施例１と同様に実装体を作製した。すなわち、図１に示す断面図において、半導体チップ１０の電極１２の厚みＨｅ１は２０μｍであり、ハンダ１３の厚みＨｓは１６μｍであった。また、回路基板３０の電極３２の厚みＨｅ２は２０μｍであった。また、第１の接着剤層２１の厚みＨａ１は２５μｍであり、第２の接着剤層２２の厚みＨａ２は２５μｍであった。
（評価結果）
表３に、比較例５の評価結果を示す。第１の接着剤層の溶融粘度と第２の接着剤層の溶融粘度との比の最大値は７０であった。また、搭載温度（１００℃）における第１の接着剤層の溶融粘度η１と第２の接着剤層の溶融粘度η２との比は１．０３であった。また、搭載時における第１の接着剤層の厚みＨｂ１は２５μｍであった。また、実装体のハンダ濡れ性の評価は×、導通抵抗の評価は×、及びボイドの評価は○であった。
［従来例］
（回路接続材料の作製）
ＮＣＦ−Ａ（厚み５０μｍ）の１層構成のアンダーフィルフィルムを作製した。
（実装体の作製）
アンダーフィルフィルム以外は、実施例１と同様に実装体を作製した。すなわち、図１に示す断面図において、半導体チップ１０の電極１２の厚みＨｅ１は２０μｍであり、ハンダ１３の厚みＨｓは１６μｍであった。また、回路基板３０の電極３２の厚みＨｅ２は２０μｍであった。
（評価結果）
表３に、従来例の評価結果を示す。実装体のハンダ濡れ性の評価は×、導通抵抗の評価は×、及びボイドの評価は◎であった。
Figure 2013211352
比較例１は、第２の接着剤層の最低溶融粘度到達温度Ｔ２が第１の接着剤層の最低溶融粘度到達温度Ｔ１よりも低く、Ｔ１＜Ｔ２を満たさないため、対向電極へハンダが濡れ広がらず、温度サイクル（ＴＣＴ）試験後の導通抵抗がＯＰＥＮとなる端子が発生した。
比較例２は、搭載温度（１００℃）における第１の接着剤層の溶融粘度η１と第２の接着剤層の溶融粘度η２との比が０．８以上の場合であって、搭載前における第１の接着剤層の厚みＨａ１が厚み基準値よりも小さいため、搭載後の第１の接着剤層の厚みＨｂ１が式（１）を満たさなくなる。このため、比較例２は、対向電極へハンダが濡れ広がらず、温度サイクル（ＴＣＴ）試験後の導通抵抗がＯＰＥＮとなる端子が発生した。
比較例３は、搭載温度（１００℃）における第１の接着剤層の溶融粘度η１と第２の接着剤層の溶融粘度η２との比が０．８以上の場合であって、搭載前における第１の接着剤層の厚みＨａ１が厚み基準値よりも大きいため、搭載後の第１の接着剤層の厚みＨｂ１が式（１）を満たさなくなる。このため、比較例３は、対向電極へハンダが濡れ広がらず、温度サイクル（ＴＣＴ）試験後の導通抵抗がＯＰＥＮとなる端子が発生した。
比較例４は、搭載温度（１００℃）における第１の接着剤層の溶融粘度η１と第２の接着剤層の溶融粘度η２との比が０．６以下の場合であって、搭載前における第２の接着剤層の厚みＨａ２が厚み基準値よりも大きいため、搭載後の第１の接着剤層の厚みＨｂ１が式（１）を満たさなくなる。このため、比較例４は、対向電極へハンダが濡れ広がらず、温度サイクル（ＴＣＴ）試験後の導通抵抗がＯＰＥＮとなる端子が発生した。
比較例５は、圧着時の加熱温度がハンダ融点よりも低いため、対向電極へハンダが濡れ広がらず、温度サイクル（ＴＣＴ）試験後の導通抵抗がＯＰＥＮとなる端子が発生した。
従来例は、対向電極へハンダが濡れ広がらないため、温度サイクル（ＴＣＴ）試験後の導通抵抗がＯＰＥＮとなる端子が発生した。
一方、実施例１〜４、６、７は、搭載温度（１００℃）における第１の接着剤層の溶融粘度η１と第２の接着剤層の溶融粘度η２との比が０．８以上の場合であって、搭載前における第１の接着剤層の厚みＨａ１が厚み基準値の範囲であるため、搭載後の第１の接着剤層の厚みＨｂ１が式（１）を満たすものとなる。このため、対向電極へハンダが十分に濡れ広がり、温度サイクル（ＴＣＴ）試験後の導通抵抗がＯＰＥＮとなる端子は発生しなかった。
また、実施例５は、搭載温度（１００℃）における第１の接着剤層の溶融粘度η１と第２の接着剤層の溶融粘度η２との比が０．６以下の場合であって、搭載前における第２の接着剤層の厚みＨａ２が厚み基準値の範囲であるため、搭載後の第１の接着剤層の厚みＨｂ１が式（１）を満たすものとなる。このため、対向電極へハンダが十分に濡れ広がり、温度サイクル（ＴＣＴ）試験後の導通抵抗がＯＰＥＮとなる端子は発生しなかった。
また、実施例２、６は、第１の接着剤層及び第２の接着剤層の両方が、エポキシ系とラジカル系の２種類の硬化反応を有するため、搭載温度と圧着時の最高到達温度との差が７０℃以上あるような急加熱を行っても、ボイドの発生を防ぐことができた。
１ ウエハ、 ２ アンダーフィルフィルム、 ３ 治具、 ４ ブレード、 １０ 半導体チップ、１１ 半導体、１２ 電極、１３ ハンダ、２０ 回路接続材料、２１ 第１の接着剤層、２２ 第２の接着剤層、 ３０ 回路基板、３１ 基材、３２ 対向電極

Claims (9)

  1. ハンダ付き電極が形成された半導体チップと、前記ハンダ付き電極と対向する対向電極が形成された回路基板とを接合するための回路接続材料であって、
    前記半導体チップ側に接着される第１の接着剤層と、該第１の接着剤層の最低溶融粘度到達温度よりも高い最低溶融粘度到達温度を有する第２の接着剤層とが積層され、
    当該回路接続材料が貼り付けられた前記半導体チップを前記回路基板に前記第１の接着剤層の最低溶融粘度到達温度よりも低い温度で搭載した際、前記第１の接着剤層の厚みＨｂ１が下記式（１）を満たす範囲である回路接続材料。
    ０．５×Ｈｅ１≦Ｈｂ１≦Ｈｅ１＋０．７５×Ｈｓ （１）
    前記式（１）中、Ｈｅ１は前記ハンダ付き電極の電極厚みであり、Ｈｓは前記ハンダ付き電極のハンダ厚みである。
  2. 当該回路接続材料が貼り付けられた前記半導体チップを前記回路基板に前記第１の接着剤層の最低溶融粘度到達温度よりも低い温度で搭載した際、前記第１の接着剤層の厚みＨｂ１が下記式（２）を満たす範囲である請求項１記載の回路接続材料。
    ０．７５×Ｈｅ１≦Ｈｂ１≦Ｈｅ１＋０．７５×Ｈｓ （２）
    前記式（２）中、Ｈｅ１は前記ハンダ付き電極の電極厚みであり、Ｈｓは前記ハンダ付き電極のハンダ厚みである。
  3. 前記第１の接着剤層の溶融粘度と前記第２の接着剤層の溶融粘度の比の最大値が１０以上である請求項１又は２記載の回路接続材料。
  4. 前記第１の接着剤層及び前記第２の接着剤層が、膜形成樹脂と、エポキシ樹脂と、エポキシ硬化剤と、アクリル樹脂と、ラジカル重合開始剤とを含有する請求項１乃至３のいずれか１項に記載の回路接続材料。
  5. 前記半導体チップを前記回路基板に搭載する温度において、前記第１の接着剤層の溶融粘度η１と前記第２の接着剤層の溶融粘度η２との比（η１／η２）が０．８以上の場合、搭載前の第１の接着剤層の厚みＨａ１及び第２の接着剤層の厚みＨａ２が下記式（３−１）及び式（３−２）を満たす範囲である請求項１乃至４のいずれか１項に記載の回路接続材料。
    ０．５×Ｈｅ１≦Ｈａ１≦Ｈｅ１＋０．７５×Ｈｓ （３−１）
    Ｈｅ１＋Ｈｅ２≦Ｈａ１＋Ｈａ２ （３−２）
    前記式（３−１）及び式（３−２）中、Ｈｅ１は前記ハンダ付き電極の電極厚みであり、Ｈｓは前記ハンダ付き電極のハンダ厚みであり、Ｈｅ２は前記対向電極の電極厚みである。
  6. 前記半導体チップを前記回路基板に搭載する温度において、前記第１の接着剤層の溶融粘度η１と前記第２の接着剤層の溶融粘度η２との比（η１／η２）が０．６以下の場合、搭載前の前記第２の接着剤層の厚みＨａ２が下記式（４−１）乃至式（４−３）を満たす範囲である請求項１乃至４のいずれか１項に記載の回路接続材料。
    ０．５×Ｈｅ１≦Ｈａ１ （４−１）
    ０．２５×Ｈｓ＋Ｈｅ２≦Ｈａ２≦０．５×Ｈｅ１＋Ｈｓ＋Ｈｅ２ （４−１）
    Ｈｅ１＋Ｈｅ２≦Ｈａ１＋Ｈａ２ （４−３）
    前記式（４−１）乃至式（４−３）中、Ｈｅ１は前記ハンダ付き電極の電極厚みであり、Ｈｓは前記ハンダ付き電極のハンダ厚みであり、Ｈｅ２は前記対向電極の電極厚みである。
  7. ハンダ付き電極が形成された半導体チップと、前記ハンダ付き電極と対向する対向電極が形成された回路基板とを、前記半導体チップ側に接着される第１の接着剤層と、該第１の接着剤層の最低溶融粘度到達温度よりも高い最低溶融粘度到達温度を有する第２の接着剤層とが積層された回路接続材料を介して接合する半導体装置の製造方法であって、
    前記回路接続材料が貼り付けられた前記半導体チップを前記回路基板に前記第１の接着剤層の最低溶融粘度到達温度よりも低い温度で搭載し、前記第１の接着剤層の厚みＨｂ１が下記式（１）を満たす範囲とする搭載工程と、
    前記半導体チップと前記回路基板とを、前記ハンダ付き電極のハンダの融点以上の温度で熱圧着する熱圧着工程と
    を有する半導体装置の製造方法。
    ０．５×Ｈｅ１≦Ｈｂ１≦Ｈｅ１＋０．７５×Ｈｓ （１）
    前記式（１）中、Ｈｅ１は前記ハンダ付き電極の電極厚みであり、Ｈｓは前記ハンダ付き電極のハンダ厚みである。
  8. ウエハ上に回路接続材料を貼り付ける工程と、
    前記ウエハをダイシングし、個々の半導体チップに分割する工程と
    をさらに有する請求項７記載の半導体装置の製造方法。
  9. ハンダ付き電極が形成された第１の面と、第１の面の反対側に前記ハンダ付き電極と対向する対向電極が形成された第２の面を有する複数のチップ基板を、前記第１の面側に接着される第１の接着剤層と、該第１の接着剤層の最低溶融粘度到達温度よりも高い最低溶融粘度到達温度を有する第２の接着剤層とが積層された回路接続材料を介して積層する半導体装置の製造方法であって、
    前記回路接続材料が貼り付けられた第１のチップ基板の第１の面を第２のチップ基板の第２の面に前記第１の接着剤層の最低溶融粘度到達温度よりも低い温度で搭載し、前記第１の接着剤層の厚みＨｂ１が下記式（１）を満たす範囲とする搭載工程と、
    前記第１のチップ基板の第１の面と前記第２のチップ基板の第２の面とを前記ハンダ付き電極のハンダの融点以上の温度で熱圧着する熱圧着工程と
    を有する半導体装置の製造方法。
    ０．５×Ｈｅ１≦Ｈｂ１≦Ｈｅ１＋０．７５×Ｈｓ （１）
    前記式（１）中、Ｈｅ１は前記ハンダ付き電極の電極厚みであり、Ｈｓは前記ハンダ付き電極のハンダ厚みである。
JP2012079542A 2012-03-30 2012-03-30 回路接続材料、及びこれを用いた半導体装置の製造方法 Active JP5965185B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012079542A JP5965185B2 (ja) 2012-03-30 2012-03-30 回路接続材料、及びこれを用いた半導体装置の製造方法
KR1020147030022A KR101853165B1 (ko) 2012-03-30 2013-03-06 회로 접속 재료 및 이것을 사용한 반도체 장치의 제조 방법
PCT/JP2013/056123 WO2013146141A1 (ja) 2012-03-30 2013-03-06 回路接続材料、及びこれを用いた半導体装置の製造方法
EP13767783.7A EP2833394A4 (en) 2012-03-30 2013-03-06 CIRCUIT CONNECTING MATERIAL AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING THE MATERIAL
US14/387,783 US9202755B2 (en) 2012-03-30 2013-03-06 Circuit connecting material and semiconductor device manufacturing method using same
TW102108568A TWI552294B (zh) 2012-03-30 2013-03-12 A circuit-connecting material, and a method of manufacturing the semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012079542A JP5965185B2 (ja) 2012-03-30 2012-03-30 回路接続材料、及びこれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013211352A true JP2013211352A (ja) 2013-10-10
JP5965185B2 JP5965185B2 (ja) 2016-08-03

Family

ID=49259412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012079542A Active JP5965185B2 (ja) 2012-03-30 2012-03-30 回路接続材料、及びこれを用いた半導体装置の製造方法

Country Status (6)

Country Link
US (1) US9202755B2 (ja)
EP (1) EP2833394A4 (ja)
JP (1) JP5965185B2 (ja)
KR (1) KR101853165B1 (ja)
TW (1) TWI552294B (ja)
WO (1) WO2013146141A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2960929A1 (en) * 2014-06-23 2015-12-30 Rohm and Haas Electronic Materials LLC Pre-applied underfill
WO2016125881A1 (ja) * 2015-02-06 2016-08-11 デクセリアルズ株式会社 半導体装置の製造方法、及びアンダーフィルフィルム
JPWO2015186744A1 (ja) * 2014-06-04 2017-04-20 日立化成株式会社 フィルム状エポキシ樹脂組成物、フィルム状エポキシ樹脂組成物の製造方法、及び半導体装置の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6129696B2 (ja) * 2013-09-11 2017-05-17 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2016162985A (ja) * 2015-03-05 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9508671B2 (en) * 2015-04-20 2016-11-29 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US9929121B2 (en) * 2015-08-31 2018-03-27 Kulicke And Soffa Industries, Inc. Bonding machines for bonding semiconductor elements, methods of operating bonding machines, and techniques for improving UPH on such bonding machines
WO2019066946A1 (en) * 2017-09-29 2019-04-04 Intel Corporation ADHESIVES FOR MICROELECTRONIC HOUSING
US10763131B2 (en) 2017-11-17 2020-09-01 Micron Technology, Inc. Semiconductor device with a multi-layered encapsulant and associated systems, devices, and methods
US11222864B2 (en) * 2019-01-28 2022-01-11 Amerasia International Technology Semiconductor wafer processing arrangement employing an adhesive sheet and method for processing a semiconductor wafer
CN112186091B (zh) * 2019-06-17 2022-04-15 成都辰显光电有限公司 微型发光二极管芯片的键合方法
KR102633142B1 (ko) * 2019-08-26 2024-02-02 삼성전자주식회사 반도체 패키지
US11842982B2 (en) 2020-11-02 2023-12-12 Samsung Electronics Co., Ltd. Semiconductor package with curing layer between semiconductor chips
TW202220154A (zh) * 2020-11-02 2022-05-16 南韓商三星電子股份有限公司 半導體封裝
US11664364B2 (en) 2021-03-25 2023-05-30 Nanya Technology Corporation Semiconductor device with through semiconductor via and method for fabricating the same
CN115621215A (zh) * 2021-07-12 2023-01-17 长鑫存储技术有限公司 封装结构及制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08120228A (ja) * 1994-10-20 1996-05-14 Hitachi Ltd 導体接続構造体、その製造方法および接続部材
JPH09283566A (ja) * 1996-04-10 1997-10-31 Hitachi Chem Co Ltd 基板の接続方法
JP2001127107A (ja) * 1999-10-22 2001-05-11 Sony Chem Corp 接続材料および接続体
JP2003324125A (ja) * 2002-04-26 2003-11-14 Seiko Instruments Inc 半導体装置
JP2004111993A (ja) * 2003-12-02 2004-04-08 Hitachi Chem Co Ltd 電極の接続方法およびこれに用いる接続部材
JP2007129132A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 部品実装装置および部品実装方法
JP2011515839A (ja) * 2008-03-14 2011-05-19 チェイル インダストリーズ インコーポレイテッド 半導体パッケージ用複合機能テープ及びこれを用いた半導体素子の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119552A (ja) * 1986-11-07 1988-05-24 Sharp Corp Ｌｓｉチツプ
EP1448033A1 (en) * 1996-12-27 2004-08-18 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on a circuit board
JP3455871B2 (ja) * 1997-06-23 2003-10-14 株式会社スリーボンド マイクロカプセル型導電性フィラーの製造方法
EP1025587A4 (en) 1997-07-21 2000-10-04 Aguila Technologies Inc SEMICONDUCTOR FLIPCHIP PACK AND PRODUCTION METHOD THEREFOR
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
KR100305750B1 (ko) * 1999-03-10 2001-09-24 윤덕용 플라스틱 기판의 플립 칩 접속용 이방성 전도성 접착제의 제조방법
US6746896B1 (en) * 1999-08-28 2004-06-08 Georgia Tech Research Corp. Process and material for low-cost flip-chip solder interconnect structures
JP3818623B2 (ja) 1999-09-21 2006-09-06 住友ベークライト株式会社 半導体装置の組立方法
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3981817B2 (ja) * 2001-08-08 2007-09-26 セイコーエプソン株式会社 半導体装置の製造方法
KR100531591B1 (ko) * 2002-06-17 2005-11-28 알프스 덴키 가부시키가이샤 액정표시장치
US6933221B1 (en) * 2002-06-24 2005-08-23 Micron Technology, Inc. Method for underfilling semiconductor components using no flow underfill
US6673649B1 (en) * 2002-07-05 2004-01-06 Micron Technology, Inc. Microelectronic device packages and methods for controlling the disposition of non-conductive materials in such packages
JP4170839B2 (ja) 2003-07-11 2008-10-22 日東電工株式会社 積層シート
US7081675B2 (en) * 2004-08-16 2006-07-25 Telephus Inc. Multilayered anisotropic conductive adhesive for fine pitch
US7701071B2 (en) * 2005-03-24 2010-04-20 Texas Instruments Incorporated Method for fabricating flip-attached and underfilled semiconductor devices
KR20080003002A (ko) * 2005-04-27 2008-01-04 린텍 가부시키가이샤 시트상 언더필재 및 반도체장치의 제조방법
JP4691417B2 (ja) * 2005-08-22 2011-06-01 日立化成デュポンマイクロシステムズ株式会社 回路接続構造体及びその製造方法及び回路接続構造体用の半導体基板
US20070170599A1 (en) * 2006-01-24 2007-07-26 Masazumi Amagai Flip-attached and underfilled stacked semiconductor devices
KR100762354B1 (ko) * 2006-09-11 2007-10-12 주식회사 네패스 플립칩 반도체 패키지 및 그 제조방법
JP2009141267A (ja) * 2007-12-10 2009-06-25 Sony Chemical & Information Device Corp 電気部品の実装方法及び実装装置
JP2009141269A (ja) * 2007-12-10 2009-06-25 Sony Chemical & Information Device Corp 電気部品の実装方法及び実装装置
WO2010116694A2 (en) * 2009-04-06 2010-10-14 Canon Kabushiki Kaisha Method of manufacturing semiconductor device
JP5614217B2 (ja) * 2010-10-07 2014-10-29 デクセリアルズ株式会社 マルチチップ実装用緩衝フィルム
JP2013122957A (ja) * 2011-12-09 2013-06-20 Dexerials Corp 接続方法、接続構造体、絶縁性接着部材、及び、接着部材付電子部品及びその製造方法
KR20130116643A (ko) * 2012-04-16 2013-10-24 에스케이하이닉스 주식회사 범프를 갖는 기판, 반도체칩, 및 반도체 패키지와, 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08120228A (ja) * 1994-10-20 1996-05-14 Hitachi Ltd 導体接続構造体、その製造方法および接続部材
JPH09283566A (ja) * 1996-04-10 1997-10-31 Hitachi Chem Co Ltd 基板の接続方法
JP2001127107A (ja) * 1999-10-22 2001-05-11 Sony Chem Corp 接続材料および接続体
JP2003324125A (ja) * 2002-04-26 2003-11-14 Seiko Instruments Inc 半導体装置
JP2004111993A (ja) * 2003-12-02 2004-04-08 Hitachi Chem Co Ltd 電極の接続方法およびこれに用いる接続部材
JP2007129132A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 部品実装装置および部品実装方法
JP2011515839A (ja) * 2008-03-14 2011-05-19 チェイル インダストリーズ インコーポレイテッド 半導体パッケージ用複合機能テープ及びこれを用いた半導体素子の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015186744A1 (ja) * 2014-06-04 2017-04-20 日立化成株式会社 フィルム状エポキシ樹脂組成物、フィルム状エポキシ樹脂組成物の製造方法、及び半導体装置の製造方法
EP2960929A1 (en) * 2014-06-23 2015-12-30 Rohm and Haas Electronic Materials LLC Pre-applied underfill
WO2016125881A1 (ja) * 2015-02-06 2016-08-11 デクセリアルズ株式会社 半導体装置の製造方法、及びアンダーフィルフィルム
JP2016146412A (ja) * 2015-02-06 2016-08-12 デクセリアルズ株式会社 半導体装置の製造方法、及びアンダーフィルフィルム
KR20170056663A (ko) * 2015-02-06 2017-05-23 데쿠세리아루즈 가부시키가이샤 반도체 장치의 제조 방법 및 언더필 필름
KR101947293B1 (ko) 2015-02-06 2019-02-12 데쿠세리아루즈 가부시키가이샤 반도체 장치의 제조 방법 및 언더필 필름
US10280347B2 (en) 2015-02-06 2019-05-07 Dexerials Corporation Semiconductor device manufacturing method and underfill film

Also Published As

Publication number Publication date
TW201351588A (zh) 2013-12-16
WO2013146141A1 (ja) 2013-10-03
EP2833394A4 (en) 2015-12-02
KR101853165B1 (ko) 2018-04-27
JP5965185B2 (ja) 2016-08-03
TWI552294B (zh) 2016-10-01
US20150140738A1 (en) 2015-05-21
KR20150001769A (ko) 2015-01-06
EP2833394A1 (en) 2015-02-04
US9202755B2 (en) 2015-12-01

Similar Documents

Publication Publication Date Title
JP5965185B2 (ja) 回路接続材料、及びこれを用いた半導体装置の製造方法
JP6129696B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6438790B2 (ja) 半導体装置の製造方法、及びアンダーフィルフィルム
JP6069143B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6069142B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
US10062625B2 (en) Underfill material and method for manufacturing semiconductor device using the same
TWI649842B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
JP2013175546A (ja) アンダーフィル材、及びそれを用いた半導体装置の製造方法
WO2015045878A1 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2021097091A (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160701

R150 Certificate of patent or registration of utility model

Ref document number: 5965185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250