KR20030080035A - 전기 장치 제조 방법 - Google Patents

전기 장치 제조 방법 Download PDF

Info

Publication number
KR20030080035A
KR20030080035A KR10-2003-7011127A KR20037011127A KR20030080035A KR 20030080035 A KR20030080035 A KR 20030080035A KR 20037011127 A KR20037011127 A KR 20037011127A KR 20030080035 A KR20030080035 A KR 20030080035A
Authority
KR
South Korea
Prior art keywords
adhesive
temperature
semiconductor chip
electric device
pressing
Prior art date
Application number
KR10-2003-7011127A
Other languages
English (en)
Other versions
KR100790671B1 (ko
Inventor
구마꾸라히로유끼
Original Assignee
소니 케미카루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 케미카루 가부시키가이샤 filed Critical 소니 케미카루 가부시키가이샤
Publication of KR20030080035A publication Critical patent/KR20030080035A/ko
Application granted granted Critical
Publication of KR100790671B1 publication Critical patent/KR100790671B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

본 발명의 전기 장치(1) 제조 방법에서는 가요성 배선판(13)과 함께, 접착제(12)를 제1 가열 온도로 가열하여 충분히 점도가 저하한 후, 반도체 칩(11)의 위치 맞춤을 행하기 때문에, 반도체 칩(11)이 접착제(12)에 놓이게 되었을 때에 공기가 권입되지 않는다. 또한, 본압착시에는 접착제(12)가 제1 가열 온도보다도 높은 제2 가열 온도로 가열되어 접착제(12)의 점도가 높아지므로, 잔류된 보이드가 여분의 접착제(12)와 함께 압출된다. 따라서, 접착제(12) 중에 보이드가 없어 도통 신뢰성이 높은 전기 장치(1)를 얻을 수 있다.

Description

전기 장치 제조 방법 {ELECTRIC DEVICE PRODUCING METHOD}
종래부터, 반도체 칩을 가요성 배선판과 같은 기판 상에 접착하기 위해, 열경화성의 접착제가 이용되고 있다. 도9의 부호 101은, 반도체 칩(111)이 접착제(112)에 의해 기판(113)에 부착되어 이루어지는 전기 장치를 나타내고 있다.
기판(113)의 반도체 칩(111)과 대향하는 면에는 금속 배선(122)이 배치되어 있다. 또한, 반도체 칩(111)의 기판(113)과 대향하는 면에는, 범프형의 단자(121)가 배치되어 있고, 이들의 단자(121)는 대향하는 기판(113)의 금속 배선(122)에 접촉되어 있다.
반도체 칩(111)의 단자(121)는 도시하지 않은 내부 회로에 접속되어 있으므로, 도9에 도시한 상태에서는 반도체 칩(111)의 내부 회로와 기판(113)의 금속 배선(122)은 단자(121)를 거쳐서 전기적으로 접속되어 있다. 또한 접착제(112)는 가열에 의해 경화되어 있고, 이 접착제(112)를 거쳐서 반도체 칩(111)과 기판(113)은 기계적으로도 접속되어 있다. 이와 같이 접착제(112)를 이용하면, 땜납을 이용하지 않아도 반도체 칩(111)과 기판(113)을 접속할 수 있다.
종래 기술의 접착 공정에서는 기판(113) 표면에 상온의 접착제(112)를 도포 또는 부착한 후, 가열한 압박 헤드를 이용하여 반도체 칩(111)을 접착제(112)에 압박하여(가열 압박) 접착을 행하고 있지만, 기판(113)에 접착제(112)를 도포, 또는 부착할 때나, 반도체 칩(111)을 접착제(112)에 밀어 붙일 때에 공기가 권입되고, 기판(113)과 접착제(112) 사이나 반도체 칩(111)의 단자(121) 사이에 보이드(기포)(130)가 생기는 경우가 있다. 접착제(112) 속에 보이드(130)가 있는 경우에는, 리플로우 처리 등 전기 장치가 가열될 때에, 반도체 칩(111)이 박리되거나, 도통 불량이 생기는 경우가 있다.
접착제(112) 도포시의 점도를 낮게 하면, 기판(113)이나 반도체 칩(111)과 접착제(112)와의 습윤성이 높아지므로, 도포시의 공기 권입량이 적어지지만, 일단 권입된 공기는 가열 압박시에 제거되기 어렵다.
한편, 점도가 높은 경우에는 도포시에는 공기를 권입하기 쉬운 반면, 권입된 공기는 가열 압박시에 제거되기 쉽지만, 단자간의 접속 불량이 생기기 쉽다는 문제가 있다.
보이드를 적게 하는 기술로서는, 일본 특허 공개 평5-144873에 개시되어 있는 바와 같이, 압박 헤드를 이용하여 반도체 칩(111)을 상온의 접착제(112)에 밀어 붙인 후, 압박 헤드를 단계적 또는 연속적으로 서서히 승온시켜 접착제(112)를 가열하는 방법이 알려져 있다. 이 방법에 따르면, 접착제(112)가 서서히 승온함으로써, 보이드(130)가 발생하기 어려워진다. 그러나 상기의 방법에서는 동일한 압박 헤드의 온도 조정을 행함으로써, 복수의 반도체 칩(111)을 연속하여 처리할 수 없어 접촉 시간이 길어져, 생산성이 낮아져 버린다.
다른 한편, 접촉 시간을 짧게 하는 기술로서는, 반도체 칩(111)을 접착제(112)에 얹는 얼라인먼트 공정(임시 압착 공정)과, 반도체 칩(111)을 가열 압박하는 접착 공정(본압착 공정)에서 각각 다른 압박 헤드를 이용하고, 얼라인먼트 공정에서는 가열하지 않고 위치 맞춤을 하여, 접착 공정에서 한 번에 가열하는 방법이 알려져 있다. 이 방법에 따르면, 생산성은 향상되지만 보이드(130)가 발생하기 쉽다. 결국, 신뢰성이 높은 전기 장치(101)를 효율적으로 생산하는 것은 곤란하였다.
본 발명은 상기 종래 기술의 문제점을 해결하기 위해 창작된 것이며, 그 목적은 접착제 속에 보이드가 없는 신뢰성이 높은 전기 장치를 제공하는 데 있다.
본 발명은 접착제에 관한 것으로, 특히 반도체 칩을 기판에 접속하는 기술에 관한 것이다.
도1a는 본 발명에 의한 전기 장치 일예의 제1 제조 공정을 설명하기 위한 단면도이다.
도1b는 본 발명에 의한 전기 장치 일예의 제2 제조 공정을 설명하기 위한 단면도이다.
도1c는 본 발명에 의한 전기 장치 일예의 제3 제조 공정을 설명하기 위한 단면도이다.
도1d는 본 발명에 의한 전기 장치 일예의 제4 제조 공정을 설명하기 위한 단면도이다.
도2a는 본 발명에 의한 전기 장치 일예의 제5 제조 공정을 설명하기 위한 단면도이다.
도2b는 본 발명에 의한 전기 장치 일예의 제6 제조 공정을 설명하기 위한 단면도이다.
도2c는 본 발명에 의한 전기 장치 일예의 제7 제조 공정을 설명하기 위한 단면도이다.
도3a는 본 발명에 의한 전기 장치의 다른 예의 제1 제조 공정을 설명하기 위한 단면도이다.
도3b는 본 발명에 의한 전기 장치의 다른 예의 제2 제조 공정을 설명하기 위한 단면도이다.
도3c는 본 발명에 의한 전기 장치의 다른 예의 제3 제조 공정을 설명하기 위한 단면도이다.
도4는 제1 예의 접착제의 DSC 곡선을 도시한 도면이다.
도5는 제1 예의 접착제의 온도 점도 곡선을 도시한 도면이다.
도6은 제2 예의 접착제의 온도 점도 곡선을 도시한 도면이다.
도7은 제3 예의 접착제의 온도 점도 곡선을 도시한 도면이다.
도8은 본 발명에 의한 전기 장치의 다른 예를 설명하기 위한 단면도이다.
도9는 종래 기술의 전기 장치를 설명하기 위한 도면이다.
각 도면 중, 부호 1, 2는 전기 장치를 나타낸다. 부호 12, 15는 각각 접착제를 나타낸다. 부호 11은 반도체 칩을 나타낸다. 부호 13은 기판(가요성 배선판)을 나타낸다. 부호 21은 반도체 칩의 접속 단자(범프)를 나타낸다. 부호 22는 기판의 접속 단자를 나타낸다. 부호 50은 제1 적재대(임시 압착 스테이지)를 나타낸다. 부호 70은 제2 적재대(본압착 스테이지)를 나타낸다. 부호 60은 압박 헤드(본압착 헤드)를 나타낸다.
상기 과제를 해결하기 위해, 본 발명은 기판의 접속 단자와 반도체 칩의 접속 단자가 서로 대향하도록 위치 맞춤하고, 상기 기판 상에 배치된 접착제에 상기 반도체 칩을 밀어 붙여 상기 반도체 칩을 압박하면서 가열하고, 상기 접속 단자끼리를 접촉시키는 접착 공정을 갖는 전기 장치 제조 방법이며, 상기 접착 공정은 상기 접착제를 제1 온도로 가열한 상태에서 상기 접착제에 상기 반도체 칩을 밀어 붙이는 임시 압착 공정과, 상기 반도체 칩을 압박하면서 상기 접착제를 상기 제1 온도보다도 높은 제2 온도로 가열하는 본압착 공정을 갖는 전기 장치 제조 방법이다.
본 발명은 전기 장치 제조 방법이며, 상기 제1 온도는 상기 접착제의 반응 개시 온도 이상이며, 또한 상기 접착제의 반응 피크 온도 미만인 전기 장치 제조방법이다.
본 발명은 전기 장치 제조 방법이며, 상기 제2 온도는 상기 접착제의 반응 피크 온도 이상인 전기 장치 제조 방법이다.
본 발명은 전기 장치 제조 방법이며, 상기 임시 압착 공정은 상기 기판을 제1 적재대 상에 배치하고, 상기 제1 적재대를 상기 제1 온도로 가열하는 전기 장치 제조 방법이다.
본 발명은 전기 장치 제조 방법이며, 상기 임시 압착 공정은 상기 위치 맞춤을 행한 후, 상기 반도체 칩을 상기 접착제에 압박하는 전기 장치 제조 방법이다.
본 발명은 전기 장치 제조 방법이며, 상기 임시 압착 공정은 상기 반도체 칩을 상기 접착제에 밀어 붙일 때에, 상기 대향하는 접속 단자끼리가 서로 접촉하지 않을 정도로 상기 반도체 칩을 압박하는 전기 장치 제조 방법이다.
본 발명은 전기 장치 제조 방법이며, 상기 본압착 공정은 상기 제1 적재대와는 다른 제2 적재대에 상기 기판을 옮겨 적재하여 행하는 전기 장치 제조 방법이다.
본 발명은 전기 장치 제조 방법이며, 상기 본압착 공정은 가열 가능한 압박 헤드를 상기 제2 온도로 가열하고, 상기 압박 헤드를 상기 반도체 칩에 밀어 붙이는 전기 장치 제조 방법이다.
본 발명은 전기 장치의 제조 방법이며, 상기 본압착 공정은 상기 대향하는 접속 단자끼리를 서로 접촉시킨 후, 상기 접착제를 상기 제2 온도로 가열하는 전기 장치 제조 방법이다.
또한, 접착제의 반응 개시 온도라 함은, 접착제의 시차(示差) 주사 열분석을 행한 경우에 얻어지는 DSC(Diferential Scanning Calorimetry) 곡선이 베이스 라인보다도 발열 방향으로 상승하였을 때의 온도인 것이며, 접착제의 반응 피크 온도라 함은 상기 DSC 곡선의 발열 피크의 온도인 것이다.
본 발명은 상기한 바와 같이 구성되어 있고, 본 발명에서는 임시 압착 공정시에, 반도체 칩을 접착제에 밀어 붙이기 전에 접착제가 제1 온도로 가열되어 있고, 가열에 의해 접착제의 점도가 도포시보다도 저하하고 있으므로, 반도체 칩을 접착제에 밀어 붙였을 때, 접착제가 반도체 칩의 접속 단자 사이로 유입하기 쉬워, 공기가 권입되기 어렵다.
이 상태에서는 반도체 칩의 접속 단자는 기판의 접속 단자에 접촉되어 있지 않고, 접속 단자 사이에는 여분의 접착제가 잔류되어 있다. 제1 온도는 접착제의 반응 개시 온도보다 높기 때문에, 접착제를 제1 온도로 유지하면, 접착제의 경화 반응이 진행되지만, 제1 온도는 접착제의 반응 피크 온도 미만이기 때문에 반응 진행 속도가 느려, 접착제의 반응율이 2 ％ 이상 20 ％ 이하의 범위에서 멈춘다.
그 상태에서는, 접착제의 점도는 도포시보다도 높아져 있지만 유동성은 잃지 않는다. 따라서, 본압착 공정에서 다시 반도체 칩을 압박하면, 반도체 칩의 접속 단자와 기판의 접속 단자 사이에 잔류한 여분의 접착제가 잔류하는 보이드와 함께 압출되어, 반도체 칩의 접속 단자가 기판의 접속 단자에 접촉된다.
접속 단자끼리가 접촉한 상태에서, 접착제가 제2 온도로 승온하면 접착제가 완전히 경화하여, 반도체 칩과 기판이 전기적으로도 기계적으로도 접속된다.
임시 압착 공정에서 제1 적재대를 가열하면, 접착제를 제1 온도로 가열할 수 있기 때문에, 위치 맞춤에 이용하는 보유 지지 기구를 가열할 필요가 없어, 보유 지지 기구로서 상온의 압박 헤드를 이용할 수 있다. 또한, 위치 맞춤을 행할 수 있는 한, 상기 압박 헤드를 가열할 수도 있다.
본 발명의 실시 형태를 설명한다.
우선, 열경화성 수지인 에폭시 수지와, 마이크로 캡슐화한 경화제로 이루어지는 잠재성 경화제와, 도전성 입자를 혼합하여 후술하는 표 1의 ACP, ACF, NCP란에 나타내는 조성의 접착제를 제작하였다. 이 상태에서는 접착제는 페이스트형이다.
도1a의 부호 13은 가요성 배선판(기판)을 나타내고 있다. 이 가요성 배선판(13)의 표면에는 금속 배선이 배치되어 있고, 금속 배선의 일부로부터 접속 단자(22)가 복수개 구성되어 있다. 이들 접속 단자(22)는 가요성 배선판(13)의 표면에 각각 노출되어 있고, 후술하는 반도체 칩의 범프와 대응하는 위치에 각각 배치되어 있다. 후술하는 반도체 칩을 탑재하는 위치에 접착제(12)를 도포하면, 가요성 배선판(13)의 접속 단자(22)가 접착제(12)로 덮여진다(도1b).
도1c의 부호 50은 임시 압착 스테이지(제1 적재대)를 나타내고 있다. 임시 압착 스테이지(50)의 표면 근방에는 세라믹 히터(51)가 배치되어 있다. 임시 압착 스테이지(50)는 세라믹 히터(51)에 의해, 적어도 접착제(12)의 반응 개시 온도 이상으로 미리 가열되어 있고, 가요성 배선판(13)을 접속 단자(22)가 배치되어 있지 않은 측의 면을 아래로 하여 임시 압착 스테이지(50)의 표면에 적재하면, 가요성 배선판(13)과 접착제(12)가 열전도에 의해 반응 개시 온도 이상으로 가열된다. 그 상태에서 세라믹 히터(51)의 통전량을 조정하여, 접착제(12)를 반응 개시 온도 이상 반응 피크 온도 미만의 온도(제1 온도)로 한다.
이 때, 가열에 의해 접착제(12)의 점도가 저하되고, 접착제(12)의 가요성 배선판(13)에 대한 습윤성이 향상되기 때문에, 접착제(12)를 도포할 때에 권입된 기포(보이드)가 사라진다.
도1d의 부호 11은 반도체 칩을 나타내고 있다. 반도체 칩(11)의 일면에는 범프(21)(접속 단자)가 복수개 배치되어 있고, 이들 범프(21)는 반도체 칩(11)의 도시하지 않은 내부 회로에 전기적으로 접속되어 있다.
도1d의 부호 40은 보유 지지 기구를 나타내고 있고, 도1d에 도시한 바와 같이 반도체 칩(11)의 범프(21)가 배치된 측의 면을 아래로 향하게 한 상태에서, 보유 지지 기구(40)에 의해 반도체 칩(11)을 보유 지지하고, 반도체 칩(11)을 가요성 배선판(13)의 상방에 위치시킨 상태에서, 반도체 칩(11)의 범프(21)와 가요성 배선판(13)의 접속 단자(22)가 서로 대향하도록 위치 맞춤을 행한 후, 보유 지지 기구(40)를 하강시켜 반도체 칩(11)을 가요성 배선판(13) 상의 접착제(12)에 얹는다.
반도체 칩(11)의 범프(21)가 가요성 배선판(13)의 접속 단자(22)에 접촉되지 않을 정도로 반도체 칩(11)을 압박하면, 범프(21) 선단부 표면으로부터 접착제(12)가 밀려 나가고, 인접하는 범프(21) 사이의 공극에 접착제(12)가 유입된다. 이 때, 접착제(12)의 점도는 가열에 의해 도포시보다도 낮게 되어 있으므로, 접착제(12)가 범프(21) 사이로 유입될 때 보이드가 생기지 않는다.
도2a는, 그 상태를 도시하고 있고, 반도체 칩(11)의 범프(21) 사이에는 보이드가 없이 접착제(12)가 충전되어 있다. 또한, 서로 대향하는 범프(21)와 접속 단자(22) 사이에는 여분의 접착제(12)가 잔류되어 있고, 범프(21)와 접속 단자(22)는 전기적으로 접속되어 있지 않다. 또한, 임시 압착 스테이지(50)의 세라믹 히터(51)에 의해, 접착제(12)의 온도는 제1 온도로 유지되어 있다.
접착제(12)가 제1 온도로 유지됨으로써, 잠재성 경화제의 마이크로 캡슐이 일부 용해되어, 접착제의 경화 반응이 천천히 진행된다. 접착제(12)의 반응율이 2 ％ 이상 20 ％ 이하의 범위에 도달한 곳에서, 반도체 칩(11)을 접착제(12)에 얹은 상태에서 보유 지지 기구(40)를 상방으로 퇴피시키고, 가요성 배선판(13)을 접착제(12) 및 반도체 칩(11)과 함께 임시 압착 스테이지(50)로부터 본압착 스테이지(70)(제2 적재대) 상으로 옮겨 적재한다(도2b).
본압착 스테이지(70)의 상방에는 본압착 헤드(압박 헤드)(60)가 배치되어 있다. 본압착 헤드(60)에는 히터(61)가 내장되어 있고, 이미 본압착 헤드(60)는 적어도 접착제(12)의 반응 피크 온도를 초과하는 온도로 미리 가열되어 있다.
도2b에 도시한 상태에서는 접착제(12)의 점도는 도포시보다도 높아져 있지만 유동성은 잃지 않는다.
따라서, 본압착 헤드(60)를 접착제(12) 상의 반도체 칩(11)에 밀어 붙여, 본압착 헤드(60)를 가열하면서 소정의 하중을 가하면, 범프(21)와 접속 단자(22) 사이에서 여분의 접착제(12)가 잔류하는 보이드와 함께 압출되고, 접착제(12)가 반응 피크 온도 이상으로 가열되기 전에 범프(21)가 접속 단자(22)에 접촉된다.
그 상태에서 다시 가열 압박을 계속하여, 열전도에 의해 접착제(12)가 반응 피크 온도 이상(제2 온도)으로 가열되면, 접착제(12) 중의 잠재성 경화제가 완전히 용해되어 접착제의 열경화 반응이 급격히 진행되고, 범프(21)가 접속 단자(22)에 접촉한 상태에서 접착제(12)가 완전히 경화된다.
도2c는 접착제(12)가 완전히 경화된 상태의 전기 장치(1)를 도시하고 있다.이 전기 장치(1)에서는, 가요성 배선판(13)과 반도체 칩(11)이 경화된 접착제(12)에 의해 기계적으로 접속되어 있을 뿐만 아니라, 범프(21)를 거쳐서 전기적으로도 접속되어 있다.
이상은 페이스트형의 접착제(12)를 이용하는 경우에 대해 설명하였지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 본 발명에 이용하는 접착제를 자기 지지성을 나타낼 정도로 반경화시킨 필름형의 것이나, 고형 수지를 첨가하여 필름형으로 한 것도 포함된다.
도3a의 부호 15는, 상기와 같은 필름형의 접착제의 일예를 나타내고 있다. 도3b에 도시한 바와 같이, 필름형의 접착제(15)를 가요성 배선판(13)의 접속 단자(22)가 배치된 측의 면에 부착한 후, 도1c 내지 도2c에 도시한 공정과 동일한 조건으로 임시 압착 공정과 본압착 공정을 각각 행하면, 도3c에 도시한 바와 같은 전기 장치(2)를 얻을 수 있다.
<실시예>
하기 표 1에 나타내는 에폭시 수지와, 잠재성 경화제와, 도전성 입자를, 각각 하기 표 1에 나타내는 비율로 혼합하고, 도전성 입자를 함유하는 페이스트형의 접착제(ACP : Anisotropic Conductive Paste)와, 도전성 입자를 함유하는 필름형의 접착제(ACF : Anisotropic Conductive Film)와, 도전성 입자를 함유하지 않은 페이스트형의 접착제(NCP : Non Conductive Paste)를 각각 제작하였다.
[표 1]
접착제의 조성과 배합
* 상기 표 1 중 ACP는 도전성 입자를 함유하는 페이스트형 접착제를, ACF는 도전성 입자를 함유하는 필름형 접착제를, NCP는 도전성 입자를 함유하지 않은 페이스트형 접착제를 각각 나타낸다.
* 상기 표 1 중 금속 피막 수지 입자는 수지 입자 표면에 니켈 도금층을 형성하고, 또한 그 표면에 금 도금층을 형성한 것으로 이루어진다.
계속해서, 상기 3 종류의 접착제 중, ACP에 대해 시차 주사 열분석계(세이꼬 덴시 고교 가부시끼가이샤제의 상품명「DSC200」)를 이용하여, 10 ℃/분의 승온 속도로 30 ℃ 내지 250 ℃까지 승온시켜 시차 주사 열분석을 행하였다. 이렇게 얻어진 DSC 곡선을 도4에 나타낸다.
도4의 횡축은 온도(℃)를, 종축은 열 흐름(㎽)이며, 도4의 부호 D는 DSC 곡선을 나타내고 있다. 또한, 도4의 부호 B는 베이스 라인(블랭크)을 나타내고 있다.
도4의 부호 S는 DSC 곡선 D가 베이스 라인 B보다도 상승하는 점(반응 개시점)을, 부호 P는 DSC 곡선의 발열 피크의 위치(반응 피크점)를 각각 나타내고 있고, 반응 개시점(S)은 70 ℃에, 반응 피크점(P)은 115.2 ℃에 각각이 있다. 이 DSC 곡선 D의 발열 피크는 ACP의 열경화 반응에 따르므로, ACP를 가열한 경우, ACP의 경화 반응이 개시되는 온도는 70 ℃(반응 개시 온도), 경화 반응이 피크에 도달하는 온도(반응 피크 온도)는 약 115 ℃인 것을 알 수 있다. 또한, 반응 피크 온도보다도 높은 온도에서는 발열량이 급격히 낮아져, 경화 반응이 거의 종료된 것을 알 수 있다. 또, 이 때의 발열량은 ACP 1 ㎎당 442.9 mJ였다.
또, 점도계(HAAKE사제의 상품명「레오미터 RS75」)를 이용하여, ACP를 승온 속도 10 ℃/분에서 20 ℃ 내지 200 ℃까지 승온시켰을 때의 점도 변화를 측정하였다(점도 측정). 도5는 그 측정 결과로부터 얻어진 그래프를 나타내고 있고, 도5의 횡축은 온도(℃)를, 종축은 점도(mPaㆍs)를 각각 나타내고 있다.
도5의 부호 S1은 도4의 반응 개시점(S)에 대응하는 온도(반응 개시 온도)를, 도5의 부호 P1은 도4의 반응 피크점(P)에 대응하는 온도(반응 피크 온도)를 각각 나타내고 있다. 도5에 도시한 온도 점도 곡선(L1)으로부터 알 수 있는 바와 같이, 접착제를 가열한 경우의 점도는 반응 개시 온도(S1) 이상 반응 피크 온도(P1) 미만의범위에서 가장 낮아지는 것을 알 수 있다. 또한, 반응 피크 온도(P1) 이상에서는 접착제의 경화 반응이 진행되므로, 접착제의 점도가 급격히 높아졌다.
또한, ACF와 NCP에 대해, 20 ℃ 내지 200 ℃까지 승온시켰을 때의 점도 변화를 각각 측정하였다. 도6에 ACF의 온도 점도 곡선(L2)을, 도7에 NCP의 온도 점도 곡선(L3)을 각각 기재한다. 또한, ACF 및 NCP를 이용하여 시차 주사 열분석을 행하였다. 시차 주사 열분석으로부터 얻어진 ACF의 반응 개시 온도(S2)와 반응 피크 온도(P2)를 도6 중에, NCP의 반응 개시 온도(S3)와 반응 피크 온도(P3)를 도7 중에 각각 기재하였다.
도6, 도7로부터 명백한 바와 같이, 접착제를 필름형으로 한 경우(ACF)나, 도전성 입자를 함유시키지 않은 경우(NCP)라도, 온도 점도 곡선(L2, L3)의 점도가 가장 낮아지는 온도는 반응 개시 온도(S2, S3) 이상 반응 피크 온도(P2, P3)는 미만의 범위에 있는 것을 알 수 있다. 이들 결과로부터, 접착제가 열경화성인 경우에는 그 종류에 관계없이, 점도가 가장 낮아지는 온도는 반응 개시 온도 이상 반응 피크 온도 미만의 범위에 있으며, 반응 피크 온도 이상에서는 접착제의 경화 반응이 급격히 진행되는 것이 확인되었다.
다음에, 상기 3 종류의 접착제(ACP, ACF, NCP)를 각각 가요성 배선판(13)에 도포, 또는 부착하여 가요성 배선판(13)을 임시 압착 스테이지(50)에 적재 후, 임시 압착 스테이지(50)를 가열하고, 각 접착제(12)의 온도를 하기 표 2의「제1 온도」란에 나타내는 온도로 승온시켰다. 계속해서, 도2a 내지 도2c의 공정에서 본압착을 행하여, 제1 실시예 내지 제7 실시예, 제1 비교예 내지 제7 비교예의 전기 장치(1)를 제작하였다.
[표 2]
접착제의 반응 개시 온도, 반응 피크 온도와 각 평가 시험의 결과
여기서는 가요성 배선판(13)으로서, 두께 20 ㎛의 폴리이미드 필름의 표면에, 두께 12 ㎛의 금속 배선(니켈 - 금 도금 동 배선)을 배치한 것을 이용하고, 반도체 칩(11)으로서는 6 ㎜ 각의 정사각형 형상, 두께 0.4 ㎜의 칩 표면에, 금 도금범프(60 ㎛ 각 정사각형 형상, 높이 20 ㎛)를 배치한 것을 이용하였다. 또한, 본압착 공정에서 가열한 접착제(12)의 온도(제2 온도)는 23 ℃이며, 본압착 공정에서 가한 하중은 범프(21)당 0.6 N이었다.
이들 제1 실시예 내지 제7 실시예, 제1 비교예 내지 제7 비교예의 전기 장치(1)를 이용하여, 하기에 도시한「반응율」,「보이드 외관」,「초기 도통」,「에이징 후 도통」의 각 평가 시험을 각각 행하였다.
[반응율]
제1 실시예 내지 제7 실시예, 제1 비교예 내지 제7 비교예의 전기 장치(1)를 제조하는 공정에 있어서, 임시 압착 공정 후의 접착제(12)를 시료로서 이용하고, 각 시료에 대해 상기 시차 주사 열분석과 동일한 방법으로 시차 주사 열분석을 행하여 접착제의 반응율을 각각 구하였다.
여기서는, 가열 전(도포 전)의 접착제를 각각 표준 시료로서 이용하였다.
표준 시료에 대해 시차 주사 열분석을 행한 경우에 측정된 시료 1 ㎎당의 발열량을 A1, 시료(임시 압착 후의 접착제)에 대해 시차 주사 열분석을 행한 경우에 측정된 시료 1 ㎎당의 발열량을 A2로 한 경우에, 하기 수학식 1에 의해 얻어지는 값을 반응율 R ％로 하였다.
R(％) = (1 - A2/A1) × 100 ... ... 식(1)
각 반응율을 상기 표 2에 기재하였다.
[보이드 외관]
제1 실시예 내지 제7 실시예, 제1 비교예 내지 제7 비교예의 전기 장치(1)에 대해, 가요성 배선판(13)의 반도체 칩(11)이 배치된 측과는 반대측의 면을 금속 현미경을 이용하여 관찰하고, 범프(21)가 접속 단자(22)에 접촉된 부분인 접속부 주위의 보이드 유무를 확인하였다.
이 때, 범프(21)보다도 큰 보이드가 관찰되지 않은 경우를「○」, 범프(21)보다도 큰 보이드가 관찰되는 경우를「×」로 하여 평가하였다. 이들 평가 결과를 상기 표 2에 기재하였다.
[초기 도통]
제1 실시예 내지 제7 실시예, 제1 비교예 내지 제7 비교예의 전기 장치(1)에 대해, 각각 범프(21)가 접촉되어 있는 2개의 접속 단자(22) 사이의 도통 저항치를 측정하였다. 도통 저항치가 100 mΩ 미만인 경우를「○」, 1OO mΩ 이상인 것을「×」로 하여 평가하여, 이들 평가 결과를 상기 표 2에 기재하였다.
[에이징 후 도통]
제1 실시예 내지 제7 실시예, 제1 비교예 내지 제7 비교예의 전기 장치(1)를 121 ℃, 상대 습도 100 ％의 고온 고습 조건으로 100 시간 방치(에이징)한 후, 상기「초기 도통」과 같은 방법으로 도통 저항치를 측정하였다. 도통 저항치가 500 mΩ 미만인 경우를「○」, 500 mΩ 이상인 것을 「×」로 하여 평가하여, 이들 평가 결과를 상기 표 2에 기재하였다.
상기 표 2로부터 명백한 바와 같이, 임시 압착 전의 접착제의 가열 온도(제1 온도)가 반응 개시 온도 이상 반응 피크 온도 이하인 제1 실시예 내지 제7 실시예의 전기 장치(1)에서는 각 평가 시험에 있어서 우수한 결과를 얻을 수 있었다.
한편, 임시 압착 전에 가열을 행하지 않은 제1 비교예의 전기 장치나, 제1 온도가 각 접착제의 반응 개시 온도보다도 낮은 제2 비교예, 제4 비교예, 제6 비교예에서는 임시 압착 전에 접착제의 점도가 충분히 저하하지 않으므로, 접속부 주위의 접착제에 보이드가 다수 존재하여, 그 결과 에이징 후의 도통 결과가 나빴다.
또한, 임시 압착 전의 온도가 각 접착제의 반응 피크 온도보다도 각각 높은 제3 비교예, 제5 비교예, 제7 비교예에서는 접착제 중에 큰 보이드가 관찰되지 않았지만, 본압착 전에 접착제의 점도가 지나치게 높아져 접착제가 충분히 밀려 나가지 않았으므로, 접속 단자와 범프 사이의 도통이 충분히 취해지지 않아, 에이징 전의 초기 도통의 단계에서 도통 불량이 확인되었다.
이상은 임시 압착 공정과 본압착 공정을 각각 다른 스테이지 상에서 행하는 경우에 대해 설명하였지만, 본 발명은 이에 한정되는 것은 아니며, 동일 스테이지 상에서 임시 압착 및 본압착의 공정을 행해도 좋다. 또한, 접착제를 기판에 도포하는 공정을 임시 압착 스테이지 상에서 행해도 좋다.
또한, 이상은 임시 압착 스테이지(50)를 승온시켜 접착제(12)를 제1 온도로 가열하는 경우에 대해 설명하였지만, 본 발명은 이에 한정되는 것은 아니며, 여러 가지 가열 수단을 이용할 수 있다. 예를 들어, 보유 지지 기구(40)에 가열 수단을 내장시키거나, 임시 압착 공정을 가열로 내에서 행함으로써, 접착제(12)를 제1 온도로 가열할 수 있다.
또한, 본압착 스테이지에 가열 수단을 내장시켜 가열 수단에 의해 본압착 스테이지를 미리 가열해 두면, 임시 압착 스테이지(5O)로부터 가요성 배선판(13)을 본압착 스테이지로 이동 적재하였을 때 접착제(12)의 온도가 저하하지 않으므로, 본압착 공정에 걸리는 시간을 보다 짧게 할 수 있다. 이 경우, 본압착 스테이지의온도는 제2 온도 미만, 보다 바람직하게는 제1 온도 정도인 것이 바람직하다.
이상은 반도체 칩(11)과 가요성 배선판(13)을 접속하는 경우에 대해 설명하였지만, 본 발명은 이에 한정되는 것은 아니며, 여러 가지 전기 장치의 제조에 이용할 수 있다. 예를 들어, 가요성 배선판 대신에 리지드 기판을 이용하여, 리지드 기판과 반도체 칩을 접속하여 COB(Chip on Board)를 제작할 수도 있다.
또한, TCP(Tape Carrier Package)와 LCD(Liquid Crystal Display)의 접속에 이용할 수도 있다.
도8의 부호 80은 전기 장치를 나타내고 있고, 전기 장치(80)는 TCP(83)와 LCD(81)를 구비하고 있다. 도8의 부호 84는 TCP(83)의 배선의 일부로 구성된 접속 단자를 나타내고, 도8의 부호 82는 LCD(81) 전극의 일부로 구성된 접속 단자를 나타내고 있다.
TCP(83)와 LCD(81)는 상술한 도1a 내지 도1d, 도2a 내지 도2c와 같은 공정에서 접속되어 있고, 접속 단자(82, 84)가 서로 접촉한 상태에서 접착제(85)에 의해 고정되어 있다.
본 발명에 이용할 수 있는 열경화성 수지로서는, 에폭시 수지, 요소 수지, 멜라민 수지, 페놀 수지 등 여러 가지의 것을 이용할 수 있지만, 경화 속도나 열경화 후의 접착제 강도 등을 고려하면 에폭시 수지를 이용하는 것이 바람직하다.
열경화성 수지로서 에폭시 수지를 이용하는 경우에는 경화제를 병용하는 것이 바람직하다. 경화제로서는 이미다졸계 경화제, 폴리아민 경화제, 페놀류, 이소시아네이트류, 폴리메르캅탄류, 산무수물 경화제 등 여러 가지의 것을 이용할 수있다. 이들 경화제를 마이크로 캡슐화하여, 잠재성 경화제로서 이용할 수도 있다.
또한, 접착제에 열가소성 수지를 첨가하는 것도 가능하다. 열가소성 수지로서는 페녹시 수지, 폴리에스테르 수지 등 여러 가지의 것을 이용할 수 있다.
본 발명에 이용하는 접착제에는 소포제, 착색제, 노화 방지제, 필러, 커플링제 등 여러 가지 첨가제를 첨가할 수도 있다.
반도체 칩을 기판 상의 접착제에 접촉시키는 임시 압착시에, 접착제 속에 보이드가 생기지 않는다. 또한, 임시 압착 후에 보이드가 잔류하고 있는 경우라도, 본압착시에는 접착제의 점도가 높아져 있으므로, 압박에 의해 접착제 속의 보이드가 압출된다. 따라서, 본 발명에 따르면 접착제 속에 보이드가 없어, 도통 신뢰성이 높은 전기 장치를 얻을 수 있다.

Claims (15)

  1. 기판의 접속 단자와 반도체 칩의 접속 단자가 서로 대향하도록 위치 맞춤하고, 상기 기판 상에 배치된 접착제에 상기 반도체 칩을 밀어 붙여 상기 반도체 칩을 압박하면서 가열하고, 상기 접속 단자끼리를 접촉시키는 접착 공정을 갖는 전기 장치 제조 방법이며,
    상기 접착 공정은 상기 접착제를 제1 온도로 가열한 상태에서 상기 접착제에 상기 반도체 칩을 밀어 붙이는 임시 압착 공정과,
    상기 반도체 칩을 압박하면서, 상기 접착제를 상기 제1 온도보다도 높은 제2 온도로 가열하는 본압착 공정을 갖는 것을 특징으로 하는 전기 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제1 온도는 상기 접착제의 반응 개시 온도 이상이며, 또한 상기 접착제의 반응 피크 온도 미만인 것을 특징으로 하는 전기 장치 제조 방법.
  3. 제1항에 있어서, 상기 제2 온도는 상기 접착제의 반응 피크 온도 이상인 것을 특징으로 하는 전기 장치 제조 방법.
  4. 제1항에 있어서, 상기 임시 압착 공정은 상기 기판을 제1 적재대 상에 배치하고, 상기 제1 적재대를 상기 제1 온도로 가열하는 것을 특징으로 하는 전기 장치제조 방법.
  5. 제2항에 있어서, 상기 임시 압착 공정은 상기 기판을 제1 적재대 상에 배치하고, 상기 제1 적재대를 상기 제1 온도로 가열하는 것을 특징으로 하는 전기 장치 제조 방법.
  6. 제1항에 있어서, 상기 임시 압착 공정은 상기 위치 맞춤을 행한 후, 상기 반도체 칩을 상기 접착제에 밀어 붙이는 것을 특징으로 하는 전기 장치 제조 방법.
  7. 제2항에 있어서, 상기 임시 압착 공정은 상기 위치 맞춤을 행한 후, 상기 반도체 칩을 상기 접착제에 밀어 붙이는 것을 특징으로 하는 전기 장치 제조 방법.
  8. 제1항에 있어서, 상기 임시 압착 공정은 상기 반도체 칩을 상기 접착제에 밀어 붙일 때에, 상기 대향하는 접속 단자끼리가 서로 접촉하지 않을 정도로 상기 반도체 칩을 압박하는 것을 특징으로 하는 전기 장치 제조 방법.
  9. 제2항에 있어서, 상기 임시 압착 공정은 상기 반도체 칩을 상기 접착제에 밀어 붙일 때에, 상기 대향하는 접속 단자끼리가 서로 접촉하지 않을 정도로 상기 반도체 칩을 압박하는 것을 특징으로 하는 전기 장치 제조 방법.
  10. 제1항에 있어서, 상기 본압착 공정은 상기 제1 적재대와는 다른 제2 적재대에 상기 기판을 옮겨 적재하여 행하는 것을 특징으로 하는 전기 장치 제조 방법.
  11. 제3항에 있어서, 상기 본압착 공정은 상기 제1 적재대와는 다른 제2 적재대에 상기 기판을 옮겨 적재하여 행하는 것을 특징으로 하는 전기 장치 제조 방법.
  12. 제1항에 있어서, 상기 본압착 공정은 가열 가능한 압박 헤드를 상기 제2 온도로 가열하고, 상기 압박 헤드를 상기 반도체 칩에 밀어 붙이는 것을 특징으로 하는 전기 장치 제조 방법.
  13. 제3항에 있어서, 상기 본압착 공정은 가열 가능한 압박 헤드를 상기 제2 온도로 가열하고, 상기 압박 헤드를 상기 반도체 칩에 밀어 붙이는 것을 특징으로 하는 전기 장치 제조 방법.
  14. 제1항에 있어서, 상기 본압착 공정은 상기 대향하는 접속 단자끼리를 서로 접촉시킨 후, 상기 접착제를 상기 제2 온도로 가열하는 것을 특징으로 하는 전기 장치 제조 방법.
  15. 제3항에 있어서, 상기 본압착 공정은 상기 대향하는 접속 단자끼리를 서로 접촉시킨 후, 상기 접착제를 상기 제2 온도로 가열하는 것을 특징으로 하는 전기장치 제조 방법.
KR1020037011127A 2001-02-26 2002-02-15 전기 장치 제조 방법 KR100790671B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00049615 2001-02-26
JP2001049615A JP3665579B2 (ja) 2001-02-26 2001-02-26 電気装置製造方法
PCT/JP2002/001284 WO2002071469A1 (fr) 2001-02-26 2002-02-15 Procede de production de dispositifs electriques

Publications (2)

Publication Number Publication Date
KR20030080035A true KR20030080035A (ko) 2003-10-10
KR100790671B1 KR100790671B1 (ko) 2007-12-31

Family

ID=18910693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037011127A KR100790671B1 (ko) 2001-02-26 2002-02-15 전기 장치 제조 방법

Country Status (7)

Country Link
US (1) US7341642B2 (ko)
JP (1) JP3665579B2 (ko)
KR (1) KR100790671B1 (ko)
CN (1) CN100392832C (ko)
HK (1) HK1064804A1 (ko)
TW (1) TW523885B (ko)
WO (1) WO2002071469A1 (ko)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US20080055581A1 (en) * 2004-04-27 2008-03-06 Rogers John A Devices and methods for pattern generation by ink lithography
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7943491B2 (en) * 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
US7799699B2 (en) * 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
JP2008502151A (ja) 2004-06-04 2008-01-24 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷可能半導体素子を製造して組み立てるための方法及びデバイス
CH697279B1 (de) * 2004-12-06 2008-07-31 Oerlikon Assembly Equipment Ag Verfahren für die Montage eines Halbleiterchips auf einem Substrat.
WO2006112383A1 (ja) * 2005-04-14 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子回路装置およびその製造方法
JP4621595B2 (ja) * 2006-01-11 2011-01-26 株式会社東芝 半導体装置の製造方法
EP1991723A2 (en) 2006-03-03 2008-11-19 The Board Of Trustees Of The University Of Illinois Methods of making spatially aligned nanotubes and nanotube arrays
JP5020629B2 (ja) * 2006-12-28 2012-09-05 パナソニック株式会社 電子部品の接続方法
CN105826345B (zh) 2007-01-17 2018-07-31 伊利诺伊大学评议会 通过基于印刷的组装制造的光学系统
JP2008209961A (ja) * 2007-02-23 2008-09-11 Fujitsu Ltd 電子装置の製造方法、電子装置が実装された電子機器の製造方法、および、電子装置が装着された物品の製造方法
WO2009001605A1 (ja) * 2007-06-26 2008-12-31 Sony Chemical & Information Device Corporation 異方性導電材料、接続構造体及びその製造方法
JP5093482B2 (ja) * 2007-06-26 2012-12-12 ソニーケミカル＆インフォメーションデバイス株式会社 異方性導電材料、接続構造体及びその製造方法
JP4998732B2 (ja) 2007-10-22 2012-08-15 ソニーケミカル＆インフォメーションデバイス株式会社 異方性導電接着剤
JP2009105276A (ja) * 2007-10-24 2009-05-14 Omron Corp 半導体チップの実装方法及び半導体搭載用配線基板
TWI500364B (zh) 2008-03-05 2015-09-11 美國伊利諾大學理事會 可延展且可折疊的電子裝置
US8470701B2 (en) * 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
US8946683B2 (en) * 2008-06-16 2015-02-03 The Board Of Trustees Of The University Of Illinois Medium scale carbon nanotube thin film integrated circuits on flexible plastic substrates
US8372726B2 (en) * 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
JP5646492B2 (ja) * 2008-10-07 2014-12-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 伸縮可能な集積回路およびセンサアレイを有する装置
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
WO2010132552A1 (en) 2009-05-12 2010-11-18 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
WO2011040081A1 (ja) * 2009-09-30 2011-04-07 シャープ株式会社 基板モジュールおよびその製造方法
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
WO2011084450A1 (en) 2009-12-16 2011-07-14 The Board Of Trustees Of The University Of Illinois Electrophysiology in-vivo using conformal electronics
CN102892356B (zh) * 2010-03-17 2016-01-13 伊利诺伊大学评议会 基于生物可吸收基质的可植入生物医学装置
KR101670887B1 (ko) 2010-03-22 2016-11-10 삼성디스플레이 주식회사 전기영동 표시장치 및 이의 제조방법
JP5586313B2 (ja) * 2010-04-23 2014-09-10 京セラケミカル株式会社 接着剤層の形成方法、及び接着剤組成物
WO2012097163A1 (en) 2011-01-14 2012-07-19 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
US9159635B2 (en) 2011-05-27 2015-10-13 Mc10, Inc. Flexible electronic structure
WO2012167096A2 (en) 2011-06-03 2012-12-06 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
US9555644B2 (en) * 2011-07-14 2017-01-31 The Board Of Trustees Of The University Of Illinois Non-contact transfer printing
JP6231489B2 (ja) 2011-12-01 2017-11-15 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ プログラム可能な変化を被るように設計された遷移デバイス
KR101395707B1 (ko) * 2011-12-16 2014-05-15 제일모직주식회사 반도체용 접착 필름
KR101403865B1 (ko) * 2011-12-16 2014-06-10 제일모직주식회사 이방성 도전 필름용 조성물, 이방성 도전 필름 및 반도체 장치
EP2830492B1 (en) 2012-03-30 2021-05-19 The Board of Trustees of the University of Illinois Appendage mountable electronic devices conformable to surfaces and method of making the same
CN104206036B (zh) * 2012-04-10 2017-05-03 松下知识产权经营株式会社 电极接合方法、电极接合结构体的制造方法以及电极接合结构体的制造系统
JP5978725B2 (ja) * 2012-04-11 2016-08-24 日立化成株式会社 半導体装置の製造方法
JP6011887B2 (ja) * 2012-04-19 2016-10-25 パナソニックＩｐマネジメント株式会社 電子部品実装方法および電子部品実装ライン
JP5851952B2 (ja) * 2012-07-19 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP2881979A4 (en) 2012-08-06 2016-07-20 Sekisui Chemical Co Ltd METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND ADHESIVE FOR RETURN CHIP MOUNTING
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
KR101551758B1 (ko) * 2012-12-11 2015-09-09 제일모직주식회사 이방 도전성 필름용 조성물 및 이방 도전성 필름
JP5700186B1 (ja) 2013-07-08 2015-04-15 ソニー株式会社 硬化条件の決定方法、回路デバイスの製造方法及び回路デバイス
JP6438790B2 (ja) * 2015-02-06 2018-12-19 デクセリアルズ株式会社 半導体装置の製造方法、及びアンダーフィルフィルム
KR101949632B1 (ko) * 2015-03-26 2019-02-18 데쿠세리아루즈 가부시키가이샤 가요성 실장 모듈체의 제조 방법
MX2017015587A (es) 2015-06-01 2018-08-23 Univ Illinois Metodo alternativo para sensor uv.
WO2016196675A1 (en) 2015-06-01 2016-12-08 The Board Of Trustees Of The University Of Illinois Miniaturized electronic systems with wireless power and near-field communication capabilities
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
KR102429619B1 (ko) * 2015-11-18 2022-08-04 삼성전자주식회사 본딩 스테이지와 이를 포함하는 본딩 장치
CN108039415B (zh) 2017-11-02 2019-06-07 厦门市三安光电科技有限公司 微元件的封装方法
CN109887849A (zh) * 2019-01-31 2019-06-14 通富微电子股份有限公司 一种散热片贴装芯片的方法及系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02226738A (ja) * 1989-02-28 1990-09-10 Toshiba Corp キャリアテープ部品の実装装置
JPH04302444A (ja) * 1991-03-29 1992-10-26 Toshiba Corp 半導体素子の実装方法
JP3417110B2 (ja) * 1994-12-30 2003-06-16 カシオ計算機株式会社 電子部品の接続方法
JP2830852B2 (ja) 1996-08-08 1998-12-02 松下電器産業株式会社 電子部品実装方法
TWI242679B (en) * 1997-02-19 2005-11-01 Alps Electric Co Ltd Method for mounting electric component
US6077382A (en) * 1997-05-09 2000-06-20 Citizen Watch Co., Ltd Mounting method of semiconductor chip
JPH11330162A (ja) * 1998-05-19 1999-11-30 Sony Corp 半導体チップの実装方法
JP2000113919A (ja) * 1998-08-03 2000-04-21 Sony Corp 電気的接続装置と電気的接続方法
JP2001024032A (ja) * 1999-07-06 2001-01-26 Toppan Printing Co Ltd 非接触ｉｃカード用ｉｃチップ実装方法及びその実装装置
US7244675B2 (en) * 2000-03-23 2007-07-17 Sony Corporation Electrical connection materials and electrical connection method

Also Published As

Publication number Publication date
TW523885B (en) 2003-03-11
WO2002071469A1 (fr) 2002-09-12
JP3665579B2 (ja) 2005-06-29
CN100392832C (zh) 2008-06-04
HK1064804A1 (en) 2005-02-04
US20040079464A1 (en) 2004-04-29
KR100790671B1 (ko) 2007-12-31
CN1505835A (zh) 2004-06-16
JP2002252254A (ja) 2002-09-06
US7341642B2 (en) 2008-03-11

Similar Documents

Publication Publication Date Title
KR100790671B1 (ko) 전기 장치 제조 방법
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
KR100290993B1 (ko) 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
KR100746330B1 (ko) 초음파를 이용한 전자부품간의 접속방법
JP5311772B2 (ja) 接着フィルム
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
JP3886401B2 (ja) 接続構造体の製造方法
KR20010029830A (ko) 전자소자의 실장방법
TW388945B (en) Filp-chip connecting method, filp-chip connected structure and electronic device using the same
KR19990036235A (ko) 반도체 소자의 실장 방법
KR100701133B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
Aschenbrenner et al. Adhesive flip chip bonding on flexible substrates
CN101310573B (zh) 用于连接印刷电路板的方法
CN115053640A (zh) 连接体的制造方法以及连接体
JP2000011760A (ja) 異方導電性組成物及びそれを用いた異方導電部材の製造方法
JP4378788B2 (ja) Ｉｃチップの接続方法
JP3750606B2 (ja) 半導体装置の製造方法
JP3148008B2 (ja) 導電性接着剤を用いた基板とチップの接続方法
JP2003204142A (ja) 電子部品実装方法及び電子部品実装装置
JP2004006793A (ja) 異方性導電接着材
US20230070488A1 (en) Method for manufacturing connection body, and connection body
JP4032320B2 (ja) 電極の接続方法
JP2000323620A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JP2000164629A (ja) 厚さ方向導電シート

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 13