JP2002538625A - 部分的にゲル状態に加熱されたアンダーフィル材料を有する制御崩壊チップ接続（ｃ４）集積回路パッケージをアンダーフィルするプロセス - Google Patents

部分的にゲル状態に加熱されたアンダーフィル材料を有する制御崩壊チップ接続（ｃ４）集積回路パッケージをアンダーフィルするプロセス

Info

Publication number
JP2002538625A
JP2002538625A JP2000603089A JP2000603089A JP2002538625A JP 2002538625 A JP2002538625 A JP 2002538625A JP 2000603089 A JP2000603089 A JP 2000603089A JP 2000603089 A JP2000603089 A JP 2000603089A JP 2002538625 A JP2002538625 A JP 2002538625A
Authority
JP
Japan
Prior art keywords
integrated circuit
substrate
underfill material
package
attaching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000603089A
Other languages
English (en)
Other versions
JP2002538625A5 (ja
Inventor
クック，デュエーン
ムラーリ，ヴェンカトゥサン
ラマリンガム，スレシュ
ボドラハーリ，ナゲシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2002538625A publication Critical patent/JP2002538625A/ja
Publication of JP2002538625A5 publication Critical patent/JP2002538625A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 充填材が基板に取り付けられた集積回路を含むことがある集積回路パッケージに施される封止処理ステップ。このパッケージは、集積回路、基板、ならびにアンダーフィル材料およびＩＣを封止する充填材に取り付けられたアンダーフィル材料を含むことがある。充填材によって生成される均一な封止が、熱的機械的負荷中の集積回路（ダイ）の亀裂を阻止することがある。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） １．発明の分野 本発明は集積回路パッケージに関連する。
【０００２】 ２．背景情報 集積回路は、通常、印刷回路基板にはんだ付けされるパッケージの中に組み立
てられる。図１は、フリップ・チップまたはＣ４パッケージと通例呼ばれる集積
回路パッケージのタイプを示す。集積回路１は、基板３の上面にはんだ付けされ
る多数のはんだバンプ２を含む。
【０００３】 基板３は、通常、集積回路の熱膨張係数と異なる熱膨張係数を有する複合材料
から構成される。パッケージの温度が変化することによって、集積回路１と基板
３がそれぞれ異なって膨張する。膨張の差によって歪み、はんだバンプ２を割る
ようになることある。はんだバンプ２は電流を集積回路１と基板３の間で運ぶの
で、バンプ２のどんな亀裂も回路１の動作に影響を及ぼす。
【０００４】 パッケージは、集積回路１と基板３の間に位置するアンダーフィル材料（埋込
材料）４を含むことがある。アンダーフィル材料４は、通常、ＩＣパッケージの
はんだ結合の信頼性および熱機械的湿気安定性を強化するエポキシである。
【０００５】 パッケージは、集積回路１の底全体にわたって二次元アレイに配列された何百
ものはんだバンプ２を有することがある。エポキシ４は、通常、集積回路の片面
に沿って硬化されていないエポキシ材料を一列に配設することによって、はんだ
バンプ界面に押し込まれる。そしてエポキシははんだバンプの間を流れる。エポ
キシ４は、はんだバンプ２のすべてを覆うように設けられる必要がある。
【０００６】 エポキシ４を集積回路の片面だけに配設して、空隙がアンダーフィル中に形成
されないことを確実にすることが望ましい。空隙は集積回路／基板界面の構造の
整合性を弱める。さらに、アンダーフィル材料４は基板３と集積回路１の両方に
ついて良好な接着強度を有して、熱的および湿気の負荷による剥離を防止する必
要がある。したがって、エポキシ４は、良好な接着特性を有しながら集積回路／
基板界面全体を流れ得る状態で供給される材料である必要がある。
【０００７】 基板３は、通常、セラミック材料から構成される。セラミック材料は大量に製
造するのが比較的高価である。したがって、Ｃ４パッケージとして有機基板を提
供することが望ましいだろう。有機基板は、アンダーフィル処理中に放出される
ことがある湿気を吸収する傾向がある。アンダーフィル処理中の湿気の放出は、
アンダーフィル材料中に間隙を生成することがある。有機基板はまた、セラミッ
ク基板に比べてより大きい熱膨張係数を有する傾向があり、ダイやアンダーフィ
ル、はんだバンプにより大きい歪みを生ずることがある。エポキシのより大きい
歪みは、熱負荷中に基板内に広がり、金属トレースを損傷することによってパッ
ケージを破壊する亀裂をまねくことがある。より大きい歪みはまた熱負荷中にダ
イ故障をまねき、空気および湿気の間隙に対する感受性を増すことがある。特に
比較的大きいバンプ密度を有するパッケージの場合、バンプは熱負荷中に間隙内
に押し入ることがある。有機基板を利用するＣ４パッケージを提供することが望
ましいであろう。
【０００８】 （発明の概要） 本発明の一実施態様は、基板に取り付けられた集積回路を含む集積回路パッケ
ージである。このパッケージは、集積回路と基板の間に取り付けられたアンダー
フィル材料とアンダーフィル材料を封止するフィレットとを含む。
【０００９】 （発明の詳細な説明） 図面を参照数字によってより詳細に参照すると、図２、３は、本発明の集積回
路パッケージ１０の実施形態を示す。パッケージ１０は、第１の表面１４と第２
の反対側の表面１６を有する基板１２を含む。基板１２の第１の表面１４に集積
回路１８が複数のはんだバンプ２０によって取り付けられている。そのはんだバ
ンプ２０は集積回路１８全体にわたって二次元アレイに配列されている。はんだ
バンプ２０は、制御崩壊チップ接続（controlled collapse chip connection:
Ｃ４）と通例呼ばれるプロセスを用いて、集積回路１８と基板１２に取り付けら
れる。
【００１０】 はんだバンプ２０は電流を集積回路１８と基板１２の間を運ぶ。一実施形態で
は、基板１２は有機誘電体材料である。パッケージ１０は、基板１２の第２の表
面１６に複数のはんだボール２２が取り付けられている。はんだボール２２は、
パッケージ１０を印刷回路基板（示されていない）に取り付けるためにリフロー
される。
【００１１】 基板１２は、経路トレース、電源／接地面、貫通穴などを含むことがあり、こ
れらは第１の表面１４上のはんだバンプ２０を第２の表面１６上のはんだボール
２２に電気的に接続する。集積回路１８は、封止材（示されていない）によって
封止されることもある。さらに、パッケージ１０はヒート・スラグまたはヒート
・シンクのような熱素子（示されていない）を取り込んで、集積回路１８によっ
て発生する熱を取り除くようにすることもある。
【００１２】 パッケージ１０は、集積回路１８と基板１２に取り付けられる第１のアンダー
フィル材料２４を含む。パッケージ１０はまた、基板１２および集積回路１８に
取り付けられる第２のアンダーフィル材料２６をも含む。第２のアンダーフィル
材料２６は、ＩＣと第１のアンダーフィル材料２４の縁を囲み封止する周囲のフ
ィレットを形成している。第２の材料２６の封止機能が、湿気移動、集積回路の
亀裂、および第１のアンダーフィル材料の亀裂を阻止している。
【００１３】 第１のアンダーフィル材料２４は、製品名がセミコート５２３０−ＪＰである
日本の信越によって製造されるエポキシでよい。セミコート５２３０−ＪＰ材料
は好適な流動および接着特性を与える。第２のアンダーフィル材料２６は、製品
名がセミコート１２２Ｘである信越によって製造される無水物エポキシでよい。
セミコート１２２Ｘ材料はセミコート５２３０−ＪＰ材料より低い接着特性を有
するが、かなり良い破損／亀裂耐性を有する。
【００１４】 図４はパッケージ１０を組み立てるプロセスを示す。基板１２は、先ず、ステ
ップ１において炉２８内でベークされて、基板材料からの湿気が取り除かれる。
基板１２は後のアンダーフィル処理ステップの処理温度より高い温度でベークさ
れて、次のステップで湿気が基板１２から確実に放出されないようにすることが
好ましい。例えば、基板１２は１６３度（℃）でベークされる。
【００１５】 ベーク処理後に集積回路１８が基板１２に取り付けられる。集積回路１８は、
通常、はんだバンプ２０をリフローすることによって取り付けられる。
【００１６】 第１のアンダーフィル材料２４は、第１の処理ステーション３０で集積回路１
８の片側に沿って基板１２に配設される。第１のアンダーフィル材料２４は、ウ
ィッキング作用によって集積回路１８と基板１２の間を流れる。例えば、第１の
アンダーフィル材料２４は１１０〜１２０℃の温度で配設される。一連の処理ス
テップで集積回路１８と基板１２の間の空間を完全に充填させる。
【００１７】 第１のアンダーフィル材料２４の流出および部分的ゲル化を完成させるためパ
ッケージ１０は炉３２を通して動かされる。例えば、アンダーフィル材料２４は
炉３２内で１２０〜１４５℃の温度まで加熱されて、アンダーフィル材料２４を
部分的にゲル化させる。部分的ゲル化が間隙形成を減らし、集積回路１８とアン
ダーフィル材料２４間の接着を向上させる。接着の向上によって、湿気移動およ
びアンダーフィル材料２４とＩＣ１８の間の剥離、ならびにアンダーフィル材料
２４と基板の間の剥離を減らす。間隙形成の減少が熱負荷中のバンプが押し出さ
れる可能性を低下させる。パッケージは、アンダーフィル材料をウィッキング処
理中に加熱する炉３２内を動かされる。基板１２をウイッキング処理中に絶えず
動かすことが、集積回路をアンダーフィルするのに必要な時間を減らし、したが
ってパッケージを製造するコストを削減する。基板１２はステーション３０と３
４の間を炉３２を通して、コンベア（示されていない）に載って動かされる。
【００１８】 第２のアンダーフィル材料２６は、第２の処理ステーション３４で集積回路１
８の４つの側面すべてに沿って基板１２に配施される。第２の材料２６は、第１
の材料２４を囲んで封止するフィレットを生成するように配置される。例えば、
第２のアンダーフィル材料２６は約８０〜１２０℃の温度で形成される。
【００１９】 第１および第２のアンダーフィル材料２４と２６は固い状態に硬化される。こ
れらの材料は約１５０℃の温度で硬化させられる。アンダーフィル材料２４、２
６が硬化された後に、はんだボール２２が基板１２の第２の表面１６に取り付け
られる。
【００２０】 いくつかの典型的な実施形態が説明され、添付図面に示されたが、いろいろな
他の変更が当業者に起こることがあるので、そのような実施形態は広範な発明の
単なる例示であり、それを制限せず、そして本発明は示され説明された特定の構
成および配列に限定されないことが理解されるべきである。
【図面の簡単な説明】
【図１】 従来技術による集積回路パッケージの側面図である。
【図２】 本発明の集積回路パッケージの実施形態の上面図である。
【図３】 集積回路パッケージの拡大側面図である。
【図４】 集積回路パッケージを組み立てるプロセスを示す概略図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年５月３０日（２００１．５．３０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 ラマリンガム，スレシュ アメリカ合衆国・94555・カリフォルニア 州・フレモント・ダンヒル ドライブ・ 34276・ (72)発明者 ボドラハーリ，ナゲシュ アメリカ合衆国・95014・カリフォルニア 州・キュペルチノ・ピンテージ パークウ ェイ・20276 Ｆターム(参考） 5F061 AA01 BA03 CA05 CB13

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 基板に取り付けられた集積回路をアンダーフィルするプロセ
    スであって、 集積回路および基板に取り付けられる第１のアンダーフィル材料を配設するス
    テップと、 第１のアンダーフィル材料を部分的ゲル状態に加熱するステップとを含むプロ
    セス。
  2. 【請求項２】 集積回路および基板に取り付けられる第２のアンダーフィル
    材料を配設するステップをさらに含む請求項１に記載のプロセス。
  3. 【請求項３】 第２のアンダーフィル材料が第１のアンダーフィル材料を囲
    むパターンで配設される請求項２に記載のプロセス。
  4. 【請求項４】 第１のアンダーフィル材料が集積回路と基板の間を流れる請
    求項１に記載のプロセス。
  5. 【請求項５】 第１のアンダーフィル材料を配設する前に基板を加熱するス
    テップをさらに含む請求項１に記載のプロセス。
  6. 【請求項６】 基板が部分的ゲル状態の第１のアンダーフィル材料の温度よ
    り高い温度に加熱される請求項５に記載のプロセス。
  7. 【請求項７】 集積回路を基板にはんだバンプを用いて取り付けるステップ
    をさらに含む請求項１に記載のプロセス。
  8. 【請求項８】 はんだボールを基板に取り付けるステップをさらに含む請求
    項７に記載のプロセス。
  9. 【請求項９】 集積回路を基板に取り付け、アンダーフィルするプロセスで
    あって、 基板をベークするステップと、 集積回路を基板に取り付けるステップと、 集積回路および基板に取り付けられる第１のアンダーフィル材料を配設するス
    テップとを含むプロセス。
  10. 【請求項１０】 集積回路および基板に取り付けられる第２のアンダーフィ
    ル材料を配設するステップをさらに含む請求項９に記載のプロセス。
  11. 【請求項１１】 集積回路を基板にはんだバンプを用いて取り付けるステッ
    プをさらに含む請求項９に記載のプロセス。
  12. 【請求項１２】 はんだボールを基板に取り付けるステップをさらに含む請
    求項１１に記載のプロセス。
  13. 【請求項１３】 集積回路を基板に取り付け、アンダーフィルするプロセス
    であって、 基板をベークするステップと、 集積回路を基板に取り付けるステップと、 集積回路および基板に取り付けられる第１のアンダーフィル材料を配設するス
    テップと、 第１のアンダーフィル材料を部分的ゲル状態に加熱するステップと、 集積回路および基板に取り付けられる第２のアンダーフィル材料を配設するス
    テップとを含むプロセス。
  14. 【請求項１４】 集積回路を基板にはんだバンプを用いて取り付けるステッ
    プをさらに含む請求項１３に記載のプロセス。
  15. 【請求項１５】 はんだボールを基板に取り付けるステップをさらに含む請
    求項１４に記載のプロセス。
JP2000603089A 1999-03-03 2000-02-08 部分的にゲル状態に加熱されたアンダーフィル材料を有する制御崩壊チップ接続（ｃ４）集積回路パッケージをアンダーフィルするプロセス Pending JP2002538625A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/261,648 US6331446B1 (en) 1999-03-03 1999-03-03 Process for underfilling a controlled collapse chip connection (C4) integrated circuit package with an underfill material that is heated to a partial gel state
US09/261,648 1999-03-03
PCT/US2000/003244 WO2000052752A2 (en) 1999-03-03 2000-02-08 A process for underfilling flip-chip integrated circuit package with an underfill material that is heated to a partial gel state

Publications (2)

Publication Number Publication Date
JP2002538625A true JP2002538625A (ja) 2002-11-12
JP2002538625A5 JP2002538625A5 (ja) 2007-03-08

Family

ID=22994229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000603089A Pending JP2002538625A (ja) 1999-03-03 2000-02-08 部分的にゲル状態に加熱されたアンダーフィル材料を有する制御崩壊チップ接続（ｃ４）集積回路パッケージをアンダーフィルするプロセス

Country Status (7)

Country Link
US (1) US6331446B1 (ja)
JP (1) JP2002538625A (ja)
KR (1) KR100443732B1 (ja)
CN (1) CN1157782C (ja)
AU (1) AU2986200A (ja)
MX (1) MXPA01008692A (ja)
WO (1) WO2000052752A2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020014688A1 (en) * 1999-03-03 2002-02-07 Suresh Ramalingam Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials
US6545869B2 (en) * 2001-01-17 2003-04-08 International Business Machines Corporation Adjusting fillet geometry to couple a heat spreader to a chip carrier
TW502422B (en) * 2001-06-07 2002-09-11 Ultra Tera Corp Method for encapsulating thin flip-chip-type semiconductor device
US20030129438A1 (en) * 2001-12-14 2003-07-10 Becker Kevin Harris Dual cure B-stageable adhesive for die attach
US6833629B2 (en) * 2001-12-14 2004-12-21 National Starch And Chemical Investment Holding Corporation Dual cure B-stageable underfill for wafer level
US6798806B1 (en) * 2002-09-03 2004-09-28 Finisar Corporation Hybrid mirror VCSELs
US7026376B2 (en) * 2003-06-30 2006-04-11 Intel Corporation Fluxing agent for underfill materials
US7242097B2 (en) * 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
US6979600B2 (en) * 2004-01-06 2005-12-27 Intel Corporation Apparatus and methods for an underfilled integrated circuit package
US9373559B2 (en) * 2014-03-05 2016-06-21 International Business Machines Corporation Low-stress dual underfill packaging
US10037900B1 (en) 2017-05-09 2018-07-31 Nxp B.V. Underfill stop using via bars in semiconductor packages
KR102477352B1 (ko) 2017-09-29 2022-12-15 삼성전자주식회사 반도체 패키지 및 이미지 센서
CN113113325A (zh) * 2021-04-08 2021-07-13 中国电子科技集团公司第二十四研究所 多芯片倒装焊三层封装结构的底填灌封方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153830A (ja) * 1994-11-29 1996-06-11 Toshiba Corp 半導体装置およびその製造方法
JPH10112476A (ja) * 1996-10-04 1998-04-28 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH10223686A (ja) * 1997-02-05 1998-08-21 Nec Corp 半導体実装方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322737A (en) 1979-11-20 1982-03-30 Intel Corporation Integrated circuit micropackaging
EP0340492A3 (en) 1988-05-02 1990-07-04 International Business Machines Corporation Conformal sealing and interplanar encapsulation of electronic device structures
JPH0340458A (ja) 1989-07-07 1991-02-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US5321583A (en) 1992-12-02 1994-06-14 Intel Corporation Electrically conductive interposer and array package concept for interconnecting to a circuit board
US5539153A (en) 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JP3233535B2 (ja) 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
US5864178A (en) 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
EP0778616A3 (en) 1995-12-05 1999-03-31 Lucent Technologies Inc. Method of packaging devices with a gel medium confined by a rim member
US5766982A (en) 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
US5751556A (en) 1996-03-29 1998-05-12 Intel Corporation Method and apparatus for reducing warpage of an assembly substrate
JP2891184B2 (ja) 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
US6016006A (en) 1996-06-24 2000-01-18 Intel Corporation Thermal grease insertion and retention
US5804771A (en) 1996-09-26 1998-09-08 Intel Corporation Organic substrate (PCB) slip plane "stress deflector" for flip chip deivces
JP2848357B2 (ja) 1996-10-02 1999-01-20 日本電気株式会社 半導体装置の実装方法およびその実装構造
US5942805A (en) 1996-12-20 1999-08-24 Intel Corporation Fiducial for aligning an integrated circuit die
US5891753A (en) 1997-01-24 1999-04-06 Micron Technology, Inc. Method and apparatus for packaging flip chip bare die on printed circuit boards
US5990552A (en) 1997-02-07 1999-11-23 Intel Corporation Apparatus for attaching a heat sink to the back side of a flip chip package
US5815372A (en) 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
US5895229A (en) 1997-05-19 1999-04-20 Motorola, Inc. Microelectronic package including a polymer encapsulated die, and method for forming same
JPH1154884A (ja) 1997-08-06 1999-02-26 Nec Corp 半導体装置の実装構造
JP3482115B2 (ja) 1997-10-13 2003-12-22 東レ・ダウコーニング・シリコーン株式会社 硬化性シリコーン組成物および電子部品
US5919329A (en) 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
US6049122A (en) 1997-10-16 2000-04-11 Fujitsu Limited Flip chip mounting substrate with resin filled between substrate and semiconductor chip
US5998242A (en) 1997-10-27 1999-12-07 Lsi Logic Corporation Vacuum assisted underfill process and apparatus for semiconductor package fabrication
US5917702A (en) 1997-11-26 1999-06-29 Intel Corporation Corner heat sink which encloses an integrated circuit of a ball grid array integrated circuit package
US6049124A (en) 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
US5936304A (en) 1997-12-10 1999-08-10 Intel Corporation C4 package die backside coating
US5965937A (en) 1997-12-15 1999-10-12 Intel Corporation Thermal interface attach mechanism for electrical packages
US5991161A (en) 1997-12-19 1999-11-23 Intel Corporation Multi-chip land grid array carrier
US5920120A (en) 1997-12-19 1999-07-06 Intel Corporation Assembly for dissipatating heat from a semiconductor chip wherein a stress on the semiconductor chip due to a thermally conductive member is partially relieved
US5953814A (en) 1998-02-27 1999-09-21 Delco Electronics Corp. Process for producing flip chip circuit board assembly exhibiting enhanced reliability
US6011301A (en) 1998-06-09 2000-01-04 Stmicroelectronics, Inc. Stress reduction for flip chip package
US6075712A (en) 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153830A (ja) * 1994-11-29 1996-06-11 Toshiba Corp 半導体装置およびその製造方法
JPH10112476A (ja) * 1996-10-04 1998-04-28 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH10223686A (ja) * 1997-02-05 1998-08-21 Nec Corp 半導体実装方法

Also Published As

Publication number Publication date
AU2986200A (en) 2000-09-21
WO2000052752A3 (en) 2001-03-08
MXPA01008692A (es) 2002-03-14
US6331446B1 (en) 2001-12-18
CN1354888A (zh) 2002-06-19
KR20020005611A (ko) 2002-01-17
WO2000052752A2 (en) 2000-09-08
KR100443732B1 (ko) 2004-08-09
CN1157782C (zh) 2004-07-14

Similar Documents

Publication Publication Date Title
JP2002540593A (ja) アンダーフィル材料を封止するフィラーを有する制御崩壊チップ接続（ｃ４）集積回路パッケージ
US20150214207A1 (en) Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack
JP2002538625A (ja) 部分的にゲル状態に加熱されたアンダーフィル材料を有する制御崩壊チップ接続（ｃ４）集積回路パッケージをアンダーフィルするプロセス
TW201426928A (zh) 具有在封裝間之電絕緣材料之層疊封裝（ＰｏＰ）
JP2002538626A (ja) ２つの異なるアンダーフィル材料を有する制御崩壊チップ接続（ｃ４）集積回路パッケージ
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JP2003501841A (ja) 基板通気孔を有する集積回路パッケージ
US6225144B1 (en) Method and machine for underfilling an assembly to form a semiconductor package
JP2002538624A (ja) 制御崩壊チップ接続（ｃ４）集積回路パッケージをアンダーフィルするプロセス・ライン
JPH1187424A (ja) 半導体装置およびその製造方法
JP2004063524A (ja) 実装装置及びその実装方法若しくはプリント配線基板
KR100498675B1 (ko) 두 가지 다른 하부 충전 재료를 갖는 붕괴 제어형 칩접속(ｃ4) 집적회로 패키지
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JPH06244244A (ja) 半導体装置実装用基板
JP2000332052A (ja) 半導体装置の製造方法および半導体装置
JPH10135369A (ja) 半導体集積回路装置およびその製造方法
JPH09181119A (ja) 半導体装置およびその製造方法
JP2003258030A (ja) 電子部品実装方法
JP2003264259A (ja) 半導体装置及びその実装方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100713