MXPA01008692A - Una linea de proceso para subrellenar un paquete de circuito integrado de conexion de microcircuito de colapso controlado (c4) con un material de subrelleno que es calentado hasta un estado de gelificacion parcial. - Google Patents
Una linea de proceso para subrellenar un paquete de circuito integrado de conexion de microcircuito de colapso controlado (c4) con un material de subrelleno que es calentado hasta un estado de gelificacion parcial.Info
- Publication number
- MXPA01008692A MXPA01008692A MXPA01008692A MXPA01008692A MXPA01008692A MX PA01008692 A MXPA01008692 A MX PA01008692A MX PA01008692 A MXPA01008692 A MX PA01008692A MX PA01008692 A MXPA01008692 A MX PA01008692A MX PA01008692 A MXPA01008692 A MX PA01008692A
- Authority
- MX
- Mexico
- Prior art keywords
- substrate
- integrated circuit
- sub
- process according
- package
- Prior art date
Links
- 239000000463 material Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000008569 process Effects 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000010438 heat treatment Methods 0.000 claims abstract 4
- 229910045601 alloy Inorganic materials 0.000 claims description 23
- 239000000956 alloy Substances 0.000 claims description 23
- 239000000945 filler Substances 0.000 claims description 15
- 238000003466 welding Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000011800 void material Substances 0.000 abstract 1
- 239000004593 Epoxy Substances 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000011324 bead Substances 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 150000008064 anhydrides Chemical class 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000001879 gelation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Un paso de gelificacion parcial en el subrelleno de un circuito integrado que esta montado en un sustrato. El proceso implica distribuir un material de subrelleno y a continuacion calentar el material de subrelleno hasta un estado de gelificacion parcial. El paso de gelificacion parcial puede reducir la formacion de huecos y mejorar el desempeno de la adhesion durante la carga de humedad.
Description
UNA LINEA DE PROCESO PARA SUBRELLENAR UN PAQUETE DE CIRCUITO
INTEGRADO DE CONEXIÓN DE MICROCIRCUITO DE COLAPSO CONTROLADO
(C4) CON UN MATERIAL DE SUBRELLENO QUE ES CALENTADO HASTA UN ESTADO DE GELIFICACION PARCIAL
ANTECEDENTES DE LA INVENCIÓN
1. CAMPO DE LA INVENCIÓN La presente invención se relaciona con un paquete de circuito integrado.
2. INFORMACIÓN ANTECEDENTE Los circuitos integrados son típicamente montados en un paquete que es soldado a un tablero de circuitos impresos. La Figura 1 muestra un tipo de paquete de circuito integrado que es comúnmente conocido como microcircuito reversible o paquete C4. El circuito integrado 1 contiene un número de resaltos de aleación para soldar 2 que están soldados a una superficie superior de un sustrato 3. El sustrato 3 se construye típicamente a partir de un material compuesto que tiene un coeficiente de expansión térmica que es diferente al coeficiente de expansión térmica del circuito integrado. Cualquier variación en la temperatura del paquete puede causar una diferencia de expansión resultante entre el circuito integrado 1 y el sustrato 3. La diferencia de expansión puede inducir esfuerzos que pueden agrietar los resaltos de aleación para soldar 2. Los resaltos de aleación para soldar 2 transportan corriente eléctrica entre el circuito integrado 1 y el sustrato 3, de modo que cualquier grieta en los resaltos 2 puede afectar la operación del circuito 1. El paquete puede incluir un material de subrelleno 4 que se localiza entre el circuito integrado 1 y el sustrato 3. El material de subrelleno 4 es típicamente un epoxi que refuerza la unión de la aleación para soldar de manera confiable y la estabilidad a la humedad termomecánica del paquete del Cl . El paquete que puede tener cientos de resaltos de aleación para soldar 2 arreglados en dos arreglos dimensionales a través del fondo del circuito integrado 1. El epoxi 4 se aplica típicamente a la interfaz del resalto de aleación para soldar administrando una sola línea de material epoxi no curado a lo largo de un lado del circuito integrado. El epoxi fluye entonces entre el resalto de aleación para soldar. El epoxi 4 debe ser administrado de tal manera que cubra todos los resaltos de aleación para soldar 2. Si se desea distribuir el epoxi 4 únicamente en un lado del circuito integrado para asegurar que no se formen huecos de aire en el subrelleno. Los huecos de aire debilitan la integridad estructural de la interfaz o interconexión del circuito integrado/sustrato. Adicionalmente, el material de subrelleno 4 debe tener buena fuerza de adhesión tanto con el sustrato 3 como con el CD integrado 1 para prevenir la deslaminación durante la carga térmica y de humedad. El epoxi 4 debe por lo tanto ser un material que se proporciona en un estado que pueda fluir bajo toda la interfaz o interconexión del circuito integrado/sustrato, que tenga a la vez buenas propiedades de adhesión. El sustrato 3 es típicamente construido a partir de un material de cerámica. Los materiales de cerámicas son relativamente caros para ser producidos en cantidades en masa. Por lo tanto sería deseable proporcionar un sustrato orgánico para un paquete C4. Los sustratos orgánicos tienden a absorber humedad, la cual puede ser liberada durante el proceso de subrelleno. La liberación de humedad durante el proceso de subrelleno puede crear huecos en el material de subrelleno. Los sustratos orgánicos también tienden a tener un coeficiente de expansión térmica mayor en comparación con el sustrato de cerámica, lo que puede dar como resultado un mayor esfuerzo en la matriz, el subrelleno y los resaltos de aleación para soldar. Un mayor esfuerzo en el epoxi puede conducir a grietas durante la carga térmica, las cuales se propagan hacia el sustrato y hacen que el paquete falle al romper trazas de metal. Un mayor esfuerzo también puede conducir a una falla de la matriz durante la carga térmica e incremento de' la sensibilidad al aire y evitar la humedad. Los resaltos pueden extruirse en los huecos durante la carga térmica, particularmente para paquetes con una densidad de resalto relativamente alta. Sería deseable proporcionar un paquete C4 que utilice un sustrato orgánico.
BREVE DESCRIPCIÓN DE LA INVENCIÓN Una modalidad de la presente invención es un paquete de circuito integrado el cual puede incluir un circuito integrado que está montado en un sustrato. El paquete puede incluir un material de subrelleno que está unido al circuito integrado y el sustrato y un cordón que sella el material de subrelleno.
BREVE DESCRIPCIÓN DE LOS DIBUJOS La Figura 1 es una vista lateral de un paquete de circuito integrado de la técnica anterior; La Figura 2 es una vista superior de una modalidad de un paquete de circuito integrado de la presente invención; La Figura 3 es una vista lateral alargada del paquete de circuito integrado; La Figura 4 es un esquema que' muestra un proceso para montar el paquete de circuito integrado.
DESCRIPCIÓN DETALLADA DE LA INVENCIÓN Refiriéndose a los dibujos de manera más particular por números de referencia, las Figuras 2 y 3 muestran una modalidad de un paquete de circuito integrado 10 de la presente invención. El paquete 10 puede incluir un sustrato 12 el cual tiene una primera superficie 14 y una segunda superficie opuesta 16. Un circuito integrado 18 puede ser unido a la primera superficie 14 del sustrato 12 por medio de una pluralidad de resaltos de aleación para soldar 20. Los resaltos de aleación para soldar 20 pueden ser arreglados en los arreglos bidimensionales a través del circuito integrado 18. Los resaltos de aleación para soldar 20 pueden ser unidos al circuito integrado 18 y al sustrato 12 con un proceso comúnmente conocido como conexión de microcircuito de colapso controlado (C4) . Los resaltos de aleación para soldar 20 pueden transportar corriente eléctrica entre el circuito integrado 18 y el sustrato 12. En una modalidad el sustrato 12 puede incluir un material dieléctrico orgánico. El paquete 10 puede incluir una pluralidad de esferas de aleación para soldar 22 que están unidas a la segunda superficie 16 del sustrato 12. Las esferas de aleación para soldar 22 pueden hacerse fluido nuevamente el paquete 10 a un tablero de circuitos impresos (no mostrado) . El sustrato 12 puede contener trazos de recorrido, planos de conexión de energía/conexión a tierra, vías, etc., los cuales conectan eléctricamente los resaltos de aleación para soldar 20 sobre la primera superficie 14 a las esferas de aleación para soldar 22 o a la segunda superficie 16. El circuito integrado 18 puede ser encapsulado por un encapsulante (no mostrado) . Adicionalmente, el paquete 10 puede incorporar un elemento térmico (no mostrado) tal como un anillo metálico térmico o un disipador térmico para remover el calor generado por el circuito integrado 18. El paquete 10 puede incluir un primer material de subrelleno 24 que está unido al circuito integrado 18 y el sustrato 12. El paquete 10 puede incluir también un segundo material de subrelleno 26 el cual está unido al sustrato 12 y el circuito integrado 18. El segundo material de subrelleno 26 puede formar un cordón circunferencial que rodea y sella los bordes el Cl del primer material de subrelleno 24. La función de sellado del segundo material 26 puede inhibir la migración de humedad, agrietamiento del circuito integrado y agrietamiento del primer material de subrelleno. El primer material de subrelleno 24 puede ser un epoxi producido por Shin-Itsu de Japón bajo la designación de producto semirrecubrimiento 5230-JP. El material de semirrecubrímiento 5230-JP proporciona propiedades de flujo y adhesión favorables. El segundo material de subrelleno 26 puede ser un epoxi anhídrido producido por Shin-Itsu bajo la designación de producto semirrecubrimiento 122X. El material de semirrecubrimiento 122X tiene propiedades de adhesión menores que el material de semirrecubrimiento 5230-JP, pero mejor resistencia a la fractura/agrietamiento. La Figura 4 muestra un proceso para formar un paquete 10. El sustrato 12 puede ser inicialmente en un horno 28 para remover humedad del material del sustrato. El sustrato 12 es preferiblemente horneado a una temperatura mayor que las temperaturas de proceso de los pasos de proceso de subrelleno restantes para asegurar que no sea liberada humedad del sustrato 12 en los pasos posteriores. A manera de ejemplo, el sustrato 12 puede ser horneado a 163 grados centígrados (°C). Después del proceso de horneado, el circuito integrado 18 puede ser montado al sustrato 12. El circuito integrado 18 es montado típicamente haciendo fluir nuevamente los resaltos de aleación para soldar 20. El primer material de subrelleno 24 puede ser distribuido sobre el sustrato 12 a lo largo de un lado del circuito integrado 18 en una primera estación de distribución 30. El primer material de subrelleno 24 puede fluir entre el circuito integrado 18 y el sustrato 12 bajo una acción capilar. A manera de ejemplo, el primer material de subrelleno 24 puede ser distribuido a una temperatura de entre 110 a 120°C. Puede existir una serie de pasos de distribución para llenar completamente el espacio del circuito integrado 18 y el sustrato 12.
El paquete 10 puede ser movido a través de un horno 32 para completar un flujo hacia afuera y gelificación parcial del primer material de subrelleno 24 . A manera de ejemplo, el material de subrelleno 24 puede ser calentado a una temperatura de 120-145°C en el horno 32 para gelificar parcialmente el material de subrelleno 24. La gelificación parcial puede reducir la formación de huecos y mejorar la adhesión entre el circuito integrado 18 y el material de subrelleno 24. La mejora en la adhesión puede hacer disminuir la migración de humedad y deslaminación entre el material de subrelleno 24 y el Cl 18, así como la deslaminación entre el material de subrelleno 24 y el sustrato 12. La reducción en la formación de huecos puede hacer disminuir la probabilidad de la extrusión del resalto durante la carga térmica. El paquete puede ser movido continuamente a través del horno 32, lo cual calienta el material de subrelleno durante el proceso capilar. Como continuamente el sustrato 12 durante el proceso capilar hace disminuir el tiempo requerido para subrellenar el circuito integrado y esto reduce el costo de producción de paquete. El sustrato puede ser movido entre las estaciones 30 y 34 y a través del horno 32 sobre una máquina transportadora (no mostrada) . El segundo material de subrelleno 26 puede ser distribuido sobre el sustrato 12 a lo largo de los cuatro lados del circuito integrado 18 en la segunda estación de distribución 34. El segundo material 26 puede ser distribuido de tal manera que se cree un cordón que encierra y selle el primer material 24. A manera de ejemplo, el segundo material de subrelleno 26 puede ser distribuido a una temperatura de aproximadamente 80 a 120 °C. El primer 24 y el segundo 26 materiales de subrelleno pueden ser curados hasta un estado endurecido. Los materiales pueden ser curados a una temperatura de aproximadamente 150 °C. Después de que los materiales de subrelleno 24 y 26 son curados, las esferas de aleación para soldar 22 pueden ser unidas a la segunda superficie 16 del sustrato 12. Aunque han sido descritas y mostradas ciertas modalidades ejemplares en los dibujos acompañantes, debe comprenderse que tales modalidades son únicamente ilustrativas de y no restrictivas sobre el alcance de la invención, y que esta invención no se limita a las construcciones y arreglos específicos mostrados y descritos, puesto que aquellos expertos en la técnica se les pueden ocurrir otras modificaciones. Se hace constar que con relación a esta fecha, el mejor método conocido por la solicitante para llevar a la práctica la citada invención, es el que resulta claro de la presente descripción de la invención.
Claims (1)
- REIVINDICACIONES Habiéndose descrito la invención como antecede, se reclama como propiedad lo contenido en las siguientes reivindicaciones . 1. Un proceso para subrellenar un circuito integrado que está montado en un sustrato, caracterizado porque comprende: distribuir un primer material de subrelleno el cual queda unido al circuito integrado y el sustrato; y, calentar el primer material de subrelleno hasta un estado de gelificación parcial. 2. El proceso de conformidad con la reivindicación 1, caracterizado porque comprende el paso de distribuir un segundo material de subrelleno que queda unido al circuito integrado y el sustrato. 3. El proceso de conformidad con la reivindicación 2, caracterizado porque el segundo material de subrelleno es distribuido en un patrón el cual rodea al primer material de subrelleno. . El proceso de conformidad con la reivindicación 1, caracterizado porque el primer material de subrelleno fluye entre el circuito integrado y el sustrato. 5. El proceso de conformidad con la reivindicación 1, caracterizado porque comprende además el paso de calentar el sustrato antes de distribuir el primer material de subrelleno. 6. El proceso de conformidad con la reivindicación 5, caracterizado porque el sustrato es calentado a una temperatura mayor que la temperatura del primer material de subrelleno hasta el estado de gelificación parcial . 7. El proceso de conformidad con la reivindicación 1, caracterizado porque comprende además el paso de montar el circuito integrado al sustrato con un resalto de aleación para soldar. 8. El proceso de conformidad con la reivindicación 7, caracterizado porque comprende además el paso de unir un esfera para soldar al sustrato. 9. Un proceso para montar y subrellenar un circuito integrado a un sustrato, caracterizado porque comprende: hornear un sustrato; montar un circuito integrado a un sustrato; y, distribuir un primer material de subrelleno el cual queda unido al circuito integrado y el sustrato. 10. El proceso de conformidad con la reivindicación 9, caracterizado porque comprende además el paso de distribuir un segundo material de subrelleno el cual queda unido al circuito integrado y el sustrato. 11. El proceso de conformidad con la reivindicación 9, caracterizado porque comprende además el paso de montar el circuito integrado al sustrato con resalto de aleación para soldar. 12. El proceso de conformidad con la reivindicación 11, caracterizado porque comprende además el paso de unir una esfera de aleación para soldar al sustrato. 13. Un proceso para montar- y subrellenar un circuito integrado a un sustrato, caracterizado porque comprende : hornear un sustrato; montar un circuito integrado al sustrato; distribuir un primer material de subrelleno el cual queda unido al circuito integrado y el sustrato; calentar el primer material de subrelleno hasta un estado de gelificación parcial; distribuir un segundo material de subrelleno el cual queda unido al circuito integrado y el sustrato. 14. El proceso de conformidad con la reivindicación 13, caracterizado porque comprende además el paso de montar el circuito integrado al sustrato con un resalto de aleación para soldar. 15. El proceso de conformidad con la reivindicación 14, caracterizado porque comprende además el paso de unir una esfera de aleación para soldar al sustrato.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/261,648 US6331446B1 (en) | 1999-03-03 | 1999-03-03 | Process for underfilling a controlled collapse chip connection (C4) integrated circuit package with an underfill material that is heated to a partial gel state |
PCT/US2000/003244 WO2000052752A2 (en) | 1999-03-03 | 2000-02-08 | A process for underfilling flip-chip integrated circuit package with an underfill material that is heated to a partial gel state |
Publications (1)
Publication Number | Publication Date |
---|---|
MXPA01008692A true MXPA01008692A (es) | 2002-03-14 |
Family
ID=22994229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
MXPA01008692A MXPA01008692A (es) | 1999-03-03 | 2000-02-08 | Una linea de proceso para subrellenar un paquete de circuito integrado de conexion de microcircuito de colapso controlado (c4) con un material de subrelleno que es calentado hasta un estado de gelificacion parcial. |
Country Status (7)
Country | Link |
---|---|
US (1) | US6331446B1 (es) |
JP (1) | JP2002538625A (es) |
KR (1) | KR100443732B1 (es) |
CN (1) | CN1157782C (es) |
AU (1) | AU2986200A (es) |
MX (1) | MXPA01008692A (es) |
WO (1) | WO2000052752A2 (es) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020014688A1 (en) * | 1999-03-03 | 2002-02-07 | Suresh Ramalingam | Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials |
US6545869B2 (en) * | 2001-01-17 | 2003-04-08 | International Business Machines Corporation | Adjusting fillet geometry to couple a heat spreader to a chip carrier |
TW502422B (en) * | 2001-06-07 | 2002-09-11 | Ultra Tera Corp | Method for encapsulating thin flip-chip-type semiconductor device |
US6833629B2 (en) * | 2001-12-14 | 2004-12-21 | National Starch And Chemical Investment Holding Corporation | Dual cure B-stageable underfill for wafer level |
US20030129438A1 (en) * | 2001-12-14 | 2003-07-10 | Becker Kevin Harris | Dual cure B-stageable adhesive for die attach |
US6798806B1 (en) * | 2002-09-03 | 2004-09-28 | Finisar Corporation | Hybrid mirror VCSELs |
US7026376B2 (en) * | 2003-06-30 | 2006-04-11 | Intel Corporation | Fluxing agent for underfill materials |
US7242097B2 (en) * | 2003-06-30 | 2007-07-10 | Intel Corporation | Electromigration barrier layers for solder joints |
US6979600B2 (en) * | 2004-01-06 | 2005-12-27 | Intel Corporation | Apparatus and methods for an underfilled integrated circuit package |
US9373559B2 (en) * | 2014-03-05 | 2016-06-21 | International Business Machines Corporation | Low-stress dual underfill packaging |
US10037900B1 (en) | 2017-05-09 | 2018-07-31 | Nxp B.V. | Underfill stop using via bars in semiconductor packages |
KR102477352B1 (ko) | 2017-09-29 | 2022-12-15 | 삼성전자주식회사 | 반도체 패키지 및 이미지 센서 |
CN113113325A (zh) * | 2021-04-08 | 2021-07-13 | 中国电子科技集团公司第二十四研究所 | 多芯片倒装焊三层封装结构的底填灌封方法 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4322737A (en) | 1979-11-20 | 1982-03-30 | Intel Corporation | Integrated circuit micropackaging |
EP0340492A3 (en) | 1988-05-02 | 1990-07-04 | International Business Machines Corporation | Conformal sealing and interplanar encapsulation of electronic device structures |
JPH0340458A (ja) | 1989-07-07 | 1991-02-21 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
US5321583A (en) | 1992-12-02 | 1994-06-14 | Intel Corporation | Electrically conductive interposer and array package concept for interconnecting to a circuit board |
US5539153A (en) | 1994-08-08 | 1996-07-23 | Hewlett-Packard Company | Method of bumping substrates by contained paste deposition |
JP3233535B2 (ja) | 1994-08-15 | 2001-11-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPH08153830A (ja) * | 1994-11-29 | 1996-06-11 | Toshiba Corp | 半導体装置およびその製造方法 |
US5864178A (en) | 1995-01-12 | 1999-01-26 | Kabushiki Kaisha Toshiba | Semiconductor device with improved encapsulating resin |
EP0778616A3 (en) | 1995-12-05 | 1999-03-31 | Lucent Technologies Inc. | Method of packaging devices with a gel medium confined by a rim member |
US5766982A (en) | 1996-03-07 | 1998-06-16 | Micron Technology, Inc. | Method and apparatus for underfill of bumped or raised die |
US5751556A (en) | 1996-03-29 | 1998-05-12 | Intel Corporation | Method and apparatus for reducing warpage of an assembly substrate |
JP2891184B2 (ja) | 1996-06-13 | 1999-05-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6016006A (en) | 1996-06-24 | 2000-01-18 | Intel Corporation | Thermal grease insertion and retention |
US5804771A (en) | 1996-09-26 | 1998-09-08 | Intel Corporation | Organic substrate (PCB) slip plane "stress deflector" for flip chip deivces |
JP2848357B2 (ja) | 1996-10-02 | 1999-01-20 | 日本電気株式会社 | 半導体装置の実装方法およびその実装構造 |
JPH10112476A (ja) * | 1996-10-04 | 1998-04-28 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
US5942805A (en) | 1996-12-20 | 1999-08-24 | Intel Corporation | Fiducial for aligning an integrated circuit die |
US5891753A (en) | 1997-01-24 | 1999-04-06 | Micron Technology, Inc. | Method and apparatus for packaging flip chip bare die on printed circuit boards |
JP2850894B2 (ja) * | 1997-02-05 | 1999-01-27 | 日本電気株式会社 | 半導体実装方法 |
US5990552A (en) | 1997-02-07 | 1999-11-23 | Intel Corporation | Apparatus for attaching a heat sink to the back side of a flip chip package |
US5815372A (en) | 1997-03-25 | 1998-09-29 | Intel Corporation | Packaging multiple dies on a ball grid array substrate |
US5895229A (en) | 1997-05-19 | 1999-04-20 | Motorola, Inc. | Microelectronic package including a polymer encapsulated die, and method for forming same |
JPH1154884A (ja) | 1997-08-06 | 1999-02-26 | Nec Corp | 半導体装置の実装構造 |
JP3482115B2 (ja) | 1997-10-13 | 2003-12-22 | 東レ・ダウコーニング・シリコーン株式会社 | 硬化性シリコーン組成物および電子部品 |
US5919329A (en) | 1997-10-14 | 1999-07-06 | Gore Enterprise Holdings, Inc. | Method for assembling an integrated circuit chip package having at least one semiconductor device |
US6049122A (en) | 1997-10-16 | 2000-04-11 | Fujitsu Limited | Flip chip mounting substrate with resin filled between substrate and semiconductor chip |
US5998242A (en) | 1997-10-27 | 1999-12-07 | Lsi Logic Corporation | Vacuum assisted underfill process and apparatus for semiconductor package fabrication |
US5917702A (en) | 1997-11-26 | 1999-06-29 | Intel Corporation | Corner heat sink which encloses an integrated circuit of a ball grid array integrated circuit package |
US5936304A (en) | 1997-12-10 | 1999-08-10 | Intel Corporation | C4 package die backside coating |
US6049124A (en) | 1997-12-10 | 2000-04-11 | Intel Corporation | Semiconductor package |
US5965937A (en) | 1997-12-15 | 1999-10-12 | Intel Corporation | Thermal interface attach mechanism for electrical packages |
US5920120A (en) | 1997-12-19 | 1999-07-06 | Intel Corporation | Assembly for dissipatating heat from a semiconductor chip wherein a stress on the semiconductor chip due to a thermally conductive member is partially relieved |
US5991161A (en) | 1997-12-19 | 1999-11-23 | Intel Corporation | Multi-chip land grid array carrier |
US5953814A (en) | 1998-02-27 | 1999-09-21 | Delco Electronics Corp. | Process for producing flip chip circuit board assembly exhibiting enhanced reliability |
US6011301A (en) | 1998-06-09 | 2000-01-04 | Stmicroelectronics, Inc. | Stress reduction for flip chip package |
US6075712A (en) | 1999-01-08 | 2000-06-13 | Intel Corporation | Flip-chip having electrical contact pads on the backside of the chip |
-
1999
- 1999-03-03 US US09/261,648 patent/US6331446B1/en not_active Expired - Lifetime
-
2000
- 2000-02-08 WO PCT/US2000/003244 patent/WO2000052752A2/en active IP Right Grant
- 2000-02-08 CN CNB008071217A patent/CN1157782C/zh not_active Expired - Fee Related
- 2000-02-08 MX MXPA01008692A patent/MXPA01008692A/es not_active IP Right Cessation
- 2000-02-08 JP JP2000603089A patent/JP2002538625A/ja active Pending
- 2000-02-08 KR KR10-2001-7011228A patent/KR100443732B1/ko not_active IP Right Cessation
- 2000-02-08 AU AU29862/00A patent/AU2986200A/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
KR100443732B1 (ko) | 2004-08-09 |
US6331446B1 (en) | 2001-12-18 |
JP2002538625A (ja) | 2002-11-12 |
WO2000052752A3 (en) | 2001-03-08 |
CN1157782C (zh) | 2004-07-14 |
AU2986200A (en) | 2000-09-21 |
KR20020005611A (ko) | 2002-01-17 |
CN1354888A (zh) | 2002-06-19 |
WO2000052752A2 (en) | 2000-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
MXPA01008691A (es) | Un paquete de circuito integrado de conexion de microcircuito de colapso controlado (c4) que tiene un rellenador el cual sella un material de subrelleno. | |
MXPA01008580A (es) | Un paquete de circuito integrado de conexcion de microcircuito de colapso controlado (c4) que tiend dos materiales de subrelleno distintos. | |
MXPA01008692A (es) | Una linea de proceso para subrellenar un paquete de circuito integrado de conexion de microcircuito de colapso controlado (c4) con un material de subrelleno que es calentado hasta un estado de gelificacion parcial. | |
KR100412156B1 (ko) | 반도체장치 및 그 제조방법 | |
US20080261350A1 (en) | Solder interconnection array with optimal mechanical integrity | |
US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
MXPA01008581A (es) | Una linea de proceso para subrellenar un paquete de circuito integrado de conexion de microcircuito de colapso controlado (c4). | |
CN101853835A (zh) | 倒装芯片封装及其制造方法 | |
CN205881952U (zh) | Led模组 | |
JP3309832B2 (ja) | 電子部品の接続構造及び接続方法 | |
KR100498675B1 (ko) | 두 가지 다른 하부 충전 재료를 갖는 붕괴 제어형 칩접속(c4) 집적회로 패키지 | |
CN112928099B (zh) | 一种基于铝硅合金的bga互连载体及其制备方法 | |
CN115513147B (zh) | 一种部分填充底填料的倒装芯片封装结构 | |
CN115579300B (zh) | 一种倒装芯片封装堆叠方法 | |
JPH1098077A (ja) | 半導体装置の製造方法 | |
CN116646310A (zh) | 封装结构及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FG | Grant or registration | ||
MM | Annulment or lapse due to non-payment of fees |