CN113113325A - 多芯片倒装焊三层封装结构的底填灌封方法 - Google Patents
多芯片倒装焊三层封装结构的底填灌封方法 Download PDFInfo
- Publication number
- CN113113325A CN113113325A CN202110377493.0A CN202110377493A CN113113325A CN 113113325 A CN113113325 A CN 113113325A CN 202110377493 A CN202110377493 A CN 202110377493A CN 113113325 A CN113113325 A CN 113113325A
- Authority
- CN
- China
- Prior art keywords
- chip
- packaging structure
- flip
- layer packaging
- pouring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000011049 filling Methods 0.000 title claims abstract description 23
- 238000005538 encapsulation Methods 0.000 title claims abstract description 13
- 238000003466 welding Methods 0.000 title abstract description 6
- 238000004806 packaging method and process Methods 0.000 claims abstract description 67
- 239000000565 sealant Substances 0.000 claims abstract description 36
- 239000003292 glue Substances 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 239000000084 colloidal system Substances 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 31
- 239000000853 adhesive Substances 0.000 claims description 13
- 230000001070 adhesive effect Effects 0.000 claims description 13
- 239000003822 epoxy resin Substances 0.000 claims description 8
- 229920000647 polyepoxide Polymers 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000005476 soldering Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 230000005496 eutectics Effects 0.000 claims description 5
- 238000004382 potting Methods 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000004907 flux Effects 0.000 claims description 2
- 238000011068 loading method Methods 0.000 claims description 2
- 238000010992 reflux Methods 0.000 claims description 2
- 239000008393 encapsulating agent Substances 0.000 claims 2
- 238000005498 polishing Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000007789 sealing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本发明公开了一种多芯片倒装焊三层封装结构的底填灌封方法，包括：制作多芯片倒装焊三层封装结构，并使其整体温度保持在100℃～120℃；采用送胶针管从三层封装结构侧面的缝隙处伸入并注入灌封胶；当三层封装结构四周的侧面均可见灌封胶时，停止注入灌封胶；停止加热；将三层封装结构放入烘箱中进行灌封胶胶体固化。本发明中，灌封胶进入三层封装结构后在热力作用下能够获得很低的粘度和良好的流动性，通过毛细管虹吸作用自然流散，均匀在缝隙中扩散，有效避免在缝隙中形成空洞，解决了三层封装结构的灌封工艺难题，并能一次性实现芯片底部填充与封装体灌封；灌封后三层封装结构四面缝隙处灌封胶流散均匀圆润，无需后续进行加工或打磨。
Description
技术领域
本发明涉及微电子封装领域技术领域，特别涉及一种多芯片倒装焊三层封装结构的底填灌封方法。
背景技术
倒装焊工艺是将具有表面互连凸点的芯片面朝下，焊接在基板或管壳底面的一种先进封装工艺技术，因芯片、焊料凸点(以下简称凸点)和基板之间的热膨胀系数存在较大的差异，使芯片在温度循环等可靠性试验中存在较大的热应力，极易使凸点与焊接面产生裂纹，尤其在芯片边角处的凸点，热应力更甚。为了解决这个问题，通常需要在倒装芯片与基板间的缝隙中进行底部填充，用以束缚芯片与基板因热膨胀系数不同产生的不同幅度的膨胀与收缩，使整个封装体内部的应力得以均化。在更复杂的封装结构中，比如采用多芯片倒装焊的三层封装结构，因需要上下基板进行贴合，且需要将贴合后的封装体内的全部缝隙进行灌封，工艺上遇到了较大的困难，传统的工艺方法主要是将封装整体浸泡在灌封胶中，等待一段时间后再取出进行固化；由于上下基板之间的缝隙宽度一般小于1mm(典型值为0.7mm)，因此缝隙会产生吸力把灌封胶慢慢吸入封装体上下基板之间的缝隙中，但是这种方法容易在封装体内部产生灌封的空洞，尤其是当凸点的数量较多(例如凸点达到上千个时)，在上下基板之间的缝隙中会形成许多相对独立的极小的空隙，从而在灌封时极易在缝隙中产生空洞。另外，在灌封后灌封胶会凸出封装体四周的侧面，需要通过打磨的方式去除四周多余的灌封胶，在打磨过程中也极易使封装体整体受力。因此，对于具有独立空隙的三层封装结构的灌封方法，业内暂无创新性的有效的工艺方式可供参考。
发明内容
本发明要解决的技术问题是提供了一种能够避免在封装体内部产生空洞的多芯片倒装焊三层封装结构的底填灌封方法。
本发明的技术方案如下：
一种多芯片倒装焊三层封装结构的底填灌封方法，包括以下步骤：
步骤S1、通过倒装焊工艺制作多芯片倒装焊三层封装结构；
步骤S2、使三层封装结构的整体温度保持在100℃～120℃；
步骤S3、在送胶针管内装入灌封胶，所述灌封胶采用以环氧树脂为基材的倒装焊底部填充胶；
步骤S4、将送胶针管的针头从三层封装结构侧面的缝隙处伸入，并向三层封装结构中注入灌封胶；
步骤S5、当三层封装结构四周的侧面均可见灌封胶时，停止注入灌封胶并拔出送胶针管的针头；
步骤S6、停止对三层封装结构的底面进行加热；
步骤S7、将三层封装结构放入烘箱中进行灌封胶胶体固化。
本发明中，灌封胶采用以环氧树脂为基材的倒装焊底部填充胶，并将三层封装结构的整体温度保持在100℃～120℃，使灌封胶进入三层封装结构后获得很低的粘度、良好的流动性和良好的空隙填充能力；采用送胶针管将灌封胶注入三层封装结构的缝隙中，胶体在热力作用下，通过毛细管虹吸作用自然流散，从而对空隙进行填充，在灌封过程能够有效避免在缝隙中形成空洞，解决了三层封装结构的灌封工艺难题，并能一次性实现芯片底部填充与封装体灌封。另外，在工艺过程中，三层封装结构整体不受力，灌封后三层封装结构四面缝隙处灌封胶流散均匀圆润，无需后续进行加工或打磨。
附图说明
图1为本发明多芯片倒装焊三层封装结构的底填灌封方法的一个优选实施例的流程图；
图2为多芯片倒装焊三层封装结构的结构示意图。
图中：1.下基板，2.上基板，3.芯片，4.凸点，5.电容器，6.低温共晶焊膏。
具体实施方式
为了使本技术领域的人员更好地理解本发明实施例中的技术方案，并使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明实施例中技术方案作进一步详细的说明。在发明的描述中，除非另有规定和限定，需要说明的是，术语“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
如图1所示，本发明多芯片倒装焊三层封装结构的底填灌封方法的一个优选实施例包括以下步骤：
步骤S1、通过倒装焊工艺制作多芯片倒装焊三层封装结构。
如图2所示，所述多芯片倒装焊三层封装结构包括下基板1、上基板2以及采用倒装焊工艺焊接在下基板1上的多个芯片3，每一所述芯片3上分别设有多个凸点4，所述下基板1上通过低温共晶焊膏6贴装有电容器5。制作多芯片倒装焊三层封装结构包括以下步骤：
步骤S101、使用倒装焊设备将多个芯片3贴装在下基板1上，然后进行倒装焊高温回流；
步骤S102、使用低温共晶焊膏6将电容器5贴装在下基板1上，然后进行中温回流；
步骤S103、清洗芯片3倒装焊和电容器5贴装后残留的助焊剂；
步骤S104、将倒装焊芯片3背面点涂胶粘剂后与上基板2贴合；
步骤S105、对胶粘剂进行固化。
步骤S2、使三层封装结构的整体温度保持在100℃～120℃，例如：110℃。具体方法为：先升温加热台，使其表面温度稳定在100℃～120℃，然后将下基板1的底面A处与加热台的表面紧密接触，并通过真空的方式使下基板1的底面与加热台的表面紧密连接，从而将三层封装结构固定在加热台上，并加热至100℃～120℃。
步骤S3、取出冷冻灌封胶，先在室温下回温30分钟以上，再装入送胶针管内。所述灌封胶优选为采用以环氧树脂为基材的底部填充胶，该种灌封胶在室温下具有较高的粘度，而在100℃～120℃温度时，其具有很低的粘度、良好的流动性和良好的空隙填充能力。
步骤S4、将送胶针管的针头从三层封装结构侧面的缝隙处伸入，并向三层封装结构中注入灌封胶；优选为所述送胶针管的针头从三层封装结构侧面缝隙的一个边角处B处伸入，并采用气压推动针管内活塞的方式向三层封装结构中持续注入灌封胶。本实施例根据环氧树脂的特性，选用以环氧树脂为基材的底部填充胶作为灌封胶，通过加热改变环氧树脂的粘度，灌封胶进入三层封装结构后能够获得很低的粘度和良好的流动性，在工艺实施过程中，仅在某一边角缝隙处持续送胶即可；采用气压推动针管内活塞的方式向三层封装结构中持续注入灌封胶，胶体注入较慢，能够使胶体基于毛细管虹吸作用向内部极小的空隙中自然流散，从而均匀地在缝隙中扩散和填充。另外，三层封装结构的整体温度保持在100℃～120℃，能够使灌封胶在流动性和粘度之间达到平稳，便于灌封胶均匀地在缝隙中扩散和填充，并在灌封后使三层封装结构四个侧面的缝隙处灌封胶流散均匀圆润；如果三层封装结构的整体温度低于100℃会使灌封胶的流动性不够，造成扩散不均匀；如果温度超过120℃则会使灌封胶流动性过强而粘度过低，同样不利于填充空隙。
步骤S5、当三层封装结构四周的侧面均可见灌封胶时，停止注入灌封胶并抽出送胶针管的针头；此时，由于灌封胶的良好流动性，会迅速将针头抽出后形成的空隙填充满。
步骤S6、停止对三层封装结构的底面进行加热。
步骤S7、将三层封装结构放入烘箱中进行灌封胶胶体固化。
本实施例中，灌封胶采用以环氧树脂为基材的倒装焊底部填充胶，并将三层封装结构的整体温度保持在100℃～120℃，使灌封胶进入三层封装结构后获得很低的粘度、良好的流动性和良好的空隙填充能力；采用送胶针管将灌封胶注入三层封装结构的缝隙中，胶体在热力作用下，通过毛细管虹吸作用自然流散，从而对空隙进行填充，在灌封过程能够有效避免在缝隙中形成空洞，解决了三层封装结构的灌封工艺难题，并能一次性实现芯片底部填充与封装体灌封。另外，在工艺过程中，三层封装结构整体不受力，灌封后三层封装结构四面缝隙处灌封胶流散均匀圆润，无需后续进行加工或打磨。
本发明未描述部分与现有技术一致，在此不做赘述。以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明的专利保护范围之内。
Claims (7)
1.一种多芯片倒装焊三层封装结构的底填灌封方法，其特征在于，包括以下步骤：
步骤S1、通过倒装焊工艺制作多芯片倒装焊三层封装结构；
步骤S2、使三层封装结构的整体温度保持在100℃～120℃；
步骤S3、在送胶针管内装入灌封胶，所述灌封胶采用以环氧树脂为基材的倒装焊底部填充胶；
步骤S4、将送胶针管的针头从三层封装结构侧面的缝隙处伸入，并向三层封装结构中注入灌封胶；
步骤S5、当三层封装结构四周的侧面均可见灌封胶时，停止注入灌封胶并拔出送胶针管的针头；
步骤S6、停止对三层封装结构的底面进行加热；
步骤S7、将三层封装结构放入烘箱中进行灌封胶胶体固化。
2.根据权利要求1所述的多芯片倒装焊三层封装结构的底填灌封方法，其特征在于，所述多芯片倒装焊三层封装结构包括下基板、上基板以及采用倒装焊工艺焊接在下基板上的多个芯片，每一所述芯片上分别设有多个凸点，所述下基板上通过低温共晶焊膏贴装有电容器。
3.根据权利要求2所述的多芯片倒装焊三层封装结构的底填灌封方法，其特征在于，制作多芯片倒装焊三层封装结构包括以下步骤：
使用倒装焊设备将多个芯片贴装在下基板上，然后进行倒装焊高温回流；
使用低温共晶焊膏将电容器贴装在下基板上，然后进行中温回流；
清洗芯片倒装焊和电容器贴装后残留的助焊剂；
将倒装焊芯片背面点涂胶粘剂后与上基板贴合；
对胶粘剂进行固化。
4.根据权利要求1所述的多芯片倒装焊三层封装结构的底填灌封方法，其特征在于，在所述步骤S2中，使三层封装结构的整体温度保持在100℃～120℃的方法为：先升温加热台，使其表面温度稳定在100℃～120℃，然后将三层封装结构的底面与加热台的表面紧密接触，并通过真空的方式使三层封装结构固定在加热台上。
5.根据权利要求1所述的多芯片倒装焊三层封装结构的底填灌封方法，其特征在于，在所述步骤S3中，取出冷冻灌封胶后，先在室温下回温30分钟以上，再装入送胶针管内。
6.根据权利要求1所述的多芯片倒装焊三层封装结构的底填灌封方法，其特征在于，在所述步骤S4中，所述送胶针管的针头从三层封装结构侧面缝隙的一个边角处伸入。
7.根据权利要求1所述的多芯片倒装焊三层封装结构的底填灌封方法，其特征在于，在所述步骤S4中，采用气压推动针管内活塞的方式向三层封装结构中持续注入灌封胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110377493.0A CN113113325A (zh) | 2021-04-08 | 2021-04-08 | 多芯片倒装焊三层封装结构的底填灌封方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110377493.0A CN113113325A (zh) | 2021-04-08 | 2021-04-08 | 多芯片倒装焊三层封装结构的底填灌封方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113113325A true CN113113325A (zh) | 2021-07-13 |
Family
ID=76714610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110377493.0A Pending CN113113325A (zh) | 2021-04-08 | 2021-04-08 | 多芯片倒装焊三层封装结构的底填灌封方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113113325A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116613092A (zh) * | 2023-06-09 | 2023-08-18 | 深圳市东方聚成科技有限公司 | 一种用于sip芯片的自动化封装系统及封装工艺 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6331446B1 (en) * | 1999-03-03 | 2001-12-18 | Intel Corporation | Process for underfilling a controlled collapse chip connection (C4) integrated circuit package with an underfill material that is heated to a partial gel state |
| US20100255641A1 (en) * | 2009-04-07 | 2010-10-07 | Texas Instruments Incorporated | Semiconductor Manufacturing Method |
| WO2012136000A1 (zh) * | 2011-04-06 | 2012-10-11 | 北京大学深圳研究生院 | 一种半导体封装中的底胶填充方法及设备 |
| US20130193612A1 (en) * | 2012-01-31 | 2013-08-01 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and manufacturing equipment |
| CN112185916A (zh) * | 2020-09-29 | 2021-01-05 | 西安微电子技术研究所 | 一种倒装焊芯片的双通道气密性封装结构及其工艺 |
-
2021
- 2021-04-08 CN CN202110377493.0A patent/CN113113325A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6331446B1 (en) * | 1999-03-03 | 2001-12-18 | Intel Corporation | Process for underfilling a controlled collapse chip connection (C4) integrated circuit package with an underfill material that is heated to a partial gel state |
| US20100255641A1 (en) * | 2009-04-07 | 2010-10-07 | Texas Instruments Incorporated | Semiconductor Manufacturing Method |
| WO2012136000A1 (zh) * | 2011-04-06 | 2012-10-11 | 北京大学深圳研究生院 | 一种半导体封装中的底胶填充方法及设备 |
| US20130193612A1 (en) * | 2012-01-31 | 2013-08-01 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and manufacturing equipment |
| CN112185916A (zh) * | 2020-09-29 | 2021-01-05 | 西安微电子技术研究所 | 一种倒装焊芯片的双通道气密性封装结构及其工艺 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116613092A (zh) * | 2023-06-09 | 2023-08-18 | 深圳市东方聚成科技有限公司 | 一种用于sip芯片的自动化封装系统及封装工艺 |
| CN116613092B (zh) * | 2023-06-09 | 2024-01-09 | 深圳市东方聚成科技有限公司 | 一种用于sip芯片的自动化封装系统及封装工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5570799B2 (ja) | 半導体装置及びその製造方法 | |
| TWI495021B (zh) | 半導體封裝結構的製造方法 | |
| US6232667B1 (en) | Technique for underfilling stacked chips on a cavity MLC module | |
| WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
| JP2010251347A (ja) | 半導体装置の製造方法 | |
| JP2012069903A (ja) | 半導体装置及びその製造方法 | |
| JP2004260138A (ja) | 半導体装置及びその製造方法 | |
| JP2002368190A (ja) | 半導体装置およびその製造方法 | |
| JP2017045993A (ja) | 電子部品装置の製造方法及び電子部品装置 | |
| JPWO2014112167A1 (ja) | モジュールおよびその製造方法 | |
| JP2007103772A (ja) | 半導体装置の製造方法 | |
| US20100255641A1 (en) | Semiconductor Manufacturing Method | |
| EP1950801B1 (en) | Electronic component mounting method | |
| JP4569605B2 (ja) | 半導体装置のアンダーフィルの充填方法 | |
| JP2012146853A (ja) | 半導体装置の製造方法 | |
| CN113113325A (zh) | 多芯片倒装焊三层封装结构的底填灌封方法 | |
| JP2008277823A (ja) | フリップチップパッケージ及びその製造方法 | |
| JP3561209B2 (ja) | フリップチップ実装用バインダー及びこれを用いた半導体装置の製造方法 | |
| JP2008113045A (ja) | 半導体装置の製造方法 | |
| JP2014063924A (ja) | 電子デバイスの製造方法 | |
| JP2010147225A (ja) | 半導体装置及びその製造方法 | |
| JP2012015446A (ja) | 半導体装置の製造方法 | |
| TWI234213B (en) | Chip package structure and process for fabricating the same | |
| JP5851952B2 (ja) | 半導体装置の製造方法 | |
| KR100656476B1 (ko) | 접속 강도를 높인 시스템 인 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210713 |
|
| RJ01 | Rejection of invention patent application after publication |