JP2003501841A - 基板通気孔を有する集積回路パッケージ - Google Patents
基板通気孔を有する集積回路パッケージInfo
- Publication number
- JP2003501841A JP2003501841A JP2001502624A JP2001502624A JP2003501841A JP 2003501841 A JP2003501841 A JP 2003501841A JP 2001502624 A JP2001502624 A JP 2001502624A JP 2001502624 A JP2001502624 A JP 2001502624A JP 2003501841 A JP2003501841 A JP 2003501841A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- opening
- forming
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims description 36
- 229910000679 solder Inorganic materials 0.000 claims description 19
- 239000004593 Epoxy Substances 0.000 claims description 9
- 238000009423 ventilation Methods 0.000 claims description 5
- 238000005553 drilling Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001879 gelation Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 241000237858 Gastropoda Species 0.000 description 1
- 241000233805 Phoenix Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000012776 robust process Methods 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
を有する集積回路パッケージに関する。
み立てられる。図1に、一般にC4パッケージのフリップ・チップと呼ばれてい
るタイプの集積回路パッケージを示す。集積回路1は、基板3の上側表面に半田
付けされる多数のハンダ・バンプ2を有している。
ある。アンダーフィル材料4には、通常、ハンダ接合の信頼性ならびにICパッ
ケージのサーモ−メカニカル湿分安定性を強化するエポキシが用いられる。
ンダ・バンプ2を有する。エポキシ4は、通常、集積回路の1つの辺に沿って硬
化していないエポキシ材料の単一ラインとして供給することによって、ハンダ・
バンプの境界面に塗布される。その後、エポキシがハンダ・バンプの間に流れ込
む。その後、エポキシがハンダ・バンプの間に流れ込む。エポキシは、すべての
ハンダ・バンプ2が覆われるように供給されなければならない。
1つの辺だけにエポキシ4が供給されることが望ましい。気泡は、集積回路/基
板境界の構造上の完全性を弱めることになる。この種の気泡は、通常、閉じこめ
られた空気から、あるいはアンダーフィルの硬化プロセスの間に放出されたガス
から形成される。また、アンダーフィル・プロセスの間に放出される湿分が基板
に吸収され、それが表面実装プロセスの間における剥離ならびにその他の信頼性
に関する不具合をもたらすことがある。さらに、熱ローディングの間にバンプが
気泡内に押し出されることがあり、特に、バンプ密度が比較的高いパッケージに
関してはそれが指摘される。
ことができる集積回路を提供するための装置ならびに方法が求められている。
関する。この集積回路パッケージは、開口を有する基板および当該基板にマウン
トされた集積回路を含んでいる。基板と集積回路の間には、アンダーフィル材料
が供給される。
なものとなろう。
多数の詳細が示されている。しかしながら、当業者であれば、本発明を実施する
上で必ずしもこれらの詳細が必要とならないことを認識されよう。一方、周知の
電気的構造ならびに回路については、本発明を不必要に不明瞭化することのない
ようにブロック図の形式で示してある。
ぞれ示している。図3は、図2Aおよび2Bに示した集積回路パッケージの一実
施形態の拡大側面図である。これらの図2A、2B、および3を参照すると、パ
ッケージ10は、第1の表面14およびそれと反対側の第2の表面16を有する
基板12を含んでいる。集積回路18は、複数のハンダ・バンプ20によって基
板12の第1の表面14に取り付けることができる。ハンダ・バンプ20は、集
積回路18の全面にわたって2次元に配列されていることもあり、一般にCon
trolled Collapse Chip Connection(C4)
(つぶれをコントロールしてチップを接合する)と呼ばれるプロセスを用いて基
板12に配置される。
能にする。一実施形態においては、基板12は有機誘電体材料でもよい。またパ
ッケージ10が、基板12の第2の表面16に取り付けられる複数のハンダ・ボ
ール22を備えていることもある。これらのハンダ・ボール22のリフローを行
って、パッケージ10をプリント回路ボード(図示せず)に取り付けることがで
きる。
ハンダ・ボール22の間を電気的に接続するルーティング用のトレース、電源/
グラウンド面、通路等を備えることができる。また基板12は、所定の位置に備
えられた、基板を貫通する基板通気開口15を含んでいる。一実施形態において
は、基板通気開口15が基板の応力の低いエリアに配置される。別の実施形態に
おいては、基板通気開口15が基板12の中心に配置される。さらに別の実施形
態においては、基板通気開口15が、湿分の効率的な放出を提供しつつ、基板1
2の安定性ならびに完全性を保持する大きさに設定される。一実施形態において
は、基板開口の大きさが、直径20〜62mmの範囲から選択されるが、別の実
施形態においては、必要性ならびにその他の設計仕様に従って基板通気開口15
の大きさを決定することができる。
材料24を含むことがある。アンダーフィル材料24は、IC 18のエッジを
取り囲み、それをシールする周囲フィレットを形成することができる。アンダー
フィル材料24の均質なシーリング機能は、湿分の移動を阻止し、IC 18の
割れを抑制する。このシール・プロセスによって剥離を抑えることもできる。さ
らに、アンダーフィル材料24は、ハンダ・バンプ20上に掛かる応力を低減す
る。一実施形態においては、アンダーフィル材料24をエポキシとする。集積回
路18は、カプセル材料(図示せず)を用いてカプセル化してもよい。カプセル
材料は、射出成型材料とすることができる。それとは別に、集積回路18によっ
て生成される熱を除去するために、ヒート・スラッグあるいはヒート・シンク等
のサーマル・エレメント(図示せず)をパッケージ10に組み込んでもよい。
一実施形態においては、このプロセスが単一パスで4つの辺から供給する4辺供
給プロセスになる。詳細を述べると、ICパッケージ10の実装において基板通
気開口15を用いていることから、単一パスの4辺供給プロセスが容易になる。
において基板通気開口15がドリル、レイズ(laze)などにより形成される。続
いて図4Aに示されるように、加熱炉28内において基板12のベーキングが行
われ、基板材料から湿分が取り除かれる。基板12のベーキングは、その後に続
くステップにおいて基板12から湿分が放出されないことを保証するために、好
ましくはアンダーフィル・プロセスのプロセス温度より高い温度で行う。例を示
せば、基板12のベーキングを行なう温度をセ氏163度(℃)とすればよい。
ことができる。集積回路18は、通常、ハンダ・バンプ20をリフローさせるこ
とによってマウントされる。
ション30において、IC 18の4つの辺26a〜dのすべてに沿って基板1
2上に供給することができる。図4Cは、IC 18の4辺26a〜dすべてに
沿ってアンダーフィル材料24が供給されるときの典型的なアンダーフィル材料
24の流れを示している。また図4Dは、基板通気開口15を有するアンダーフ
ィルが施されたICパッケージ10の上面図を示している。
フィレットが形成される形態で行うことができる。4辺に供給するパターンを使
用する1つの利点は、IC 18の4つの辺すべてに均質なフィレットを形成で
きることである。不均一なフィレットは、IC 18の割れをもたらす可能性が
ある。それに加えて、4辺に供給するプロセスを採用することによって、一般に
、すきまのないシールを提供するフィレットがもたらされ、その結果、IC 1
8とアンダーフィル材料24の間、および/またはアンダーフィル材料24と基
板12の間の剥離が生じなくなる。ひいてはこれが、IC 18とアンダーフィ
ル材料24の間、および/またはアンダーフィル材料24と基板12の間に強い
接着をもたらす。この均質なフィレットを形成するためのプロセス・コントロー
ルは単純であり、またプロセスの歩留まりも高い。なお例を示せば、アンダーフ
ィル材料24は、約80℃〜120℃の温度において供給される。
ーフィル材料の相互作用効果を低減する。複数パスの間に、アンダーフィル材料
は、その後に続くパスの前に加熱およびゲル化にさらされる。単一パスの供給プ
ロセスの使用は、より堅牢なプロセスをもたらし、プロセス時間を短縮するとと
もに、扱いが難しいゲル化のコントロールの必要性を取り除く。
ィル材料24は、約150℃の温度において硬化が得られる。アンダーフィル材
料24が硬化した後は、通常、リフロー・プロセスを用いてハンダ・ボール22
を基板12に取り付けてパッケージ10を完成することになる。
るとき、閉じこめられた空気のガス抜きを基板12の中心から可能にすることに
よって気泡の形成を抑える。それに加えて通気孔15は、硬化プロセスの前、お
よびその間において、毛管効果の下にアンダーフィル材料24が流れることを可
能にする。その結果、複数パスを必要とする現存のプロセスに比較した場合に、
アンダーフィル材料24の時間コントロールがそれほど決定性を持たなくなる。
これは、複数パスを使用するプロセスにおいて通常は必要となる、続く供給パス
のためにアンダーフィル材料24の流れを向上させる目的で行われる、赤外線(
IR)および/または対流加熱を除外する機会を提供する。
とから、流れる距離を半分にすることにもなる。これが、ひいては完全なアンダ
ーフィルを提供するために必要となる時間を短縮することになり、またこれによ
って、流れを向上させる加熱プロセス、つまりアンダーフィル供給の後のIRお
よびBTU加熱プロセス等を除外する機会が提供される。また基板通気孔15の
使用は、アンダーフィル・プロセスの展開に必要な特性決定作業を不要にし、そ
の結果、装置およびプロセスに関連する集中的な取り扱いおよびタイミングのイ
ンタラクションが低減される。結局のところ、運用コストが抑えられ、その一方
で製造歩留まりが向上する。
説明は、限定の意味で解釈されることを意図したものではない。本発明が関係す
る分野の当業者であれば明らかとなる例示の実施形態に対する各種の修正をはじ
め本発明のこのほかの実施形態は、本発明の精神ならびに範囲の中に含まれるも
のと見なす。
である。
る。
示した説明図である。
Claims (20)
- 【請求項1】 開口を有する基板; 前記基板にマウントされる集積回路;および、 前記基板および前記集積回路にマウントされるアンダーフィル材料; を包含する集積回路パッケージ。
- 【請求項2】 前記開口は、前記基板上のあらかじめ決定された位置に配置
されることを特徴とする前記請求項1記載のパッケージ。 - 【請求項3】 前記あらかじめ決定された位置は、前記基板の中心であるこ
とを特徴とする前記請求項2記載のパッケージ。 - 【請求項4】 前記あらかじめ決定された位置は、前記基板の応力の低いエ
リアであることを特徴とする前記請求項2記載のパッケージ。 - 【請求項5】 前記開口は、あらかじめ決定された大きさを有することを特
徴とする前記請求項1記載のパッケージ。 - 【請求項6】 前記開口は、20mm〜62mmの範囲から選択された直径
を有することを特徴とする前記請求項5記載のパッケージ。 - 【請求項7】 前記アンダーフィル材料は、エポキシであることを特徴とす
る前記請求項1記載のパッケージ。 - 【請求項8】 さらに、前記集積回路を前記基板に取り付けるハンダ・バン
プを包含することを特徴とする前記請求項1記載のパッケージ。 - 【請求項9】 集積回路を組み立てるためのプロセスにおいて: 基板を通る開口を形成し、; 前記基板に集積回路を取り付け;および、 前記集積回路と前記基板の間に、アンダーフィル材料を充填すること; を包含することを特徴とするプロセス。
- 【請求項10】 前記形成する動作は: 前記基板を通る開口をドリルで形成する動作を包含することを特徴とする前記
請求項9記載のプロセス。 - 【請求項11】 前記形成する動作は: 前記基板を通る開口をレイズで形成することを特徴とする前記請求項9記載の
プロセス。 - 【請求項12】 前記形成する動作は: 前記基板を通るあらかじめ決定された大きさの前記開口を形成する動作を包含
することを特徴とする前記請求項9記載のプロセス。 - 【請求項13】 前記形成する動作において、前記あらかじめ決定された大
きさは、20mm〜62mmの範囲から選択された直径を有する実質的な円であ
ることを特徴とする前記請求項12記載のプロセス。 - 【請求項14】 前記形成する動作は: 前記基板のあらかじめ決定された位置に前記開口を形成することを包含するこ
とを特徴とする前記請求項9記載のプロセス。 - 【請求項15】 前記形成する動作は: 前記基板の応力の低い位置に前記開口を形成することを包含することを特徴と
する前記請求項13記載のプロセス。 - 【請求項16】 前記形成する動作は: 前記基板の中心に前記開口を形成することを包含することを特徴とする前記請
求項13記載のプロセス。 - 【請求項17】 さらに、前記基板にハンダ・ボールを取り付けることを含
むことを特徴とする前記請求項9記載のプロセス。 - 【請求項18】 通気開口を有する基板を用意する動作; 前記集積回路を前記基板にマウントする動作;および、 前記集積回路および前記通気開口を有する前記基板に接着するアンダーフィル
材料を供給する動作; を包含することを特徴とする集積回路にアンダーフィルを施すプロセス。 - 【請求項19】 さらに: 前記アンダーフィル材料を硬化させることを包含することを特徴とする前記請
求項18記載のプロセス。 - 【請求項20】 前記供給する動作は、さらに: 前記集積回路の4つの辺に沿ってアンダーフィル材料を供給する動作を包含す
ることを特徴とする前記請求項19記載のプロセス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/330,373 US6490166B1 (en) | 1999-06-11 | 1999-06-11 | Integrated circuit package having a substrate vent hole |
US09/330,373 | 1999-06-11 | ||
PCT/US2000/040107 WO2000078103A1 (en) | 1999-06-11 | 2000-06-05 | Integrated circuit package having a substrate vent hole |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003501841A true JP2003501841A (ja) | 2003-01-14 |
JP2003501841A5 JP2003501841A5 (ja) | 2007-03-22 |
Family
ID=23289477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001502624A Pending JP2003501841A (ja) | 1999-06-11 | 2000-06-05 | 基板通気孔を有する集積回路パッケージ |
Country Status (9)
Country | Link |
---|---|
US (2) | US6490166B1 (ja) |
EP (1) | EP1186212B1 (ja) |
JP (1) | JP2003501841A (ja) |
KR (1) | KR100456443B1 (ja) |
AU (1) | AU5790700A (ja) |
DE (1) | DE60026028T2 (ja) |
HK (1) | HK1042013B (ja) |
IL (2) | IL146865A0 (ja) |
WO (1) | WO2000078103A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154658A (ja) * | 1997-07-30 | 1999-02-26 | Hitachi Ltd | 半導体装置及びその製造方法並びにフレーム構造体 |
US6483101B1 (en) | 1999-12-08 | 2002-11-19 | Amkor Technology, Inc. | Molded image sensor package having lens holder |
US6861720B1 (en) * | 2001-08-29 | 2005-03-01 | Amkor Technology, Inc. | Placement template and method for placing optical dies |
US6693239B2 (en) * | 2001-09-06 | 2004-02-17 | Delphi Technologies Inc. | Overmolded circuit board with underfilled surface-mount component and method therefor |
US6800946B2 (en) * | 2002-12-23 | 2004-10-05 | Motorola, Inc | Selective underfill for flip chips and flip-chip assemblies |
US7242097B2 (en) * | 2003-06-30 | 2007-07-10 | Intel Corporation | Electromigration barrier layers for solder joints |
US20050218528A1 (en) * | 2004-03-31 | 2005-10-06 | Beatty John J | Capillary underfill channel |
US20060046321A1 (en) * | 2004-08-27 | 2006-03-02 | Hewlett-Packard Development Company, L.P. | Underfill injection mold |
US20070087481A1 (en) * | 2005-10-19 | 2007-04-19 | Himax Technologies, Inc. | Underfill aiding process for a tape |
WO2009044863A1 (ja) * | 2007-10-03 | 2009-04-09 | Fujikura Ltd. | モジュール、配線板、及びモジュールの製造方法 |
US9105647B2 (en) * | 2010-05-17 | 2015-08-11 | Stats Chippac, Ltd. | Method of forming perforated opening in bottom substrate of flipchip pop assembly to reduce bleeding of underfill material |
US8522426B2 (en) * | 2010-06-05 | 2013-09-03 | Raytheon Company | Vent blocking on vented ball grid arrays to provide a cleaner solution barrier |
AU2013201130B2 (en) * | 2012-02-29 | 2014-12-11 | Robert Bosch (Australia) Pty Ltd | Printed circuit board |
KR101970667B1 (ko) | 2012-07-31 | 2019-04-19 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
KR101934917B1 (ko) * | 2012-08-06 | 2019-01-04 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
US9331370B1 (en) | 2013-03-14 | 2016-05-03 | Altera Corporation | Multilayer integrated circuit packages with localized air structures |
US9917068B2 (en) | 2014-03-14 | 2018-03-13 | Taiwan Semiconductor Manufacturing Company | Package substrates, packaged semiconductor devices, and methods of packaging semiconductor devices |
EP3045909B1 (en) | 2015-01-14 | 2020-11-04 | Sensirion AG | Sensor package |
KR102437774B1 (ko) | 2015-11-17 | 2022-08-30 | 삼성전자주식회사 | 인쇄 회로 기판 |
US9721812B2 (en) * | 2015-11-20 | 2017-08-01 | International Business Machines Corporation | Optical device with precoated underfill |
US20220028704A1 (en) * | 2018-12-18 | 2022-01-27 | Octavo Systems Llc | Molded packages in a molded device |
KR20210144302A (ko) | 2020-05-22 | 2021-11-30 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조 방법 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5173766A (en) * | 1990-06-25 | 1992-12-22 | Lsi Logic Corporation | Semiconductor device package and method of making such a package |
US5218234A (en) | 1991-12-23 | 1993-06-08 | Motorola, Inc. | Semiconductor device with controlled spread polymeric underfill |
US5311059A (en) * | 1992-01-24 | 1994-05-10 | Motorola, Inc. | Backplane grounding for flip-chip integrated circuit |
US5313365A (en) * | 1992-06-30 | 1994-05-17 | Motorola, Inc. | Encapsulated electronic package |
US5612576A (en) * | 1992-10-13 | 1997-03-18 | Motorola | Self-opening vent hole in an overmolded semiconductor device |
KR100280762B1 (ko) * | 1992-11-03 | 2001-03-02 | 비센트 비.인그라시아 | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 |
US5385869A (en) * | 1993-07-22 | 1995-01-31 | Motorola, Inc. | Semiconductor chip bonded to a substrate and method of making |
US5473512A (en) * | 1993-12-16 | 1995-12-05 | At&T Corp. | Electronic device package having electronic device boonded, at a localized region thereof, to circuit board |
US5721450A (en) | 1995-06-12 | 1998-02-24 | Motorola, Inc. | Moisture relief for chip carriers |
US5710071A (en) * | 1995-12-04 | 1998-01-20 | Motorola, Inc. | Process for underfilling a flip-chip semiconductor device |
US5766982A (en) * | 1996-03-07 | 1998-06-16 | Micron Technology, Inc. | Method and apparatus for underfill of bumped or raised die |
CA2198305A1 (en) | 1996-05-01 | 1997-11-02 | Yinon Degani | Integrated circuit bonding method and apparatus |
JPH10261661A (ja) | 1997-03-19 | 1998-09-29 | Toshiba Corp | アンダーフィル充填方法及びプリント配線板構造 |
US5981312A (en) * | 1997-06-27 | 1999-11-09 | International Business Machines Corporation | Method for injection molded flip chip encapsulation |
US5919329A (en) * | 1997-10-14 | 1999-07-06 | Gore Enterprise Holdings, Inc. | Method for assembling an integrated circuit chip package having at least one semiconductor device |
US6038136A (en) | 1997-10-29 | 2000-03-14 | Hestia Technologies, Inc. | Chip package with molded underfill |
JPH11340375A (ja) | 1998-05-26 | 1999-12-10 | Toshiba Corp | 配線基板および電子ユニットおよび電子部品実装方法 |
-
1999
- 1999-06-11 US US09/330,373 patent/US6490166B1/en not_active Ceased
-
2000
- 2000-06-05 WO PCT/US2000/040107 patent/WO2000078103A1/en active IP Right Grant
- 2000-06-05 IL IL14686500A patent/IL146865A0/xx active IP Right Grant
- 2000-06-05 JP JP2001502624A patent/JP2003501841A/ja active Pending
- 2000-06-05 KR KR10-2001-7015293A patent/KR100456443B1/ko not_active IP Right Cessation
- 2000-06-05 AU AU57907/00A patent/AU5790700A/en not_active Abandoned
- 2000-06-05 EP EP00943433A patent/EP1186212B1/en not_active Expired - Lifetime
- 2000-06-05 DE DE60026028T patent/DE60026028T2/de not_active Expired - Lifetime
-
2001
- 2001-12-02 IL IL146865A patent/IL146865A/en not_active IP Right Cessation
-
2002
- 2002-05-10 HK HK02103549.8A patent/HK1042013B/zh not_active IP Right Cessation
-
2004
- 2004-11-30 US US11/001,714 patent/USRE44629E1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1186212A1 (en) | 2002-03-13 |
US6490166B1 (en) | 2002-12-03 |
WO2000078103A1 (en) | 2000-12-21 |
HK1042013A1 (en) | 2002-07-26 |
EP1186212B1 (en) | 2006-02-15 |
DE60026028D1 (de) | 2006-04-20 |
HK1042013B (zh) | 2006-06-02 |
USRE44629E1 (en) | 2013-12-10 |
IL146865A (en) | 2007-03-08 |
KR20020007424A (ko) | 2002-01-26 |
IL146865A0 (en) | 2002-07-25 |
KR100456443B1 (ko) | 2004-11-09 |
AU5790700A (en) | 2001-01-02 |
DE60026028T2 (de) | 2006-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003501841A (ja) | 基板通気孔を有する集積回路パッケージ | |
US7208839B2 (en) | Semiconductor component assemblies having interconnects | |
US6610559B2 (en) | Integrated void-free process for assembling a solder bumped chip | |
TWI278046B (en) | Structure and process for reducing die corner and edge stresses in microelectronic packages | |
US6133064A (en) | Flip chip ball grid array package with laminated substrate | |
US20020079577A1 (en) | Advanced electronic package | |
CN1516898A (zh) | 半导体装置及其制造方法 | |
US20150318228A1 (en) | Module and method for producing module | |
EP2063692A2 (en) | Method of forming conductive bumps | |
JP2002064265A (ja) | Bga実装方法 | |
US6225144B1 (en) | Method and machine for underfilling an assembly to form a semiconductor package | |
US6238948B1 (en) | Controlled collapse chip connection (C4) integrated circuit package that has a fillet which seals an underfill material | |
JP2002538626A (ja) | 2つの異なるアンダーフィル材料を有する制御崩壊チップ接続(c4)集積回路パッケージ | |
US7211888B2 (en) | Encapsulation of pin solder for maintaining accuracy in pin position | |
JP2002538625A (ja) | 部分的にゲル状態に加熱されたアンダーフィル材料を有する制御崩壊チップ接続(c4)集積回路パッケージをアンダーフィルするプロセス | |
US20020092886A1 (en) | Method and apparatus for balling and assembling ball grid array and chip scale array packages | |
CN1228826C (zh) | 高低熔点球栅阵列结构 | |
JP2002538624A (ja) | 制御崩壊チップ接続(c4)集積回路パッケージをアンダーフィルするプロセス・ライン | |
US7638867B2 (en) | Microelectronic package having solder-filled through-vias | |
JP3487411B2 (ja) | 突起電極の形成方法 | |
JP2004063524A (ja) | 実装装置及びその実装方法若しくはプリント配線基板 | |
JPH11186454A (ja) | Bga型集積回路部品、その製造方法およびその実装方法 | |
JP2000353717A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
JP4661359B2 (ja) | 半田印刷方法、半導体装置の製造方法及び基板 | |
JP2001085832A (ja) | 電子部品実装構造とその実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070131 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070131 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20070131 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20070302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070731 |