JP2003501841A - 基板通気孔を有する集積回路パッケージ - Google Patents

基板通気孔を有する集積回路パッケージ

Info

Publication number
JP2003501841A
JP2003501841A JP2001502624A JP2001502624A JP2003501841A JP 2003501841 A JP2003501841 A JP 2003501841A JP 2001502624 A JP2001502624 A JP 2001502624A JP 2001502624 A JP2001502624 A JP 2001502624A JP 2003501841 A JP2003501841 A JP 2003501841A
Authority
JP
Japan
Prior art keywords
substrate
integrated circuit
opening
forming
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001502624A
Other languages
English (en)
Other versions
JP2003501841A5 (ja
Inventor
ラマリンガム，サレシュ
ヴォドラハリ，ナゲシュ
コステロ，マイケル・ジェイ
ローク，ムン・レオン
マハジャン，ラヴィ・ヴイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2003501841A publication Critical patent/JP2003501841A/ja
Publication of JP2003501841A5 publication Critical patent/JP2003501841A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 本発明は、通気開口（１５）を有する基板のある集積回路パッケージ（１０）を提供する方法に関する。この集積回路パッケージは、開口を有する基板（１２）および当該基板にマウントされた集積回路（１８）を含んでいる。基板と集積回路の間には、アンダーフィル材料が供給される。

Description

【発明の詳細な説明】
【０００１】 （背景） （１． 発明の分野） 本発明は、全体的には集積回路パッケージに関し、より詳細には、基板通気孔
を有する集積回路パッケージに関する。
【０００２】 （２． 関連技術の説明） 集積回路は、通常、プリント回路ボードに半田付けされるパッケージとして組
み立てられる。図１に、一般にＣ４パッケージのフリップ・チップと呼ばれてい
るタイプの集積回路パッケージを示す。集積回路１は、基板３の上側表面に半田
付けされる多数のハンダ・バンプ２を有している。
【０００３】 パッケージは、集積回路１と基板３の間にアンダーフィル材料４を含むことが
ある。アンダーフィル材料４には、通常、ハンダ接合の信頼性ならびにＩＣパッ
ケージのサーモ−メカニカル湿分安定性を強化するエポキシが用いられる。
【０００４】 パッケージは、集積回路１の底面全体にわたって２次元に配列された多数のハ
ンダ・バンプ２を有する。エポキシ４は、通常、集積回路の１つの辺に沿って硬
化していないエポキシ材料の単一ラインとして供給することによって、ハンダ・
バンプの境界面に塗布される。その後、エポキシがハンダ・バンプの間に流れ込
む。その後、エポキシがハンダ・バンプの間に流れ込む。エポキシは、すべての
ハンダ・バンプ２が覆われるように供給されなければならない。
【０００５】 アンダーフィル内に気泡が形成されないことを保証するためには、集積回路の
１つの辺だけにエポキシ４が供給されることが望ましい。気泡は、集積回路／基
板境界の構造上の完全性を弱めることになる。この種の気泡は、通常、閉じこめ
られた空気から、あるいはアンダーフィルの硬化プロセスの間に放出されたガス
から形成される。また、アンダーフィル・プロセスの間に放出される湿分が基板
に吸収され、それが表面実装プロセスの間における剥離ならびにその他の信頼性
に関する不具合をもたらすことがある。さらに、熱ローディングの間にバンプが
気泡内に押し出されることがあり、特に、バンプ密度が比較的高いパッケージに
関してはそれが指摘される。
【０００６】 このようなことから、このテクノロジ分野においては、上記の問題を回避する
ことができる集積回路を提供するための装置ならびに方法が求められている。
【０００７】 （要約） 本発明は、通気開口を有する基板のある集積回路パッケージを提供する方法に
関する。この集積回路パッケージは、開口を有する基板および当該基板にマウン
トされた集積回路を含んでいる。基板と集積回路の間には、アンダーフィル材料
が供給される。
【０００８】 本発明の特徴ならびに利点については、以下の本発明の詳細な説明から明らか
なものとなろう。
【０００９】 （説明） 以下の記述においては、説明を目的とし、本発明の完全な理解を与えるために
多数の詳細が示されている。しかしながら、当業者であれば、本発明を実施する
上で必ずしもこれらの詳細が必要とならないことを認識されよう。一方、周知の
電気的構造ならびに回路については、本発明を不必要に不明瞭化することのない
ようにブロック図の形式で示してある。
【００１０】 図２Ａは本発明の集積回路パッケージの上面図を、図２Ｂはその底面図をそれ
ぞれ示している。図３は、図２Ａおよび２Ｂに示した集積回路パッケージの一実
施形態の拡大側面図である。これらの図２Ａ、２Ｂ、および３を参照すると、パ
ッケージ１０は、第１の表面１４およびそれと反対側の第２の表面１６を有する
基板１２を含んでいる。集積回路１８は、複数のハンダ・バンプ２０によって基
板１２の第１の表面１４に取り付けることができる。ハンダ・バンプ２０は、集
積回路１８の全面にわたって２次元に配列されていることもあり、一般にＣｏｎ
ｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ（Ｃ４）
（つぶれをコントロールしてチップを接合する）と呼ばれるプロセスを用いて基
板１２に配置される。
【００１１】 ハンダ・バンプ２０は、集積回路１８と基板１２の間における電流の流れを可
能にする。一実施形態においては、基板１２は有機誘電体材料でもよい。またパ
ッケージ１０が、基板１２の第２の表面１６に取り付けられる複数のハンダ・ボ
ール２２を備えていることもある。これらのハンダ・ボール２２のリフローを行
って、パッケージ１０をプリント回路ボード（図示せず）に取り付けることがで
きる。
【００１２】 基板１２には、第１の表面１４上のハンダ・バンプ２０と第２の表面１６上の
ハンダ・ボール２２の間を電気的に接続するルーティング用のトレース、電源／
グラウンド面、通路等を備えることができる。また基板１２は、所定の位置に備
えられた、基板を貫通する基板通気開口１５を含んでいる。一実施形態において
は、基板通気開口１５が基板の応力の低いエリアに配置される。別の実施形態に
おいては、基板通気開口１５が基板１２の中心に配置される。さらに別の実施形
態においては、基板通気開口１５が、湿分の効率的な放出を提供しつつ、基板１
２の安定性ならびに完全性を保持する大きさに設定される。一実施形態において
は、基板開口の大きさが、直径２０〜６２ｍｍの範囲から選択されるが、別の実
施形態においては、必要性ならびにその他の設計仕様に従って基板通気開口１５
の大きさを決定することができる。
【００１３】 パッケージ１０は、集積回路１８と基板１２の間に供給されるアンダーフィル
材料２４を含むことがある。アンダーフィル材料２４は、ＩＣ １８のエッジを
取り囲み、それをシールする周囲フィレットを形成することができる。アンダー
フィル材料２４の均質なシーリング機能は、湿分の移動を阻止し、ＩＣ １８の
割れを抑制する。このシール・プロセスによって剥離を抑えることもできる。さ
らに、アンダーフィル材料２４は、ハンダ・バンプ２０上に掛かる応力を低減す
る。一実施形態においては、アンダーフィル材料２４をエポキシとする。集積回
路１８は、カプセル材料（図示せず）を用いてカプセル化してもよい。カプセル
材料は、射出成型材料とすることができる。それとは別に、集積回路１８によっ
て生成される熱を除去するために、ヒート・スラッグあるいはヒート・シンク等
のサーマル・エレメント（図示せず）をパッケージ１０に組み込んでもよい。
【００１４】 図４Ａ〜Ｄは、パッケージ１０の組み立てに関するプロセスを図示している。
一実施形態においては、このプロセスが単一パスで４つの辺から供給する４辺供
給プロセスになる。詳細を述べると、ＩＣパッケージ１０の実装において基板通
気開口１５を用いていることから、単一パスの４辺供給プロセスが容易になる。
【００１５】 まず、基板製造プロセスの間に、基板１２のあらかじめ決定された所定の位置
において基板通気開口１５がドリル、レイズ(laze）などにより形成される。続
いて図４Ａに示されるように、加熱炉２８内において基板１２のベーキングが行
われ、基板材料から湿分が取り除かれる。基板１２のベーキングは、その後に続
くステップにおいて基板１２から湿分が放出されないことを保証するために、好
ましくはアンダーフィル・プロセスのプロセス温度より高い温度で行う。例を示
せば、基板１２のベーキングを行なう温度をセ氏１６３度（℃）とすればよい。
【００１６】 続いて基板１２上に、図４Ｂに示されるように、集積回路１８をマウントする
ことができる。集積回路１８は、通常、ハンダ・バンプ２０をリフローさせるこ
とによってマウントされる。
【００１７】 アンダーフィル材料２４が、図４Ｃおよび４Ｄに示されるように、供給ステー
ション３０において、ＩＣ １８の４つの辺２６ａ〜ｄのすべてに沿って基板１
２上に供給することができる。図４Ｃは、ＩＣ １８の４辺２６ａ〜ｄすべてに
沿ってアンダーフィル材料２４が供給されるときの典型的なアンダーフィル材料
２４の流れを示している。また図４Ｄは、基板通気開口１５を有するアンダーフ
ィルが施されたＩＣパッケージ１０の上面図を示している。
【００１８】 アンダーフィル材料２４の供給は、ＩＣ １８を取り囲み、それをシールする
フィレットが形成される形態で行うことができる。４辺に供給するパターンを使
用する１つの利点は、ＩＣ １８の４つの辺すべてに均質なフィレットを形成で
きることである。不均一なフィレットは、ＩＣ １８の割れをもたらす可能性が
ある。それに加えて、４辺に供給するプロセスを採用することによって、一般に
、すきまのないシールを提供するフィレットがもたらされ、その結果、ＩＣ １
８とアンダーフィル材料２４の間、および／またはアンダーフィル材料２４と基
板１２の間の剥離が生じなくなる。ひいてはこれが、ＩＣ １８とアンダーフィ
ル材料２４の間、および／またはアンダーフィル材料２４と基板１２の間に強い
接着をもたらす。この均質なフィレットを形成するためのプロセス・コントロー
ルは単純であり、またプロセスの歩留まりも高い。なお例を示せば、アンダーフ
ィル材料２４は、約８０℃〜１２０℃の温度において供給される。
【００１９】 単一パスの供給パターンを使用することは、複数パスにおいて見られるアンダ
ーフィル材料の相互作用効果を低減する。複数パスの間に、アンダーフィル材料
は、その後に続くパスの前に加熱およびゲル化にさらされる。単一パスの供給プ
ロセスの使用は、より堅牢なプロセスをもたらし、プロセス時間を短縮するとと
もに、扱いが難しいゲル化のコントロールの必要性を取り除く。
【００２０】 アンダーフィル材料２４は、硬い状態に硬化させることができる。アンダーフ
ィル材料２４は、約１５０℃の温度において硬化が得られる。アンダーフィル材
料２４が硬化した後は、通常、リフロー・プロセスを用いてハンダ・ボール２２
を基板１２に取り付けてパッケージ１０を完成することになる。
【００２１】 本発明の実装は、ＩＣ １８の４辺においてアンダーフィル材料２４を供給す
るとき、閉じこめられた空気のガス抜きを基板１２の中心から可能にすることに
よって気泡の形成を抑える。それに加えて通気孔１５は、硬化プロセスの前、お
よびその間において、毛管効果の下にアンダーフィル材料２４が流れることを可
能にする。その結果、複数パスを必要とする現存のプロセスに比較した場合に、
アンダーフィル材料２４の時間コントロールがそれほど決定性を持たなくなる。
これは、複数パスを使用するプロセスにおいて通常は必要となる、続く供給パス
のためにアンダーフィル材料２４の流れを向上させる目的で行われる、赤外線（
ＩＲ）および／または対流加熱を除外する機会を提供する。
【００２２】 基板通気孔１５の使用は、前述したように４辺の供給プロセスが使用できるこ
とから、流れる距離を半分にすることにもなる。これが、ひいては完全なアンダ
ーフィルを提供するために必要となる時間を短縮することになり、またこれによ
って、流れを向上させる加熱プロセス、つまりアンダーフィル供給の後のＩＲお
よびＢＴＵ加熱プロセス等を除外する機会が提供される。また基板通気孔１５の
使用は、アンダーフィル・プロセスの展開に必要な特性決定作業を不要にし、そ
の結果、装置およびプロセスに関連する集中的な取り扱いおよびタイミングのイ
ンタラクションが低減される。結局のところ、運用コストが抑えられ、その一方
で製造歩留まりが向上する。
【００２３】 以上、本発明について例示した実施形態を参照して説明を行ってきたが、この
説明は、限定の意味で解釈されることを意図したものではない。本発明が関係す
る分野の当業者であれば明らかとなる例示の実施形態に対する各種の修正をはじ
め本発明のこのほかの実施形態は、本発明の精神ならびに範囲の中に含まれるも
のと見なす。
【図面の簡単な説明】
【図１】 従来技術の集積回路パッケージの側面図である。
【図２】 本発明に関する集積回路パッケージの実施形態の上面図（Ａ）と底面図（Ｂ）
である。
【図３】 図２Ａおよび２Ｂに示した集積回路パッケージの一実施形態の拡大側面図であ
る。
【図４】 図２Ａおよび２Ｂに示した集積回路パッケージの組み立てに関するプロセスを
示した説明図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，Ｃ Ｈ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ， ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，Ｋ Ｇ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ， ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，Ｓ Ｄ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ， ＺＡ，ＺＷ (72)発明者 コステロ，マイケル・ジェイ アメリカ合衆国・85048・アリゾナ州・フ ェニックス・サウス デザート フットヒ ルズ パークウェイ・16013・ナンバー 2050 (72)発明者 ローク，ムン・レオン アメリカ合衆国・85226・アリゾナ州・チ ャンドラー・ノース リタ レーン・ 601・ナンバー 236 (72)発明者 マハジャン，ラヴィ・ヴイ アメリカ合衆国・85283・アリゾナ州・テ ンペ・イースト ディヴォット ドライ ブ・1957 Ｆターム(参考） 5F044 LL01 RR19 5F061 AA01 BA03 CA04 CB03

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 開口を有する基板； 前記基板にマウントされる集積回路；および、 前記基板および前記集積回路にマウントされるアンダーフィル材料； を包含する集積回路パッケージ。
  2. 【請求項２】 前記開口は、前記基板上のあらかじめ決定された位置に配置
    されることを特徴とする前記請求項１記載のパッケージ。
  3. 【請求項３】 前記あらかじめ決定された位置は、前記基板の中心であるこ
    とを特徴とする前記請求項２記載のパッケージ。
  4. 【請求項４】 前記あらかじめ決定された位置は、前記基板の応力の低いエ
    リアであることを特徴とする前記請求項２記載のパッケージ。
  5. 【請求項５】 前記開口は、あらかじめ決定された大きさを有することを特
    徴とする前記請求項１記載のパッケージ。
  6. 【請求項６】 前記開口は、２０ｍｍ〜６２ｍｍの範囲から選択された直径
    を有することを特徴とする前記請求項５記載のパッケージ。
  7. 【請求項７】 前記アンダーフィル材料は、エポキシであることを特徴とす
    る前記請求項１記載のパッケージ。
  8. 【請求項８】 さらに、前記集積回路を前記基板に取り付けるハンダ・バン
    プを包含することを特徴とする前記請求項１記載のパッケージ。
  9. 【請求項９】 集積回路を組み立てるためのプロセスにおいて： 基板を通る開口を形成し、； 前記基板に集積回路を取り付け；および、 前記集積回路と前記基板の間に、アンダーフィル材料を充填すること； を包含することを特徴とするプロセス。
  10. 【請求項１０】 前記形成する動作は： 前記基板を通る開口をドリルで形成する動作を包含することを特徴とする前記
    請求項９記載のプロセス。
  11. 【請求項１１】 前記形成する動作は： 前記基板を通る開口をレイズで形成することを特徴とする前記請求項９記載の
    プロセス。
  12. 【請求項１２】 前記形成する動作は： 前記基板を通るあらかじめ決定された大きさの前記開口を形成する動作を包含
    することを特徴とする前記請求項９記載のプロセス。
  13. 【請求項１３】 前記形成する動作において、前記あらかじめ決定された大
    きさは、２０ｍｍ〜６２ｍｍの範囲から選択された直径を有する実質的な円であ
    ることを特徴とする前記請求項１２記載のプロセス。
  14. 【請求項１４】 前記形成する動作は： 前記基板のあらかじめ決定された位置に前記開口を形成することを包含するこ
    とを特徴とする前記請求項９記載のプロセス。
  15. 【請求項１５】 前記形成する動作は： 前記基板の応力の低い位置に前記開口を形成することを包含することを特徴と
    する前記請求項１３記載のプロセス。
  16. 【請求項１６】 前記形成する動作は： 前記基板の中心に前記開口を形成することを包含することを特徴とする前記請
    求項１３記載のプロセス。
  17. 【請求項１７】 さらに、前記基板にハンダ・ボールを取り付けることを含
    むことを特徴とする前記請求項９記載のプロセス。
  18. 【請求項１８】 通気開口を有する基板を用意する動作； 前記集積回路を前記基板にマウントする動作；および、 前記集積回路および前記通気開口を有する前記基板に接着するアンダーフィル
    材料を供給する動作； を包含することを特徴とする集積回路にアンダーフィルを施すプロセス。
  19. 【請求項１９】 さらに： 前記アンダーフィル材料を硬化させることを包含することを特徴とする前記請
    求項１８記載のプロセス。
  20. 【請求項２０】 前記供給する動作は、さらに： 前記集積回路の４つの辺に沿ってアンダーフィル材料を供給する動作を包含す
    ることを特徴とする前記請求項１９記載のプロセス。
JP2001502624A 1999-06-11 2000-06-05 基板通気孔を有する集積回路パッケージ Pending JP2003501841A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/330,373 US6490166B1 (en) 1999-06-11 1999-06-11 Integrated circuit package having a substrate vent hole
US09/330,373 1999-06-11
PCT/US2000/040107 WO2000078103A1 (en) 1999-06-11 2000-06-05 Integrated circuit package having a substrate vent hole

Publications (2)

Publication Number Publication Date
JP2003501841A true JP2003501841A (ja) 2003-01-14
JP2003501841A5 JP2003501841A5 (ja) 2007-03-22

Family

ID=23289477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001502624A Pending JP2003501841A (ja) 1999-06-11 2000-06-05 基板通気孔を有する集積回路パッケージ

Country Status (9)

Country Link
US (2) US6490166B1 (ja)
EP (1) EP1186212B1 (ja)
JP (1) JP2003501841A (ja)
KR (1) KR100456443B1 (ja)
AU (1) AU5790700A (ja)
DE (1) DE60026028T2 (ja)
HK (1) HK1042013B (ja)
IL (2) IL146865A0 (ja)
WO (1) WO2000078103A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
US6483101B1 (en) 1999-12-08 2002-11-19 Amkor Technology, Inc. Molded image sensor package having lens holder
US6861720B1 (en) * 2001-08-29 2005-03-01 Amkor Technology, Inc. Placement template and method for placing optical dies
US6693239B2 (en) * 2001-09-06 2004-02-17 Delphi Technologies Inc. Overmolded circuit board with underfilled surface-mount component and method therefor
US6800946B2 (en) * 2002-12-23 2004-10-05 Motorola, Inc Selective underfill for flip chips and flip-chip assemblies
US7242097B2 (en) * 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
US20050218528A1 (en) * 2004-03-31 2005-10-06 Beatty John J Capillary underfill channel
US20060046321A1 (en) * 2004-08-27 2006-03-02 Hewlett-Packard Development Company, L.P. Underfill injection mold
US20070087481A1 (en) * 2005-10-19 2007-04-19 Himax Technologies, Inc. Underfill aiding process for a tape
WO2009044863A1 (ja) * 2007-10-03 2009-04-09 Fujikura Ltd. モジュール、配線板、及びモジュールの製造方法
US9105647B2 (en) * 2010-05-17 2015-08-11 Stats Chippac, Ltd. Method of forming perforated opening in bottom substrate of flipchip pop assembly to reduce bleeding of underfill material
US8522426B2 (en) * 2010-06-05 2013-09-03 Raytheon Company Vent blocking on vented ball grid arrays to provide a cleaner solution barrier
AU2013201130B2 (en) * 2012-02-29 2014-12-11 Robert Bosch (Australia) Pty Ltd Printed circuit board
KR101970667B1 (ko) 2012-07-31 2019-04-19 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR101934917B1 (ko) * 2012-08-06 2019-01-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9331370B1 (en) 2013-03-14 2016-05-03 Altera Corporation Multilayer integrated circuit packages with localized air structures
US9917068B2 (en) 2014-03-14 2018-03-13 Taiwan Semiconductor Manufacturing Company Package substrates, packaged semiconductor devices, and methods of packaging semiconductor devices
EP3045909B1 (en) 2015-01-14 2020-11-04 Sensirion AG Sensor package
KR102437774B1 (ko) 2015-11-17 2022-08-30 삼성전자주식회사 인쇄 회로 기판
US9721812B2 (en) * 2015-11-20 2017-08-01 International Business Machines Corporation Optical device with precoated underfill
US20220028704A1 (en) * 2018-12-18 2022-01-27 Octavo Systems Llc Molded packages in a molded device
KR20210144302A (ko) 2020-05-22 2021-11-30 삼성전자주식회사 반도체 패키지 및 그의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5218234A (en) 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
US5313365A (en) * 1992-06-30 1994-05-17 Motorola, Inc. Encapsulated electronic package
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5385869A (en) * 1993-07-22 1995-01-31 Motorola, Inc. Semiconductor chip bonded to a substrate and method of making
US5473512A (en) * 1993-12-16 1995-12-05 At&T Corp. Electronic device package having electronic device boonded, at a localized region thereof, to circuit board
US5721450A (en) 1995-06-12 1998-02-24 Motorola, Inc. Moisture relief for chip carriers
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
CA2198305A1 (en) 1996-05-01 1997-11-02 Yinon Degani Integrated circuit bonding method and apparatus
JPH10261661A (ja) 1997-03-19 1998-09-29 Toshiba Corp アンダーフィル充填方法及びプリント配線板構造
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
US6038136A (en) 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
JPH11340375A (ja) 1998-05-26 1999-12-10 Toshiba Corp 配線基板および電子ユニットおよび電子部品実装方法

Also Published As

Publication number Publication date
EP1186212A1 (en) 2002-03-13
US6490166B1 (en) 2002-12-03
WO2000078103A1 (en) 2000-12-21
HK1042013A1 (en) 2002-07-26
EP1186212B1 (en) 2006-02-15
DE60026028D1 (de) 2006-04-20
HK1042013B (zh) 2006-06-02
USRE44629E1 (en) 2013-12-10
IL146865A (en) 2007-03-08
KR20020007424A (ko) 2002-01-26
IL146865A0 (en) 2002-07-25
KR100456443B1 (ko) 2004-11-09
AU5790700A (en) 2001-01-02
DE60026028T2 (de) 2006-08-10

Similar Documents

Publication Publication Date Title
JP2003501841A (ja) 基板通気孔を有する集積回路パッケージ
US7208839B2 (en) Semiconductor component assemblies having interconnects
US6610559B2 (en) Integrated void-free process for assembling a solder bumped chip
TWI278046B (en) Structure and process for reducing die corner and edge stresses in microelectronic packages
US6133064A (en) Flip chip ball grid array package with laminated substrate
US20020079577A1 (en) Advanced electronic package
CN1516898A (zh) 半导体装置及其制造方法
US20150318228A1 (en) Module and method for producing module
EP2063692A2 (en) Method of forming conductive bumps
JP2002064265A (ja) Ｂｇａ実装方法
US6225144B1 (en) Method and machine for underfilling an assembly to form a semiconductor package
US6238948B1 (en) Controlled collapse chip connection (C4) integrated circuit package that has a fillet which seals an underfill material
JP2002538626A (ja) ２つの異なるアンダーフィル材料を有する制御崩壊チップ接続（ｃ４）集積回路パッケージ
US7211888B2 (en) Encapsulation of pin solder for maintaining accuracy in pin position
JP2002538625A (ja) 部分的にゲル状態に加熱されたアンダーフィル材料を有する制御崩壊チップ接続（ｃ４）集積回路パッケージをアンダーフィルするプロセス
US20020092886A1 (en) Method and apparatus for balling and assembling ball grid array and chip scale array packages
CN1228826C (zh) 高低熔点球栅阵列结构
JP2002538624A (ja) 制御崩壊チップ接続（ｃ４）集積回路パッケージをアンダーフィルするプロセス・ライン
US7638867B2 (en) Microelectronic package having solder-filled through-vias
JP3487411B2 (ja) 突起電極の形成方法
JP2004063524A (ja) 実装装置及びその実装方法若しくはプリント配線基板
JPH11186454A (ja) Ｂｇａ型集積回路部品、その製造方法およびその実装方法
JP2000353717A (ja) 半導体装置の製造方法及び半導体製造装置
JP4661359B2 (ja) 半田印刷方法、半導体装置の製造方法及び基板
JP2001085832A (ja) 電子部品実装構造とその実装方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070131

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20070131

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070731