CN1228826C - 高低熔点球栅阵列结构 - Google Patents

高低熔点球栅阵列结构 Download PDF

Info

Publication number
CN1228826C
CN1228826C CNB991028953A CN99102895A CN1228826C CN 1228826 C CN1228826 C CN 1228826C CN B991028953 A CNB991028953 A CN B991028953A CN 99102895 A CN99102895 A CN 99102895A CN 1228826 C CN1228826 C CN 1228826C
Authority
CN
China
Prior art keywords
grid array
ball grid
low melting
melting point
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991028953A
Other languages
English (en)
Other versions
CN1267086A (zh
Inventor
何当豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAIWAN MICROPAQ CORP
Original Assignee
TAIWAN MICROPAQ CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAIWAN MICROPAQ CORP filed Critical TAIWAN MICROPAQ CORP
Priority to CNB991028953A priority Critical patent/CN1228826C/zh
Publication of CN1267086A publication Critical patent/CN1267086A/zh
Application granted granted Critical
Publication of CN1228826C publication Critical patent/CN1228826C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种高低熔点球栅阵列结构，包括上层表面的半导体芯片，或包括半导体芯片在内的BGA基板和下层表面的印刷电路板；经由上下球栅阵列的SMT回焊连接，上层表面半导体芯片和下层表面相对应PCB电路，其特征是上层表面结构包含一套球栅阵列，安置在半导体芯片或BGA基板上，包括第一组高熔点锡球和第二组低熔点锡球；下层表面印刷电路板结构包含一套球栅阵列，包括第一组高熔点锡球和第二组低熔点锡球；本发明能增加焊锡接点抗剪应力强度及可靠度，改善积体电路密度提高后电路连接扇出问题，使半导体装置与PCB形成永久性连接。

Description

高低熔点球栅阵列结构
技术领域
本发明涉及一种电子封装结构，特别涉及一种包括组装半导体装置在内的印刷电路板(Printed Circuit Board；PCB)线上连续组装流程(in-line process)的高低熔点球栅阵列结构。
背景技术
封装技术正在日新月异地进步中，以“轻薄短小”的设计准则配合对高散热/高传导速率的电讯需求，例如球栅阵列(Ball Crid Array；BGA)、覆晶(Flip Chip)及所应用的晶片尺寸封装(Chip Scale Package；CSP)，皆已广泛地应用到各式主机板诸如通讯、家用、个人电脑的量产。随着已知良品晶粒(Known Good Die；KGD)晶圆测试技术的日益成熟，晶片直贴(Direct Chip Attachment；DCA)技术直接将晶粒上的焊垫(bonding pad)长出焊锡凸块(solder bump)，然后安装于PCB，更被许多封装专家视为是未来最耀眼的明星产品。
然而目前仍有以下所列的技术瓶颈：
(1)CSP以焊锡凸块的方式或覆晶的焊锡接合方式连接到基板(substrate)的锡球(solder ball)高度太低，不足以承受回焊(refiow)流程所产生的热应力(thermalstress)，目前解决的方案是于晶粒与基板间填充液态封胶(underfill)，以减少热应力冲击和增加焊锡凸块的生命使用周期(life time)。
(2)BGA同样地也面临着锡球高度不足所引起的可靠度争议。目前大量使用的塑胶球栅阵列(Plastec Ball Grid Array；PBGA)，锡球间距(pitch)为1.27mm，锡球大小为0.635mm，然而随着锡球间距缩小至1.0mm、0.8mm、0.75mm甚至到0.5mm，锡球的可靠度争议将成为最大的隐忧。
(3)晶圆制程技术不断跃进，轻薄短小的设计原则可以经由面阵列(area array)或缩小晶粒上(分布于晶粒四周的)焊垫的间距而达成，然而PCB上的基板层数由于成本的考虑，就无法相对的配合至高密度的多层基板。换言之，晶粒上的焊垫与PCB基板或BGA基板的连接，必须靠PCB基板或BGA基板的电路布线(layout)藉着多层基板或扇出(fanout)来达成接合(interconnection)的目的。目前晶粒上的焊垫与基板上的焊垫是近似等体积比例(1∶1)的连接，无法解决此问题。
PCB的组装业者希望能借着KGD的成熟技术，将通过测试且已长好凸块的晶粒以DCA的方式结合传统的表面粘着技术(Surface Mounting Technology：SMT)直接安装到主机板的大量生产上，既能维护原有的积体电路品质、系统功能，又能在售价上有更好的竞争力。然而，它面对着以上所述的三个瓶颈，而无法达成在主机板线上连续组装流程的理想计划。
发明内容
本发明是要提供一种高低熔点球栅阵列结构，以解决使半导体装置与PCB形成永久性连接，增加焊锡接点抗剪应力强度及其可靠度，改善积体电路密度提高后电路连接扇出的技术问题。
解决上述技术问题所采用的技术方案是这样的：
一种高低熔点球栅阵列结构，包括：
上层表面的半导体芯片，或包含半导体芯片在内的BGA基板，和下层表面的印刷电路板；
经由球栅阵列的SMT回焊，连接上层表面半导体芯片和下层表面相对应PCB电路，其特征是：
上层表面结构包含一套球栅阵列，被安置在半导体芯片或BGA基板上，包括第一组高熔点锡球和第二组低熔点锡球；
第二组低熔点锡球占据球栅阵列去除第一组高熔点锡球后所剩下的空间位置；
下层表面印刷电路板结构包含一套球栅阵列，包括第一组高熔点锡球和第二组低熔点锡球，第二组低熔点锡球占据球栅阵列，去除第一组高熔点锡球后所剩下的空间位置；
上层芯片包含高、低熔点球栅阵列，直接和下层印刷电路板相对应的高、低熔点球栅阵列经由覆晶式封装结合，形成永久性连接；
上层芯片，包含高、低熔点球栅阵列，先和中层BGA基板上层相对应的高、低熔点球栅阵列，该BGA基板下层的高、低熔点球栅阵列再和下层印刷电路板相对应的高低熔点球栅阵列相结合；
上层芯片结构的第一组高熔点球栅阵列，朝下一对一与正下方印刷电路板的高熔点球栅阵列相接合；芯片结构上的第二组低熔点球栅阵列，朝下一对一与正下方印刷电路板熔点球栅阵列相结合；
上层芯片结构的第一组高熔点球栅阵列，朝下一对一与中层BGA基板上方第一组高熔点球栅阵列相接合；芯片结构的第二组低熔点球栅阵列朝下一对一与BGA上方第二组低熔点球栅阵列相接合；该BGA基板下方第一组高熔点球栅阵列，朝下一对一与印刷电路板的第一组高熔点球栅阵列相接合，BGA基板下方第二组低熔点球栅阵列，朝下一对一与印刷电路板的第二组低熔点球栅阵列相接合；
上层芯片结构第一组具有打线状幅射方向的高熔点球栅阵列，朝下与下方印刷电路板具有同一打线幅射方向的高熔点球栅阵列作打线幅射状接合；芯片结构的第二组低熔点幅射状球栅阵列，朝下与下方印刷电路板具有同一打线幅射方向的低熔点球栅阵列作打线幅射状接合；
上层芯片结构具有打线幅射方向的高低熔点球栅阵列，与中层BGA基板上方具有同一打线幅射方向相对应的高、低球栅阵列接合，该BGA基板下方，具有打线幅射方向的高低熔点球栅阵列，再与印刷电路板上具有同一打线幅射方向相对应的高、低球栅阵列结合，形成打线幅射状永久性连接；
高熔点锡球是为枕垫，是为支撑与维持整体球栅阵列高度的哑接点；
芯片球栅阵列结构中，高熔点锡球被安置在芯片的四个角落；
芯片球栅阵列结构中，高熔点锡球被安置在芯片中间接地球区；
BGA球栅阵列结构中，高熔点锡球被安置在BGA基板中心的接地球区域；
BGA球栅阵列结构中，高熔点锡球被安置在最外围球栅阵列；
SMT回焊温度控制在高熔点锡球与低熔点锡球的熔点之间；
焊锡或焊膏熔点特性与低熔点锡球相同。
本发明提供一种增加焊锡接点抗剪应力强度的结构，其是更进一步使上述半导体装置与PCB的焊锡接点阵列包括两组不同熔点的焊锡接点，而回焊最高温度介于两熔点之间，利用高熔点的焊锡接点维持既定的焊锡接点高度，同时低熔点的焊锡接点形成强度更佳及可靠度更高的漏斗状；
本发明提供一种以非等比例的焊锡接点接合半导体装置与PCB的结构，其是在半导体装置与PCB形成具有方向性的焊锡接点阵列，令两者接触经回焊而形成永久性连接。
本发明提出一种线上连续组装流程，其是将上述焊锡接点接合流程与SMT流程整合，而获得从KGD测试至PCB作业完成的连贯流程，进而达到完全自动化生产的目标。其过程包括于PCB形成具方向性或不具方向性的焊锡接点，然后接触半导体装置上相对应的焊锡接点，经回焊使两者形成永久性连接，进行开路/短路(open/short)测试，以SMT流程完成其他封装组件的安装，依需要进行电讯测试，为PCB上的半导体装置形成封装胶体，继续完成其他组装的流程；从而解决了使半导体装置与PCB形成永久性连接，增加焊锡接点抗剪应力强度及其可靠度，改善积体电路密度提高后电路连接扇出的技术问题。
本发明结构简单，能够增加电子封装的半导体装置的焊锡接点(Solder joint)的高度；增加焊锡接点抗剪应力强度及其可靠度；改善IC密度提高后电路连接扇出的问题；同时完成从半导体装置成品或半成品至主机板生产自动化。
附图说明
图1至图6是以等比例的焊锡接点接合半导体装置与PCB的实施例。
图1为一覆晶与一PCB接合过程，其中晶粒与PCB的焊锡接点皆是使用锡球。
图2为一覆晶与一PCB接合过程，其中晶粒的焊锡接点是使用锡球，而PCB的焊锡接点则是使用锡膏(Solder paste)。
图3为一覆晶与一PCB接合过程，其中晶粒与PCB的焊锡接点皆使用锡膏。
图4为一BGA与一PCB接合过程，其中BGA的焊锡接点是使用锡球，而PCB的焊锡接点则是使用锡膏。
图5为一BGA与一PCB接合过程，其中BGA与PCB的焊锡接点皆是使用锡球。
图6为一BGA与一PCG接合过程，其中BGA与PCB的焊锡接点皆是使用锡膏。
图7至图12是以非等比例的焊锡接点接合半导体装置与PCB的实施例。
图7为一覆晶与一PCB接合过程，其中晶粒与PCB的焊锡接点皆是使用锡球。
图8为一覆晶与一PCB接合过程，其中晶粒的焊锡接点是使用锡球，而PCB的焊锡接点则是使用锡膏。
图9为一覆晶与一PCB接合过程，其中晶粒与PCB的焊锡接点皆是使用锡膏。
图10为一BGA与一PCB接合过程，其中BGA与PCB的焊锡接点皆是使用锡球。
图11为一BGA与一PCB接合过程，其中BGA与PCB的焊锡接点是使用锡球，而PCB的焊锡接点则是使用锡膏。
图12为一BGA与PCB接合过程，其中BGA与PCB的焊锡接点皆是使用锡膏。
图13为一线上IC连续流程示意图。
图14为一完整的主机板线上连续组装流程示意图。
图1至图12中步骤F1是加助焊剂；步骤F2是回焊。图13中步骤F3是加助焊剂、回焊、封胶和印字；步骤F4是植入焊锡至基板及PCB；步骤F5是加助焊剂和回焊。
具体实施方式
以下由许多实施例来说明本发明的技术思想及特点，其中主要分为两部分，第一部分是分别揭示以等比例及非等比例的焊锡接点接合半导体装置与PCB的过程，其中，前者主要用来说明增加焊锡接点高度的方法，后者用来说明如何解决扇出的问题，第二部分则描述一完整的主机板线上连续组装流程。
第一部分接合半导体装置与PCB
I.增加接点高度
首先阐释如何以等比例的焊锡接点的接合来解决DCA上的晶粒焊锡凸块接合，或覆晶的焊锡凸块的锡球接合，或BGA的锡球接合。
目前所使用的低熔点共晶(eutectic)的锡铅锡球合金，其组成包括63％的锡(Sn)及37％的铅(Pb)，其熔点约为183℃左右，在超183℃所进行的回焊流程，连接半导体装置焊垫(die-pad)和基板焊垫(substrate-pad)或PCB焊垫的锡球会先崩溃(collaps)、熔解，冷凝后再重新结合。结合后锡球的高度会缩小至原先的65％至70％左右，也导致锡球的生命使用周期作同等比例的衰减。如果使用高熔点的锡球，例如90％Pb以上，10％Sn以下，在正常的SMT回焊温度(小于250℃)下，高熔点锡球不会重新熔解，可维持原先的锡球高度(stand-off)；同时，低熔点锡球的形状也会从酒桶状(barrel)转变成漏斗状(hourglass)，进而增加其抗剪应力强度。
图1至图6显示以等比例的焊锡接点接合半导体装置与PCB的许多实施例，其中半导体装置与PCB的焊锡接点阵列皆包括两组不同熔点的焊锡接点。
如图1所示，为了更有效增加锡球的高度，在DCA的晶粒10先长好球栅阵列，其包括两组不同熔点的锡球12及14，前者的熔点较后者的熔点高，同时在SMT的PCB 16上相对于晶粒10的球栅阵列位置植入(implement)球栅阵列，其亦包括两组不同熔点的锡球18及20，与高熔点锡球12相对应者为高熔点锡球18，与低熔点锡球14相对应者为低熔点锡球20。然后再利用覆晶上片机，先将晶粒10的锡球12及14沾上适量的助焊剂(flux)暂时连接到PCB 16上的锡球18及20上。经过回焊流程后，高熔点锡球12及18维持既定的锡球高度，其余的低熔点锡球14及20则因锡球两边基垫(Base-Pad)的表面张力所拉伸，而使其结合后形成强度更佳，可靠性更高的漏斗状。
如图2所示是晶粒10与PCB 16接合的另一实施例，其中PCB 16上的焊锡接点改用锡膏，同样，其亦包括两组不同熔点的锡膏22及24，前者的熔点较后者的熔点高。图3是另一实施例，其中晶粒10的焊锡接点亦使用高熔点锡膏26及低熔点锡膏28。
于PCB 16上形成焊锡接点(锡球或锡膏)有许多不同的方法可以采用，例如，刚版印刷(stencil printing)、射出成型锡球(melting solder injection)、锡球植入(solderbump placing)、射出式锡球(solder jetting)及电镀(electroplating)等等。
锡球的组成以锡铅合金为主，低熔点锡球可以使用共晶的锡铅合金，即63％Sn，37％Pb，高熔点锡球使用63％Pb以上的锡铅合金。若考虑环保因素，可以使用铟(indium)或铋(bismuth)取代锡铅合金中的铅。锡铅合金中尚可加入少量的银或铋取代锡或铅合金。
上述三个实施例直接将晶粒10安装至PCB 16，而不借助其他封装基材的方式称为板上晶片(Chip-On-Board；COB)。在其他不同形态的电子封装中，如图4至图6所示是BGA的封装形态，则是将晶粒10先由BGA基板30予以封装，此称为第一阶封装(first level package)，再将其安装至PCB 16，此称为第二阶封装(second levelpackage)。同样地，焊锡接点可以选用锡球(12/14/，18/20)或锡膏(22/24，26/28)。晶粒10与BGA基板30的接合可以采用覆晶、打线(wire bonding)或卷带自动焊接(Tape Automated Bonding；TAB)。
高熔点焊锡接点在半导体装置上放置的位置，可以设计在不影响电路设计的半导体装置角落(corner)或是半导体装置电路走线(Layout)较为困难的区域，例如BGA基板30中间部分接地球(ground ball)或应力集中的角落球，都是高熔点锡球的理想位置。
另一种可能的高熔点焊锡接点是使用哑接点(dummy joint)，亦即，高熔点焊锡接点单纯地作为改善封装的手段，其自身并不提供半导体装置输出入的功能。
II.扇出
接着阐释如何以非等比例的焊锡接点结合晶粒与基板，或晶粒与PCB，亦即直接扇出的接合。
由于晶片流程技术的不断改进，晶片上电晶体密度越来越高，晶片面积却越来越小。相对应PCB上的焊垫必须要调整到多层高密度基板，才能维持晶片焊垫与PCB焊垫1∶1等比例的连接。为了解决电路连接扇出的问题，首先，晶片上的晶片焊垫凸块可以根据防焊层(Solder mask)所预留的角度，被设计为阵列式且带有方向性，图7至图12提供六个实施例，这是以非等比例的焊锡接点接合半导体装置与PCB的实施例，其中半导体装置与PCB的焊锡接点阵列亦包括两组不同熔点的焊锡接点，这些仍延用图1至图6的实施例，不过其晶粒10与PCB 16的焊锡接点具有方向性，亦即，高熔点锡球32、36与低熔点锡球34、38及高熔点锡膏40、44与低熔点锡膏42、46具有方向性。晶粒10与PCB 16的焊垫不再保持1∶1的等比例，质言之，PCB16的焊垫大于晶粒10的焊垫间隙。
PCB 16焊垫上的焊锡接点与晶粒10上的焊锡接点藉由助焊剂形成幅射状，类似打线的连接，经过回焊过程，冷却至室温完成晶粒10与PCB 16的整体连接(interconnections)，透视晶片垫与其相对应PCB锡垫上的电路连接是靠着锡球或焊锡凸块充当类似打线的辐射状连接，锡球或焊锡凸块间距的限制只要相邻的焊接点不短路接触即可。
扇出的角度可经由电脑辅助设计(CAD)工具算出。焊锡接点(锡球或锡膏)植入设备及方法与前述实施例大致相同。使用通过测试的KGD，制成带方向性的晶片焊垫凸块，作为DCA或覆晶为半成品，皆可以在改良后的SMT流程中完成。
前述十二个实施例皆使用具有不同熔点的焊锡接点阵列，惟熟知此技艺者当知，即使使用同熔点的焊锡接点阵列，亦足以改善熟知技艺中接点高度及扇出的问题。
第二部分线上连续SMT流程
现在解释一线上PCB组装流程。将一的主机板生产可以采用DCA或BGA半成品的全自动系统一贯作业，传统的封装组装及测试皆可以避免。整合上述的焊锡连接流程应用到目前所流行的SMT流程，不仅相容，且相辅相成，可以完成从KGD测试到PCB作业完成的连贯流程。
如图13所示，其提供一理想的线上连续积体电路组装流程。如图13(a)所示，在第一阶封装中，以覆晶的形态将晶粒50与基板52接合，于晶粒50表面形成高熔点锡球54及低熔点锡球56，于基板52表面亦形成相对应的高熔点锡膏58及低熔点锡膏60，这些焊锡接点具有方向性，然后沾粘助焊剂与回焊形成永久性连接，施加封装胶体62及印字(步骤F3)后如13(b)所示。在第二阶封装中，如图13(c)所示，于基板52表面形成高熔点锡球64及低熔点锡球66，于PCB 68表面亦形成相对应的高熔点锡膏70及低熔点锡膏72(步骤F4)，同样地，这些焊锡接点亦具有方向性，然后沾助焊剂与回焊(步骤F5)形成永久性连接，如图13(d)所示。
如图14所示，提供一个完整的线上连续主机板组装程序。SMT流程主体的流程C共含连续的17个SMT流程。流程A是半成品，步骤A1为有锡球的半成品，即是SMT作业所须的KGD覆晶凸块(为DCA)，或已通过测试的封装晶片，例如BGA(具有覆晶或打线焊接)。流程B是制作晶粒凸块或BGA凸块的半成品，被用来加到与PCB锡垫上作连接的整体流程；其步骤B1表示BGA、晶片无焊锡，KGD经预烧处理。
未来理想中的SMT厂房(SMT house)，除了由封装厂房或测试厂房取得已侦测通过的封装零组件外，尚可把流程直接连线到晶圆厂房(wafer house)。晶粒上制作焊垫凸块，或BGA半成品的焊锡凸块制作皆可以利用诸如网版印刷(screenprinting)、射出锡球(injection solder)或锡球植入(solder placement)来制作出球栅阵列或锡膏阵列(步骤B2)。制作完成晶片或封装的半成品先通过目视检验或视需要做开路/短路检验(步骤B3)，然后再整合加助焊剂(步骤B4)至流程C的步骤C4流程，步骤B1-1是修补。底下说明流程C的各分项流程：
步骤C1：以网版印刷、射出锡球或锡球植入方式，加入适当的锡膏以90°或计算好的角度完成PCB上锡垫的阵列式具方向性的锡球或锡膏的制作。
步骤C2：经过初步快速烘烤(fast cure)，使植入PCB上的锡球或锡膏其形状、方向皆能符合原先设计要求。
步骤C3：已成形PCB锡垫上锡球或锡膏再经由网版印刷方式，在指定位置涂上助焊剂或锡膏，此步骤为选择性步骤。如果覆晶上片机的助焊剂涂在半导体装置焊垫上的锡球，此步骤可以被省略。
步骤C4：以覆晶上片机利用助焊剂将相对应半导体装置上的锡球(或锡膏)与PCB上的锡膏(或锡球)作接触式短暂的连接。连接方式有1∶1等比例的连接或扇出至PCB不等比例具方向性的扇出连接方式。
步骤C5：经由回焊过程，冷却后形成晶片和相对PCB锡垫的永久性连接，完成从晶片到PCB电路的整合。
步骤C6：以现电路测试(In Circuit Test；ICT)量测已接合好的重要封装组件的开路/短路，不能通过开路/短路测试的封装组件以修补的方式(步骤C1-1)回到流程C，再重复以下流程。
步骤C7：以网版印刷方式植入锡膏在指定的锡垫上，此过程与现今的SMT程序相同。
步骤C8：以SMT的吸取器将其他不同于BGA或覆晶的封装组件，例如，方块封装(Quad Flat Package；QFP)、小型封装(Small Outline Package；SOP)、小型J脚封装(Small Outline J-lead；SOJ)或其他的被动零件(电阻、电容及电感)，经由锡膏暂时连接到PCB相对的锡垫上。
步骤C9：经由SMT的回焊作永久性连接。
步骤C10：电讯的最后测试(final test)或再一次量测已经上完SMT的元件的开路/短路。
步骤C11：以覆胶(glob top)的点胶方式(dispensing)或经由印刷式的压模胶(Epoxy Molding Compound；EMC)流程，将压模胶压注于原先设计的封装IC以，以进一步的保护封装产品或作商标(logo)的印字准备。
步骤C12：经由快速烘烤保存将压模胶定型。
步骤C13：商标印字。
步骤C14：后流程烘烤盖印及压模定型(post cure marks and/or EMC)。
步骤C15：清洗SMT制程残留的助焊剂或锡膏。
步骤C16：作PCB的最后测试。
步骤C17：作出货的出货质量控制(DQC)检验，若有需要可再做PCB的老化试验或增加散热片(heat sink)。
完成上述步骤后即可出货。
以上所述是由实施例说明本发明的技术思想及特点，其目的在使熟习该项技术者能了解本发明的内容并据以实施，当不能以之限定本发明。亦即，凡依本发明所揭示的精神所作的等效修饰或修改仍应涵盖在本发明的专利范围内。

Claims (15)

1、一种高低熔点球栅阵列结构，包括：
上层表面的半导体芯片，或包含半导体芯片在内的BGA基板，和下层表面的印刷电路板；
经由球栅阵列的SMT回焊，连接上层表面半导体芯片和下层表面相对应PCB电路，其特征是：
上层表面结构包含一套球栅阵列，被安置在半导体芯片或BGA基板上，包括第一组高熔点锡球和第二组低熔点锡球；
第二组低熔点锡球占据球栅阵列去除第一组高熔点锡球后所剩下的空间位置。
2、根据权利要求1所述的高低熔点球栅阵列结构，其特征是：下层表面印刷电路板结构包含一套球栅阵列，包括第一组高熔点锡球和第二组低熔点锡球，第二组低熔点锡球占据球栅阵列，去除第一组高熔点锡球后所剩下的空间位置。
3、根据权利要求1所述的高低熔点球栅阵列结构，其特征是：上层芯片包含高、低熔点球栅阵列，直接和下层印刷电路板相对应的高、低熔点球栅阵列经由覆晶式封装结合，形成永久性连接。
4、根据权利要求1所述的高低熔点球栅阵列结构，其特征是：上层芯片，包含高、低熔点球栅阵列，先和中层BGA基板上层相对应的高、低熔点球栅阵列，该BGA基板下层的高、低熔点球栅阵列再和下层印刷电路板相对应的高低熔点球栅阵列相结合。
5、根据权利要求3所述的高低熔点球栅阵列结构，其特征是：上层芯片结构的第一组高熔点球栅阵列，朝下一对一与正下方印刷电路板的高熔点球栅阵列相接合；芯片结构上的第二组低熔点球栅阵列，朝下一对一与正下方印刷电路板熔点球栅阵列相结合。
6、根据权利要求4所述的高低熔点球栅阵列结构，其特征是：上层芯片结构的第一组高熔点球栅阵列，朝下一对一与中层BGA基板上方第一组高熔点球栅阵列相接合；芯片结构的第二组低熔点球栅阵列朝下一对一与BGA上方第二组低熔点球栅阵列相接合；该BGA基板下方第一组高熔点球栅阵列，朝下一对一与印刷电路板的第一组高熔点球栅阵列相接合，BGA基板下方第二组低熔点球栅阵列，朝下一对一与印刷电路板的第二组低熔点球栅阵列相接合。
7、根据权利要求5所述的高低熔点球栅阵列结构，其特征是：上层芯片结构第一组具有打线状幅射方向的高熔点球栅阵列，朝下与下方印刷电路板具有同一打线幅射方向的高熔点球栅阵列作打线幅射状接合；芯片结构的第二组低熔点幅射状球栅阵列，朝下与下方印刷电路板具有同一打线幅射方向的低熔点球栅阵列作打线幅射状接合。
8、根据权利要求6所述的高低熔点球栅阵列结构，其特征是：上层芯片结构具有打线幅射方向的高低熔点球栅阵列，先与中层BGA基板上方具有同一打线幅射方向相对应的高、低球栅阵列接合，该BGA基板下方，具有打线幅射方向的高低熔点球栅阵列，再与印刷电路板上具有同一打线幅射方向相对应的高、低球栅阵列结合，形成打线幅射状永久性连接。
9、根据权利要求1或2所述的高低熔点球栅阵列结构，其特征是：高熔点锡球是为枕垫，是为支撑与维持整体球栅阵列高度的哑接点。
10、根据权利要求1所述的高低熔点球栅阵列结构，其特征是：芯片球栅阵列结构中，高熔点锡球被安置在芯片的四个角落。
11、根据权利要求1所述的高低熔点球栅阵列结构，其特征是：芯片球栅阵列结构中，高熔点锡球被安置在芯片中间接地球区。
12、根据权利要求1所述的高低熔点球栅阵列结构，其特征是：BGA球栅阵列结构中，高熔点锡球被安置在BGA基板中心的接地球区域。
13、根据权利要求1所述的高低熔点球栅阵列结构，其特征是：BGA球栅阵列结构中，高熔点锡球被安置在最外围球栅阵列。
14、根据权利要求1所述的高低熔点球栅阵列结构，其特征是：SMT回焊温度控制在高熔点锡球与低熔点锡球的熔点之间。
15、根据权利要求1所述的高低熔点球栅阵列结构，其特征是：焊锡或焊膏熔点特性与低熔点锡球相同。
CNB991028953A 1999-03-12 1999-03-12 高低熔点球栅阵列结构 Expired - Fee Related CN1228826C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB991028953A CN1228826C (zh) 1999-03-12 1999-03-12 高低熔点球栅阵列结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB991028953A CN1228826C (zh) 1999-03-12 1999-03-12 高低熔点球栅阵列结构

Publications (2)

Publication Number Publication Date
CN1267086A CN1267086A (zh) 2000-09-20
CN1228826C true CN1228826C (zh) 2005-11-23

Family

ID=5271034

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991028953A Expired - Fee Related CN1228826C (zh) 1999-03-12 1999-03-12 高低熔点球栅阵列结构

Country Status (1)

Country Link
CN (1) CN1228826C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3757971B2 (ja) * 2003-10-15 2006-03-22 カシオ計算機株式会社 半導体装置の製造方法
CN101436552B (zh) * 2007-11-16 2010-12-08 南茂科技股份有限公司 晶粒重新配置的封装结构中使用网状结构的制造方法
WO2010050185A1 (ja) * 2008-10-27 2010-05-06 パナソニック株式会社 半導体の実装構造体およびその製造方法
CN103219310B (zh) * 2013-03-18 2016-07-13 三星半导体(中国)研究开发有限公司 混合焊球布置及其形成方法
CN106033748A (zh) * 2015-03-19 2016-10-19 何当豪 整合性电子构装方法
KR101982056B1 (ko) * 2017-10-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
KR102015910B1 (ko) * 2018-01-24 2019-10-23 삼성전자주식회사 팬-아웃 센서 패키지
CN109121319A (zh) * 2018-08-21 2019-01-01 北京无线电测量研究所 微波子阵三维堆叠的焊球塌陷控制方法、设备和存储介质

Also Published As

Publication number Publication date
CN1267086A (zh) 2000-09-20

Similar Documents

Publication Publication Date Title
US6657124B2 (en) Advanced electronic package
US9123824B2 (en) Method of forming an integrated circuit package
Zhang et al. Recent advances in flip-chip underfill: materials, process, and reliability
US7170188B2 (en) Package stress management
CN1126163C (zh) 半导体装置和薄膜载带及其制造方法
CN1181619A (zh) 采用焊料上加金属帽的芯片在柔性电路载体上实现倒装片连接
CN1700458A (zh) 具有第一和第二导电凸点的半导体封装及其制造方法
CN1452245A (zh) 半导体器件及其制造方法
KR20000028855A (ko) 반도체 패키지의 생산을 위한 방법
CN1340851A (zh) 电子器件及其制造方法
Chen et al. Semiconductor packaging: materials interaction and reliability
CN1453868A (zh) 多芯片封装体及其制造方法
CN1228826C (zh) 高低熔点球栅阵列结构
CN103262236A (zh) 半导体元件中的无铅结构
JP2003501841A (ja) 基板通気孔を有する集積回路パッケージ
US20130143361A1 (en) Packaging Process Tools and Systems, and Packaging Methods for Semiconductor Devices
US6867487B2 (en) Flash-preventing semiconductor package
CN1956177A (zh) 芯片结构、芯片封装结构及其工艺
US20050077080A1 (en) Ball grid array (BGA) package having corner or edge tab supports
CN1705089A (zh) 一种无引脚封装类器件的返修方法
US6333209B1 (en) One step method for curing and joining BGA solder balls
Jinhai Research on the application of big data ecology in college physical education and training
CN1330398A (zh) 管芯级封装及其制造方法
US10660216B1 (en) Method of manufacturing electronic board and mounting sheet
CN1871702A (zh) 用于形成互连结构的焊膏以及由焊膏形成的互连结构

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee